JP5084071B2 - 半導体素子の銅金属配線形成方法 - Google Patents

半導体素子の銅金属配線形成方法 Download PDF

Info

Publication number
JP5084071B2
JP5084071B2 JP2000011339A JP2000011339A JP5084071B2 JP 5084071 B2 JP5084071 B2 JP 5084071B2 JP 2000011339 A JP2000011339 A JP 2000011339A JP 2000011339 A JP2000011339 A JP 2000011339A JP 5084071 B2 JP5084071 B2 JP 5084071B2
Authority
JP
Japan
Prior art keywords
copper
temperature
reaction chamber
metal wiring
vtmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000011339A
Other languages
English (en)
Other versions
JP2000299296A (ja
Inventor
成 奎 表
憲 度 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2000299296A publication Critical patent/JP2000299296A/ja
Application granted granted Critical
Publication of JP5084071B2 publication Critical patent/JP5084071B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/16Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising cuprous oxide or cuprous iodide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4481Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子の銅金属配線形成方法に係り、特に1,1,1,5,5,5−ヘキサフルオロ−2,4−ペンタジオナト(ビニルトリメトキシシラン)−銅(I){1,1,1,5,5,5-hexafluoro-2,4-pentadionate(vinyltrimethoxysilane)-copper(I);以下、(hfac)Cu(VTMOS)という}化合物を銅前駆体として用いた有機金属化学気相蒸着(MetalOrganic Chemical Vapor Deposition:MOCVD)工程技術を確立して銅蒸着工程の再現性を実現させることができるとともに、優れた膜質の銅薄膜を得ることのできる半導体素子の銅金属配線形成方法に関する。
【0002】
【従来の技術】
半導体産業の超大規模集積回路(Ultra Large Scale Integration:ULSI)への移行に伴って素子のジオメトリ(geometry)がサブハフマイクロン(sub-half-micron)領域に減り続く一方、性能向上及び信頼度において回路密度(circuitdensity)が増加している。このような要求に答えて、半導体素子の金属配線形成に際して、銅薄膜はアルミニウムに比べて融点が高くてエレクトロマイグレーション(electromigration:EM)に対する抵抗が大きいため半導体素子の信頼性を向上させることができ、比抵抗が低くて信号伝達速度を増加させることができ、集積回路(integrationcircuit)に有用な相互連結材料(interconnection material)として用いられている。
【0003】
銅金属配線形成方法において、銅蒸着工程は高速素子及び高集積素子の実現上重要な工程であり、物理気相蒸着(Physical VaporDeposition;PVD)、電気メッキ法(Electroplating)、無電解電気メッキ法(Electroless-plating)、有機金属化学気相蒸着法(MOCVD)などのいろいろの蒸着技術が適用されている。このような銅蒸着技術の有機金属化学気相蒸着法による銅蒸着は銅前駆体から影響をたくさん受けるため、蒸着し易い銅前駆体の開発が要望されており、なおかつ前記銅前駆体を安定に運送できるデリバリーシステム(delivery system)の開発が必須的である。
【0004】
有機金属化学気相蒸着法による銅蒸着は「MKS」社で製作したダイレクトリキッドインジェクション(Direct Liquid Injection:以下、「DLI」という)や「Brongkhorst」社で製作したコントロールエバポレーションミキサ(ControlEvaporation Mixer:以下、CEMという)などのようなリキッドデリバリーシステム(Liquid Delivery Sysetm:以下、「LDS」という)を使用し、このようなLDSにおいて前駆体と呼ばれる銅金属を含む化合物を分解することによりなされる。有機金属化学気相蒸着用銅前駆体は蒸気圧の低い1,1,1,5,5,5−ヘキサフルオロ−2,4−ペンタジオナト−銅(II){1,1,1,5,5,5,-hexafluoro-2,4-pentadionato-copper(II);Cu(hfac)2}化合物と同様の銅II価(CuII)化合物が開発された以後、銅II価化合物に比べて蒸気圧が高くて蒸着速度が速く、且つ150〜250℃の低温で高純度の銅薄膜蒸着を可能にする銅I価(CuI)化合物が開発された。現在まで開発されたいろいろの銅I価化合物のうち、「Schmacher」社で開発した1,1,1,5,5,5−ヘキサフルオロ−2,4−ペンタジオナト(トリメチルビニルシラン)−銅(I){1,1,1,5,5,5-hexafluoro-2,4-pentadionato(trimethylvinylsilane)-copper(I);以下、(hfac)Cu(TMVS)という}化合物は、常温で液状に存在し、高純度銅薄膜を低い温度で蒸着できるもので、現在全世界的に最も多く用いられている代表的な有機金属化学気相蒸着用銅前駆体である。ところが、(hfac)Cu(TMVS)化合物はこういった長所にも拘わらず常温保管時に分解される問題を抱えているため、半導体素子の製造工程への適用時に工程の再現性における難しさがあり、開発されたいろいろの前駆体の中では蒸気圧が高い方であるが、既存のLDSで再現性を確保するには蒸気圧が低い方であって、安定に運送できる新しいLDSが開発されない限り、再現性の確保に困るという問題点がある。また、(hfac)Cu(TMVS)化合物は気化(vaporization)温度と液化(condensation)温度の幅が極めて狭くて常時一定の温度を保たなければならないという不都合があり、「Schmacher」社では安定剤(stabilizer)を用いて(hfac)Cu(TMVS)化合物を1年間安定に使用することができると発表したことがある。
【0005】
前記(hfac)Cu(TMVS)化合物の問題点を解決するために、「UP Chemical」社では前駆体として(hfac)Cu(TMVS)化合物を開発した。(hfac)Cu(TMVS)化合物はメトキシ配位子(methoxyligand)を用いて結合力を強化させることにより、(hfac)Cu(TMVS)化合物より常温で分解及び変質が生じることなく、半導体素子の製造工程への適用時に工程の再現性を確保することができ、且つ安価で安定性に優れて価格競争力の高い化合物として知られている。しかし、現在まで既存のLDSで(hfac)Cu(VTMOS)前駆体を用いた有機金属化学気相蒸着工程技術が確立されていないため、商業化されていない実状である。
【0006】
【発明が解決しようとする課題】
したがって、本発明の目的は銅蒸着装備の蒸着工程条件を最適に設定して(hfac)Cu(VTMOS)化合物を銅前駆体として用いた有機金属化学気相蒸着工程技術を確立することにより、新しいLDSを開発することなく銅蒸着工程の再現性を実現することができるとともに、銅蒸着時の完璧な表面吸着反応を誘導することができて、優れた膜質の銅薄膜を得ることのできる半導体素子の銅金属配線形成方法を提供することにある。
【0007】
【課題を解決するための手段】
上記の目的を達成するために、本発明の半導体素子の銅金属配線形成方法は、反応チャンバとリキッドデリバリーシステムで構成された銅蒸着装備が提供される段階と、ウェーハを前記反応チャンバに積載する段階と、前記リキッドデリバリーシステムで(hfac)Cu(VTMOS)前駆体を気化させる段階と、前記気化した(hfac)Cu(VTMOS)前駆体を反応チャンバに流入させる段階と、有機金属化学気相蒸着工程で前記ウェーハに銅を蒸着する段階とを含むが、前記リキッドデリバリーシステムは、コントロールバルブと熱交換器を持つベーパライザ及び前記反応チャンバに連結されたガスラインを含むコントロールエバポレーションミキサーで、前記コントロールバルブの温度は常温に維持し、前記熱交換器の温度は50乃至120℃に設定し、前記コントロールバルブに流入されるキャリアガスの温度は20乃至140℃に制御し、前記ガスラインの温度は前記熱交換器の温度と同じか、前記熱交換器の温度より5乃至20℃高く維持させることを特徴とする。
【0008】
【発明の実施の形態】
以下、本発明を添付図面を参照して詳細に説明する。
【0009】
図1は本発明による半導体素子の銅金属配線形成方法を説明するための銅蒸着工程の流れ図である。
【0010】
本発明の銅蒸着のための工程段階は、まず開始段階から銅蒸着装備を初期化する段階100を行い、初期化段階100が完了すると、銅を蒸着するウェーハを反応チャンバに積載(loading)する段階200を行い、ウェーハ積載段階200が完了すると、銅蒸着装備の蒸着工程条件を設定する段階300を行い、工程条件設定段階300が完了すると、(hfac)Cu(VTMOS)前駆体を用いた有機金属化学気相蒸着工程でウェーハに銅を蒸着する段階400を行って銅蒸着工程を完了する。
【0011】
上記工程段階において、銅蒸着装備の蒸着工程条件を設定する段階300は、本発明の目的を達成するための重要な段階である。即ち。蒸着工程条件を最適に設定しなければ、(hfac)Cu(VTMOS)化合物を用いた有機金属化学気相蒸着工程技術を確立することができないからである。
【0012】
銅蒸着装備の蒸着工程条件を最適に設定するためには、銅前駆体(hfac)Cu(VTMOS)化合物の特性及び銅蒸着装備の特性を把握しなければならない。
【0013】
まず、銅前駆体の(hfac)Cu(VTMOS)化合物の特性は次の通りである。
【0014】
(C5HO2F6)Cu(C5H12O3Si)の構造式をもつ(hfac)Cu(VTMOS)化合物は、(hfac)Cu(TMVS)化合物のトリメチルビニルシラン(trimethylvinylsilane;以下、TMVSという)のメチルグループ(methylgroup)に代えて、電子の供与(donation)能力がさらに大きいメトキシグループ(methoxy group)を有するビニルトリメトキシシラン(vinyltrimethoxysilane:以下、VTMOSという)をルイス塩基配位子(Lewisbase ligand)として用いることにより、Cu−L結合を強化させる。その結果、常温における長時間の保管が可能であり、熱的安定性(thermalstability)にも優れている。優れた熱的安定性は蒸着比(deposition rate)は少し劣るが、工程の再現性における困難さを克服できるようにする。
【0015】
(hfac)Cu(VTMOS)化合物は60℃/10-2torrで分解し始め、濃い草色(chartreuse)を帯び、常温で液体であり、63℃で0.29torrの蒸気圧を有する。また、VTMOSは沸点が760torrで123℃であるが、蒸着時反応チャンバ内の圧力が6torrであれば、この時の理論的な沸点は0℃の近くなので、生成されたVTMOS遊離配位子(freeligand)は完全エバキュエーション(evacuation)が充分可能である。
【0016】
このように、(hfac)Cu(VTMOS)化合物は銅前駆体として用いられる他の化合物より優れた特徴をもっているが、銅I価(CuI)化合物の特性上容易に分解するため、ルシャトリエの原理によって安定化させなければならなく、また工程上でソース(source)を運送する(delivery)する過程或いはチャンバ内で蒸着される時にも(hfac)Cu(VTMOS)化合物を安定化させ、蒸着の際完璧な表面吸着反応を誘導しければならない。
【0017】
このように(hfac)Cu(VTMOS)化合物を用いて有機金属化学気相蒸着工程を行うための銅蒸着装備の特性は次の通りである。
【0018】
有機金属化学気相蒸着工程に用いられる銅蒸着装備は、一般にLDSと反応チャンバからなる。銅前駆体を運送ために現在適用されている代表的なLDSは「MKS」社で製作したDLIと「Brongkhorst」社で製作したCEMがあり、この他にもオリフィス(orifice)方式またはスプレイ(spray)方式のベーパライザ(vaporizer)を有するLDS等のいろいろのLDSがある。
【0019】
図2は本発明による半導体素子の銅金属配線形成方法を説明するための反応チャンバの備えられたDLIの概略構成図である。
【0020】
DLI230はマイクロポンプ(micropump)20とベーパライザ30から構成され、メタルディスク(metal disk)32で液体原料が気化する構造をもつ。アンプル(ampule)19の液体原料は約20psiの圧力で押圧され、第1バルブ(firstvalve)21を通してマイクロポンプ20に伝達されるが、この時、第1ステッピングモータ(firststepping motor)22によって第1ピストン(first piston)23が上昇するに伴なって液体原料が第1シリンダ(firstcylinder)24に満たされる。第1バルブ21は閉じ、第2バルブ25は開き、第1ピストン23の下降と第2ステッピングモータ26による第2ピストン27の上昇が同時に行われながら、第1シリンダ24に満たされた液体原料が第2バルブ25を通して第2シリンダ28に入り込んで満たされる。第2バルブ25は閉じ、第3バルブ29は開き、第2ピストン27の下降により第3バルブ29を通してベーパライザ30に液体原料が移送される。この際、第1バルブ21は開き、第1ピストン23は上昇しながら、第1シリンダ24に再び液体原料が満たされる。このような繰り返し動作により、液体原料はマイクロポンプ20を通してベーパライザ30に供給される。流量制御は第1及び第2ステッピングモータ22及び26のサイクル数によって決定される。このようにマイクロポンプ20からの液体原料は液体原料流入ライン(liquidinflow line)34に備えられた送出し弁31を通して99枚のメタルディスク32に流入し、加熱帯33によって気化する。気化したガスはキャリアガス流入ライン35を通して流入するキャリアガスとともに気化ガス流入/流出ライン(evaporationgas inflow/outflow line)36を通して反応チャンバ890に流入される。
【0021】
反応チャンバ890はDLI230からの気化した原料を噴射するシャワーヘッド(shower head)80とウェーハ10を積載するサセプタプレート(susceptorplate)90から構成される。
【0022】
前記DLI230はベーパライザ30に99枚が重なっているメタルディスク32の間に液体原料が流入して気化することにより、熱交換面積が極めて広くて熱交換効率に優れており、流入する液体原料が流量によって数十乃至数百psiで伝達される一方、ベーパライザ30内の圧力は数torr程度の極めて低い圧力を保つために、圧力差による体積膨張効果を得ることができ、気化効率を極大化させることができるように構成される。このような長所をもっているが、メタルディスク32の駆動は流入する液体原料に依存し、マイクロポンプ20が圧力を形成できる構造となっていて、液体原料の圧力を一定に保たせるのが非常に難しく、液体原料の圧力が平衡状態に至るのに極めて長時間(数十分)がかかるという短所がある。また、初期状態で液体原料が吸引(suction)される場合、メタルディスク32に多量の液体原料が流入して気化せずに残留することから、ベーパライザ30に詰まり(clogging)が生ずるという問題があった。
【0023】
図3は本発明による半導体素子の銅金属配線形成方法を説明するための反応チャンバの備えられたCEMの概略構成図である。
【0024】
CEM567は液体流量制御器(Liquid Mass Flow Controller:以下、「LMFC」という)49とベーパライザ50から構成され、熱交換器70で液体原料が気化する構造をもつ。ベーパライザ50は調節弁60と熱交換器70からなる。調節弁60はオリフィス61、ミキサ62及びアクチュエータ63からなり、液体原料を供給する液体流入ライン64、キャリアガスを供給するキャリアガス流入ライン65及び液体曲ライン66が備えられる。熱交換器70には螺旋管71が備えられる。
【0025】
キャリアガスがミキサ62を通過する時、激しい渦流を形成してオリフィス61を通過した液体原料をミスト(mist)形で熱交換器70に伝達する。ミキサ72でキャリアガスと混合された液体原料は、螺旋管71を通過しながら気化する。気化したガスは気化ガス流入/流出ライン2を介して反応チャンバ890に流入される。
【0026】
反応チャンバ890はCEM567からの気化した原料を噴射するシャワーヘッド80とウェーハ10を積載するサセプタプレート90から構成される。
【0027】
CEM567のベーパライザ50はオリフィス61が直接加熱されないため、オリフィス61に詰まり(clogging)が生ずる可能性は比較的少ないが、コンダクタンスが極めて低く、長い螺旋管71で気化が生ずるため、液体原料の凝縮と分解によってパチクルが形成されるという問題点を抱えている。
【0028】
上述したように、銅前駆体の(hfac)Cu(VTMOS)化合物の特性は60℃/10-2torrで分解し始め、63℃で蒸気圧が0.29torrである。また、(hfac)Cu(VTMOS)化合物のルイス塩基配位子として用いられるVTMOSは沸点が760torrで123℃であるが、蒸着の際反応チャンバ内の圧力が6torrであれば、この時の理論的な沸点は0℃の近くであることが分る。
【0029】
このような特性を有する(hfac)Cu(VTMOS)化合物を反応チャンバ890の備えられたDLI230を用いて有機金属化学気相蒸着法で銅を蒸着する場合、銅蒸着工程の再現性を実現させるための銅蒸着工程条件は次の通りである。
【0030】
銅前駆体の(hfac)Cu(VTMOS)化合物を気化させるためのベーパライザ30の温度は70乃至120℃の温度範囲とする。ベーパライザ30に流入するキャリアガスの温度はベーパライザ30の温度と同一かやや高い70乃至140℃の温度範囲に制御させて化合物の完全気化に助けを与えるようにする。この時、使用可能なキャリアガスはヘリウムHe、水素H2、アルゴンAr等が可能であり、その流量は100乃至700sccmの範囲とする。ベーパライザ30で気化した(hfac)Cu(VTMOS)化合物の分解及び凝縮を防止しながらコンダクタンスを良好にするためベーパライザ30から反応チャンバ890に至る全てのガスライン及びソースラインの温度は、ベーパライザ30の温度と同一に保たせる。反応チャンバ890に流入する気化した(hfac)Cu(VTMOS)化合物を分解して純粋銅のみウェーハ10に蒸着させるとともに不純物を完全にエバキュエーションできるように、反応チャンバ890の内部温度及びシャワーヘッド80の温度はベーパライザ30の温度と同一に保たせる。ウェーハ10の積載されたサセプタプレート90の温度を150乃至280℃の温度範囲とする。反応チャンバ890の内部圧力を0.5乃至5torrの圧力範囲に保たせる。シャワーヘッド80とサセプタプレート90との間隔は20乃至50mmとする。銅前駆体としての(hfac)Cu(VTMOS)化合物の流量比(flowrate)を0.1乃至2.0sccmの範囲とする。前記工程で銅前駆体の(hfac)Cu(VTMOS)化合物に添加剤としてVTMOSを1乃至30mol%添加するか、またはHhfacを0.1乃至10mol%添加するか、またはHhfac1/2H2Oを0.1乃至10mol%添加するか、またはVTMOS、Hhfac及びHhfac1/2H2Oを混合して添加して使用することができる。
【0031】
また、上述した特性を有する(hfac)Cu(VTMOS)化合物を反応チャンバ890の備えられたCEM567を用いて有機金属化学気相蒸着法で銅を蒸着する場合、銅蒸着工程の再現性を実現させるための銅蒸着工程条件は次の通りである。
【0032】
銅前駆体の(hfac)Cu(VTMOS)化合物を気化させるためのベーパライザ50でキャリアガスがミキサ62を通過する時、激しい渦流を形成してオリフィス61を通過した(hfac)Cu(VTMOS)化合物をミスト形で熱交換器70に伝達するため、調節弁60の温度を常温に保たせるとともに、熱交換器70の温度をDLI230のベーパライザ30の温度より低いか或いは同一の50乃至120℃の温度範囲とする。同様の理由でベーパライザ50の調節弁60に流入するキャリアガスの温度をベーパライザ50の熱交換器70の温度より低いかそれとも高い20乃至140℃の温度範囲とする。この時、使用可能なキャリアガスはヘリウムHe、水素H2、アルゴンArなどであり、その流量は100乃至700sccmの範囲とする。ベーパライザ50の熱交換器70で気化した(hfac)Cu(VTMOS)化合物の分解及び凝縮を防止しながらコンダクタンスをよくするためにベーパライザ50から反応チャンバ890に至る全てのガスライン及びソースラインの温度をベーパライザ50の熱交換器70の温度と同一か或いは5乃至20℃程度高く保たせる。反応チャンバ890に流入する気化した(hfac)Cu(VTMOS)化合物を分解して純粋銅のみウェーハ10に蒸着させるとともに不純物を完全に除去(エバキュエーション)できるように、反応チャンバ890の内部温度及びシャワーヘッド80の温度はベーパライザ50の熱交換器70の温度と同様に保たせる。ウェーハの積載されたサセプタプレート90の温度を150乃至280℃の温度範囲とする。反応チャンバ890の内部圧力を0.5乃至5torrの圧力範囲と保たせる。シャワーヘッド80とサセプタプレート90との間隔は20乃至50mmとする。銅前駆体の(hfac)Cu(VTMOS)化合物の流量比(flowrate)は0.1乃至2.0sccmの範囲とする。前記工程において銅前駆体の(hfac)Cu(VTMOS)化合物に添加剤としてVTMOSを1〜30mol%添加するか、またはHhfacを0.1乃至10mol%添加するか、またはHhfac1/2H2Oを0.1乃至10mol%添加するか、またはVTMOS、Hhfac及びHhfac1/2H2Oを混合して添加して使用することができる。
【0033】
前記銅蒸着工程条件で銅薄膜を形成する時、反応チャンバ及びガスラインの温度を適正の条件に保たせた状態で、銅蒸着工程の核心でるベーパライザ(CEMではベーパライザの熱交換器)の温度を80℃、90℃及び100℃に変化させながら、その結果として得られた銅薄膜の膜質特性を分析したグラフが図4に示される。
【0034】
図4から分るように、銅薄膜の抵抗Rsは80℃で0.433μΩcmであり、90℃で0.430μΩcmであり、100℃で0.384μΩcmである。銅薄膜の抵抗均一度(UniformityRs%)は80℃で8.7mol%、90℃で7.5mol%、100℃で6.0mol%である。
【0035】
上述した銅蒸着条件を土台にして半導体素子の銅金属配線を形成する方法をいろいろの観点から考察してみる。
【0036】
第1、図2に示す反応チャンバの備えられたDLIを用いた有機金属化学気相蒸着法で(hfac)Cu(VTMOS)前駆体を用いて銅薄膜用として銅を蒸着する場合、本発明の半導体素子の銅金属配線形成方法は次の通りである。
【0037】
半導体素子を形成するためのいろいろの要素が形成された半導体基板上に層間絶縁膜を形成し、マスクを用いて層間絶縁膜にコンタクトホール及びトレンチを形成した後クリーニングを施し、コンタクトホール及びトレンチを含んだ層間絶縁膜の表面に拡散障壁層を形成する。反応チャンバの備えられたDLIで有機金属化学気相蒸着法で(hfac)Cu(VTMOS)前駆体を用いてコンタクトホール及びトレンチが充分埋め込まれるように銅を蒸着する。銅蒸着が完了すると、水素還元熱処理を施した後、化学機械的研磨(ChemicalMechanical Polishing:以下、CMPという)処理して銅金属配線を形成する。
【0038】
上述において、層間絶縁膜は低い誘電定数を有する絶縁膜で形成する。コンタクトホール及びトレンチはデュアルダマシン(dual damascene)方式で形成する。クリーニング工程は下地層がタングステンWやアルミニウムAlなどの金属の場合、高周波プラズマ(RFPlasma)を利用し、下地層が銅(Cu)の場合、リアクティブクリーニング(reactive cleaning)方式を適用する。拡散障壁層はionizedPVDTiN、CVD TiN、MOCVD TiN,、ionized PVD Ta、ionized PVD TaN、CVD Ta、CVDTaN、CVD WNの少なくともいずれか一つで形成する。銅蒸着工程はDLI230のベーパライザ30の温度を70乃至120℃の温度範囲とし、ベーパライザ30に流入するキャリアガスの温度をベーパライザ30の温度と同一か或いはやや高い70乃至140℃の温度範囲に制御し、この時の使用可能なキャリアガスはヘリウムHe、水素H2、アルゴンArなどであり、その流量は100乃至700sccmの範囲とし、ベーパライザ30で気化した(hfac)Cu(VTMOS)前駆体の分解及び凝縮を防止しながらコンダクタンス(conductance)をよくするためにベーパライザ30から反応チャンバ890に至る全てのガスライン及びソースラインの温度をベーパライザ30の温度と同一に保たせ、反応チャンバ890の内部温度及びシャワーヘッド80の温度をベーパライザ30の温度と同一に保たせ、ウェーハ10の積載されたサセプタプレート90の温度を150乃至280℃の温度範囲とし、反応チャンバ890の内部圧力を0.5乃至5torrの圧力範囲に保たせ、シャワーヘッド80とサセプタプレート90との間隔は20乃至50mmとし、(hfac)Cu(VTMOS)前駆体の流量比を0.1乃至2.0sccmの範囲とする。一方、銅蒸着工程に用いられる前駆体の(hfac)Cu(VTMOS)化合物に添加剤としてVTMOSを1〜30mol%添加するか、またはHhfacを0.1乃至10mol%添加するか、またはHhfac1/2H2Oを0.1乃至10mol%添加するか、またはVTMOS、Hhfac及びHhfac1/2H2Oを混合して添加して使用することができる。水素還元熱処理工程は水素還元雰囲気で常温乃至350℃の温度範囲で30分乃至3時間熱処理してグレーン形態(grainmorphology)を変え、この時、水素還元雰囲気は水素H2のみを適用するか、或いはH2+Ar(1〜95mol%)、H2+N2(1〜95mol%)などの水素混合気体を使用する。CMP処理後にポストクリーニング(post-cleaning)を施すこともある。クリーニング工程と拡散障壁形成工程は時間遅れなしにインシトゥ(in-situ)で行うことができるとともに、銅蒸着工程及び水素還元熱処理工程も時間遅れなしにインシトゥ(in-situ)で行うことができる。
【0039】
第2、図3に示す反応チャンバの備えられたCEMを用いた有機金属化学気相蒸着法で(hfac)Cu(VTMOS)前駆体を用いて銅薄膜用として銅を蒸着する場合、本発明の半導体素子の銅金属配線形成方法は次の通りである。
【0040】
半導体素子を形成するためのいろいろの要素が形成された半導体基板上に層間絶縁膜を形成し、マスクを用いて層間絶縁膜にコンタクトホール及びトレンチを形成した後クリーニングを施し、コンタクトホール及びトレンチを含んだ層間絶縁膜の表面に拡散障壁層を形成する。反応チャンバの備えられたCMEで有機金属化学気相蒸着法で(hfac)Cu(VTMOS)前駆体を用いてコンタクトホール及びトレンチが充分埋め込まれるように銅を蒸着する。銅蒸着が完了すると、水素還元熱処理を施した後、CMP処理して銅金属配線を形成する。
【0041】
ここで、層間絶縁膜は低い誘電定数を有する絶縁膜で形成する。コンタクトホール及びトレンチはデュアルダマシン方式で形成する。クリーニング工程は下地層がタングステンWやアルミニウムAlなどの金属の場合、高周波プラズマ(RFPlasma)を利用し、下地層が銅(Cu)の場合、リアクティブクリーニング(reactive cleaning)方式を適用する。拡散障壁層はionizedPVD TiN、CVD TiN、MOCVD TiN、ionized PVD Ta、ionized PVD TaN、CVD Ta、CVD TaN、CVD WNの少なくともいずれか一つで形成する。銅蒸着工程はCEM567のベーパライザ50の調節弁60の温度を常温に保たせながら熱交換器70の温度を50乃至120℃の温度範囲とし、ベーパライザ50の調節弁60に流入するキャリアガスの温度をベーパライザ50の熱交換器70の温度より低いか或いは高い20乃至140℃の温度範囲とし、この時使用可能なキャリアガスはヘリウムHe、水素H2、アルゴンArなどであり、その流量は100乃至700sccmの範囲とし、ベーパライザ50の熱交換器70で気化した(hfac)Cu(VTMOS)前駆体の分解及び凝縮を防止しながらコンダクタンスをよくするためにベーパライザ50から反応チャンバ890に至る全てのガスライン及びソースラインの温度をベーパライザ50の熱交換器70の温度と同一か或いは5〜20℃程度高く保ち、反応チャンバ890の内部温度及びシャワーヘッド80の温度はベーパライザ50の熱交換器70の温度と同一に保たせ、ウェーハ10の積載されたサセプタプレート90の温度を150乃至280℃の温度範囲とし、反応チャンバ890の内部圧力を0.5乃至5torrの圧力範囲と保たせ、シャワーヘッド80とサセプタプレート90との間隔は20乃至50mmとし、(hfac)Cu(VTMOS)前駆体の流量比を0.1乃至2.0sccmの範囲とする。一方、銅蒸着工程に用いられる前駆体の(hfac)Cu(VTMOS)化合物に添加剤としてVTMOSを1〜30mol%添加するか、またはHhfacを0.1乃至10mol%添加するか、またはHhfac1/2H2Oを0.1乃至10mol%添加するか、またはVTMOS、Hhfac及びHhfac1/2H2Oを混合して添加して使用することができる。水素還元熱処理工程は水素還元雰囲気で常温乃至350℃の温度範囲で30分乃至3時間熱処理してグレーン形態(grainmorphology)を変える。この時、水素還元雰囲気は水素H2のみを適用するか、或いはH2+Ar(1〜95mol%)、H2+N2(1〜95mol%)などの水素混合気体を使用する。CMP処理後にポストクリーニング(post-cleaning)を施すこともある。クリーニング工程と拡散障壁形成工程は時間遅れなしにインシトゥ(in-situ)で行うことができるとともに、銅蒸着工程及び水素還元熱処理工程も時間遅れなしにインシトゥ(in-situ)で行うことができる。
【0042】
第3、反応チャンバが備えられ、オリフィス方式またはスプレイ方式のベーパライザを有する全てのLDSを用いた有機金属化学気相蒸着法で(hfac)Cu(VTMOS)前駆体を用いて銅薄膜用として銅を蒸着する場合、本発明の半導体素子の銅金属配線形成方法は次の通りである。
【0043】
半導体素子を形成するためのいろいろの要素が形成された半導体基板上に層間絶縁膜を形成し、マスクを用いて層間絶縁膜にコンタクトホール及びトレンチを形成した後クリーニングを施し、コンタクトホール及びトレンチを含んだ層間絶縁膜の表面に拡散障壁層を形成する。反応チャンバが備えられ、オリフィス方式またはスプレイ方式のベーパライザを有するLDSで有機金属化学気相蒸着法により(hfac)Cu(VTMOS)前駆体を用いてコンタクトホール及びトレンチが充分埋め込まれるように銅を蒸着する。銅蒸着が完了すると、水素還元熱処理を施した後、CMP処理して銅金属配線を形成する。
【0044】
ここで、銅蒸着工程はオリフィス方式またはスプレイ方式のベーパライザを有する反応チャンバの備えられたLDSを利用し、その他は前述したような反応チャンバの備えられたDLIを用いる銅金属配線形成工程の条件と同様なので、詳細な説明は略する。
【0045】
第4、有機金属化学気相蒸着法で(hfac)Cu(VTMOS)前駆体を用いて銅薄膜用として銅を蒸着する場合、本発明の半導体素子の銅金属配線形成方法は次の通りである。
【0046】
半導体素子を形成するためのいろいろの要素が形成された半導体基板上に層間絶縁膜を形成し、マスクを用いて層間絶縁膜にコンタクトホール及びトレンチを設けた後クリーニングを施し、コンタクトホール及びトレンチを含んだ層間絶縁膜の表面に拡散障壁層を形成する。有機金属化学気相蒸着法で(hfac)Cu(VTMOS)前駆体を用いてコンタクトホール及びトレンチが充分埋め込まれるように銅を蒸着する。銅蒸着が完了すると、水素還元熱処理を施した後、CMP処理して銅金属配線を形成する。
【0047】
ここで、銅蒸着工程は(hfac)Cu(VTMOS)前駆体を気化させるベーパライザを用いて行われ、ベーパライザに設定される条件及びその他の銅金属配線形成工程条件は前述した反応チャンバの備えられたDLIを用いる銅金属配線形成工程条件と同様なので、詳細な説明は略する。
【0048】
第5、インシトゥ(in-situ)方法で有機金属化学気相蒸着法で(hfac)Cu(VTMOS)前駆体を用いて銅シード層(Cu seedlayer)用として銅を蒸着し、電気メッキ法で銅薄膜用として銅を蒸着する場合、本発明の半導体素子の銅金属配線方法は次の通りである。
【0049】
半導体素子を形成するためのいろいろの要素が形成された半導体基板上に層間絶縁膜を形成し、マスクを用いて層間絶縁膜にコンタクトホール及びトレンチを形成した後クリーニングを施し、コンタクトホール及びトレンチを含んだ層間絶縁膜の表面に拡散障壁層を形成する。インシトゥ(in-situ)方法で有機金属化学気相蒸着法で(hfac)Cu(VTMOS)前駆体を用いてコンタクトホール及びトレンチの表面に銅シード層を蒸着する。電気メッキ法で銅シード層の蒸着されたコンタクトホール及びトレンチが充分埋め込まれるように銅を蒸着する。銅蒸着が完了すると、水素還元熱処理を施した後、CMP処理して銅金属配線を形成する。
【0050】
ここで、銅シード層はDLI、CEMまたはオリフィス方式やスプレイ方式のベーパライザを利用し、したがって前述した反応チャンバの備えられたDLIを用いる銅金属配線方法、反応チャンバの備えられたCEMを用いる銅金属配線形成方法及びオリフィス方式またはスプレイ方式のベーパライザを用いる銅金属配線形成方法でそれぞれ提示した工程条件と同様なので、詳細な説明は略し、その他の工程も前述と同様なので、説明を略する。
【0051】
第6、インシトゥ(in-situ)方法で物理気相蒸着PVD法で第1銅シード層用として銅を蒸着した後、有機金属化学気相蒸着法で(hfac)Cu(VTMOS)前駆体を用いて第2銅シード層用として銅を蒸着し、電気メッキ法で銅薄膜用として銅を蒸着する場合、本発明の半導体素子の銅金属配線形成方法は次の通りである。
【0052】
半導体素子を形成するためのいろいろの要素が形成された半導体基板上に層間絶縁膜を形成し、マスクを用いて層間絶縁膜にコンタクトホール及びトレンチを形成した後クリーニングを施し、コンタクトホール及びトレンチを含んだ層間絶縁膜の表面に拡散障壁層を形成するインシトゥ(in-situ)方法で物理気相蒸着法によりコンタクトホール及びトレンチの表面に第1銅シード層を形成する。有機金属化学気相蒸着法で(hfac)Cu(VTMOS)前駆体を用いて第1銅シード層の蒸着されたコンタクトホール及びトレンチの表面に第2銅シード層を蒸着する。電気メッキ法で第1及び第2銅シード層の蒸着されたコンタクトホール及びトレンチが充分埋め込まれるように銅を蒸着する。銅蒸着が完了すると、水素還元熱処理を施した後、CMP処理して銅金属配線を形成する。
【0053】
ここで、第2銅シード層はDLI、CEMまたはオリフィス方式やスプレイ方式のベーパライザを利用し、したがって前述した反応チャンバの備えられたDLIを用いる銅金属配線方法、反応チャンバの備えられたCEMを用いる銅金属配線形成方法及びオリフィス方式またはスプレイ方式のベーパライザを用いる銅金属配線形成方法でそれぞれ提示した工程条件と同様なので、詳細な説明は略し、その他の工程前述と同様なので、説明を略する。
【0054】
第7、インシトゥ(in-situ)方法で有機金属化学気相蒸着法により(hfac)Cu(VTMOS)前駆体を用いて銅シード層として銅を蒸着し、物理気相蒸着法で銅薄膜用として銅を蒸着する場合、本発明の半導体素子の銅金属配線形成方法は次の通りである。
【0055】
半導体素子を形成するためのいろいろの要素が形成された半導体基板上に層間絶縁膜を形成し、マスクを用いて層間絶縁膜にコンタクトホール及びトレンチを形成した後クリーニングを施し、コンタクトホール及びトレンチを含んだ層間絶縁膜の表面に拡散障壁層を形成する。インシトゥ(in-situ)方法で有機金属化学気相蒸着法により(hfac)Cu(VTMOS)前駆体を用いてコンタクトホール及びトレンチの表面に銅シード層を蒸着する。物理気相蒸着法で銅シード層の蒸着されたコンタクトホール及びトレンチが充分埋め込まれるように銅を蒸着する。銅蒸着が完了すると、水素還元熱処理を施した後、CMP処理して銅金属配線を形成する。
【0056】
ここで、銅シード層はDLI、CEMまたはオリフィス方式やスプレイ方式のベーパライザを利用する。したがって、前述した反応チャンバの備えられたDLIを用いる銅金属配線方法、反応チャンバの備えられたCEMを用いる銅金属配線形成方法及びオリフィス方式またはスプレイ方式のベーパライザを用いる銅金属配線形成方法でそれぞれ提示した工程条件と同様なので、詳細な説明は略し、その他の工程も前述と同様なので、説明を略する。
【0057】
第8、有機金属化学気相蒸着法で(hfac)Cu(VTMOS)前駆体を用いて銅薄膜用として銅を蒸着する場合、本発明の半導体素子の銅金属配線形成方法は次の通りである。
【0058】
半導体素子を形成するためのいろいろの要素が形成された半導体基板上に層間絶縁膜を形成し、マスクを用いて層間絶縁膜にコンタクトホール及びトレンチを形成した後クリーニングを施す。コンタクトホール及びトレンチを含んだ層間絶縁膜の表面に拡散障壁層を形成した後プラズマ処理する。有機金属化学気相蒸着法で(hfac)Cu(VTMOS)前駆体を用いてコンタクトホール及びトレンチに銅が選択的蒸着埋め込まれるように銅を蒸着する。銅蒸着が完了すると、水素還元熱処理を施して銅金属配線を形成する。
【0059】
ここで、プラズマ処理工程は、反応ガスとしてヘリウムHe、水素H2、アルゴンArなどが可能であり、100乃至500W電極範囲で行われる。選択的銅蒸着工程はDLI、CEMまたはオリフィス方式やスプレイ方式のベーパライザを利用する。したがって、前述した反応チャンバの備えられたDLIを用いる銅金属配線方法、反応チャンバの備えられたCEMを用いる銅金属配線形成方法及びオリフィス方式またはスプレイ方式のベーパライザを用いる銅金属配線形成方法でそれぞれ提示した工程条件と同様なので、詳細な説明は略し、その他の工程も前述と同様なので、説明を略する。
【0060】
第9、インシトゥ(in-situ)方法で有機金属化学気相蒸着法により(hfac)Cu(VTMOS)前駆体を用いて銅シード層用として銅を蒸着し、無電解電気メッキ法(Electroless-plating)で銅薄膜用として銅を蒸着する場合、本発明の半導体素子の銅金属配線形成方法は次の通りである。
【0061】
半導体素子を形成するためのいろいろの要素が形成された半導体基板上に層間絶縁膜を形成し、マスクを用いて層間絶縁膜にコンタクトホール及びトレンチを形成した後クリーニングを施し、コンタクトホール及びトレンチを含んだ層間絶縁膜の表面に拡散障壁層を形成する。インシトゥin-situ方法で有機金属化学気相蒸着法により(hfac)Cu(VTMOS)前駆体を用いてコンタクトホール及びトレンチの表面に銅シード層を蒸着する。無電解電気メッキ法で銅シード層の蒸着されたコンタクトホール及びトレンチが充分埋め込まれるように銅を蒸着する。銅蒸着が完了すると、水素還元熱処理を施した後、CMP処理して銅金属配線を形成する。
【0062】
ここで、銅シード層はDLI、CEMまたはオリフィス方式やスプレイ方式のベーパライザを利用する。したがって、前述した反応チャンバの備えられたDLIを用いる銅金属配線方法、反応チャンバの備えられたCEMを用いる銅金属配線形成方法及びオリフィス方式またはスプレイ方式のベーパライザを用いる銅金属配線形成方法でそれぞれ提示した工程条件と同様なので、詳細な説明は略し、その他の工程も前述と同様なので、説明を略する。一方、無電解電気メッキ工程以後にポストクリーニングを行うことができる。
【0063】
第10、銅金属配線がマルチレベル構造の場合、本発明の半導体素子の銅金属配線形成方法は次の通りである。
【0064】
反応チャンバとリキッドデリバリーシステムで構成された銅蒸着装備が提供される。半導体素子を形成するためのいろいろの要素が形成された半導体基板上に第1層間絶縁膜が形成され、第1層間絶縁膜に第1コンタクトホール及び第1トレンチを形成した後クリーニングを施し、第1コンタクトホール及び第1トレンチを含んだ第1層間絶縁膜の表面に第1拡散障壁層の形成されたウェーハを反応チャンバに積載させる。リキッドデリバリーシステムで(hfac)Cu(VTMOS)前駆体を気化させた後、気化した(hfac)Cu(VTMOS)前駆体を反応チャンバに流入させ、有機金属化学気相蒸着工程で前記第1拡散障壁層の蒸着された前記第1コンタクトホール及び第1トレンチに銅を蒸着する。水素還元熱処理を施した後、化学的機械的研磨処理して第1銅金属配線を形成する。第1銅金属配線上に第2層間絶縁膜を形成し、前記第2層間絶縁膜に第2コンタクトホール及び第2トレンチを形成した後クリーニングを施し、前記第2コンタクトホール及び第2トレンチを含んだ前記第2層間絶縁膜の表面に第2拡散障壁層を形成したウェーハを反応チャンバに再び積載させる。以後、第1銅金属配線形成工程と同様に第2銅金属配線を形成し、このような工程を少なくとも一度行ってマルチレベルの銅金属配線を形成する。
【0065】
前記マルチレベルの銅金属配線工程に適用される全ての条件は、前述した本発明の銅蒸着条件による。
【0066】
【発明の効果】
上述したように、本発明は銅蒸着装備の蒸着工程条件を最適に設定して(hfac)Cu(VTMOS)化合物を銅前駆体として用いた有機金属化学気相蒸着工程技術を確立することにより、銅蒸着工程の再現性を実現させることができるとともに、銅蒸着時に完璧な表面吸着反応を誘導することができ、優れた膜質の銅薄膜を得ることができる。
【図面の簡単な説明】
【図1】 本発明による半導体素子の銅金属配線形成方法を説明するための銅蒸着工程の流れ図である。
【図2】 本発明による半導体素子の銅金属配線形成方法を説明するための反応チャンバの備えられたDLIの概略構成図である。
【図3】 本発明による半導体素子の銅金属配線形成方法を説明するための反応チャンバの備えられたCEMの概略構成図である。
【図4】 ベーパライザ(vaporizer)の温度条件による銅薄膜の膜質特性を示すグラフである。
【符号の説明】
10 ウェーハ
230 ダイレクトリキッドインジェクション(DLI)
19 アンプル
20 マイクロポンプ
21 第1バルブ
22 第1ステッピングモータ
23 第1ピストン
24 第1シリンダ
25 第2バルブ
26 第2ステッピングモータ
27 第2ピストン
28 第2シリンダ
29 第3バルブ
30 ベーパライザ
31 送出し弁(delivery valve)
32 メタルディスク
33 加熱帯(heating zone)
34 液体原料流入ライン
35 キャリアガス流入ライン
36 気化ガス流入/流出ライン
567 コントロールエバポレーションミキサ(CEM)
49 液体流量制御器
50 ベーパライザ
60 調節弁
62 ミキサ
63 アクチュエータ
64 液体流入ライン
65 キャリアガス流入ライン
66 液体曲ライン
70 熱交換器(heat exchanger)
71 螺旋管(spiral tube)
72 気化ガス流入/流出ライン
890 反応チャンバ
80 シャワーヘッド
90 サセプタプレート

Claims (8)

  1. 反応チャンバとリキッドデリバリーシステムで構成された銅蒸着装備が提供される段階と、
    ウェーハを前記反応チャンバに積載する段階と、
    前記リキッドデリバリーシステムで(hfac)Cu(VTMOS)前駆体を気化させる段階と、
    前記気化した(hfac)Cu(VTMOS)前駆体を反応チャンバに流入させる段階と、
    有機金属化学気相蒸着工程で前記ウェーハに銅を蒸着する段階とを含むが、
    前記リキッドデリバリーシステムは、コントロールバルブと熱交換器を持つベーパライザ及び前記反応チャンバに連結されたガスラインを含むコントロールエバポレーションミキサーで、前記コントロールバルブの温度は常温に維持し、前記熱交換器の温度は50乃至120℃に設定し、前記コントロールバルブに流入されるキャリアガスの温度は20乃至140℃に制御し、前記ガスラインの温度は前記熱交換器の温度と同じか、前記熱交換器の温度より5乃至20℃高く維持させることを特徴とする半導体素子の銅金属配線形成方法。
  2. 請求項1において、
    前記キャリアガスはヘリウムHe、水素H2及びアルゴンArガスの少なくともいずれか一つであり、その流量は100乃至700sccm範囲とすることを特徴とする半導体素子の銅金属配線形成方法。
  3. 請求項1において、
    前記反応チャンバの内部温度及び前記反応チャンバのシャワーヘッド温度は70乃至120℃の温度範囲であることを特徴とする半導体素子の銅金属配線形成方法。
  4. 請求項1において、
    前記反応チャンバのサセプタプレート温度は150乃至280℃の温度範囲であることを特徴とする半導体素子の銅金属配線形成方法。
  5. 請求項1において、
    前記反応チャンバの内部圧力は0.5乃至5torrの圧力範囲であることを特徴とする半導体素子の銅金属配線形成方法。
  6. 請求項1において、
    前記反応チャンバのシャワーヘッドと前記反応チャンバのサセプタプレートの間の間隔は20乃至50mmの範囲であることを特徴とする半導体素子の銅金属配線形成方法。
  7. 請求項1において、
    前記(hfac)Cu(VTMOS)前駆体の流量比は0.1乃至2.0sccmの範囲であることを特徴とする半導体素子の銅金属配線形成方法。
  8. 請求項1において、
    前記(hfac)Cu(VTMOS)前駆体に添加剤としてVTMOSを1乃至30mol%添加するか、Hhfacを0.1乃至10mol%添加することを特徴とする半導体素子の銅金属配線形成方法。
JP2000011339A 1999-04-13 2000-01-20 半導体素子の銅金属配線形成方法 Expired - Fee Related JP5084071B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR99-13008 1999-04-13
KR10-1999-0013008A KR100460746B1 (ko) 1999-04-13 1999-04-13 반도체 소자의 구리 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
JP2000299296A JP2000299296A (ja) 2000-10-24
JP5084071B2 true JP5084071B2 (ja) 2012-11-28

Family

ID=19579782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000011339A Expired - Fee Related JP5084071B2 (ja) 1999-04-13 2000-01-20 半導体素子の銅金属配線形成方法

Country Status (7)

Country Link
US (1) US6346478B1 (ja)
JP (1) JP5084071B2 (ja)
KR (1) KR100460746B1 (ja)
CN (1) CN1208816C (ja)
DE (1) DE19953843B4 (ja)
GB (1) GB2348888B (ja)
TW (1) TW444299B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368319B1 (ko) * 1998-12-30 2003-03-17 주식회사 하이닉스반도체 액체운송장치
JP2001004095A (ja) * 1999-06-18 2001-01-09 Nippon M K S Kk 気化器
KR100338112B1 (ko) 1999-12-22 2002-05-24 박종섭 반도체 소자의 구리 금속 배선 형성 방법
KR100358045B1 (ko) * 1999-12-22 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
KR100413481B1 (ko) * 2001-06-12 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 구리 박막 증착 장비
JP4783561B2 (ja) * 2004-09-27 2011-09-28 株式会社アルバック 銅配線の形成方法
KR100790237B1 (ko) 2005-12-29 2008-01-02 매그나칩 반도체 유한회사 이미지 센서의 금속배선 형성방법
KR100744424B1 (ko) * 2006-08-29 2007-07-30 동부일렉트로닉스 주식회사 반도체소자의 제조방법
TWI559598B (zh) * 2014-05-16 2016-11-21 台灣塑膠工業股份有限公司 染料敏化太陽能電池的製造方法及製造設備
JP6945120B2 (ja) * 2014-08-29 2021-10-06 株式会社Flosfia 金属膜形成方法
CN106158581B (zh) * 2015-03-26 2019-08-30 北大方正集团有限公司 一种对布线后晶圆进行合金化处理的方法
US9559107B2 (en) 2015-05-20 2017-01-31 International Businesss Machines Corporation Structure and method for BEOL nanoscale damascene sidewall-defined non-volatile memory element
US20220228251A1 (en) * 2021-01-15 2022-07-21 Applied Materials, Inc. Apparatus for providing a liquefied material, dosage system and method for dosing a liquefied material

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2767284B2 (ja) * 1989-06-06 1998-06-18 日立電子エンジニアリング株式会社 液状半導体形成材料気化供給装置
US5186756A (en) * 1990-01-29 1993-02-16 At&T Bell Laboratories MOCVD method and apparatus
NL9200415A (nl) * 1992-03-06 1993-10-01 Bronkhorst High Tech Bv Werkwijze voor het omzetten van een vloeistofstroom in een gasstroom, en inrichting voor het uitvoeren van de werkwijze.
JPH08102442A (ja) * 1994-09-30 1996-04-16 Nec Yamagata Ltd 化学気相成長装置
JP3417751B2 (ja) * 1995-02-13 2003-06-16 株式会社東芝 半導体装置の製造方法
US5553188A (en) * 1995-02-24 1996-09-03 Mks Instruments, Inc. Vaporizer and liquid delivery system using same
KR0169411B1 (ko) * 1995-06-23 1999-03-20 신현주 구리 박막 증착용 전구체 화합물 및 이의 제조방법
JPH09143737A (ja) * 1995-11-22 1997-06-03 Tokyo Electron Ltd 成膜装置
JPH10135197A (ja) * 1996-09-09 1998-05-22 Ebara Corp 液体原料の気化方法及び装置
JPH10135154A (ja) * 1996-11-05 1998-05-22 Fujitsu Ltd 薄膜気相成長方法
US5744192A (en) * 1996-11-08 1998-04-28 Sharp Microelectronics Technology, Inc. Method of using water vapor to increase the conductivity of cooper desposited with cu(hfac)TMVS
US6090960A (en) * 1997-01-07 2000-07-18 Sharp Laboratories Of America, Inc. Precursor with (methoxy) (methyl) silylolefin ligand to deposit copper and method same
US5767301A (en) * 1997-01-21 1998-06-16 Sharp Microelectronics Technology, Inc. Precursor with (alkyloxy)(alkyl)-silylolefin ligand to deposit copper
JPH10204640A (ja) * 1997-01-23 1998-08-04 Sharp Corp 銅プリカーサ化合物および化学気相成長銅を選択された表面に付与する方法
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
JPH1116912A (ja) * 1997-06-25 1999-01-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置
US5989623A (en) * 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization
KR100256669B1 (ko) * 1997-12-23 2000-05-15 정선종 화학기상증착 장치 및 그를 이용한 구리 박막 형성 방법
US6066196A (en) * 1998-09-18 2000-05-23 Gelest, Inc. Method for the chemical vapor deposition of copper-based films and copper source precursors for the same
US6037001A (en) * 1998-09-18 2000-03-14 Gelest, Inc. Method for the chemical vapor deposition of copper-based films

Also Published As

Publication number Publication date
TW444299B (en) 2001-07-01
GB2348888A8 (en) 2000-10-24
GB2348888B (en) 2003-10-22
US6346478B1 (en) 2002-02-12
GB9924298D0 (en) 1999-12-15
DE19953843B4 (de) 2009-10-01
JP2000299296A (ja) 2000-10-24
KR20000066128A (ko) 2000-11-15
GB2348888A (en) 2000-10-18
DE19953843A1 (de) 2000-10-26
KR100460746B1 (ko) 2004-12-09
CN1208816C (zh) 2005-06-29
CN1270413A (zh) 2000-10-18

Similar Documents

Publication Publication Date Title
US11587829B2 (en) Doping control of metal nitride films
JP4850337B2 (ja) 半導体素子の銅金属配線形成方法
US7799674B2 (en) Ruthenium alloy film for copper interconnects
EP1192292B1 (en) Plasma treatment of thermal cvd tan films from tantalum halide precursors
US20060240187A1 (en) Deposition of an intermediate catalytic layer on a barrier layer for copper metallization
JP5084071B2 (ja) 半導体素子の銅金属配線形成方法
TWI385730B (zh) 銅金屬化用之具有變化組成的阻障層之製造方法
EP1192293B1 (en) CVD OF INTEGRATED Ta AND TaNx FILMS FROM TANTALUM HALIDE PRECURSORS
US20070264816A1 (en) Copper alloy layer for integrated circuit interconnects
US20080223287A1 (en) Plasma enhanced ALD process for copper alloy seed layers
US6039808A (en) CVD apparatus for Cu formation
KR101217980B1 (ko) 순차 흐름 성막법을 이용한 텅스텐 성막 방법
KR19990053234A (ko) 화학기상증착 장치 및 그를 이용한 구리 박막 형성 방법
US20080096381A1 (en) Atomic layer deposition process for iridium barrier layers
KR100358045B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
JP4790156B2 (ja) 半導体素子の銅金属配線形成方法
TWI609095B (zh) 用於氮化錳整合之方法
US20120040085A1 (en) METHOD FOR FORMING Cu FILM AND STORAGE MEDIUM
KR100358047B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
WO2000065126A1 (en) Cvd tantalum nitride plug formation from tantalum halide precursors
JP4199348B2 (ja) 薄膜形成方法及び形成装置
JP2003115463A (ja) Cvdによる金属窒化物基板上への高密着性銅薄膜形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120904

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees