CN101971311A - 半导体封装用多功能胶带和用该胶带制造半导体元件的方法 - Google Patents

半导体封装用多功能胶带和用该胶带制造半导体元件的方法 Download PDF

Info

Publication number
CN101971311A
CN101971311A CN2009801090229A CN200980109022A CN101971311A CN 101971311 A CN101971311 A CN 101971311A CN 2009801090229 A CN2009801090229 A CN 2009801090229A CN 200980109022 A CN200980109022 A CN 200980109022A CN 101971311 A CN101971311 A CN 101971311A
Authority
CN
China
Prior art keywords
layer
knitting layer
adhesive tape
chip
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801090229A
Other languages
English (en)
Other versions
CN101971311B (zh
Inventor
黄龙河
赵宰贤
宋珪锡
丁畅范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cheil Industries Inc
Original Assignee
Cheil Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cheil Industries Inc filed Critical Cheil Industries Inc
Publication of CN101971311A publication Critical patent/CN101971311A/zh
Application granted granted Critical
Publication of CN101971311B publication Critical patent/CN101971311B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848—Three or more layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了用于半导体封装的多功能胶带，所述多功能胶带可同时用于背面打磨工艺、切片工艺、拾取工艺和芯片焊接工艺。具体地，所述用于半导体封装的多功能胶带包括粘合层和第二接合层间界面上的可紫外固化剂以形成第一接合层，当所述粘合层通过暴露在紫外线下固化时，所述第一接合层被固化。因此，所述粘合层赋予所述多功能胶带更好的剥离性能。本发明公开的所述用于半导体封装的多功能胶带包括：形成在基膜表面上的可紫外固化的粘合层，和形成在所述可紫外固化的粘合层上的第一接合层和第二接合层。

Description

半导体封装用多功能胶带和用该胶带制造半导体元件的方法
技术领域
本发明涉及用于半导体封装的多功能胶带，和用所述多功能胶带制备半导体元件的方法。
背景技术
通常在性质方面通过用于增加单位面积上单元数的高集成技术，以及在数量方面通过多个芯片层叠的封装技术来实现半导体元件的高容量。
作为常规封装技术，通常使用多芯片封装(MCP)法。在MCP方法中，多个芯片通过涂布粘结剂层叠在彼此之上，且通过引线接合而彼此电连接。结果，用于引线接合的空间导致整体封装尺寸大于层叠芯片的空间，从而提供不必要的空间。
为了解决MCP方法的此类问题，开发了晶圆级堆叠封装(WSP)方法。在WSP方法中，硅通孔电极(through-electrode)形成在形成有电路的晶圆中，并填充导电材料以提供层间的直接电连接。
在数量方面，MCP方法和WSP方法均是通过将多个芯片用粘结剂粘结并将芯片层叠在彼此之上来增加半导体元件的容量。在MCP方法中，因为芯片通过引线接合彼此电连接，每个芯片具有开路形成面和涂布在其反面(即底面)的粘结剂以将芯片彼此连接。
因此，MCP方法需要单独的粘合胶带，所述粘合胶带仅在背面打磨工艺期间提供给电路形成面。随后，在将具有粘合层和接合层的胶带贴到芯片电路形成面的反面(底面)后，进行切片工艺和拾取(pick-up)/芯片焊接(die-attachment)工艺。
换句话说，背面打磨工艺中所用的粘合胶带除了能用于背面打磨工艺外，不提供其它功能。
另一方面，在WSP方法中，因为芯片通过通孔电极替代引线接合彼此电连接，所以需要将粘结剂涂布至芯片的电路形成面以使芯片彼此连接。
因此，WSP方法需要不仅能用于背面打磨工艺，也能用于切片工艺和拾取/芯片焊接工艺，以替代仅能用于背面打磨工艺的胶带。
发明内容
技术问题
本发明一方面提供了用于半导体封装的多功能胶带，其使得在WSP工艺中用单种多功能胶带连贯地进行背面打磨工艺、切片工艺和/或拾取-芯片焊接工艺。
本发明另一方面提供了用所述多功能胶带制备半导体元件的方法。
技术方案
本发明意在解决上述问题，且本发明一方面提供了用于半导体封装的多功能胶带，其在WSP方法中可通用于背面打磨工艺、切片工艺和/或拾取-芯片焊接工艺。
本发明另一方面提供了用所述多功能胶带制备半导体元件的方法。
根据本发明一个实施方式，用于半导体封装的多功能胶带包括在基膜的一面上的可UV固化的粘合层；和在所述粘合层上的第一和第二接合层，其中在进行打磨半导体衬底的与元件形成面相反的一面的工艺和将所述半导体衬底切割为单个芯片的切片工艺期间，所述多功能胶带粘结到具有多个元件的所述半导体衬底的元件形成面上，在所述切片工艺期间具有可UV固化粘合层的切片胶带粘结到所述半导体衬底的底面上，且在通过所述切片工艺彼此分离的所述芯片被拾取和芯片焊接期间，所述多功能胶带的第一和第二接合层粘结到所述单个芯片上。
根据本发明另一个实施方式，用于半导体封装的多功能胶带包括在基膜一面上的可UV固化的粘合层；和在所述粘合层上的第一和第二接合层，其中在进行打磨半导体衬底的与元件形成面相反的一面的工艺和将所述半导体衬底切割为单个芯片的切片工艺期间，所述多功能胶带粘结到具有多个元件的所述半导体衬底的元件形成面上，且在通过所述切片工艺彼此分离的所述芯片被拾取和芯片焊接期间，所述多功能胶带的第一和第二接合层粘结到所述单个芯片上。
根据本发明又一实施方式，制备半导体元件的方法包括将多功能胶带粘结到上面形成有突起(电路图案)的半导体衬底的一面上，所述多功能胶带包括在基膜的一面上的可UV固化的粘合层和在所述粘合层上的第一和第二接合层；打磨所述半导体衬底的背面；将切片胶带粘结到所述半导体衬底的底面上；将所述半导体衬底切割为单个芯片；在去除所述切片胶带后，拾取粘结有所述第一和第二接合层的所述芯片；以及使用所述第一和第二接合层对所述芯片进行芯片焊接。
根据本发明又一实施方式，制备半导体元件的方法包括将多功能胶带粘结到上面形成有突起(电路图案)的半导体衬底的一面上，所述多功能胶带包括在基膜的一面上的可UV固化的粘合层和在所述粘合层上的第一和第二接合层；打磨所述半导体衬底的背面；将所述半导体衬底切割为单个芯片；拾取粘结有所述第一和第二接合层的所述芯片；以及使用所述第一和第二接合层对所述芯片进行芯片焊接。
有益效果
根据一个实施方式，所述用于半导体封装的多功能胶带使背面打磨工艺、切片工艺和拾取-芯片焊接工艺能用一种胶带连贯进行。特别地，所述多功能胶带包括含有UV固化剂的第一接合层，所述第一接合层位于所述粘合层和所述第二接合层间的界面中，使得所述第一接合层在UV固化期间可与所述粘合层一起固化，由此显著改进所述粘合层的剥离特性。
所述多功能胶带使得用一种胶带连贯地进行所述背面打磨工艺和所述拾取-芯片焊接工艺。并且，所述多功能胶带使得所述背面打磨工艺、所述切片工艺和所述拾取-芯片焊接工艺能用一种胶带连贯进行。
附图说明
本发明的以上和其它方面、特征和优点将从以下结合附图的示例性实施方式的描述变得显而易见，其中：
图1为根据本发明一个实施方式的用于半导体封装的多功能胶带的截面图；
图2～图9为根据本发明第一实施方式的半导体元件制备方法的截面图；且
图10～图15为根据本发明第二实施方式的半导体元件制备方法的截面图。
具体实施方式
下文中，将参照附图来详细描述本发明的示例性实施方式。
参照图1，它是根据本发明一个实施方式的半导体封装用多功能胶带的截面图，所述多功能胶带包括基膜100、粘合层110、第一接合层105、第二接合层120和保护膜130。
本文中，术语“接合层”是指仅能够与目标物粘结的层，术语“粘合层”是指可粘附到目标物上且在固化等工艺后可从目标物上去除的层。例如，可UV固化的粘合剂是将被涂布至半导体晶圆等上，且通过UV照射可被固化并从半导体晶圆上剥离的粘合剂。
此外，接合层是指这样的层，半导体晶圆将与此层粘结，且当将半导体晶圆切割为芯片和拾取所述芯片时，此层将与粘合层分离但与单个芯片粘结，这使得当将芯片固定在板或导线框上时，接合层被用作粘结剂。
此外，粘合层是指这样的层，其对于目标物比接合层具有更低的剥离力且可用于临时接合。
因为本发明的多功能胶带可在整个背面打磨工艺、切片工艺和芯片焊接工艺中连贯使用，这在将所述多功能胶带用于WSP方法时是非常有利的，在所述WSP方法中，芯片焊接通过将粘结剂涂布至半导体晶圆的电路形成面进行。
<基膜>
首先，将描述根据此实施方式的多功能胶带10的基膜100。
基膜100基本上与常用于背面打磨工艺的常规胶带的基膜相同。
多种塑料膜可用作背面打磨工艺所用胶带的基膜。例如，热塑性可拉伸塑料膜可用作基膜。
当在背面打磨工艺期间具有电路设计的晶圆暴露于物理冲击中时，裂缝会在晶圆中形成，或晶圆会破裂。
因此，基膜具有热塑性和可拉伸性质，以在背面打磨工艺期间通过吸收和减少冲击来保护晶圆。
此外，基膜可允许紫外线透射。特别地，因为粘合层110为可UV固化的粘合剂组合物，所以基膜对粘合剂复合物能被固化的波长中的紫外线显示出良好的透过率。
因此，基膜100不含UV吸收剂等。
基膜100具有化学稳定性。也就是说，因为基膜在磨光(polishing)期间接触CMP浆料，且在背面打磨期间暴露于物理冲击中，所以形成具有化学稳定性的基膜。
因为如聚烯烃聚合物等聚合物通常具有化学稳定性，所以聚合物可适用于基膜100。
基膜中所用聚合物膜的实例包括聚烯烃类膜，如聚乙烯、聚丙烯、乙烯/丙烯共聚物、聚丁烯-1-乙烯/乙酸乙烯酯共聚物、聚乙烯/丁苯橡胶的混合物，聚氯乙烯膜等。
基膜可包括塑料，如聚对苯二甲酸乙二醇酯、聚碳酸酯、聚(甲基丙烯酸甲酯)等；热塑性弹性体，如聚氨酯、聚酰胺-多元醇共聚物等；或它们的混合物。
基膜100可具有多层结构以改进对粘合层的结合力，或改进背面打磨工艺期间的冲击吸收。
基膜可通过将聚烯烃芯片共混并熔融以制备聚烯烃熔体，随后挤出或吹制聚烯烃熔体来制备。
基膜的耐热性和机械性质将由共混芯片的种类来确定。基膜可经表面改性，以改进对粘合层110的结合力。
表面改性可为物理或化学方法。物理方法的实例包括等离子体法，化学法的实例包括串联的涂布法(in-line coating process)、底漆法(primer process)等。在此实施方式中，基膜的表面改性通过电晕放电法进行，以使粘合层110涂布在其上。
在可加工性和UV透过率方面，基膜100可具有30～300μm的厚度。
基膜100的厚度过低引起UV照射期间基膜易受热变形，且无法充分降低背面打磨工艺的冲击。如果基膜100的厚度大于300μm，实际中最终制品的单卷(single roll)具有比其厚度小的长度，因此不利地增加了卷复位的时间。
基膜100可具有50～200μm的厚度，以填充晶圆表面，所述晶圆表面上形成有凸起以提供高粗糙度。
<粘合层>
随后，将描述根据此实施方式的多功能胶带10的可UV固化的粘合层100。
虽然粘合层100不限于具体材料，但UV照射之前和之后的性质对粘合层100的材料选择很重要。在UV照射之前，粘合层100显示出强粘性以防止晶圆因震动或移动而损坏，且通过将第一和第二绝缘接合层105、120和晶圆牢牢固定在粘合层100上，来防止化学材料如CMP在背面打磨工艺期间进入各层间的界面。此外，在UV照射后，粘合层显示出交联反应导致的增高的内聚力和收缩，以通过粘合层110与第一绝缘接合层105的结合力显著降低由卷型(reel-shaped)粘结胶带很容易地使粘合层110和基膜100与晶圆剥离，第一和第二绝缘接合层105、120粘结到所述晶圆上。换句话说，任何材料可用于粘合层100，只要其在UV照射之前和之后满足上述性质。
通常，背面打磨工艺中所用胶带中的粘合层110可包括可UV固化的组合物或不能UV固化的组合物。
在背面打磨工艺用的普通胶带中，不能UV固化的组合物在UV照射之前提供相对低的结合力，使得粘合层在无UV照射下可很容易地被卷型粘结胶带与晶圆剥离。
然而，在WSP方法中，粘合层110必须与有机界面第一绝缘接合层105剥离。在此情况下，因为包括不能UV固化的组合物的粘合层基本上不被卷型粘结胶带剥离，所以可UV固化的组合物用于WSP方法中所用胶带的粘合层。
有两种类型的可UV固化的组合物。一种是可UV固化的丙烯酸酯和用于形成和支持涂层的丙烯酸类粘合粘结剂的混合组合物。另一种组合物具有这样的结构，其中可UV固化的丙烯酸酯提供在丙烯酸类粘合粘结剂的侧链上。
当混合组合物用于背面打磨工艺中所用的普通胶带时，主要由低分子量材料组成的可UV固化的丙烯酸酯不转变，因为胶带的目标元件为无机材料如晶圆。结果，粘合层和晶圆间的结合力在UV照射后显著降低，以使得粘合层被卷型粘结胶带剥离。
然而，在WSP方法所用的胶带中，因为粘合层110接触有机界面如第一绝缘接合层105，所以粘合层的混合组合物使得低分子量丙烯酸酯部分转变为第一绝缘接合层105，且丙烯酸酯在转变期间被UV线固化，因此导致UV照射后层间结合力增加。
因此，根据本发明，粘合层110可具有这样的结构，其中将可UV固化的碳-碳双键提供到丙烯酸类粘合粘结剂的侧链上，而非混合组合物。
在上述结构中具有碳-碳双键的低分子量材料提供到粘合树脂的侧链上，所述结构通过化学反应显示出粘合性质，以表现得像单个分子，被称为固有的粘合组合物。
固有的粘合组合物通过聚合粘合树脂和将碳-碳双键提供到已聚合的粘合树脂上来制备。
在固有粘合粘结剂中提供具有碳-碳双键的低分子量丙烯酸酯的反应机理如下。
反应机理可通过官能团的组合来获得，如羧基和环氧基的组合，羟基和异氰酸酯基的组合，羧基和胺基的组合等，这使得易于聚合为丙烯酸类侧链。
此外，可使用官能团的任意组合，只要此组合能行使上述反应机理以将具有碳-碳双键的低分子量丙烯酸酯提供到粘合聚合物的侧链上。每种官能团可选择性地用于粘合聚合物粘结剂或低分子量丙烯酸酯。
根据本发明的一个实施方式，固有粘合粘结剂具有100,000～1,000,000的分子量，且通过将具有碳-碳双键且含异氰酸酯端基的低分子量材料通过聚氨酯反应提供到粘结剂共聚物的侧链上来制备。
除了制得的粘合粘结剂外，可UV固化的粘合组合物还可通过混合热固剂、光引发剂等来制备。
可使用任何类型的热固剂，只要其可通过与提供到粘合粘结剂侧链上的官能团的反应来固化。
如果提供到侧链上的官能团为羧基，环氧固化剂可用作热固剂，且如果提供到侧链上的官能团为羟基，可使用异氰酸酯固化剂。
另外，三聚氰胺固化剂可用作热固剂。此外，可使用选自环氧固化剂、异氰酸酯固化剂和三聚氰胺固化剂中的至少两种的混合物。
热固剂必须加入粘合层中以提供对聚烯烃基膜的结合力。
可使用任何种类的含酮的光引发剂和苯乙酮类光引发剂，只要其能使分子链被UV线断裂以产生自由基。
当粘合层中含有光引发剂时，粘合粘结剂中侧链的碳-碳双键通过自由基进行交联反应以提高粘合层的玻璃化转变温度，使得粘合层失去粘性。
结果，粘合层可从以最小的力与第一绝缘接合层105剥离。
粘合层110可通过直接涂布形成在基膜110上，或可在将粘合层涂布至离型膜并干燥粘合层后转移至基膜110。
当将粘合层直接涂布在聚烯烃基膜上时，粘合层通常在60℃或更高温度下干燥，在通过干燥器期间这导致聚烯烃基膜显著收缩，从而产生尺寸不稳定性。因此，粘合层通常通过转移涂布形成在基膜上。
无论是前者或后者，任何涂布方法，包括棒涂、凹版涂布、逗号涂布(comma coating)、逆转辊涂布、涂抹器涂布、喷涂等可用于形成粘合层100，只要该方法能在基膜上形成粘合涂层。
<第一接合层>
在根据此实施方式的多功能胶带中，粘合层110涂布在基膜100上，且第一(绝缘)接合层105层叠在粘合层110上。
第一绝缘接合层105设计为使得其部分能被紫外线固化，以使粘合层110和接触粘合层110的第一绝缘接合层105均被UV照射固化，因此显著提高多功能胶带的剥离特性。
因为第一绝缘接合层105起最终粘结上芯片和下芯片的粘结剂的作用，所以其具有能够满足半导体封装级别可靠性的性质。此外，第一绝缘接合层105具有用于封装的增强的可加工性，也就是用于在背面打磨后将基膜100和粘合层110从第一和第二绝缘接合层105、120上去除且不损害接合层的增强的剥离特性。
与第二绝缘接合层120相似，第一绝缘接合层105也在约60℃下粘结到晶圆表面上，所述晶圆表面上具有电路设计和高粗糙度，且在切割后在约200℃下被芯片焊接到支撑衬底如导线框或PCB上。
任何组合物可用于第一绝缘接合层105，只要其可保持上芯片和下芯片间的结合力，同时满足半导体封装级别可靠性。
这是因为不考虑工艺中剥离特性的改进，当在WSP方法中芯片以多层堆叠时，第一绝缘接合层105也一个面粘结到晶圆上，其另一个面接触第二绝缘接合层120。
根据本发明一个实施方式，第一绝缘接合层105由具有膜可成形性和高分子量的丙烯酸类树脂以及作为固化部分的环氧树脂的混合物组成。
因为第一绝缘接合层105和第二绝缘接合层120均作为膜型粘结剂提供，所以具有良好膜可成形性的热塑性树脂和提供结合力的固化部分用在第一和第二绝缘接合层105和120中。
根据本发明的一个实施方式，丙烯酸类树脂用作热塑性树脂。丙烯酸类树脂的实例包括为丙烯酸酯或甲基丙烯酸酯和丙烯腈的共聚物的丙烯酸类橡胶。
任何环氧树脂可用于第一绝缘接合层，只要它在固化态能提供结合力。此时，因为需要具有两个或更多个官能团以进行固化反应，所以环氧树脂可选自由双酚A型环氧树脂、酚醛环氧树脂和甲酚醛环氧树脂组成的组中。
此外，第一绝缘接合层105可包含用于固化环氧树脂的固化促进剂。固化促进剂可选自由咪唑固化促进剂、胺固化促进剂、苯酚固化促进剂等组成的组中。
在固化期间，需要丙烯酸树脂、环氧树脂和固化促进剂呈现低吸湿性。第一绝缘接合层105可进一步包含无机颗粒如氧化硅以改进尺寸稳定性和耐热性。
需要时，第一绝缘接合层105可进一步包含硅烷偶联剂。
除了提供半导体封装级别的可靠性和粘结能力的组合物外，第一绝缘接合层105还包含具有碳-碳双键的可UV固化的聚合物。
即使当第一绝缘接合层105上的粘合层110因UV固化而具有较低的粘性时，它也不容易通过卷型粘结膜从晶圆等上剥离。因此，第一绝缘接合层105通过UV照射固化以改进剥离特性。
根据本发明的一个实施方式，加入至第一绝缘接合层105且具有碳-碳双键的化合物可为聚合材料。
即使在UV固化的情况下，低分子量化合物如寡聚物或单体也可经历部分转变成为接触低分子量化合物的粘合层110，并在转变期间通过UV照射在粘合层和低分子量化合物间的界面处固化，因此显著降低UV照射后的剥离特性。
根据本发明的一个实施方式，将具有提供到聚合物链上的碳-碳双键的聚合化合物用作可UV固化的化合物，该化合物被加入至第一绝缘接合层105。
根据本发明的一个实施方式，可UV固化的聚合化合物是具有100,000～1,000,000的分子量的粘合粘结剂，且通过将具有碳-碳双键并含异氰酸酯端基的低分子量材料通过聚氨酯反应提供到粘结剂共聚物的侧链上来制备。
相对于100重量份的接合层的主要组分，第一绝缘接合层105包括0.1～10重量份的可UV固化的聚合化合物，即丙烯酸类树脂、环氧树脂和固化促进剂。
假如可UV固化的聚合化合物的量小于0.1重量份，第一绝缘接合层105不进行UV固化反应。结果，粘性未显著降低，且粘合层11和第一绝缘接合层105间的剥离特性未改进。假如可UV固化的聚合化合物的量大于10重量份，第一绝缘接合层105对芯片的结合力降低。
因为可UV固化的化合物被加入至第一绝缘接合层105中，所以需要加入光引发剂通过UV照射来完成自由基固化反应。
相对于100重量份的可UV固化的化合物，光引发剂的加入量为0.1～5重量份。
在UV照射后，第一绝缘接合层105和粘合层110间的180°平均剥离力为0.01N/25mm或更低。
如粘合层110一样，第一绝缘接合层105可通过能形成均匀涂层的任何涂布方法来形成。
第一绝缘接合层105可具有1～100μm的厚度，且可具有2～30μm的厚度。如果第一绝缘接合层105具有2μm或更低的厚度，其在上芯片和下芯片间不能显示出适合的结合力。另一方面，第一绝缘接合层105的厚度大于30μm将增加半导体封装的尺寸。此时，当将芯片彼此粘结或将芯片与衬底粘结时，第一绝缘接合层105的厚度增加大于30μm将使得难以实现厚度均匀性，且将在用液体粘结剂时引起条形现象(fillet phenomenon)，因此降低半导体封装的可靠性。
<第二接合层>
随后，将描述多功能胶带10的第二(绝缘)接合层120。
第二绝缘接合层120为直接接触晶圆表面的接合层。在WSP中，在层叠期间第二绝缘接合层120不在具有凸起和高粗糙度的晶圆表面上形成空隙，且允许上芯片和下芯片通过芯片焊接彼此强力结合。
换句话说，因为第二绝缘接合层120最终使上芯片和下芯片彼此粘结，所以其具有能够满足半导体封装级别的可靠性的性质。此外，第二绝缘接合层120具有改进的可加工性以用于封装。也就是说，第二绝缘接合层120填充具有粗糙度的晶圆表面，从而在贴装工艺期间不在晶圆表面上产生空隙，因此防止切片工艺期间的碎片或破裂，和甚至在芯片焊接后因拉伸引起的可靠性降低。
第二绝缘接合层120在约60℃下粘结到其上形成有电路凸起的晶圆表面上。
第二绝缘接合层120在60℃下可具有0.1～10MPa的储能模量。
如果第二绝缘接合层120在60℃下具有小于0.1MPa的储能模量，因流动性过高会导致条形现象。如果第二绝缘接合层120在60℃下具有大于10MPa的储能模量，其在60℃的贴装温度下不具有足以充分填充具有凸起的晶圆表面的适宜流动性和粘度。
在此实施方式中，第二绝缘接合层120的组分与第一绝缘接合层105的组分类似。
与第一绝缘接合层105类似，第二绝缘接合层120由具有膜可成形性和高分子量的丙烯酸类树脂以及作为固化剂的环氧树脂的混合物组成。
此时，第二绝缘接合层120不包含第一绝缘接合层105中加入的可UV固化的聚合化合物和光引发剂。
因为第二绝缘接合层120也作为膜型粘结剂提供，所以具有良好膜可成形性的热塑性树脂和提供结合力的固化部分用在第二绝缘接合层120中。
如在第一绝缘接合层105中，第二绝缘接合层120包含丙烯酸类树脂作为热塑性树脂。
丙烯酸类树脂的实例包括丙烯酸类橡胶，其是丙烯酸酯或甲基丙烯酸酯和丙烯腈的共聚物。
任何环氧树脂可用于第二绝缘接合层，只要其在固化状态下可提供结合力。此时，因为需要具有两个或更多个官能团以进行固化反应，所以环氧树脂可选自由双酚A型环氧树脂、酚醛环氧树脂和甲酚醛环氧树脂组成的组中。
此外，第二绝缘接合层120可包含用于固化环氧树脂的固化促进剂。固化促进剂可选自由咪唑促进剂、胺促进剂、苯酚促进剂等组成的组中。同样地，第二绝缘接合层120基本上由作为粘结剂的丙烯酸类树脂、作为固化部分的环氧树脂和用于固化环氧树脂的固化促进剂组成。为了使第二绝缘接合层120在60℃下具有上述0.1～10MPa的储能模量，相对于100重量份的第二绝缘接合层120的其它组分，第二绝缘接合层中用作粘结剂的丙烯酸类树脂以30～70重量份的量加入，且具有-20～20℃的玻璃化转变温度。
当丙烯酸类树脂具有-20～20℃的玻璃化转变温度时，第二绝缘接合层120可提供充足的流动性以在60℃的贴装温度下填充上面具有凸起的粗糙晶圆表面。然而，即使丙烯酸类树脂具有-20～20℃的玻璃化转变温度，相对于100重量份的第二绝缘接合层的其它组分，丙烯酸类树脂小于30重量份的加入量使得难以卷起(roll)多功能胶带，因为膜形粘结剂会因丙烯酸类粘结剂的绝对量和膜形成能力缺乏而破裂。丙烯酸类树脂大于70重量份的加入量导致接合层的流动性过高，因此在芯片与接合层结合时破坏尺寸稳定性并引起条形现象。
第二绝缘接合层120可进一步包含无机颗粒如氧化硅以改进尺寸稳定性和耐热性。
特别地，接触晶圆表面的第二绝缘接合层120可包含至少一种硅烷偶联剂或硅烷偶联剂的混合物，以增加对晶圆的结合力。正如在粘合层110和第一绝缘接合层105中，第二绝缘接合层120可通过任何涂布方法形成，如果它能形成均匀涂层。
第二绝缘层接合层120可具有1～100μm的厚度，优选2～30μm。小于2μm的第二绝缘层接合层120厚度不能向芯片间的接合层提供适合的结合力，且大于30μm的第二绝缘层接合层120厚度增加半导体封装的尺寸，这与半导体封装体积小和重量轻的趋势不相符。
<保护膜>
随后，将描述根据本发明实施方式的多功能胶带的保护膜130。
根据此实施方式，任何保护膜可用作保护膜130，只要其可保护作为所述膜的最外面部分形成的第二绝缘接合层120不受外界物质或冲击影响。
通常，用于涂布第二绝缘接合层的运行膜(running film)被用作保护膜130。
因为保护膜在半导体封装过程中被从多功能胶带中去除，所以聚对苯二甲酸乙二醇酯膜通常用于确保保护膜易从中分离。
保护膜130可用聚二甲基硅氧烷或氟化物离型剂进行表面改性以具有离型性质。
随后，将参照附图来描述根据本发明的实施方式的使用上述多功能胶带制备半导体元件的方法。
图2～图9为根据本发明第一实施方式制备半导体元件的方法的截面图。
在以下描述中，在整个附图中相似的元件用相似的附图标记表示，并省略重复性描述。
如图2所示，根据本发明实施方式的多功能胶带包括基膜100、粘合层110、第一接合层105、第二接合层120和将在封装过程期间除去得保护膜130(见图1)。
半导体晶圆200包括其上形成有凸起(金属突起)210的多个半导体元件。
多功能胶带粘附到晶圆200的电路形成面上。具体地，多功能胶带粘附到电路形成面上，使得凸起210包埋在第一接合层105和第二接合层120中(参见图3)。
此时，为了增加结合力并防止空隙产生，将多功能胶带加热至预定温度。
随后，将晶圆200的背面打磨至虚线所示的深度(参见图4)。
随后，将用于切割的粘合带203粘结至晶圆200的打磨面(参见图5)。随后，将晶圆上的多个半导体元件通过切割分为单个晶片(参见图6)。此时，由可UV固化的粘合层204形成用于切割的粘合带203。
切割可由刀片切割或激光切割进行。因为在刀片切割或激光切割期间产生热，所以喷射大量水以去除热。因此，即使在切割期间产生热，第一接合层105和第二接合层120也不粘附在晶圆上。此外，因为第一接合层105和第二接合层120具有低吸湿率，所以它们基本上不受水的影响。
随后，照射紫外线以固化粘合层110、204，且随后进行拉伸工艺(expanding process)以扩大已切割的芯片间的间距，以便能很容易地拾取芯片(参见图7)。
最后，切片胶带203、基膜100和粘合层110依次从多功能胶带中去除，并拾取具有第一接合层105和第二接合层120的芯片(参见图8)。
此时，第一接合层105和第二接合层120用作半导体封装中芯片粘结或焊接工艺(die-bonding or attachment process)期间的粘结剂，以制备半导体元件。
图10～图15为根据本发明第二实施方式制备半导体元件方法的截面图。
参照图10，制备具有与上述实施方式的多功能胶带相同构造的多功能胶带，和具有凸起210的半导体晶圆200。
随后，将多功能胶带粘到晶圆200的电路形成面上(参见图11)，并将晶圆200的背面打磨至虚线所示的深度(参见图12)。
随后，使用多功能胶带而不用单独的切片胶带进行切割，以将晶圆200上的多个半导体元件分为单个晶片(参见图13)。
随后，照射紫外线以固化粘合层110、204，且进行拉伸工艺以扩大已切割的芯片间的距离，使得能很容易地拾取芯片(参见图14)。
最后，从多功能胶带上拾取上面粘附有第一接合层105和第二接合层120的芯片(参见图15)。
此时，第一接合层105和第二接合层120用作半导体封装工艺的芯片粘结或焊接工艺期间的粘结剂，以制备半导体元件。
在图10～图15所示的实施方式中，使用单个多功能胶带连续进行背面打磨工艺、切片工艺和芯片焊接工艺。
随后，将参照实施例详细地描述本发明，这些实施例仅以说明的方式给出，而不用于限制本发明。
<实施例1>
1.粘合层A-1的制备
将回流冷凝器、温度计和滴管(dropping panel)安装在2L的4口烧瓶上，所述烧瓶中加入220g乙酸乙酯和150g甲苯。
在将烧瓶中溶液温度升高至60℃后，在90℃下持续3小时通过滴管向烧瓶中滴加甲基丙烯酸甲酯118g、丙烯酸丁酯单体75g、乙酸-2-乙基己酯187g、甲基丙烯酸-2-羟乙酯120g、丙烯酸30g和过氧化苯甲酰2.0g的混合物。
在加入混合物的同时，以250rpm搅拌溶液，随后反应物在相同温度下反应3小时。随后，进一步向烧瓶的反应物中加入1.0g二偶氮异丁腈，继续保持5小时，由此完成聚合。
随后，加入15g异氰基乙基(甲基)丙烯酸酯以制备聚合物粘结剂树脂，并在室温下反应24小时，由此制备固有粘合粘结剂CA-100。
固有的粘合粘结剂CA-100具有8000cps的粘度且包含40％固体颗粒。
随后，通过将8g聚异氰酸酯固化剂AK-75(Aekyung化学有限公司)和1g IC-184(Ciba-Geigy有限公司)加入至100g固有粘合粘结剂CA-100中来制备可UV固化的粘合组合物，所述固有粘合粘结剂CA-100包含40％固体颗粒且具有400,000的重均分子量。
使用涂布器将可UV固化的粘合组合物在38μm PET离型膜SRD-T38(Saehan Media有限公司)的一面上涂布至10μm，并在80℃下干燥2分钟。随后，在60℃下在100μm PO膜(OD-100，Riken Technos有限公司)上层叠后，使可UV固化的粘合组合物在40℃下在烘箱中老化3天，由此制得粘合层A-1。
2.第一绝缘接合层B-1的制备
在用260g丙烯酸类树脂WS-023(羟值或酸值为20mgKOH/g，Tg为-5℃，平均分子量为500,000，OH或COOH含量为20，Nagasechemtech有限公司)、120g甲酚醛环氧树脂YDCN-500-4P(分子量为10,000或更低，Kukdo化学有限公司)、40g甲酚醛固化剂MEH-7800SS(Maywa塑料工业有限公司)、0.1g咪唑固化促进剂2P4MZ(Shikoku化学工业有限公司)、0.5g巯基硅烷偶联剂KBM-803(Shinetsu化学有限公司)、0.5g环氧硅烷偶联剂KBM-303(Shinetsu化学有限公司)、20g无定形氧化硅填料OX-50(德固赛)、8g固有粘合粘结剂CA-100和0.1g IC-184(Ciba-Geigy)制备混合物后，将所得混合物首先在500rpm下分散约2小时，随后研磨该混合物。
在研磨后，用涂布器将所得反应物在38μm PET离型膜SRD-T38(SaehanMedia有限公司)的一面上涂布至10μm，并在80℃下干燥2分钟。在80℃下在38μm PET离型膜SRD-T38(Saehan Media有限公司)上层叠后，使所得产物在室温下老化3天，由此制得第一绝缘接合层B-1。
3.第二绝缘接合层C-1的制备
在用150g丙烯酸类树脂SG-80H(重均分子量为350,000，Tg为7.5℃，Nagasechemtech有限公司)、150g甲酚醛环氧树脂YDCN-500-90P(分子量为10,000或更低，Kukdo化学有限公司)、20g甲酚醛固化剂MEH-7800SS(Maywa塑料工业有限公司)、0.8g咪唑固化促进剂2P4MZ(Shikoku化学工业有限公司)、0.4g环氧硅烷偶联剂KBM-303(Shinetsu化学有限公司)和40g无定形氧化硅填料OX-50(德固赛)制备混合物后，将混合物首先在500rpm下分散约2小时，随后研磨混合物。
在研磨后，用涂布器将所得反应物在38μm PET离型膜SRD-T38(SaehanMedia有限公司)的一面上涂布至10μm，并在80℃下干燥2分钟。在80℃下在38μm PET离型膜SRD-T38(Saehan Media有限公司)上层叠后，使所得产物在室温下进行老化3天，由此制备第二绝缘接合层C-1。
4.粘结膜D-1的制备
使用层合机将制备的粘合层A-1、第一绝缘接合层B-1和第二绝缘接合层C-1依次层叠，由此制备粘结膜D-1。
<比较例1>
1.粘合层a-1的制备
在用100g丙烯酸类粘合粘结剂AT-2842(重均分子量为600,000，Tg为-50℃，Samwon Chemicals有限公司)和80g六官能团的聚氨酯丙烯酸酯U-324A(Shinnakamura有限公司)制备混合物后，将1g聚异氰酸酯固化剂L-45(Nippon Polyurethane有限公司)和1.8g IC-184(购自Ciba-Geigy Ltd.)加入至该混合物中，由此制备可UV固化的粘合组合物。随后，用涂布器将可UV固化的粘合组合物在38μm PET离型膜SRD-T38(Saehan Media有限公司)的一面上涂布至10μm，并在80℃下干燥2分钟。随后，在60℃下在100μm PO膜OD-100(Riken Technos有限公司)上层叠后，使可UV固化的粘合组合物在40℃下在烘箱中老化3天，由此制得粘合层a-1。
除了粘合层a-1外，第一粘结膜B-1和第二粘结膜C-1用与实施例1相同的方法制备。随后，用层合机将制得的粘合层a-1、第一绝缘接合层B-1和第二绝缘接合层C-1依次层叠，由此制得粘结膜d-1。
<比较例2>
比较例2使用与实施例1相同的方法制备，区别在于在第一接合层制备中比较例2不使用UV固化剂(光引发剂)IC-184。
<比较例3>
1.第二绝缘接合层c-1的制备
在使用150g丙烯酸类树脂KLS-1045(重均分子量为750,000，Tg为30℃，Huzikura有限公司)、150g甲酚醛环氧树脂YDCN-500-90P(分子量为10,000或更低，Kukdo化学有限公司)、20g甲酚醛固化剂MEH-7800SS(Maywa塑料工业有限公司)、0.8g咪唑固化促进剂2P4MZ(Shikoku化学工业有限公司)、0.4g环氧硅烷偶联剂KBM-303(Shinetsu化学有限公司)和40g无定形氧化硅填料OX-50(德固赛)制备混合物后，将混合物首先在500rpm下分散约2小时，随后研磨所得混合物。
在研磨后，用涂布器将所得反应物在38μm PET离型膜SRD-T38(SaehanMedia有限公司)的一面上涂布至10μm，并在80℃下干燥2分钟。在80℃下在38μm PET离型膜SRD-T38(Saehan Media有限公司)上层叠后，使所得产物在室温下进行老化3天，由此制备第二绝缘接合层C-1。
除了第二绝缘接合层c-1外，粘合层A-1和第一粘结膜B-1用与实施例1相同的方法制备。随后，使用层合机将制备的粘合层A-1、第一绝缘接合层B-1和第二绝缘接合层c-1依次层叠，由此制得粘结膜d-3。
<比较例4>
1.单个接合层c-2的制备
在用150g丙烯酸类树脂WS-023(羟值或酸值为20mgKOH/g，Tg为-5℃，平均分子量为500,000，OH或COOH含量为20，Nagasechemtech有限公司)、150g甲酚醛环氧树脂YDCN-500-90P(分子量为10,000或更低，Kukdo化学有限公司)、20g甲酚醛固化剂MEH-7800SS(Maywa塑料工业有限公司)、0.8g咪唑固化促进剂2P4MZ(Shikoku化学工业有限公司)、0.4g环氧硅烷偶联剂KBM-303(Shinetsu化学有限公司)和40g无定形氧化硅填料OX-50(德固赛)制备混合物后，将所得混合物首先在500rpm下分散约2小时，随后研磨该混合物。
在研磨后，用涂布器将所得反应物在38μm PET离型膜SRD-T38(SaehanMedia有限公司)的一面上涂布至10μm，并在80℃下干燥2分钟。在80℃下在38μm PET离型膜SRD-T38(Saehan Media有限公司)上层叠后，使所得产物在室温下老化3天，由此制得单个接合层c-2。
除了单个接合层c-2外，粘合层A-1使用与实施例1相同的方法制备。随后，使用层合机将制得的粘合层A-1和单个接合层c-2依次层叠，由此制得粘结膜d-4。
实施例1和比较例1～4的粘结膜D1、d1、d2、d3和d4的性质评价如下。
<用于评价粘结膜性质的测试>
①晶圆的背面打磨性质(BG)
对于通过背面重叠(back-lap)装置贴装在720μm晶圆上的实施例1和比较例1～4的每个粘结膜，将基膜的背面打磨至80μm的深度。测试结构确定如下。
晶圆上无损坏且无微裂纹O
晶圆上有损坏和微裂纹X
②(在UV固化之前和之后)粘合层和第一绝缘接合层之间的180°平均剥离力(PF)
180°平均剥离测试根据JIS Z0237的方法进行。
在对得自实施例1和比较例1～4的粘结膜的样品进行UV照射后，将每个样品切割为25mm×150mm的尺寸。
每个样品的粘合层和第一绝缘接合层之间的界面使用一对镊子分开。随后，将样品夹在具有10N测压仪的Instron系列IX/s自动化材料测试器-3343的上部和下部夹具之间，并以300mm/分钟的提拉速度剥离以测定剥离负荷。
UV照射用DS-MUV128-S1(Daesung工程有限公司)通过具有70W/cm发光强度的高压汞灯照射UV线，在300mJ/cm2的强度下保持3秒来进行。在UV照射之前和之后测定5个样品的180°平均剥离力。
③粘合层和基膜的剥离特性(PC)
在从本发明实施例和比较例的粘结膜中去除保护膜后，使用购自Aaron有限公司的贴装机AR-08WM在60℃下将每个粘结膜贴装在8英寸晶圆的一面。
随后，将25mm×300mm的丙烯酸粘结带(Seotong OPP Tape)热压至粘结膜粘附的晶片的基膜面上。(此时，仅压缩200mm的粘结带，所述粘结带的长度为300mm。)
UV照射用DS-MUV128-S1(Daesung工程有限公司)通过具有70W/cm发光强度的高压汞灯照射UV线，在300mJ/cm2的强度下保持3秒来进行。
随后，将晶圆和粘结带夹在具有10N测压仪的Instron系列IX/s自动化材料测试器-3343的上部和下部夹具之间，并以1,500mm/分钟的提拉速度剥离。在剥离后，观察第一绝缘接合层4的撕裂状态和离型状态。
第一绝缘接合层无撕裂、无离型且无伸长-O
第一绝缘接合层有撕裂、离型或伸长-X
④贴装空隙、碎片和芯片裂纹
在通过购自Aaron有限公司的贴装机AR-08WM经热压将本发明实例和比较例的粘结膜贴装至上面具有凸起的8英寸80μm厚晶圆的表面后，使用购自Nikon有限公司的ME600L观察表面的空隙状态。
随后使用DFD-650(Disco有限公司)将晶圆切割为10.0mm×10.0mm大小的100个芯片，并观察芯片表面和横截面上的碎片和芯片裂纹。
无空隙、无碎片且无芯片裂纹-O
有空隙、碎片和芯片裂纹-X
⑤储能模量(SM)
在将由发明例和比较例得到的每个粘结膜的第二绝缘接合层切割为200μm厚×7mm宽×14mm长的尺寸后，测定储能模量，同时以4℃/分钟的速率将温度从-10℃升至150℃。在此测试中，采用60℃的数据。
⑥芯片之间的结合力(晶片抗切强度)(DSS)
在将涂覆有二氧化物层的525μm厚的晶圆切割为5mm×5mm的尺寸后，仅将第一和第二绝缘层在60℃下层叠到晶圆上，并将其粘结部分外的部分切除。
将将其上层叠有粘结部分的晶圆片块粘附到置于120℃热板上的525μm厚×10mm宽×10mm长的晶圆上后，将晶圆片以500gf用时20秒压至晶圆上，随后在125℃下固化2小时和在175℃下固化4小时。
随后，使用抗切强度测试仪Dage-100在250℃和100μm/秒的剪切速率下测定芯片间的结合力。
表1显示发明例和比较例的测试结果。
表1
Figure BPA00001224078100231
实施例1的粘合层用固有粘合粘结剂制备以改进剥离特性。此外，实施例1具有两个接合层，其中第一绝缘接合层包含可UV固化的聚合物且在UV照射后对粘合层具有0.1N/25mm的剥离力。因此，从表1中可见第一绝缘接合层在背面打磨后通过卷型粘结胶带很容易与粘合层剥离。
此外，因为实施例1的第二绝缘接合层用具有-20～20℃的玻璃化转变温度的丙烯酸类粘结剂制备，所以它在60℃下具有3.2MPa的储能模量，且不产生贴装空隙、碎片、芯片裂纹等。
当使用实施例1的粘结胶带粘结芯片时，芯片之间的结合力为约12kgf。
比较例1的粘合层用混合物组合物代替固有粘合粘结剂制备。在UV固化之后粘合层和第一绝缘接合层之间的剥离力为0.87N/25mm。结果，当在背面打磨后使用卷型粘结胶带将第一绝缘粘结膜从粘合层上剥离时，第一绝缘粘结膜被撕裂。
在比较例2中，粘合层和第二绝缘接合层与实施例1的那些相同，但第一绝缘接合层不包含可UV固化的化合物。
在比较例2中，在UV照射后，粘合层和第一绝缘接合层之间的剥离力降低至0.18N/25mm。然而，因为此剥离力不足以在背面打磨后使得通过卷型粘结胶带将第一绝缘接合层从粘合层上剥离，所以第一绝缘粘结膜的表面被释放(released)。
在比较例3中，粘合层和第一绝缘接合层与实施例1的那些相同，但第二绝缘接合层用玻璃化转变温度为30℃的粘结剂制备。
比较例3的第二绝缘接合层在60℃下具有22.8MPa的储能模量，且不能完全填充上面形成有凸起的晶圆上的粗糙部分。结果，空隙形成在晶圆表面上，因此在切割期间于空隙附近引起碎片和芯片裂纹。
比较例4用单接合层替代双接合层来制备。然而，UV照射后粘合层和接合层之间的剥离力为0.20N/25mm，因此接合层在背面打磨后不被卷型粘结胶带从粘合层上剥离。
根据本发明，用于半导体封装的多功能胶带由粘合层、第一绝缘接合层、第二绝缘接合层和保护膜组成。在本发明的多功能胶带中，粘合层包括粘合粘结剂，在所述粘合粘结剂中将可UV固化的碳-碳双键提供到聚合物粘合粘结剂的侧链上。
第一绝缘接合层通过将具有碳-碳双键的0.1～10重量份的可UV固化的聚合物与100重量份的丙烯酸类树脂、环氧树脂和固化促进剂混合来形成。在UV照射后，第一绝缘接合层对粘合层具有0.1N/25mm或更低的180度平均剥离力。
相对于100重量份的第二绝缘接合层中其它组分，第二绝缘接合层包含30～70重量份的丙烯酸类树脂，其中丙烯酸类树脂具有-20～20℃的玻璃化转变温度。含这些组分的多功能胶带可用于半导体封装。特别地，本发明的多功能胶带使背面打磨工艺和芯片焊接工艺能连贯地进行，而无需单独的胶带。
根据本发明，从以上描述可见，用于半导体封装的多功能胶带一般可用于这些工艺期间的背面打磨工艺、切片工艺和/或拾取/芯片焊接工艺。特别地，所述多功能胶带包括第一接合层，所述第一接合层形成在粘合层和第二接合层之间且包含通过UV照射与粘合层一起固化的UV固化剂，由此显著提高粘合层的剥离特性。
此外，根据本发明的多功能胶带使背面打磨工艺和拾取/芯片焊接工艺能在无其它粘结带下连续地进行。此外，背面打磨工艺、切片工艺和拾取/芯片焊接工艺也能仅用本发明的多功能胶带连贯地进行。
虽然已参照实施方式描述了本发明，但对本领域技术人员显而易见的是这些实施方式仅以说明的方式给出，且可作出各种修改和变化，而不背离由所附权利要求和其等价物限定的本发明的精神和范围。

Claims (11)

1.一种用于半导体封装的多功能胶带，包括：
在基膜的一面上的可UV固化的粘合层；和
在所述粘合层上的第一接合层和第二接合层，
其中在进行打磨半导体衬底的与元件形成面相反的一面的工艺和将所述半导体衬底切割为单个芯片的切片工艺期间，所述多功能胶带粘结到具有多个元件的所述半导体衬底的元件形成面上，在所述切片工艺期间具有可UV固化粘合层的切片胶带粘结到所述半导体衬底的底面上，且在通过所述切片工艺彼此分离的所述芯片被拾取和芯片焊接期间，所述多功能胶带的第一接合层和第二接合层粘结到所述单个芯片上。
2.一种用于半导体封装的多功能胶带，包括：
在基膜的一面上的可UV固化的粘合层；和
在所述粘合层上的第一接合层和第二接合层，
其中在进行打磨半导体衬底的与元件形成面相反的一面的工艺和将所述半导体衬底切割为单个芯片的切片工艺期间，所述多功能胶带粘结到具有多个元件的所述半导体衬底的元件形成面上，且在通过所述切片工艺彼此分离的所述芯片被拾取和芯片焊接期间，所述多功能胶带的所述第一接合层和第二接合层粘结到所述单个芯片上。
3.如权利要求1或2所述的多功能胶带，其中所述第一接合层包含位于所述粘合层和所述第二接合层之间的可UV固化的材料，以改进UV照射所述粘合层后对于所述粘合层和所述第二接合层的剥离特性。
4.如权利要求1或2所述的多功能胶带，其中所述第一接合层在UV照射后相对于所述粘合层具有0.1N/25mm或更低的180度平均剥离力。
5.如权利要求1或2所述的多功能胶带，其中所述第一接合层和第二接合层为热固性层。
6.如权利要求1或2所述的多功能胶带，其中所述第二接合层在60℃下具有0.1～10MPa的储能模量。
7.一种制备半导体元件的方法，包括：
将多功能胶带粘结到半导体衬底的一个形成有突起的面上，所述多功能胶带包括在基膜的一面上的可UV固化的粘合层和在所述粘合层上的第一接合层和第二接合层；
打磨所述半导体衬底的背面；
将切片胶带粘结到所述半导体衬底的底面上；
将所述半导体衬底切割为单个芯片；
在去除所述切片胶带后，拾取粘结有所述第一接合层和第二接合层的所述芯片；和
用所述第一接合层和第二接合层对所述芯片进行芯片焊接。
8.一种制备半导体元件的方法，包括：
将多功能胶带粘结到半导体衬底的一个形成有突起的面上，所述多功能胶带包括在基膜的一面上的可UV固化的粘合层和在所述粘合层上的第一接合层和第二接合层；
打磨所述半导体衬底的背面；
将所述半导体衬底切割为单个芯片；
拾取粘结有所述第一接合层和第二接合层的所述芯片；以及
用所述第一接合层和第二接合层对所述芯片进行芯片焊接。
9.如权利要求7或8所述的方法，进一步包括：
在切割所述半导体衬底之后和拾取所述芯片之前用UV线照射所述胶带。
10.如权利要求7所述的方法，进一步包括：
在拾取所述芯片之前，拉伸所述切片胶带以增加各个已切割开的所述芯片之间的间隔。
11.如权利要求8所述的方法，进一步包括：
在拾取所述芯片之前，拉伸所述切片胶带以增加各个已切割开的所述芯片之间的间隔。
CN2009801090229A 2008-03-14 2009-03-13 半导体封装用多功能胶带和用该胶带制造半导体元件的方法 Expired - Fee Related CN101971311B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2008-0024027 2008-03-14
KR1020080024027A KR100963675B1 (ko) 2008-03-14 2008-03-14 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
PCT/KR2009/001264 WO2009113831A2 (ko) 2008-03-14 2009-03-13 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
CN101971311A true CN101971311A (zh) 2011-02-09
CN101971311B CN101971311B (zh) 2012-04-25

Family

ID=41065679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801090229A Expired - Fee Related CN101971311B (zh) 2008-03-14 2009-03-13 半导体封装用多功能胶带和用该胶带制造半导体元件的方法

Country Status (6)

Country Link
US (1) US8309219B2 (zh)
JP (1) JP5436461B2 (zh)
KR (1) KR100963675B1 (zh)
CN (1) CN101971311B (zh)
TW (1) TWI405272B (zh)
WO (1) WO2009113831A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102161875A (zh) * 2009-12-30 2011-08-24 第一毛织株式会社 半导体封装用贴装膜组合物、贴装膜和使用其的贴装带

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
JP6041463B2 (ja) * 2009-12-25 2016-12-07 デクセリアルズ株式会社 エポキシ樹脂組成物及びそれを用いた接合体の製造方法、並びに接合体
JP2012033637A (ja) * 2010-07-29 2012-02-16 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP5385247B2 (ja) * 2010-12-03 2014-01-08 信越化学工業株式会社 ウエハモールド材及び半導体装置の製造方法
JP5957794B2 (ja) * 2011-01-26 2016-07-27 日立化成株式会社 積層シート及び半導体装置の製造方法
JP5666335B2 (ja) 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム
JP5958262B2 (ja) * 2011-10-28 2016-07-27 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP5889625B2 (ja) * 2011-12-16 2016-03-22 日東電工株式会社 半導体装置の製造方法
US8975157B2 (en) * 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
JP5965185B2 (ja) * 2012-03-30 2016-08-03 デクセリアルズ株式会社 回路接続材料、及びこれを用いた半導体装置の製造方法
TWI534238B (zh) * 2012-04-24 2016-05-21 信越化學工業股份有限公司 Wafer processing body, wafer processing member, temporary processing material for wafer processing, and manufacturing method of thin wafer
JP6059631B2 (ja) * 2012-11-30 2017-01-11 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
US9330993B2 (en) * 2012-12-20 2016-05-03 Intel Corporation Methods of promoting adhesion between underfill and conductive bumps and structures formed thereby
JP2014154704A (ja) * 2013-02-08 2014-08-25 Hitachi Chemical Co Ltd ダイシング・ダイボンディング一体型テープ
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
KR101414393B1 (ko) 2014-01-09 2014-07-10 주식회사 이녹스 다이싱 다이 어태치 필름 및 그 제조 방법
JP6334197B2 (ja) * 2014-02-25 2018-05-30 リンテック株式会社 保護膜形成用複合シート、保護膜付きチップ、及び保護膜付きチップの製造方法
US20150371916A1 (en) * 2014-06-23 2015-12-24 Rohm And Haas Electronic Materials Llc Pre-applied underfill
JP2015092594A (ja) * 2014-12-10 2015-05-14 日東電工株式会社 保護層形成用フィルム
JP6524972B2 (ja) * 2015-09-28 2019-06-05 Jsr株式会社 対象物の処理方法、仮固定用組成物、半導体装置及びその製造方法
KR102619466B1 (ko) * 2016-06-13 2024-01-02 삼성전자주식회사 팬 아웃 패널 레벨 패키지의 제조 방법 및 그에 사용되는 캐리어 테이프 필름
GB2551732B (en) * 2016-06-28 2020-05-27 Disco Corp Method of processing wafer
KR101676025B1 (ko) * 2016-06-30 2016-11-15 (주) 화인테크놀리지 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트
WO2018113341A1 (en) * 2016-12-23 2018-06-28 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Housing assembly for terminal, terminal and mobile phone
WO2018143014A1 (ja) * 2017-02-02 2018-08-09 日立化成株式会社 電子部品の製造方法、仮保護用樹脂組成物及び仮保護用樹脂フィルム
KR102187162B1 (ko) 2017-12-14 2020-12-04 주식회사 엘지화학 금속 박막 코팅용 열경화성 수지 조성물 및 이를 이용한 금속 적층체
KR102465139B1 (ko) * 2017-12-14 2022-11-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조방법
WO2020110785A1 (ja) * 2018-11-29 2020-06-04 日立化成株式会社 半導体用フィルム状接着剤、半導体装置及びその製造方法
CN113228237A (zh) * 2018-12-28 2021-08-06 昭和电工材料株式会社 光固化性压敏胶黏剂的评价方法、切割晶粒接合一体型膜及其制造方法以及半导体装置的制造方法
KR102588785B1 (ko) 2019-02-25 2023-10-12 미쓰비시덴키 가부시키가이샤 반도체 소자의 제조 방법
US10991621B2 (en) * 2019-08-05 2021-04-27 Texas Instruments Incorporated Semiconductor die singulation
WO2021138794A1 (en) * 2020-01-07 2021-07-15 Yangtze Memory Technologies Co., Ltd. Methods for multi-wafer stacking and dicing
KR102455146B1 (ko) 2020-02-10 2022-10-17 주식회사 나노인 기판의 구조충진을 위한 가역적 코팅 방법 및 봉지 방법
US20230064066A1 (en) * 2021-08-27 2023-03-02 Texas Instruments Incorporated Wafer-level backside layer for semiconductor apparatus

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2665383B2 (ja) * 1989-11-09 1997-10-22 日東電工株式会社 ダイシング・ダイボンドフィルム
JPH04196246A (ja) * 1990-11-27 1992-07-16 Nitto Denko Corp ダイシング・ダイボンドフィルム
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
JP3535318B2 (ja) * 1996-09-30 2004-06-07 富士通株式会社 半導体装置およびその製造方法
US6174578B1 (en) * 1997-10-24 2001-01-16 Rexam Industries Corp. Radiation deactivatable adhesive tape
KR100265475B1 (ko) * 1998-07-09 2000-09-15 이효범 접착 사용이 편리한 양면점착 테이프
DE69914418T2 (de) * 1998-08-10 2004-12-02 Lintec Corp. Dicing tape und Verfahren zum Zerteilen einer Halbleiterscheibe
JP2000223446A (ja) * 1998-11-27 2000-08-11 Denso Corp 半導体装置およびその製造方法
EP1385026B1 (en) * 1999-08-26 2007-01-24 Asahi Glass Co., Ltd. Optical head comprising a broadband retarder
JP4180206B2 (ja) * 1999-11-12 2008-11-12 リンテック株式会社 半導体装置の製造方法
WO2001055277A1 (fr) * 2000-01-19 2001-08-02 Hitachi Chemical Co., Ltd. Film adhesif pour semi-conducteurs grille de connexion a film adhesif pour semi-conducteurs et dispositif semi-conducteur les utilisant
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6425971B1 (en) * 2000-05-10 2002-07-30 Silverbrook Research Pty Ltd Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes
KR100688064B1 (ko) * 2001-01-30 2007-03-09 삼성전자주식회사 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법
JP4042347B2 (ja) * 2001-05-18 2008-02-06 新科實業有限公司 磁気ヘッドスライダの浮上面形状加工方法及び磁気ヘッドスライダの製造方法
US6873059B2 (en) * 2001-11-13 2005-03-29 Texas Instruments Incorporated Semiconductor package with metal foil attachment film
TWI241674B (en) * 2001-11-30 2005-10-11 Disco Corp Manufacturing method of semiconductor chip
US7534498B2 (en) * 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP4565804B2 (ja) * 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP3838637B2 (ja) * 2002-06-10 2006-10-25 日東電工株式会社 ガラス基板ダイシング用粘着シートおよびガラス基板ダイシング方法
JP4169268B2 (ja) * 2002-09-13 2008-10-22 日東電工株式会社 被膜シートの製造方法、光学機能層、光学素子および画像表示装置
JP2004123963A (ja) * 2002-10-04 2004-04-22 Hitachi Chem Co Ltd 接着シート
JP2004273895A (ja) * 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP4364535B2 (ja) * 2003-03-27 2009-11-18 シャープ株式会社 半導体装置の製造方法
JP4171898B2 (ja) * 2003-04-25 2008-10-29 信越化学工業株式会社 ダイシング・ダイボンド用接着テープ
KR101177251B1 (ko) * 2003-06-06 2012-08-24 히다치 가세고교 가부시끼가이샤 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체 장치의 제조방법
JP2005116610A (ja) * 2003-10-03 2005-04-28 Nitto Denko Corp 半導体ウエハの加工方法および半導体ウエハ加工用粘着シート
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
JP4614700B2 (ja) * 2004-07-08 2011-01-19 日東電工株式会社 ウェハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
US7101620B1 (en) * 2004-09-07 2006-09-05 National Semiconductor Corporation Thermal release wafer mount tape with B-stage adhesive
JP4794971B2 (ja) * 2005-03-23 2011-10-19 古河電気工業株式会社 ダイシングダイボンドシート
JP2006310846A (ja) * 2005-04-28 2006-11-09 Ls Cable Ltd 半導体用ダイシングダイ接着フィルム
KR100593814B1 (ko) * 2005-12-06 2006-06-28 에이스 인더스트리 주식회사 반도체 다이본딩용 점착테이프
KR101426572B1 (ko) * 2006-03-15 2014-08-05 신에츠 폴리머 가부시키가이샤 보유 지그, 반도체 웨이퍼의 연삭 방법
KR100669134B1 (ko) * 2006-05-08 2007-01-16 주식회사 이녹스 반도체 패키지용 접착필름
JP2007305679A (ja) * 2006-05-09 2007-11-22 Furukawa Electric Co Ltd:The レーザーダイシング用ダイシングダイボンドシート
JP4874011B2 (ja) * 2006-06-23 2012-02-08 電気化学工業株式会社 粘着剤、粘着剤を用いた粘着シート、粘着シートを用いた多層粘着シート、及び多層粘着シートを用いた電子部品の製造方法。
JP5286084B2 (ja) * 2006-07-19 2013-09-11 積水化学工業株式会社 ダイシング・ダイボンディングテープ及び半導体チップの製造方法
KR100816881B1 (ko) * 2006-08-31 2008-03-26 한국화학연구원 다이싱 다이본드 필름
KR100831153B1 (ko) * 2006-10-26 2008-05-20 제일모직주식회사 반도체 조립용 접착 필름 조성물, 이에 의한 접착 필름 및이를 포함하는 다이싱 다이본드 필름
KR100886732B1 (ko) * 2006-11-10 2009-03-04 닛토덴코 가부시키가이샤 자동 롤링 적층 시트 및 자동 롤링 감압성 접착제 시트
KR100844383B1 (ko) * 2007-03-13 2008-07-07 도레이새한 주식회사 반도체 칩 적층용 접착 필름
KR100934558B1 (ko) * 2007-10-08 2009-12-29 제일모직주식회사 실란커플링제와 선반응된 페놀형 경화수지를 포함하는반도체 조립용 접착 필름 조성물 및 이에 의한 접착 필름
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
KR20110010601A (ko) * 2008-03-31 2011-02-01 헨켈 코포레이션 다중층 ｕｖ-경화성 접착 필름
JP5141366B2 (ja) * 2008-05-14 2013-02-13 東レ株式会社 半導体用接着フィルムおよびこれを用いた半導体装置の製造方法
JPWO2009144985A1 (ja) * 2008-05-29 2011-10-06 電気化学工業株式会社 ダイシング方法
JP2010263041A (ja) * 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
JP5257314B2 (ja) * 2009-09-29 2013-08-07 大日本印刷株式会社 積層体、準備用支持体、積層体の製造方法、及びデバイスの製造方法
JP5456642B2 (ja) * 2009-12-24 2014-04-02 日東電工株式会社 フリップチップ型半導体裏面用フィルム
JP5501938B2 (ja) * 2009-12-24 2014-05-28 日東電工株式会社 フリップチップ型半導体裏面用フィルム
JP5580719B2 (ja) * 2009-12-24 2014-08-27 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP2011151362A (ja) * 2009-12-24 2011-08-04 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
JP2011224853A (ja) * 2010-04-19 2011-11-10 Nitto Denko Corp フィルム及び粘接着シート
JP5158896B2 (ja) * 2010-08-09 2013-03-06 古河電気工業株式会社 半導体チップの製造方法
KR101397686B1 (ko) * 2010-12-06 2014-05-22 제일모직주식회사 기재필름 및 이를 이용한 반도체용 접착필름
JP2012180494A (ja) * 2011-02-10 2012-09-20 Nitto Denko Corp 自発巻回性粘着シート及び切断体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102161875A (zh) * 2009-12-30 2011-08-24 第一毛织株式会社 半导体封装用贴装膜组合物、贴装膜和使用其的贴装带

Also Published As

Publication number Publication date
TW201001565A (en) 2010-01-01
CN101971311B (zh) 2012-04-25
KR100963675B1 (ko) 2010-06-15
US8309219B2 (en) 2012-11-13
WO2009113831A3 (ko) 2009-12-10
WO2009113831A2 (ko) 2009-09-17
JP5436461B2 (ja) 2014-03-05
KR20090098563A (ko) 2009-09-17
JP2011515839A (ja) 2011-05-19
TWI405272B (zh) 2013-08-11
US20100330780A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
CN101971311B (zh) 半导体封装用多功能胶带和用该胶带制造半导体元件的方法
KR101722137B1 (ko) 다이싱 필름 및 다이싱 다이본딩 필름
KR101807807B1 (ko) 반도체 접착용 수지 조성물 및 반도체용 접착 필름
CN102676093B (zh) 芯片接合薄膜及其用途
CN103081081B (zh) 粘接片及半导体芯片的安装方法
KR101033045B1 (ko) 반도체 조립용 접착필름 조성물 및 이를 이용한 접착필름
CN104946153A (zh) 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置的制造方法
CN102265388A (zh) 热固型芯片接合薄膜
CN107892882A (zh) 切割带一体型粘接片
CN101451053A (zh) 粘接接合片与使用该粘接接合片的半导体装置以及其制造方法
TWI571387B (zh) 預施加底部填充劑
WO2010137443A1 (ja) 回路部材接続用接着剤シート及び半導体装置の製造方法
CN109309039A (zh) 芯片接合薄膜、切割芯片接合薄膜以及半导体装置制造方法
JP5499516B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
KR102525372B1 (ko) 실장 구조체의 제조방법 및 이것에 이용되는 시트
JP2003017979A (ja) 弾性表面波デバイスおよびその製法
CN107434955A (zh) 芯片接合薄膜、切割芯片接合薄膜及半导体装置的制造方法
KR101248008B1 (ko) 반도체 패키지용 접착필름
JP5754072B2 (ja) 粘接着剤組成物、回路部材接続用粘接着剤シート及び半導体装置の製造方法
JP5544927B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
KR101266546B1 (ko) 반도체용 접착제 조성물 및 이를 이용한 반도체용 접착 필름
KR102236280B1 (ko) 반도체용 접착 필름
CN102934211A (zh) 热固型芯片接合薄膜
JP2012184288A (ja) 回路接続用接着剤、回路接続用接着シート及び半導体装置の製造方法
KR102108387B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120425

Termination date: 20210313