CN101926012A - 制造发光器件的方法 - Google Patents

制造发光器件的方法 Download PDF

Info

Publication number
CN101926012A
CN101926012A CN2009801027615A CN200980102761A CN101926012A CN 101926012 A CN101926012 A CN 101926012A CN 2009801027615 A CN2009801027615 A CN 2009801027615A CN 200980102761 A CN200980102761 A CN 200980102761A CN 101926012 A CN101926012 A CN 101926012A
Authority
CN
China
Prior art keywords
substrate
semiconductor layer
pattern
resilient coating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801027615A
Other languages
English (en)
Other versions
CN101926012B (zh
Inventor
赵成龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN101926012A publication Critical patent/CN101926012A/zh
Application granted granted Critical
Publication of CN101926012B publication Critical patent/CN101926012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种制造发光器件的方法。该方法包括：制备晶体生长表面具有a-面或m-面的衬底；在所述衬底上形成缓冲层；在所述缓冲层上形成半导体层；以及通过去除所述缓冲层来分离所述半导体层与所述衬底。

Description

制造发光器件的方法
技术领域
本实施例涉及一种制造发光器件的方法。
背景技术
发光器件(LED)是一种将电流转换成光的半导体器件。从商品化的红光LED开始，使用红光和绿光LED作为包括信息通讯器件的电子器件的光源。
例如，氮化镓(GaN)半导体具有高的热稳定性和宽的带隙，并且还能够与诸如In、Al等的其他元素结合，以制造发射绿色、蓝色和白色光的半导体层。另外，因为容易控制发射波长，所以GaN半导体在包括LED的高输出电子器件开发领域引起重视。
然而，GaN半导体生长具有比其他III-V族化合物半导体更多的困难在于没有高质量的衬底，例如，包括诸如GaN、InN和AlN的材料的晶片。
因此，当在类似于蓝宝石的异质衬底上生长LED结构时，会经常产生缺陷，并由此影响LED性能。
发明内容
技术问题
实施例提供一种制造可以形成高质量氮化物半导体的发光器件的方法。
技术方案
在一个实施例中，一种用于制造发光器件的方法，包括：制备晶体生长表面具有a-面或m-面的衬底；在衬底上形成缓冲层；在缓冲层上形成半导体层；以及通过去除缓冲层来分离半导体层与衬底。
在另一个实施例中，一种用于制造发光器件的方法，包括：制备衬底；在衬底上形成图案；在具有图案的衬底上形成半导体层；以及通过利用所述图案作为基底来分离半导体层与衬底。
在另一个实施例中，一种用于制造发光器件的方法，包括：制备衬底；在衬底上形成第一缓冲层；在具有第一缓冲层的衬底上形成图案；在具有图案的衬底上形成半导体层；以及通过利用所述图案作为基底来分离半导体层与衬底。
有益效果
根据用于制造发光器件的方法，通过半导体横向生长方法，半导体层被形成为在非极性衬底上具有非极性，并因此可以形成高质量氮化物半导体。
另外，根据实施例，由于通过蚀刻在没有冲击和应力的情况下稳定地分离衬底，所以可以提供高质量氮化物半导体衬底。
此外，根据实施例，如果通过高质量氮化物半导体来形成垂直发光器件，则可以提高发光效率、稳定性和生产率。
附图说明
图1和2是示出制造根据第一实施例的半导体器件的方法的制造截面图。
图3至9是示出用于制造根据第二实施例的发光器件的方法的视图。
图10至14是示出用于制造根据第三实施例的发光器件的方法的视图。
图15至17是示出用于制造根据第四实施例的发光器件的方法的视图。
图18至20是示出用于制造根据第五实施例的发光器件的方法的视图。
具体实施方式
将参考附图来详细地描述实施例。
在实施例的描述中，应该理解，当层(或膜)、区域、图案或结构被称为“在另一层(或膜)、区域、焊盘或图案上/上方”时，术语“在……上/上方”和“在……下方”包括“直接”和“间接”这两种含义。此外，将基于附图进行关于每层的“在……上/上方”和“在……下方”的参考。
在附图中，为了便于说明和清楚起见，夸大、省略或示意性地示出每层的厚度或尺寸。此外，每个元件的尺寸并不完全反映实际的尺寸。
将参考在诸如蓝宝石(Al2O3)衬底的非导电衬底上形成的GaN基发光器件来描述实施例。然而，本发明并不限于上述结构。
另外，实施例可以使用导电衬底或其他衬底。因此，实施例可以包括GaP衬底上的AlGaInP二极管、SiC衬底上的GaN二极管、SiC衬底上的SiC二极管、蓝宝石衬底上的SiC二极管和/或包括GaN、SiC、AlN和/或ZnO等的衬底上的氮化物基二极管的组合。另外，实施例的有源区不限于使用二极管区域。此外，根据实施例可以使用其他形式的有源区。
此外，由于蓝宝石与GaN之间的晶格失配和热膨胀系数失配，所以在蓝宝石衬底上生长的GaN基器件中位错密度大于108/cm2。因此，需要一种用于减小上述晶格失配的方法。
GaN及其合金在六方纤锌矿晶体结构中是最稳定的。该晶体结构相对彼此具有120°的旋转对称，并且由三个相等的基面轴(a1，a2，a3)表示，所有基面轴都垂直于垂直方向的c轴。
III族和氮化物元件沿着晶体的c轴交替占用c面0001。在纤锌矿晶体结构中包括的对称分量表示沿着c轴的本体(bulk)自发极化。
此外，由于纤锌矿晶体结构是非中心对称的，所以纤锌矿氮化物可以另外表示沿着晶体的c轴的压电极化。
用于电子和光电子器件的典型的氮化物技术利用沿着极化的c方向生长的氮化物薄层。然而，由于强的压电极化和自发极化，III族和氮化物元件中的典型的c-面量子阱结构会受到不期望的量子限制斯塔克效应(QCSE)的影响。
因此，沿着c方向的强内建电场使能带弯曲以便空间地分离电子和空穴，使得载流子的复合效率受到限制以及振荡器强度被减小，并且还发生红色偏移的光发射。
从GaN光电子器件去除自发极化和压电极化效应的方法是在晶体的非极性面上生长器件。这些面包括相同数目的Ga和N原子并且处于电荷中性状态。
此外，连续的非极性面是彼此等效的，使得整个晶体在生长方向上没有被极化。GaN晶体结构中对称等效非极性面的两个家族是共用a-面{11-20}的组和共用m-面{1-100}的组。
采用作为非极性生长方向的a-方向或m-方向的GaN基(AlGaInN)量子阱结构可以是用于去除纤锌矿氮化物结构中的极化感应电场的有效方式。
原因是极化轴被设置在膜的生长面中，并因此平行于量子阱的异质结面。
在具有a-面或m-面的非极性衬底上，可以有效地生长具有非极性的a-面或m-面GaN系半导体薄层。
因而，通过在具有非极性的蓝宝石、SiC等衬底上生长GaN基半导体薄层，可以有效地制造非极性GaN基半导体器件。
此外，通过在包括SiC和Si的衬底上生长GaN半导体层，来形成氮化物基发光器件结构。然而，由于衬底与生长的GaN半导体之间的晶格常数差异和热膨胀系数差异，所以缺陷密度很高。也就是说，大于108/cm2的缺陷密度被包括在器件的薄层中。由于发光效率劣化、低静电特性和高泄漏电流，这会使电特性劣化。
另外，当使用蓝宝石衬底，即，电绝缘衬底时，不可能在衬底下方形成电极。因此，需要用于蚀刻半导体薄层的复杂工艺。
近来，通过氢化物气相外延(HVPE)方法制造GaN衬底，并且存在GaN衬底应用于发光器件的情况。然而，由于GaN衬底太昂贵，所以难以将GaN衬底用于实际应用。
此外，为了制造垂直发光器件而去除蓝宝石衬底的激光剥离方法需要复杂的工艺和昂贵的设备，并且在去除衬底工艺期间还会在外围半导体层中造成的损伤。因此，需要更简单且低成本的制造工艺开发。
<第一实施例>
图1和2是示出用于制造根据第一实施例的发光器件的方法的制造截面视图。
如图1所示，可以在包含蓝宝石、SiC等的衬底10上形成缓冲层20，并且可以在缓冲层20上形成半导体层30。半导体层30可以是GaN半导体层。
由于a-面或m-面非极性GaN半导体层30可以有效地生长在非极性衬底上，所以衬底10可以使用包括a-面{11-20}或m-面{1-100}的非极性衬底。
另外，缓冲层20可以是金属缓冲层。例如，缓冲层20可以包括金属、金属的合金和诸如金属氧化物或金属氮化物的金属性材料。在以后的用于去除衬底10以制造垂直发光结构的工艺期间，金属性缓冲层20能够允许衬底10通过化学蚀刻方法或自发分离方法来分离。
可以在缓冲层20中形成规则或不规则沟槽21。然后，可以在沟槽21上形成半导体层30，并且可以通过横向生长结合在一起以形成层。在该工艺期间，可以降低诸如线位错的晶体缺陷。
例如，缓冲层20可以由TiN形成。如上面提到的，缓冲层20可以用作掩模层，由此可以帮助半导体层横向生长。
接下来，如图2所示，通过化学蚀刻方法或自发分离方法，可以从衬底10分离在缓冲层20上生长的半导体层30。
在这一点上，在蚀刻工艺期间，缓冲层20中的沟槽21可以使蚀刻溶液在界面上均匀地流动，由此可以促进蚀刻工艺。此外，与剥离工艺相比，由于通过化学蚀刻分离衬底10的工艺可以大大地减小半导体层30和界面上的应力，所以可以防止半导体层30的损伤。
<第二实施例>
图3至9是示出用于制造根据第二实施例的发光器件的方法的视图。第二实施例可以采用第一实施例的技术特征，并且将讨论与第一实施例不同的内容。
如图3所示，可以在包括Si或SiC的衬底10中形成图案11。通过在衬底10上生长的半导体层30的横向生长，图案11可以提高半导体层的质量，并且在通过蚀刻来分离衬底10时，还可以允许蚀刻溶液均匀地流动。
该图案11可以包括具有如图4所示的条状沟槽的图案11或具有如图5所示的矩形沟槽的图案12。
另外，如图6所示，图案可以包括圆形图案13。在这一点上，如图7所示，圆形图案13可以包括其截面为圆形的透镜形式。另一方面，具有矩形沟槽的图案12的截面和圆形图案13的截面可以分别是矩形形式和井状形式。
接下来，如图8所示，可以在具有特定图案的衬底10上形成第一缓冲层20。第一缓冲层20可以是金属性缓冲层。第一缓冲层20可以由诸如Ti、Cr、W、Ni、Mo、Ta或Zr的金属、诸如TiN、CrN、WN、NiN、MoN、TaN或ZrN的金属氮化物、诸如TiC、CrC、WC、NiC、MoC、TaC或ZrC的金属碳化物或诸如TiO、CrO、WO、NiO、MoO、TaO或ZrO的金属氧化物来形成。
第一缓冲层20可以具有
Figure BPA00001185079100071
到
Figure BPA00001185079100072
的厚度，并且可以通过溅射或电子束蒸发在衬底上沉积。
接下来，如图9所示，可以在具有第一缓冲层20的衬底10上生长GaN半导体层30。可以在低温处生长第二缓冲层31之后生长GaN半导体层30。
半导体可以缓慢生长其中形成图案11、12或13之处，或者可以不生长其中形成图案11、12或13之处，并且可以生长其中没有形成图案11、12或13之处。那些生长的半导体通过横向生长彼此相遇，以便形成平坦的GaN半导体层30。在GaN半导体层30的侧生长部中，线位错(threading dislocation)消失，使得可以提高晶体结构特性。
GaN半导体层30可以与衬底10分离，并且可以用作GaN衬底。通过蚀刻第一缓冲层20可以实现衬底10的分离。如上面所提到的，衬底10上的图案11、12或13可以允许这些蚀刻工艺顺利实现。
在这一点上，蚀刻溶液可以使用200℃至300℃高温的磷酸或硫酸混合溶液、王水或缓冲氧化物蚀刻剂(Buffered Oxide Etcher，BOE)。
<第三实施例>
图10至14是示出用于制造根据第三实施例的发光器件的方法的视图。第三实施例可以采用第一和第二实施例的技术特征，并且将讨论与第一和第二实施例不同的内容。
如图10所示，通过在具有缓冲层20的衬底10上生长GaN半导体层30，可以制造发光器件。GaN半导体层30可以包括n型半导体层32、有源层33和p型半导体层34。GaN半导体层30可以生长在低温生长的第二缓冲层31上。
接下来，如图11所示，通过蚀刻每个单元器件分离区，可以容易实现以后的芯片分离工艺。单元器件分离区可以对应于第二实施例的图案11。当单元器件分离区对应于图案11时，可以更顺利地实现用于垂直结构的衬底分离和芯片分离工艺。此外，虽然在图11中示出具有条状沟槽的图案11，但这并不限于此。此外，图案可以包括具有矩形沟槽的图案12或圆形图案13。
接下来，可以在半导体层30的p型半导体层34上形成p型电极40。p型电极40可以是欧姆电极，并且还可以形成另外的反射电极或反射欧姆电极。
接下来，如图12所示，支撑衬底50可以形成在p型电极40上，或者支撑衬底50可以附着到p型电极40。在衬底10的分离工艺期间，该支撑衬底50可以支撑发光器件结构。
支撑衬底50可以通过镀敷或结合被形成在p型电极40上。在一些情况下，可以在p型电极40与支撑衬底50之间设置另外的耦合金属层(未示出)。该支撑衬底50可以包括金属或半导体晶片。
接下来，在支撑衬底50支撑芯片期间，可以去除衬底10。衬底10的去除可以通过蚀刻第一缓冲层20来实现，并且可以通过与第二实施例相同的工艺来进行衬底10的分离工艺。
接下来，如图13所示，可以另外蚀刻和去除在衬底10分离之后暴露的第二缓冲层31，然后可以在n型半导体层32上形成n型电极60。
接下来，如图14所示，通过将支撑若干单元器件的支撑衬底50分成每个器件隔离区，可以制造具有支撑衬底50的单元发光器件。如果需要，则通过去除支撑衬底50可以制造没有支撑衬底50的单元发光器件。
<第四实施例>
图15至17是示出用于制造根据第四实施例的发光器件的方法的视图。第四实施例可以采用第一至第三实施例的技术特征，并且将讨论与第一至第三实施例不同的内容。
如图15所示，与第三实施例不同，在第四实施例中，在形成图案11之前，可以在衬底10上形成第一缓冲层20。
接下来，如图16所示，可以在具有第一缓冲层20的衬底10中形成图案11。虽然在图16中示出具有条状沟槽的图案11，但不限于此。此外，图案11可以包括具有矩形沟槽的图案12或圆形图案13。
接下来，如图17所示，可以在低温下形成第二缓冲层31，然后可以在高温下形成GaN半导体层30。在图案11上生长的半导体层30可以通过横向生长提高其质量。
接下来，可以利用第一缓冲层20作为基底来分离衬底10，以便利用半导体层30作为GaN衬底或形成发光结构。
<第五实施例>
图18至20是示出用于制造根据第五实施例的发光器件的方法的视图。第五实施例可以采用第一至第四实施例的技术特征，并且将讨论与第一至第四实施例不同的内容。
如图18所示，可以在具有第二图案110的衬底100上生长GaN半导体层300。第二图案110可以形成为在发光器件结构的一个单元中包括若干第二图案110的单元。也就是说，与发光器件区相比，第二图案110的单元结构可以形成得更密集。
同样，可以在具有密集第二图案110的衬底100上形成第三缓冲层200，并且可以在金属性第三缓冲层200上形成包括n型半导体层310、有源层320和p型半导体层330的GaN半导体层300。第二图案110是密集的，并且第三缓冲层200可以不形成在第二图案110中。然而，这并不限于此。
接下来，如图18所示，单元器件分离区的蚀刻能够允许以后的芯片分离工艺容易实现。接下来，可以在p型半导体层330上形成p型电极400。
接下来，如图19所示，可以在包括半导体层300的侧面的、通过蚀刻单元器件分离区暴露的暴露表面上，形成钝化层500。当驱动发光器件时，钝化层500能够防止泄漏电流，使得可以提高电特性，并且同时可以保护半导体层300。
另外，在衬底100的去除期间，钝化层500能够保护半导体层300不被蚀刻。
接下来，如图20所示，可以在p型电极400上形成支撑衬底600，并且可以蚀刻第三缓冲层200。因此，在去除衬底100之后，在暴露的n型半导体层310上可以形成n型电极700，以完成发光器件。
工业应用
在用于制造根据实施例的发光器件的方法中，通过高质量氮化物半导体可以形成垂直发光器件。因此，可以提高发光效率、可靠性和生产率。
虽然参考本发明的若干示范性实施例描述了实施例，但是应该理解，本领域的技术人员可以设计许多其他的修改和实施例，这将落入本公开原理的精神和范围内。更具体地，在该公开、附图和附加权利要求的范围内，主题组合布置的组成部件和/或布置也能够进行各种变化和修改。对于本领域的技术人员来说，除了组成部件和/或配置中的变化和修改之外，可替选的使用也将是显而易见的。

Claims (16)

1.一种用于制造发光器件的方法，所述方法包括：
制备晶体生长表面具有a-面或m-面的衬底；
在所述衬底上形成缓冲层；
在所述缓冲层上形成半导体层；以及
通过去除所述缓冲层，分离所述半导体层与所述衬底。
2.根据权利要求1所述的方法，其中，所述衬底包括非极性衬底。
3.根据权利要求1所述的方法，在分离所述半导体层之前，包括：
在所述半导体层上形成第一电极层，以及在所述第一电极层上形成支撑衬底，以及
在通过去除所述衬底而暴露的半导体层上形成第二电极层。
4.根据权利要求1所述的方法，其中，所述缓冲层包括金属、金属氮化物、金属碳化物和金属氧化物之一。
5.根据权利要求1所述的方法，其中，所述缓冲层包括沟槽。
6.一种用于制造发光器件的方法，所述方法包括：
制备衬底；
在所述衬底上形成图案；
在具有所述图案的衬底上形成半导体层；以及
通过利用所述图案作为基底来分离所述半导体层与所述衬底。
7.根据权利要求6所述的方法，其中，所述图案的面包括平行条状图案、具有多个矩形沟槽的图案和圆形图案之一。
8.根据权利要求6所述的方法，包括：
在具有所述图案的衬底上形成第一缓冲层。
9.根据权利要求8所述的方法，包括：
在所述第一缓冲层上形成第二缓冲层，以及
在所述第二缓冲层上形成半导体层。
10.根据权利要求6所述的方法，在所述缓冲层上形成所述半导体层之后，包括：
通过单元器件分离区来分离所述半导体层。
11.根据权利要求10所述的方法，其中，所述单元器件分离区部分地对应于至少在所述衬底上的图案。
12.根据权利要求10所述的方法，进一步包括：
在分成所述单元器件的半导体层上形成第一电极；
在所述第一电极上形成支撑衬底；
通过利用所述第一缓冲层作为基底来去除所述衬底；以及
在通过去除所述衬底而暴露的半导体层上形成第二电极。
13.根据权利要求10所述的方法，在通过单元器件分离区分离所述半导体层之后，包括：
在暴露的半导体层的至少一部分上形成钝化层。
14.一种用于制造发光器件的方法，所述方法包括：
制备衬底；
在所述衬底上形成第一缓冲层；
在具有所述第一缓冲层的衬底上形成图案；
在具有所述图案的衬底上形成半导体层；以及
通过利用所述图案作为基底来分离所述半导体层与所述衬底。
15.根据权利要求14所述的方法，包括：
在具有所述图案的第一缓冲层上形成第二缓冲层；以及
在所述第二缓冲层上形成所述半导体层。
16.根据权利要求14所述的方法，在形成所述半导体层之后，包括：
通过单元器件分离区来分离所述半导体层，
其中，所述单元器件分离区对应于至少在衬底上的图案。
CN2009801027615A 2008-01-21 2009-01-21 制造发光器件的方法 Active CN101926012B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2008-0006071 2008-01-20
KR20080006071A KR101510377B1 (ko) 2008-01-21 2008-01-21 질화물 반도체 및 수직형 발광 소자의 제조방법
PCT/KR2009/000319 WO2009093846A2 (ko) 2008-01-21 2009-01-21 발광소자의 제조방법

Publications (2)

Publication Number Publication Date
CN101926012A true CN101926012A (zh) 2010-12-22
CN101926012B CN101926012B (zh) 2013-04-24

Family

ID=40901545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801027615A Active CN101926012B (zh) 2008-01-21 2009-01-21 制造发光器件的方法

Country Status (5)

Country Link
US (1) US8017414B2 (zh)
EP (1) EP2239790B1 (zh)
KR (1) KR101510377B1 (zh)
CN (1) CN101926012B (zh)
WO (1) WO2009093846A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102185071A (zh) * 2011-04-22 2011-09-14 浙江大学 一种非极性ZnO基发光器件及其制备方法
CN108350604A (zh) * 2015-10-22 2018-07-31 奈克斯沃夫有限公司 用于制造半导体层的方法和装置
CN114335274A (zh) * 2022-03-10 2022-04-12 江西兆驰半导体有限公司 一种发光二极管的外延结构及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8071401B2 (en) * 2009-12-10 2011-12-06 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
CN103066179B (zh) * 2013-01-14 2015-12-02 楼刚 蓝宝石衬底可自剥离的氮化镓薄膜制备用外延结构及方法
DE102014105208A1 (de) * 2014-04-11 2015-10-29 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
CN109309082A (zh) * 2017-07-27 2019-02-05 兆远科技股份有限公司 紫外光发光二极管及其基板以及其基板的制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814533A (en) * 1994-08-09 1998-09-29 Rohm Co., Ltd. Semiconductor light emitting element and manufacturing method therefor
JPH0864912A (ja) * 1994-08-26 1996-03-08 Rohm Co Ltd 半導体発光素子およびその製法
JP4016566B2 (ja) * 2000-03-14 2007-12-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
KR20020084194A (ko) * 2000-03-14 2002-11-04 도요다 고세이 가부시키가이샤 Ｉｉｉ족 질화물계 화합물 반도체의 제조방법 및 ｉｉｉ족질화물계 화합물 반도체 소자
KR100864912B1 (ko) 2001-05-25 2008-10-22 충화 픽처 튜브스, 엘티디. 동적인 색온도 및 색편차 교정방법
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
KR100992960B1 (ko) * 2002-04-15 2010-11-09 더 리전츠 오브 더 유니버시티 오브 캘리포니아 유기금속 화학기상 증착법에 의해 성장된 무극성 α면질화갈륨 박막
KR100678407B1 (ko) * 2003-03-18 2007-02-02 크리스탈 포토닉스, 인코포레이티드 Ⅲ족 질화물 장치를 제조하는 방법과 이 방법으로 제조된장치
JP4136795B2 (ja) * 2003-06-03 2008-08-20 株式会社沖データ 半導体装置の製造方法
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP4345626B2 (ja) * 2004-09-27 2009-10-14 豊田合成株式会社 半導体素子及びその製造方法。
JP4172657B2 (ja) * 2005-04-04 2008-10-29 株式会社 東北テクノアーチ ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
KR100663016B1 (ko) * 2005-09-06 2006-12-28 엘지전자 주식회사 수직형 발광 다이오드 및 그 제조방법
KR100648813B1 (ko) * 2005-12-23 2006-11-23 엘지전자 주식회사 수직형 발광소자 제조방법
KR101163788B1 (ko) * 2006-03-05 2012-07-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20070091901A (ko) * 2006-03-08 2007-09-12 오인모 나노구조층을 이용한 고품위 그룹 3족 질화물계 단결정반도체 박막층 구조 성장을 위한 호모에피택셜 기판 제작및 발광 다층구조체 성장
KR100809209B1 (ko) * 2006-04-25 2008-02-29 삼성전기주식회사 비극성 ｍ면 질화물 반도체 제조방법
JP4854566B2 (ja) * 2006-06-15 2012-01-18 シャープ株式会社 窒化物半導体発光素子の製造方法および窒化物半導体発光素子
CN101093867B (zh) * 2006-06-19 2010-12-08 财团法人工业技术研究院 三族氮化物垂直柱阵列衬底

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102185071A (zh) * 2011-04-22 2011-09-14 浙江大学 一种非极性ZnO基发光器件及其制备方法
CN108350604A (zh) * 2015-10-22 2018-07-31 奈克斯沃夫有限公司 用于制造半导体层的方法和装置
CN108350604B (zh) * 2015-10-22 2023-11-24 奈克斯沃夫有限公司 用于制造半导体层的方法和装置
CN114335274A (zh) * 2022-03-10 2022-04-12 江西兆驰半导体有限公司 一种发光二极管的外延结构及其制备方法
CN114335274B (zh) * 2022-03-10 2022-06-17 江西兆驰半导体有限公司 一种发光二极管的外延结构及其制备方法

Also Published As

Publication number Publication date
EP2239790A2 (en) 2010-10-13
US8017414B2 (en) 2011-09-13
EP2239790A9 (en) 2010-11-24
EP2239790B1 (en) 2018-04-04
WO2009093846A2 (ko) 2009-07-30
CN101926012B (zh) 2013-04-24
WO2009093846A3 (ko) 2009-10-22
KR20090080216A (ko) 2009-07-24
EP2239790A4 (en) 2015-03-18
US20100317131A1 (en) 2010-12-16
KR101510377B1 (ko) 2015-04-06

Similar Documents

Publication Publication Date Title
US6069394A (en) Semiconductor substrate, semiconductor device and method of manufacturing the same
US7564064B2 (en) Semiconductor light emitting device, an integrated semiconductor light emitting apparatus, an image display apparatus, and an illuminating apparatus having a semiconductor layer with conical crystal portion
US6606335B1 (en) Semiconductor laser, semiconductor device, and their manufacture methods
KR100638869B1 (ko) 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법
CN101926012B (zh) 制造发光器件的方法
US20140127848A1 (en) Nitride semiconductor light-emittting device and process for producing the same
US9099609B2 (en) Method of forming a non-polar/semi-polar semiconductor template layer on unevenly patterned substrate
US8877652B2 (en) Substrate structure and method of manufacturing the same
JP2004288799A (ja) 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
KR20080101805A (ko) 반도체층 성장 방법, 반도체 발광 소자 제조 방법, 반도체발광 소자 및 전자 장치
JPH11135832A (ja) 窒化ガリウム系化合物半導体及びその製造方法
KR101246832B1 (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
JPH11145514A (ja) 窒化ガリウム系半導体素子およびその製造方法
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
KR20160001619A (ko) 질화물 반도체 층, 질화물 반도체 장치 및 질화물 반도체 층의 제조 방법
JP4043193B2 (ja) 窒化物半導体基板及びその製造方法
KR100773555B1 (ko) 저결함 반도체 기판 및 그 제조방법
WO2021085556A1 (ja) 半導体素子および半導体素子の製造方法
KR100586959B1 (ko) 질화물 단결정 제조방법, 질화물 반도체 발광소자 및제조방법
US20210043460A1 (en) Manufacturing method of a semiconductor substrate
WO2022270309A1 (ja) 半導体デバイスの製造方法および製造装置、半導体デバイスならびに電子機器
KR100616631B1 (ko) 질화물계 반도체 발광 소자 및 그 제조 방법
JP2006013476A (ja) ３−５族化合物半導体とその製造方法および半導体素子
KR20090074358A (ko) 질화물계 발광 소자 및 그 제조방법
KR20120096215A (ko) 질화물 반도체 발광소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210810

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.