CN101689510B - 半导体装置及其制造方法、显示装置及其制造方法 - Google Patents

半导体装置及其制造方法、显示装置及其制造方法 Download PDF

Info

Publication number
CN101689510B
CN101689510B CN2008800235936A CN200880023593A CN101689510B CN 101689510 B CN101689510 B CN 101689510B CN 2008800235936 A CN2008800235936 A CN 2008800235936A CN 200880023593 A CN200880023593 A CN 200880023593A CN 101689510 B CN101689510 B CN 101689510B
Authority
CN
China
Prior art keywords
semiconductor layer
opening
electrode
next door
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800235936A
Other languages
English (en)
Other versions
CN101689510A (zh
Inventor
八木岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101689510A publication Critical patent/CN101689510A/zh
Application granted granted Critical
Publication of CN101689510B publication Critical patent/CN101689510B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种半导体装置(19-1)包括：源电极(3s)和漏电极(3d)，配置在基板(1)上；绝缘隔壁(5)，配置在基板(1)上，其具有到达源电极(3s)和漏电极(3d)的端部和在这些电极(3s～3d)之间的第一开口(5a)；沟道部半导体层(7a)，其由自隔壁(5)之上所形成的半导体层(7)构成，并且将其配置在第一开口(5a)的底部上，同时与隔壁(5)上的半导体层(7)分离；栅极绝缘膜(9)，自包括沟道部半导体层(7a)的半导体层(7)之上的所有表面上形成；以及栅电极(11a)，配置在栅极绝缘膜(9)上同时与沟道部半导体层(7a)重叠。

Description

半导体装置及其制造方法、显示装置及其制造方法
技术领域
具体地，本发明涉及配置有精细布置的薄膜半导体层的半导体装置、用于制造该半导体装置的方法，还涉及包括该半导体装置的显示装置以及用于制造该显示装置的方法。
背景技术
薄膜晶体管已经广泛地用作电子电路，尤其是，有源矩阵驱动平板型显示装置的像素晶体管。近年来，人们已经注意到将有机材料用于这种薄型半导体装置的半导体层。对于薄膜晶体管，其中，将有机材料用于半导体层，即，有机薄膜晶体管(有机薄膜晶体管：OTFT)，与无机材料用于半导体层的配置相比较，可以在低温下形成半导体层。因此，具有增加面积的优点。此外，可以在具有较差耐热性的挠性基板(例如塑料)上形成，并且期望低成本化及多功能化。
上述有机薄膜晶体管为顶栅型对于尺寸减小是有利的，其中，将源电极、漏电极以及半导体层配置在基板上，并且将栅电极配置在覆盖源电极、漏电极以及半导体层的栅极绝缘膜上。这是因为在平面基板表面上形成源电极极/漏电极，其中，基底材料均匀，因此，可以高精度地控制源电极和漏电极之间的距离，并且即使在通过使用涂覆材料应用印制法来形成源电极/漏电极的情况下，也可以获得具有良好的晶体管特性的薄膜晶体管。
在制造上述顶栅型有机薄膜晶体管中，例如，将配置有露出源电极-漏电极之间的部分的开口部的隔壁配置在装有源电极/漏电极的基板上。随后，通过如喷墨的印制法在隔壁的开口部中顺序图案化有机半导体层和栅极绝缘膜，在栅极绝缘膜和隔壁上进一步形成栅电极和配置为从栅电极延伸的栅极配线。而且，关于包括作为像素晶体管的顶栅型有机薄膜晶体管的显示装置，在覆盖有机薄膜晶体管时形成保护膜，并且将像素电极引导至保护膜以引导配线(对于这点，参照以下所述的专利文献1)。
关于包括上述顶栅型有机薄膜晶体管的显示装置，与薄膜晶体管重叠布线的像素电极的电势对有机半导体层没有影响。因此，有机薄膜晶体管能够稳定地操作。除显示装置之外，在通过在顶栅型有机薄膜晶体管上层叠来形成上层配线的半导体装置也是同样的。
专利文献1：日本未审查的专利申请公开第2006-114862号(具体参照图2和相关描述部分)。
发明内容
然而，通过喷墨不能形成所有的有机半导体材料。在某些情况下，真空蒸发作为常用方法用于形成有机半导体材料的膜。在使用真空蒸发方法的情况下，可以将金属掩膜用于形成半导体层的图案膜。在这种情况下，难以在具有良好的位置精度的大面积的基板上进行图案化。此外，在有机半导体层的形状上形成抗蚀图案并且实施蚀刻的情况下，抗蚀护膜本身和用于去除抗蚀图案的抗蚀护膜发布解决方案破坏了有机半导体层，因此，存在半导体特性劣化的问题，如伴有有机半导体层的泄漏电流的增加、迁移率的降低以及阈值的变化。
而且，在包括薄膜晶体管的显示装置中，配置了与薄膜晶体管相同构成要素的其他元件(例如电容元件)。因此，可以在包括有机半导体层和隔壁的上部的整个表面上形成作为其他元件的构成要素的栅极绝缘膜。此外，可以将栅极绝缘膜用作除薄膜晶体管以外部分的层间绝缘膜。在这种情况下，有必要在同时存在例如半导体层和其他绝缘膜的各种材料膜的表面上生长栅极绝缘膜。然而，例如因为用于其的材料的数量小，所以在由有机材料所形成的半导体层上生长如栅极绝缘膜的薄膜还在发展过程之中。因此，关于在同时存在包括由有机材料所形成的半导体层的各种材料层的上述表面上所形成的栅极绝缘膜，绝缘性能局部不同，并且可以导致在金属之间的短路。
因此，本发明的目的是提供配置有栅极绝缘膜与精细的半导体层共同均匀地形成的半导体装置(其中，元件结构更加精细化并且改善了可靠性)和用于制造该半导体装置的方法，以及进一步提供了显示装置(其中，可以通过使用该半导体装置实施高清晰度的显示并提高了可靠性)和用于制造该显示装置的方法。
为了达到上述目的，关于根据本发明的半导体装置，将源电极和漏电极配置在基板上，此外，配置绝缘隔壁，该绝缘隔壁具有：第一开口，在源电极和漏电极之间，该第一开口到达基板；第二开口，在源电极的中央部和漏电极的中央部处，第二开口到达源电极和漏电极。而且，将沟道部半导体层配置在第一开口的底部上。然后，以覆盖包括沟道部半导体层的第一开口和第二开口的这种方法将栅极绝缘膜配置在隔壁上并且将栅电极配置在栅极绝缘膜上，同时该栅电极与该沟道部半导体层重叠。此外，将半导体层配置在隔壁上。
在具有上述配置的半导体装置中，将沟道部半导体层配置在隔壁的下部，此外，将半导体层配置在隔壁的上部。因此，在通过自隔壁之上的膜形成良好地分离并且图案化而形成这些半导体层。将形成在该上部的绝大多数栅极绝缘膜配置在包括沟道部半导体层的半导体层上，因此，该栅极绝缘膜形成在具有均匀膜质量的相同的基底材料上。
此外，关于根据本发明的显示装置，本发明的上述半导体装置配置有覆盖栅极绝缘膜和栅电极的层间绝缘膜。而且，将通过配置在第二开口中的连接孔连接至源电极或者漏电极的像素电极配置在该层间绝缘膜上，同时维持其与在隔壁上的半导体层的绝缘。
在这种显示装置中，配置在层间绝缘膜上的像素电极，同时维持与半导体层的绝缘，该半导体层以保留在整个隔壁之上的状态配置。此外，在由反射材料形成像素电极的情况下，可以在不受该像素电极下的半导体层的影响下取得在像素电极处所反射的显示光。
此外，本发明还涉及用于制造具有这种配置的半导体装置的方法和用于制造显示装置的方法及从源电极侧和漏电极侧在基板上顺序形成上述独立构件的方法。而且，尤其在沟道部半导体层的形成中，自隔壁之上实施半导体层的膜形成，从而，以与隔壁的顶部分离的这种方法在第一开口的底部上形成由半导体层所构成的沟道部半导体层。
如上所述，根据本发明，不采用光刻法，通过自隔壁之上的膜形成配置精细地分离并且图案化形成的沟道部半导体层。因此，可以更精细地制造元件结构。此外，由于通过均匀膜形成来配置栅极绝缘膜，所以防止了自配置在栅极绝缘膜上或者在栅极绝缘膜上面和下面的导电层之间的配线和栅电极的泄漏，并且可以改善半导体装置的可靠性。此外，如上所述，通过将像素电极连接至更精细化制造的元件的配置来减少像素的覆盖区，可以制造高清晰度的显示器，此外，可以实现具有高可靠性的显示装置。
附图说明
图1为用于说明涉及半导体装置的实施方式的第一实例的截面步骤图(第1部分)。
图2为用于说明涉及半导体装置的实施方式的第一实例的截面步骤图(第2部分)。
图3为倒相电路的电路图。
图4为用于说明应用实施方式的第一实例的倒相电路的示图。
图5为用于说明应用实施方式的第一实例的另一倒相电路的示图。
图6为示出涉及半导体装置的实施方式的第一实例的修改实例的截面图。
图7为用于说明涉及半导体装置的实施方式的第二实例的截面步骤图。
图8为用于说明涉及半导体装置的实施方式的第三实例的截面步骤图。
图9为用于说明涉及半导体装置的实施方式的第四实例的截面步骤图。
图10为用于说明涉及半导体装置的实施方式的第五实例的截面步骤图。
图11为用于说明涉及半导体装置的实施方式的第六实例的截面步骤图。
图12为用于说明应用第六实例的半导体装置的倒相电路的配置的示图。
图13为示出在实施方式中所说明的液晶显示装置的电路配置的示图。
图14为用于说明涉及应用本发明的液晶显示装置的实施方式的主要部分的截面图。
图15为在图14中所示的液晶显示装置中的驱动基板侧的四个像素的平面图。
图16为示出在实施例中所说明的有机EL显示装置的电路配置的示图。
图17为用于说明涉及应用本发明的有机EL显示装置的实施方式的主要部分的截面图。
具体实施方式
下文中，将参照附图详细描述根据本发明的半导体装置和显示装置的实施例。在这点上，在涉及半导体装置的单个实施例中，将按照制作步骤的顺序描述配置。
半导体装置1
最初，将参照图1～图3描述涉及根据本发明的半导体装置的实施方式的第一实例。
首先，如图1(1)所示，制备绝缘基板1。没有明确限制该基板1的材料，并且，可以为如玻璃的硬材料，或者可以为如聚醚砜(PES)或者聚邻苯二甲酸酯(PEN)的软塑料材料。此外，可以基于用作以下所述的单个构件的支撑基板的假设应用将保护膜和缓冲层配置在上述玻璃基板或者塑料基板上的配置。例如，为了用作气密层可以应用将氮化硅(SiNx)薄膜配置在玻璃基板上的配置和采用将氮化硅(SiNx)薄膜、用于表面保护或者平面化的丙烯酸薄膜等配置在塑料膜基板上的配置。
接下来，在基板1上形成源电极3s和漏电极3d。通过应用例如喷墨法、微接触法或丝网印刷法的印刷方法、或者光刻方法来实施源电极3s和漏电极3d的图案化。
例如，为了更精细地形成具有高精度的源电极3s和漏电极3d，优选地，通过应用光刻方法来实施图案化。在这种情况下，通过使用由光刻方法所形成的抗蚀图案作为掩膜，使形成为膜的电极材料层经过图案蚀刻。至于电极材料层，无论有机材料/无极材料、简单物质/化合物等，使用例如铝(Al)、金(Au)、金(Au)和铬(Cr)的层叠膜、银(Ag)、钯(Pd)、钼(Mo)、进一步地氧化铟锡(ITO)等具有良好导电性的材料。而且，这些材料膜可以具有层叠结构。
随后，如图1(2)所示，在配置有源电极3s/漏电极3d的基板1上形成绝缘隔壁5。该隔壁5形成时具有第一开口5a和第二开口5b。配置第一开口5a的形状使其到达源电极3s和漏电极3d的端部和在这些电极3s和3d之间的基板1。以至少到达源电极3s和漏电极3d之一的这种方法来配置第二开口5b。这里，作为实例，在附图中示出了到达源电极3s和漏电极3d的两个第二开口5b。
在这点上，重要的是以这样的方式来配置该隔壁5，即将以下步骤中所形成的半导体层分离成为隔壁5的上部和下部。这种隔壁5具有明显大于半导体层的膜厚度，并且指定第一开口5a和第二开口5b的侧壁垂直或者更优选地，具有以开口直径在朝向开口的上部的方向减小的方式倾斜的倒锥形。
如图1(3)所示，在上述隔壁5中的第一开口5a和第二开口5b的侧壁的形状可以为具有保持在几乎为常数的倾斜角的倒锥形的形状。作为选择，如图1(4)和图1(5)所示，由层叠膜所形成的隔壁5可以具有下部膜具有更宽的开口宽度的配置。作为选择，如图1(6)所示，关于第一开口5a和第二开口5b的侧壁的形状，在将接下来所形成的半导体层分离成为隔壁5的上部和下部的范围内，仅上部具有倒锥形的形状。
用于制作上述隔壁5的方法的实例包括：使用光敏树脂并且通过光图案化实施制作的方法，和通过结合形成绝缘薄膜和蚀刻来实施制作的方法。至于绝缘薄膜，例如，使用例如树脂(例如PMMA)以及氮化硅(SiNx)、氧化硅(SiOx)等的无机绝缘膜。
然后，关于如图1(3)所示的隔壁5，通过使用光敏树脂并且实施光刻，同时调节曝光条件来形成具有倒锥形的形状的侧壁的开口5a和5b的隔壁5。同样地，如图1(5)或者1(6)所示，可以以相同的方式制作具有多层结构的隔壁。例如，在通过使用光敏树脂来实现隔壁的情况下，使用作第一层的下层膜和用作第二层的在其上层的膜具有不同的光敏性就可以了。作为选择，可以将光敏树脂用作第一层，并将能够相对于第一层的光敏树脂可选地进行图案化的材料用作第二层。此外，在将形成绝缘薄膜和蚀刻组合实施的情况下，使第一层和第二层在蚀刻时具有选择性就可以了。
在形成上述隔壁5之后，如图1(7)所示，自隔壁5之上形成半导体层7，从而，在第一开口5a的底部上形成由半导体层7所构成的沟道部半导体层7a，同时与隔壁5的顶部分离。这里，例如，通过真空蒸发方法在整个基板1上形成半导体层7。因此，从而将以与在隔壁5上的半导体层7分离的形状的半导体层7也配置在第二开口5b的底部上。
例如可以由并五苯、如六噻吩的噻吩低聚物和聚噻吩的有机半导体形成半导体层7。作为选择，在使用可以同时实施图案化和膜形成的喷墨方法等方法的情况下，可以仅在隔壁5中的第一开口5a的底部上选择地形成半导体层7，并且该半导体层可以用作沟道部半导体层7a。
然后，如图2(1)所示，在形成了半导体层7的整个基板1上形成栅极绝缘膜9。关于栅极绝缘膜9，使用氧化硅、氮化硅等的无极材料膜，还可使用聚对苯二甲撑、聚乙烯醇、聚乙烯苯酚以及聚甲基丙烯酸甲酯(PMMA)的有机材料膜。
下文中，如图2(2)所示，在第二开口部5b的底部上的栅极绝缘膜9和半导体层7中形成到达源电极3s和漏电极3d的连接孔9a。优选地，在隔壁5中的第二开口5b内部的位置处形成该连接孔9a，同时该连接孔与在隔壁5上的半导体层7绝缘。通过使用抗蚀图案作为掩膜的蚀刻来形成这种连接孔9a。
接下来，如图2(3)所示，在栅极绝缘膜9上图案化形成栅电极11a和配线11b。在这种情况下，在与在第一开口5a中的沟道部半导体层7a重叠的位置处形成栅电极11a。此外，将独立配线11b通过配置在第二开口5b的底部中的连接孔9a分别连接至源电极7s和漏电极7d。通过使用与形成源电极3s和漏电极3d中相同的材料和相同的方式来形成这些栅电极11a和配线11b。
如上所述，获得顶栅·底接触型薄膜晶体管Tr，其中，在与源电极3s和漏电极3d接触地配置的沟道部半导体层7a上层叠栅电极11a，且其间配置了栅极绝缘膜9。此外，获得半导体装置19-1，其中，将连接至该薄膜晶体管Tr的源电极3s和漏电极3d的配线11b引导至栅极绝缘膜9。
例如，在上述附图中所示的半导体装置19-1构成倒相电路的一部分。这里，倒相电路为逻辑电路的基本电路并且由至少两个晶体管Tr1和Tr2来形成，如图3的电路图所示。关于这种倒相电路的形成，可以对单个晶体管的栅电极、源电极以及漏电极进行复杂布线。
图4(1)示出了通过应用根据上述实施例的步骤制作的半导体装置19-1的配置所形成的倒相电路的平面配置图。此外，图4(2)组合示出了与该平面配置图相对应的沿着线A-A’的截面图(即图2(3))。
在应用根据本实施例的半导体装置19-1的情况下，如上所述，可以容易地形成包括复杂布线结构的倒相电路。
在这点上，倒相电路的配置不局限于在图4中所示的配置。图5(1)示出了倒相电路的平面配置图的另一实例，图5(2)组合示出了沿着该平面配置图中的A-A’线的截面图。关于也在图5中所示的上述配置，可以实现几乎相同的操作，并且可以用与在实施例中所说明的相同的程序来实施该生成。这指的是本发明具有电路配置的高度多功能性。顺便提及，在图5中，与图4中相同的构成用以上所提出的相同的参照数字来标示。
在具有上述所获得的配置的半导体装置19-1中，通过图案化的绝缘隔壁5的高度差的使用在第一开口5a的底部上分离地形成沟道部半导体层7a。因此，可以精细地形成。
而且，在自配置有第一开口5a和第二开口5b的隔壁5之上形成构成沟道部半导体层7a的半导体层7，因此，在整个表面上保持该半导体层，同时被隔离成为隔壁5的高度差的上部和下部。因此，在包括沟道部半导体层7a的半导体层7上配置形成在上部的绝大多数栅极绝缘膜9并且形成时具有均一的膜质量。
作为上述的结果，由于配置了高清晰度沟道部半导体层7a，所以可以更精细地制造元件结构。此外，由于配置了均匀形成的栅极绝缘膜9，所以防止形成在栅极绝缘膜9上的栅电极11a-配线11b之间或者在栅电极11a或者配线11b和配置在栅极绝缘膜9上下的半导体层7之间的泄露，以使可以实现高可靠的半导体装置19-1。
此外，由于该结构中的绝缘隔壁5上布置配线5a，所以可以减少作为下层的配线11a和源电极3s和漏电极3d之间的寄生电容。因此，可以提高半导体装置19-1的操作速度。
顺便提及，上述单个层不局限于由上述材料形成。而且，在没有削弱功能的情况下，单个层可以具有由多种材料所构成的多层结构。其实例包括：将粘合层引入电极的下部以确保与基底材料的粘结强度，引入在电极上蚀刻阻止物以及引入层叠金属以确保气密性能或者确保延展性。
此外，可以将公知技术广泛用于单个层的形成。可以广泛地结合蚀刻和图案化技术，例如，诸如真空蒸发、溅射和CVD的通用膜形成方法，通过使用溶液的诸如旋涂、顶涂、丝网印刷以及喷墨印刷的膜形成方法，诸如光刻法、电子束光刻方法、微缩印刷方法以及纳米压印法的图案转印方法，湿蚀刻方法，干蚀刻方法，剥离法等。不用说，可以使用在上述方法的结合中需要的诸如加热和清洁的通用半导体形成技术。
此外，在上述实施例中所说明的程序可以生成具有以下所述的另一种配线配置的半导体装置。
例如，关于在图6(1)中所示的配置，在形成栅电极11a和配线11b的步骤中，可以以通过连接孔9a连接至源电极3s的这种方法延伸图案形成栅电极11a并且可以以通过另一连接孔9a连接至漏电极3d的这种方法图案化配线11b。
作为选择，关于在图6(2)中所示的配置，在形成隔壁5的步骤中，形成仅具有到达源电极3s和漏电极3d的端部和在电极3s和3d之间的基板1的形状的第一开口5a的隔壁5。然后，在栅极绝缘膜9上仅形成栅电极11a。在这种情况下，可以在隔壁5之下的基板1上对源电极3s和漏电极3d进行配线。
半导体装置2
接下来，至于涉及半导体装置的实施例的第二实例，将参照图7描述具有进一步配置上层配线的多层结构的半导体装置。这里，将省略与在第一实例中的配置相同的配置的说明。
最初，以与参照附图1(1)～2(3)在第一实例中所述的类似的方式，实施直到在栅极绝缘膜9上的栅电极11a和配线11b的形成。
下文中，如图7(1)所示，形成层间绝缘膜21，同时覆盖栅电极11a和配线11b，并且在该层间绝缘膜21中形成到达栅电极11a和配线11b的单个的连接孔21a。
以与参照图1(2)所说明的绝缘隔壁5的形成类似的方式可以形成上述层间绝缘膜21和连接孔21a。然而，关于层间绝缘膜21的膜形成，例如，如果采用旋涂方法来实施通过涂覆的形成，则期望基底材料表面的不平坦将被非常平面化。
随后，如图7(2)所示，在层间绝缘膜21上布置通过连接孔21a连接至栅电极11a和配线11b的第二层配线23。
可以以与参照图1(1)所说明的源电极3s和漏电极3d的形成或者参照图2(3)所说明的栅电极11a和配线11b的形成类似的方式来实施上述第二层配线23的形成。
在上述这些层以后，如图7(3)所示，进一步形成层间绝缘膜25，形成连接孔25a，并且如需要，形成通过连接孔25a连接至第二层配线23的第三层配线27。而且，如需要，仍可以形成上层配线。
在具有如上所述所获得的多层配线结构的半导体装置19-2的配置中，自配置有第一开口5a和第二开口5b的隔壁5之上形成沟道部半导体层7a并且通过隔壁5的高度差的使用在第一开口5a的底部上分离地形成该沟道部半导体层。因此，可以获得与第一实例的半导体装置类似的效果。此外，尤其，本第二实例的半导体装置19-2具有多层配线结构，其中，在层间绝缘膜21上进一步布置从第二开口5b的底部所引出的配线11b。因此，实施电路设计可以具有高度的灵活性。
半导体装置3
接下来，至于涉及半导体装置的实施例的第三实例，将参照图8描述具有多层结构的半导体装置的另一实例。这里，将省略与在第一实例和第二实例中的配置相同的配置的说明。
最初，以与在参照图1(1)～图2(3)的第一实例中所述的类似的方式，实施直到在栅极绝缘膜9上的栅电极11a和配线11b的形成。
然而，如图8(1)所示，隔壁5配置有第一开口5a和仅到达漏电极3d的第二开口5b。在形成半导体层7之后，形成栅极绝缘膜9，并且仅形成到达漏电极3d的连接孔9a。随后，形成栅电极11a和仅连接至漏电极3d的配线11b。这时，通过在其间具有栅极绝缘膜9的隔壁5上布线对栅电极11a进行布线。在这点上，通过在隔壁5之下的基板1上布线来对源电极3s进行布线。
下文中，如图8(2)所示，形成层间绝缘膜21，同时覆盖栅电极11a和配线11b，并且在该层间绝缘膜21中形成仅到达配线11b的连接孔21a。
然后，如图8(3)所示，在层间绝缘膜21上图案形成通过连接孔21a连接至配线11b的第二层配线23，且在层间绝缘膜21上布置连接到漏电极3d的第二层配线23。
关于具有如上所述所获得的配置的半导体装置19-3，在该配置中，自配置有第一开口5a和第二开口5b的隔壁5之上形成沟道部半导体层7a并且在通过隔壁5的高度差的使用在第一开口5a的底部上分离地形成该沟道部半导体层。因此，可以获得与第一实例的半导体装置类似的效果。此外，尤其，本第三实例的半导体装置19-2具有多层配线结构，其中，在基板1上对源电极3s进行布线，在隔壁5上对栅电极11a进行布线，并且在层间绝缘膜21上对源电极3d进行布线。因此，可以使单个电极和配线的布局设计的灵活性比在第二实例中更高。
半导体装置4
接下来，至于涉及半导体装置的实施例的第四实例，将参照图9示出第三实例的修改实例。这里，将省略与在第一实例和第二实例中的配置的相同配置的说明。
最初，以与在参照图1(1)～图2(3)的第一实例中所述的类似的方式，实施直到在栅极绝缘膜9上的栅电极11a的形成。
然而，如图9(1)所示，隔壁5配置有第一开口5a和此外，到达漏电极3d的第二开口5b。在形成半导体层7之后，形成栅极绝缘膜9。随后，仅在栅极绝缘膜9上形成栅电极11a。这时，通过在其间具有栅极绝缘膜9的隔壁5上布置来对栅电极11a进行布线。在这点上，通过在隔壁5之下的基板1上布置来对源电极3s进行布线。
下文中，如图9(2)所示，形成层间绝缘膜21同时覆盖栅电极11a。
然后，如图9(3)所示，在第二开口5b的底部上的层间绝缘膜21、栅极绝缘膜9以及半导体层7中形成到达漏电极3d的连接孔21a。
随后，如图9(4)所示，在层间绝缘膜21上布置通过连接孔21a连接至漏电极3d的配线23。
关于具有如上所述所获得的配置的半导体装置19-4，在该配置中，自配置有第一开口5a和第二开口5b的隔壁5之上形成沟道部半导体层7a并且通过隔壁5的高度差的使用在第一开口5a的底部上分离地形成该沟道部半导体层，并且此外，形成多层配线结构，其中，在基板1上对源电极3s进行布线，在隔壁5上对栅电极11a进行布线，并且在层间绝缘膜21上对源电极3d的进行布线。因此，可以获得与第三实例类似的效果。
半导体装置5
接下来，至于涉及半导体装置的实施例的第五实例，将参照图10描述栅极绝缘膜具有层叠结沟的半导体装置。这里，第五实例作为第一实例的修改实例，并且将省略与在第一实例中的配置的相同配置的说明。
最初，以与参照图1(1)～图1(7)的第一实例中的描述类似的方式，实施通过自隔壁5之上的膜形成直到包括沟道部半导体层7a的半导体层7的形成。
然后，如图10(1)所示，在已经形成半导体层7的整个基板1上形成具有层叠结构的栅极绝缘膜9’。至于这种栅极绝缘膜9’的实例，示出了两层结构：可以通过对由有机材料所形成的半导体层7具有较低损害而形成的下层绝缘膜9-1，作为栅极绝缘膜由呈现良好特性的材料形成的上层绝缘膜9-2。
可以通过对由有机材料所形成的半导体层7具有较低损害形成的下层绝缘膜9-1的实例包括：聚对苯二甲撑和其相关物质、聚乙烯醇以及氟化锂。在膜厚度没有对用作基底材料的半导体层7施加在下层绝缘膜9-1上的上层绝缘膜9-2的膜形成中的影响的情况下，上述下层绝缘膜9-1的膜厚度可以为非常小的约0.1nm。上述薄膜形下层绝缘膜9-1的实例包括在真空中形成的硅烷偶联剂的自组织单分子膜等。
此外，例如，作为栅极绝缘膜由呈现良好特性的材料形成的上层绝缘膜9-2的实例包括：诸如氮化硅(SiNx)、二氧化钛(TiO2)以及氧化铪(HfOx)的金属氧化物膜作为具有高介电常数的材料。
下文中，执行与在第一实例中相同的步骤。
即，如图10(2)所示，在第二开口5b的底部上的栅极绝缘膜9’和半导体层7中形成到达源电极3s和漏电极3d的连接孔9a。
随后，如图10(3)所示，在栅极绝缘膜9’上图案化栅电极11a和配线11b。
如上所述，获得顶栅·底接触型薄膜晶体管Tr，其中，在配置为其间具有层叠结构的栅极绝缘膜9’与源电极3s和漏电极3d接触的沟道部半导体层7a上配置栅电极11a。此外，获得半导体装置19-5，其中，将连接至该薄膜晶体管Tr的源电极3s和漏电极3d的配线11b引导至栅极绝缘膜9’。
具有如上所述获得的配置的半导体装置19-5对应于具有第一实例的配置的半导体装置，其中，指定栅极绝缘膜9’具有层叠结构。然后，层叠由能够通过对用作基底材料的半导体层7具有较低损害形成的材料构成下层绝缘膜9-1和由适合于栅极绝缘膜的材料构成的上层绝缘膜9-2，从而，可以配置具有期望特性的栅极绝缘膜9’而沟道部半导体层7a的膜质量没有劣化。因此，可以改善晶体管操作。
这里，可以在由具有低损害的有机材料所形成的半导体层7上直接形成的绝缘膜材料目前限于几种类型。在使用该材料的情况下，并不总是能获得良好的晶体管特性。尤其，这些绝缘膜在多种情况下具有低介电常数，并且在晶体管操作上不能有效反映栅极电压。因此，如在本第五实例中，在一旦可以在由有机材料所形成的半导体层7上直接形成的下层绝缘膜9-1制造成为膜的情况下，可以不与半导体层7直接接触而将在其上形成的上层绝缘膜9-2制造成为膜。因此，不直接损害半导体层7就可以配置由具有良好特性的各种材料所形成的上层绝缘膜9-2。因此，可以增加可用作栅极绝缘膜9’的绝缘膜的类型并且改善材料选择的灵活性。
顺便提及，栅极绝缘膜9’不局限于两层的层叠结构并且可以为至少三层的层叠结构。例如，关于三层结构，可以将确保与构成上部的栅电极11a和配线11b的金属层的粘结强度的绝缘膜进一步配置在上述上层绝缘膜9-2上。
此外，可以将配置具有层叠结构的栅极绝缘膜9’的这种配置与具有在第二实例～第五实例中所示的配置的半导体装置结合，并且可以获得类似效果。
半导体装置6
接下来，至于涉及半导体装置的实施例的第六实例，将参照图11描述包括具有双栅极结构的薄膜晶体管的半导体装置。这里，第六实例作为第一实例的修改实例，并且将省略与在第一实例中的配置的相同配置的说明。
最初，在基板1上形成第一栅电极31。以与在第一实例中所说明的源电极3s和漏电极3d的形成类似的方式，通过应用例如喷墨法、微接触法、或者丝网印刷方法的印刷方法、或者光刻方法来实施第一栅电极31的形成。
下文中，形成第一栅极绝缘膜33同时覆盖第一栅电极31。至于第一栅极绝缘膜33的形成，将无机材料膜或者有机材料膜用作在第一实例中所说明的栅极绝缘膜9的形成。在这点上，第一栅极绝缘膜33可以具有层叠结构。
在上述这些形成之后，执行与参照图1(1)～图2(3)在第一实例中所说明的相同的步骤，从而，在第一栅极绝缘膜33上形成源电极3s和漏电极3d，并且此外，实施隔壁5的形成、半导体层7的形成、栅极绝缘膜(第二栅极绝缘膜)9的形成、栅电极(第二栅电极)11a和配线11b的形成。
如上所述，获得具有双栅极结构的薄膜晶体管Tr’，其中，通过在其间具有栅极绝缘膜9和33的两个栅电极11a和31来夹置配置为与源电极3s和漏电极3d接触的沟道部半导体层7a。此外，获得半导体装置19-6，其中，将连接至该薄膜晶体管Tr’的源电极3s和漏电极3d的配线11b引导至栅极绝缘膜9。
即使半导体装置19-6具有如上所述获得的配置，也可以获得与第一实例类似的效果。
此外，可以将这种双栅极结构与具有在第二实例～第五实例中所示的配置的半导体装置结合，并且可以获得类似的效果。
此外，在通过使用具有上述双栅极结构的晶体管来形成通过在图12(1)中所示的电路图所表示的倒相电路的情况下，图12(2)示出了截面配置的实例。即，构成倒相电路的至少两个p型晶体管Tr1’和Tr2’中的一个晶体管Tr1’将栅电极11a连接至漏电极3d并且此外，将下层第一栅电极31通过形成在下层第一栅极绝缘膜33中的连接孔连接至漏电极3d。而且，在该配置中，与另一晶体管Tr2’的漏电极3d共用该晶体管Tr1’的源电极3s。
液晶显示装置1
接下来，至于涉及根据本发明的显示装置的第一实例，将参照图13～图15描述液晶显示装置。
图13为用于说明液晶显示装置的配置实例的原理电路配置示图。如该图所示，将其显示区域1a和外围区域1b配置在液晶显示装置40的基板1上。在显示区域1a中，对多条扫描线41和多条信号线43进行垂直和水平布线，并且形成像素阵列部，其中，一个像素对应于一个交叉点。此外，在外围区域1b中，如需要，可以配置驱动扫描线41的扫描的扫描线驱动电路45和向信号线43提供与亮度信息相对应的图像信号(即，输入信号)的信号线驱动电路47。作为选择，可以将驱动电路外接到显示装置。
例如，由薄膜晶体管Tr、保持电容器Cs以及像素电极a形成配置在扫描线41和信号线43的每个交叉点处的像素电路。然后，基于扫描线驱动电路45的驱动通过保持电容器Cs来保持通过薄膜晶体管Tr从信号线43所写的图像信号，将根据保持信号的量的电压提供给像素电极a，并且根据该电压倾斜构成液晶层的液晶分子，从而控制显示光的传送。
在这点上，像素电路的上述配置只是实例。如需要，可以将电容元件配置在像素电路中，此外，可以通过配置多个晶体管来形成像素电路。而且，根据像素电路的改变，将必要的驱动电路添加至外围区域1b。
图14示出了用于说明本实施例的液晶显示装置40的特征部的一个像素的截面图。此外，图15示出了四个像素的剖面图。在这点上，在图14中所示的截面对应于沿着在图15中所示的线A-A’的截面。
在这些附图中所示的液晶显示装置40包括通过应用根据本发明的上述半导体装置所形成的驱动基板。这里，作为实例，应用参照图8所说明的第三实例的半导体装置。
即，在液晶显示装置40中，将布线在层间绝缘膜21上的第二层配线23用作像素电极a。而且，薄膜晶体管Tr的漏电极3d的延伸部用作下电极，由与栅电极11a的相同层所形成的配线用作上电极11c，并且在这些电极之间保持用作电介质的栅极绝缘膜9和半导体层7以构成保持电容Cs。
然后，配置对准膜51同时覆盖以矩阵配置在层间绝缘膜21上的多个像素电极a以构成驱动基板。
将对向基板53配置在上述驱动基板的对准膜51侧。该对向基板53由诸如玻璃基板的透明基板形成，并且以朝向驱动基板侧的这种顺序配置为所有像素共用的对向电极55和对准膜51。在这点上，至于在上述对向基板53侧的构成材料，可以应用用于通常的液晶显示装置的构成材料。
此外，尽管在附图中没有示出，但是在形成在上述驱动基板和对向基板53上的对准膜51-57之间保持间隔区，并且此外，注满并且密封液晶层LC，以使形成液晶显示装置40。顺便提及，尽管在附图中没有清晰地示出，但是，例如，可以在对向基板53的外部表面上配置具有抑制外部光的反射的功能的抗反射膜的部件。在这种情况下，可以形成具有这种功能的部件并且，在下文中，可以实施在对准膜51-57之间保持间隔区并且注满并密封液晶层LC的装配步骤。此外，如需要，可以将滤色层配置在对向基板53侧。
根据上述液晶显示装置40，通过使用第三实例的半导体装置来形成像素电路。即，在该配置中，自配置有第一开口5a和第二开口5b的隔壁5之上形成沟道部半导体层7a并且通过隔壁5的高度差的使用在第一开口5a的底部上分离地形成该沟道部半导体层。因此，对于像素电路，可以通过使用在提供高可靠相的同时更精细地制造的薄膜晶体管Tr来减小像素区域或者减小像素之间的距离来增大像素开口率。
而且，将连接至漏电极3d的像素电极引导至层间绝缘膜21。因此，在由反射材料形成该像素电极a的情况下，当通过液晶层LC调制从对向基板53侧入射的外部光H并且在像素电极a处反射该光以作为显示光h进行显示，并防止在隔壁5和半导体层7的影响下显示光h变色。因此，可以改善液晶显示装置40的图像质量。
顺便提及，上述驱动基板的配置不局限于在液晶显示装置中的驱动基板。可能应用为在电泳显示装置中的显示基板，并且可以获得类似的效果。
有机EL显示装置
接下来，至于涉及根据本发明的显示装置的第二实例，将参照图16和图17描述有机EL显示装置。
图16为用于说明有机EL显示装置的配置实例的原理电路配置示图。如在附图中所示，将其显示区域1a和外围区域1b配置在有机EL显示装置60的基板1上。在显示区域1a中，对多条扫描线61和多条信号线63进行垂直和水平布线，并且形成像素阵列部，其中，一个像素对应于一个交叉点。此外，在外围区域1b中，如需要，可以配置驱动扫描线61的扫描的扫描线驱动电路65和向信号线63提供与亮度信息相对应的图像信号(即，输入信号)的信号线驱动电路67。作为选择，可以将驱动电路外接到显示装置。
例如，由用于转换的薄膜晶体管Tr1、用于驱动的薄膜晶体管Tr2、保持电容器Cs、以及有机电致发光元件EL形成配置在扫描线61和信号线63的每个交叉点处的像素电路。然后，基于扫描线驱动电路65的驱动通过保持电容器Cs来保持通过用于转换的薄膜晶体管Tr1从信号线63所写的图像信号，将根据保持信号的量的电流从用于驱动的薄膜晶体管Tr2提供给有机电致发光元件EL，并且有机电致发光元件EL发出与该电流值相对应的亮度的光。顺便提及，将用于驱动的薄膜晶体管Tr2和保持电容器Cs连接至公共电源线(Vcc)69。
在这点上，像素电路的上述配置只是实例。如需要，可以将电容元件配置在像素电路中，此外，可以通过配置多个晶体管来形成像素电路。而且，根据像素电路的改变，将必要的驱动电路添加至外围区域1b。
图17示出了用于说明本实施例的有机EL显示装置60的特征部的一个像素的截面图。在附图中所示的有机EL显示装置60包括作为驱动基板的根据本发明的显示装置。这里，作为实例，应用参照图8所说明的第三实例的半导体装置。
即，在有机EL显示装置60中，将两个薄膜晶体管Tr1和Tr2配置在基板1上，并且将连接至用于驱动的薄膜晶体管Tr2的第二层配线23用作像素电极a。
通过电介质隔离部71来电隔离这些单个的像素电极a。关于这种电介质隔离部71的形成，期望使用光敏树脂，尽管没有具体限制，但是考虑到简化制造过程，并且可以获得缓和、正规锥形的侧壁，可以广泛使用公知的绝缘材料和用于其的工作方法。
然后，在以矩阵配置在层间绝缘膜21上的多个像素电极a上配置有机EL层73，并且将对向电极75配置在有机EL层73上。将该对向电极75配置为所有像素共用的电极。这里，在将像素电极a用作正电极的情况下，形成对向电极75作为负电极。另一方面，在将像素电极a用作负电极的情况下，形成对向电极75作为正电极。
根据上述有机EL显示装置60，通过使用第三实例的半导体装置形成像素电路。即，在该配置中，自配置有第一开口5a和第二开口5b的隔壁5之上形成沟道部半导体层7a并且通过隔壁5的高度差的使用在第一开口5a的底部上分离地形成该沟道部半导体层。因此，对于像素电路，可以通过由使用更精细地制造且提供高可靠性的薄膜晶体管Tr减小像素区域和减小在像素之间的距离来增大像素开口率。
而且，导致像素电极a高于半导体层7。因此，在由反射材料形成该像素电极a的情况下，当在像素电极a处反射从有机EL层73所生成的发射光并显示为显示光h，防止在隔壁5和半导体层7的影响下显示光h变色。因此，可以改善有机EL显示装置60的图像质量。

Claims (9)

1.一种半导体装置，其特征在于包括：
源电极和漏电极，设置在基板上；
绝缘隔壁，具有在所述源电极和所述漏电极之间的第一开口和位于所述源电极的中央部和所述漏电极的中央部的第二开口，所述第一开口到达所述基板，所述第二开口到达所述源电极和所述漏电极，并且所述绝缘隔壁设置在所述基板上；
沟道部半导体层，设置在所述第一开口的底部上；
栅极绝缘膜，以覆盖所述第二开口的至少一部分和包括所述沟道部半导体层的所述第一开口的至少一部分的方式设置在所述隔壁上；
栅电极，设置在所述栅极绝缘膜上，同时与所述沟道部半导体层重叠；以及
半导体层，设置在所述隔壁上，
其中，所述栅极绝缘膜也设置在置于所述隔壁上的所述半导体层上。
2.根据权利要求1所述的半导体装置，其特征在于连接孔，在与所述隔壁上的所述半导体层保持绝缘的情况下到达所述源电极或者所述漏电极，并且设置在所述第二开口的底部上的所述栅极绝缘膜和所述半导体层中，以及
配线，通过所述连接孔连接至所述源电极或者所述漏电极，并且设置在所述栅极绝缘膜上。
3.根据权利要求1所述的半导体装置，其特征在于，
层间绝缘膜设置在其上设置有所述栅电极的所述栅极绝缘膜上，以及
配线，通过设置在所述第二开口内的所述连接孔连接至所述源电极或者所述漏电极，并且在与所述隔壁上的所述半导体层保持绝缘的情况下设置在所述层间绝缘膜上。
4.根据权利要求1所述的半导体装置，其特征在于
所述栅极绝缘膜包括层叠膜。
5.根据权利要求1所述的半导体装置，其特征在于
所述半导体层包括有机材料。
6.一种用于制造半导体装置的方法，其特征在于包括以下步骤：
在基板上形成源电极和漏电极；
以覆盖所述源电极和所述漏电极的方式在所述基板上形成绝缘膜；
通过以下方式形成由所述绝缘膜所构成的隔壁结构：在所述源电极和所述漏电极之间的所述绝缘膜中形成第一开口，所述第一开口到达所述基板，并且在所述源电极的中央部和所述漏电极的中央部的所述绝缘膜中形成第二开口，所述第二开口到达所述源电极和所述漏电极；
以与形成在所述隔壁的顶部上的半导体层分离的方式，在所述第一开口的底部形成由所述半导体层构成的沟道部半导体层；
以覆盖所述第二开口、包括所述沟道部半导体层的所述第一开口以及所述隔壁的顶部上的所述半导体层的方式在所述隔壁上形成栅极绝缘膜；以及
以与所述沟道部半导体层相对的方式在所述栅极绝缘膜上形成栅电极。
7.一种显示装置，其特征在于包括：
源电极和漏电极，设置在基板上；
绝缘隔壁，具有在所述源电极和所述漏电极之间的第一开口与位于所述源电极的中央部和所述漏电极的中央部的第二开口，所述第一开口到达所述基板，所述第二开口到达所述源电极和所述漏电极，并且所述绝缘隔壁设置在所述基板上；
沟道部半导体层，设置在所述第一开口的底部上；
栅极绝缘膜，以覆盖所述第二开口的至少一部分和包括所述沟道部半导体层的所述第一开口的至少一部分的方式设置在所述隔壁上；
栅电极，设置在所述栅极绝缘膜上，同时与所述沟道部半导体层重叠；
层间绝缘膜，覆盖所述栅极绝缘膜和所述栅电极；以及
半导体层，设置在所述隔壁上，
其中，在与所述隔壁上的所述半导体层保持绝缘的情况下，通过设置在所述第二开口内的所述连接孔连接至所述源电极或者所述漏电极的像素电极设置在所述层间绝缘膜上，并且
所述栅极绝缘膜也设置在置于所述隔壁上的所述半导体层上。
8.根据权利要求7所述的显示装置，其特征在于
所述像素电极包括反射材料。
9.一种用于制造显示装置的方法，其特征在于包括以下步骤：
在基板上形成源电极和漏电极；
以覆盖所述源电极和所述漏电极的方式在所述基板上形成绝缘膜；
通过以下方式形成由所述绝缘膜所构成的隔壁结构：在所述源电极和所述漏电极之间形成第一开口，所述第一开口到达所述基板，此外，在所述源电极的中央部和所述漏电极的中央部形成第二开口，所述第二开口到达所述源电极和所述漏电极；
以与形成在所述隔壁的顶部上的半导体层分离的方式，在所述第一开口的底部上形成由所述半导体层构成的沟道部半导体层；
以覆盖所述第二开口、包括所述沟道部半导体层的所述第一开口以及所述隔壁的顶部上的所述半导体层的方式在所述隔壁上形成栅极绝缘膜；
以与所述沟道部半导体层相对的方式在所述栅极绝缘膜上形成栅电极；
形成覆盖所述栅极绝缘膜和所述栅电极的层间绝缘膜；以及
在与所述隔壁上的所述半导体层保持绝缘的情况下，在所述层间绝缘膜上形成通过设置在所述第二开口内的所述连接孔连接至所述源电极或者所述漏电极的像素电极。
CN2008800235936A 2007-07-13 2008-07-01 半导体装置及其制造方法、显示装置及其制造方法 Expired - Fee Related CN101689510B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007184172A JP2009021477A (ja) 2007-07-13 2007-07-13 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
JP184172/2007 2007-07-13
PCT/JP2008/061919 WO2009011220A1 (ja) 2007-07-13 2008-07-01 半導体装置およびその製造方法、ならびに表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN101689510A CN101689510A (zh) 2010-03-31
CN101689510B true CN101689510B (zh) 2012-07-04

Family

ID=40259558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800235936A Expired - Fee Related CN101689510B (zh) 2007-07-13 2008-07-01 半导体装置及其制造方法、显示装置及其制造方法

Country Status (7)

Country Link
US (1) US8168983B2 (zh)
EP (1) EP2169711A4 (zh)
JP (1) JP2009021477A (zh)
KR (1) KR20100032407A (zh)
CN (1) CN101689510B (zh)
TW (1) TWI385806B (zh)
WO (1) WO2009011220A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224542A (ja) * 2008-03-17 2009-10-01 Sony Corp 半導体装置および表示装置
JP5533050B2 (ja) * 2009-04-23 2014-06-25 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器
WO2011001728A1 (ja) * 2009-07-01 2011-01-06 シャープ株式会社 アクティブマトリクス基板及び有機ｅｌ表示装置
KR101904811B1 (ko) 2009-07-24 2018-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
JP5681809B2 (ja) * 2011-10-20 2015-03-11 パナソニック株式会社 薄膜トランジスタ装置及びその製造方法
TW201321871A (zh) * 2011-11-29 2013-06-01 Au Optronics Corp 顯示面板及其製作方法
KR102056864B1 (ko) * 2013-04-09 2019-12-18 삼성디스플레이 주식회사 미러 기능을 구비한 유기 발광 표시 장치
US9960256B2 (en) * 2014-05-20 2018-05-01 Globalfoundries Inc. Merged gate and source/drain contacts in a semiconductor device
EP3237526B1 (en) 2014-12-23 2022-05-18 Bridgestone Americas Tire Operations, LLC Tire comprising an oil-containing rubber composition
CN110112145B (zh) * 2015-01-21 2023-08-29 群创光电股份有限公司 显示装置
TWI577000B (zh) * 2015-01-21 2017-04-01 群創光電股份有限公司 顯示裝置
CN105118929B (zh) * 2015-08-03 2018-01-02 京东方科技集团股份有限公司 电极结构和有机发光单元及其制造方法
CN105206678A (zh) * 2015-10-29 2015-12-30 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制作方法
CN105655257A (zh) * 2016-01-13 2016-06-08 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
CN107644937B (zh) * 2016-07-22 2021-06-15 元太科技工业股份有限公司 电子组件封装体
TWI607595B (zh) * 2016-07-22 2017-12-01 元太科技工業股份有限公司 電子元件封裝體
JP6980498B2 (ja) * 2017-11-22 2021-12-15 株式会社ジャパンディスプレイ 表示装置
EP3660907B1 (en) * 2018-11-28 2023-03-22 Samsung Display Co., Ltd. Display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300988B1 (en) * 1999-03-16 2001-10-09 Hitachi, Ltd. Liquid crystal display apparatus having patterned insulating layer formed over a substrate except for a region on the gate electrode
CN1595614A (zh) * 2003-09-11 2005-03-16 索尼株式会社 形成金属单层膜、配线及制造场效应晶体管的方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330597A (ja) * 1995-06-05 1996-12-13 Canon Inc 半導体基板、半導体装置、及び画像表示装置
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
CA2334862C (en) * 1998-06-19 2006-06-13 Thomas Jackson An integrated inorganic/organic complementary thin-film transistor circuit and a method for its production
JP3850005B2 (ja) * 1999-03-03 2006-11-29 パイオニア株式会社 スイッチング素子及び有機エレクトロルミネッセンス素子表示装置
KR101090250B1 (ko) * 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101209046B1 (ko) * 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR20070052067A (ko) * 2005-11-16 2007-05-21 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
US7800101B2 (en) * 2006-01-05 2010-09-21 Samsung Electronics Co., Ltd. Thin film transistor having openings formed therein
JP2007220713A (ja) 2006-02-14 2007-08-30 Toppan Printing Co Ltd 薄膜トランジスタ
US20070278493A1 (en) * 2006-06-02 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
JP2008122649A (ja) * 2006-11-13 2008-05-29 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、液晶装置、有機エレクトロルミネッセンス装置、及び電子機器
US7993960B2 (en) * 2006-12-13 2011-08-09 Samsung Mobile Display Co., Ltd. Electronic device and method of manufacturing the same
GB2450675A (en) * 2007-04-04 2009-01-07 Cambridge Display Tech Ltd Active matrix organic displays
KR101348025B1 (ko) * 2007-04-04 2014-01-06 삼성전자주식회사 박막 트랜지스터의 제조방법
JP4389962B2 (ja) * 2007-04-26 2009-12-24 ソニー株式会社 半導体装置、電子機器、および半導体装置の製造方法
KR101326129B1 (ko) * 2007-07-24 2013-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
GB2455747B (en) * 2007-12-19 2011-02-09 Cambridge Display Tech Ltd Electronic devices and methods of making the same using solution processing techniques
JP2009224542A (ja) * 2008-03-17 2009-10-01 Sony Corp 半導体装置および表示装置
JP4618337B2 (ja) * 2008-06-17 2011-01-26 ソニー株式会社 表示装置およびその製造方法、ならびに半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300988B1 (en) * 1999-03-16 2001-10-09 Hitachi, Ltd. Liquid crystal display apparatus having patterned insulating layer formed over a substrate except for a region on the gate electrode
CN1595614A (zh) * 2003-09-11 2005-03-16 索尼株式会社 形成金属单层膜、配线及制造场效应晶体管的方法

Also Published As

Publication number Publication date
EP2169711A1 (en) 2010-03-31
US20110012198A1 (en) 2011-01-20
WO2009011220A1 (ja) 2009-01-22
US8168983B2 (en) 2012-05-01
TW200917490A (en) 2009-04-16
KR20100032407A (ko) 2010-03-25
JP2009021477A (ja) 2009-01-29
TWI385806B (zh) 2013-02-11
EP2169711A4 (en) 2011-11-23
CN101689510A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
CN101689510B (zh) 半导体装置及其制造方法、显示装置及其制造方法
JP4591451B2 (ja) 半導体装置および表示装置
JP4917582B2 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP5312728B2 (ja) 表示装置およびその製造方法
CN103811675B (zh) 柔性有机电致发光装置及其制造方法
JP4721972B2 (ja) 薄膜トランジスター基板と薄膜トランジスター基板の製造方法
WO2010010847A1 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
TWI461809B (zh) 電泳顯示裝置及其製造方法
KR20130092591A (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
JP2006286773A (ja) 薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
JP4638840B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
CN1971967A (zh) 显示装置及其制造方法
JP2011100831A (ja) 半導体装置及び半導体装置を用いた表示装置
JP2008277370A (ja) 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
KR102152846B1 (ko) 유기전계 발광소자 및 이의 제조 방법
JP5621273B2 (ja) 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器
JP2008159934A (ja) フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ
JP5103742B2 (ja) 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
JP5081324B2 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびトランジスタ素子
KR101525590B1 (ko) 표시 기판 및 이의 제조 방법
JP2011014358A (ja) 発光パネルの製造方法及び発光パネルの製造装置
JP5124976B2 (ja) 表示装置およびその製造方法
JP2012058664A (ja) 発光パネル及び発光パネルの製造方法
CN112331797B (zh) 显示器件及其封装方法
JP5381414B2 (ja) 発光パネルの製造方法及び発光パネルの製造装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20150701

EXPY Termination of patent right or utility model