TWI385806B - Semiconductor device, manufacturing method thereof, and display device and manufacturing method thereof - Google Patents

Semiconductor device, manufacturing method thereof, and display device and manufacturing method thereof Download PDF

Info

Publication number
TWI385806B
TWI385806B TW097124893A TW97124893A TWI385806B TW I385806 B TWI385806 B TW I385806B TW 097124893 A TW097124893 A TW 097124893A TW 97124893 A TW97124893 A TW 97124893A TW I385806 B TWI385806 B TW I385806B
Authority
TW
Taiwan
Prior art keywords
insulating film
semiconductor layer
drain
opening
source
Prior art date
Application number
TW097124893A
Other languages
English (en)
Other versions
TW200917490A (en
Inventor
Iwao Yagi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200917490A publication Critical patent/TW200917490A/zh
Application granted granted Critical
Publication of TWI385806B publication Critical patent/TWI385806B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

半導體裝置及其製造方法、以及顯示裝置及其製造方法
本發明特別係關於一種具備微細圖案化之薄膜半導體層之半導體裝置及其製造方法，以及使用該半導體裝置之顯示裝置及其製造方法。
薄膜電晶體(thin film transistor)係作為電子電路，特別係主動矩陣驅動之平面型顯示裝置之像素電晶體而被廣泛使用。近年，作為用於該薄型半導體裝置之半導體層，使用有機材料受到矚目。將有機材料使用於半導體層之薄膜電晶體、亦即有機薄膜電晶體(Organic Thin Film Transistor：OTFT)，與將無機材料使用於半導體層之構成相比較，可以在低溫下成膜半導體層。因此，有利於大面積化，並且亦可向塑膠等無耐熱性之軟性基板上形成，在可期待多功能化之同時亦可期待低成本化。
如上之有機薄膜電晶體採用上閘極型有利於微細化，該上閘極型係在基板上設置源極及汲極、半導體層，在覆蓋該等之閘極絕緣膜上設置閘極而形成。此係因為在底面無凹凸之平坦基板面上進行源極/汲極之形成，故即使係適用使用塗佈類材料之印刷法來形成源極/汲極時，亦可高精度地控制源極－汲極間之距離，可以得到電晶體特性良好之薄膜電晶體。
該上閘極型有機薄膜電晶體之製造中，例如在形成有源極/汲極之基板上設置絕緣性隔壁，該隔壁具備露出源極－ 汲極間之開口部。接著，藉由噴墨法等印刷法，在隔壁之開口部內依次圖案形成有機半導體層及閘極絕緣膜，並在閘極絕緣膜及隔壁上形成閘極及從閘極延伸設置之閘極佈線。另外，使用上閘極型有機薄膜電晶體作為像素電晶體之顯示裝置，係在覆蓋有機薄膜電晶體之狀態下形成保護膜，在該保護膜上引出像素電極進行佈線(以上參照下述專利文獻1)。
使用如上之上閘極型有機薄膜電晶體之顯示裝置中，在薄膜電晶體上重疊佈線之像素電極之電位不影響有機半導體層。因此，可以使有機薄膜電晶體穩定動作。此點即使在顯示裝置以外，例如在上閘極型有機薄膜電晶體上層積形成上層佈線而製成之半導體裝置中亦係同樣。
[專利文獻1]日本國特開2006－114862號公報(特別係參照圖2及關連之記述部分)
然而，並非所有有機半導體材料均可藉由噴墨法形成，有時需使用真空蒸鍍作為一般之有機半導體材料之成膜方法。使用真空蒸鍍法之情形，有時在半導體層之圖案成膜上使用金屬掩模，此時難以在大面積之基板上位置精度良好地進行圖案形成。此外，向有機半導體層形成光阻圖案進行蝕刻時，由於光阻本身或用於除去光阻圖案之光阻剝離液會損傷有機半導體層，故有伴隨其之半導體特性劣化之問題，即：有機半導體層中之洩漏電流增加、移動度降低、及臨限值偏移等。
另外，使用薄膜電晶體之顯示裝置中，以與薄膜電晶體相同之構成要素設置電容元件等其他元件。因此，閘極絕緣膜作為構成其他元件之要素，有時會成膜於包含有機半導體層及隔壁之上部之整個面上。另外，閘極絕緣膜在薄膜電晶體部分以外，有時亦被用作層間絕緣膜。此時，必須在半導體層或其他絕緣膜等各種材料層混雜之表面上使閘極絕緣膜成長。但是，向由有機材料構成之半導體層上之閘極絕緣膜等之薄膜成長，因該材料數量少等故為發展中途。因此，於該包含由有機材料構成之半導體層之各種材料層混雜之表面上所成膜之閘極絕緣膜，其絕緣特性在局部不同，有引起金屬間之短路等可能性。
因此，本發明之目的在於提供一種半導體裝置及其製造方法，該半導體裝置係同時具備微細化之半導體層及均勻成膜之閘極絕緣膜，藉此既可謀求元件構造之微細化，並可謀求可靠性之提高；再者提供一種顯示裝置及其製造方法，該顯示裝置藉由使用上述半導體裝置可以進行高精細之顯示，謀求可靠性之提高。
用於達成該目的之本發明之半導體裝置，其係在基板上設置源極及汲極，並設置絕緣性隔壁，該絕緣性隔壁在源極及汲極間具有到達基板之第1開口，且在源極中央部及汲極中央部具有到達源極及汲極之第2開口。另外，在第1開口底部形成有通道部半導體層。而且，以覆蓋包含通道部半導體層之第1開口及第2開口之方式在隔壁上形成閘極絕緣膜，以重疊於該通道部半導體層上之狀態在閘極絕緣 膜上設置閘極。另外，在隔壁上設置有半導體層。
該構成之半導體裝置，係在隔壁之下部設置有通道部半導體層，並在隔壁之上部設置有半導體層。因此，該等半導體層係藉由從隔壁上之成膜而微細地斷開後圖案化而形成，成膜於其上部之閘極絕緣膜係大部分設置於包含通道部半導體層之半導體層上，以均勻之膜質形成於同一底層上。
另外本發明之顯示裝置，如前述本發明之半導體裝置之構成，其中具備覆蓋閘極絕緣膜及閘極之層間絕緣膜。而且在該層間絕緣膜上，設置經由連接孔連接於源極或汲極之像素電極，該連接孔係以與隔壁上之半導體層保持絕緣性之狀態設置於第2開口內。
如為如上之顯示裝置，層間絕緣膜上之像素電極係與半導體層保持絕緣性而設置，該半導體層係以殘留於隔壁上之整個面之狀態所設置者。並且，藉由用反射材料構成像素電極，可以不影響該像素電極下之半導體層而取出由像素電極反射之顯示光。
另外，本發明亦為如上構成之半導體裝置之製造方法及顯示裝置之製造方法，其係在基板上從源極及汲極側依次形成前述各構件之方法。尤其在通道部半導體層之形成中，係藉由從隔壁上部將半導體層成膜，以與該隔壁上斷開之狀態，在第1開口之底部形成由該半導體層構成之通道部半導體層。
如前所述依照本發明，可以不藉由微影法而藉由具備通 道部半導體層來謀求元件構造之微細化，該通道部半導體層係藉由從隔壁上之成膜而微細地斷開後圖案化者。並且，藉由具備均勻成膜之閘極絕緣膜，可以防止形成於閘極絕緣膜上方之佈線及閘極、或者配置於閘極絕緣膜之上下之導電層間發生洩漏，謀求半導體裝置之可靠性之提高。另外，如前所述藉由在謀求微細化之元件上連接像素電極之構成，可以謀求縮小像素之佔有面積而進行高精細之顯示，且可以實現可靠性高之顯示裝置。
以下，基於圖示詳細地說明本發明之半導體裝置及顯示裝置之實施形態。另外，在關於半導體裝置之各實施形態中係按照製造步驟之順序說明其構成。
<半導體裝置－1>
首先，使用圖1~圖3，說明關於本發明之半導體裝置之實施形態之第1例。
首先如圖1(1)所示準備絕緣性基板1。該基板1並不特別限定材料，例如既可係玻璃等硬材料，亦可係聚醚碸(PES)或聚萘二甲酸乙二醇酯(PEN)之軟塑膠材料。另外，若考慮以下所說明之各構件之支持基板，亦可構成為在前述之玻璃基板或塑膠基板上設置保護膜或緩衝層。例如亦可構成為：在玻璃基板上以阻氣之目的設置氮化矽(SiNx)薄膜，或者在塑膠之薄膜基板上設置氮化矽(SiNx)薄膜、表面保護及平坦化用之丙烯酸類薄膜等。
接著，在基板1上形成源極3s及汲極3d。源極3s及汲極 3d之圖案形成，例如應用噴墨法、微接觸法或者網版印刷法等印刷法，及光學微影法來進行。
例如，為了高精度地形成更微細之源極3s及汲極3d，宜進行應用微影法之圖案形成。此時，將藉由微影法形成之光阻圖案用作掩模，蝕刻成膜之電極材料層。作為電極材料層，例如使用鋁(Al)、金(Au)、金(Au)與鉻(Cr)之層積膜、銀(Ag)、鈀(Pd)、鉬(Mo)，甚至銦錫氧化物(ITO)等導電性良好之材料，無論是有機物/無機物、單體/化合物等皆可。另外，該等之材料膜亦可係層積構造。
繼之，如圖1(2)所示，在形成有源極3s/汲極3d之基板1上形成絕緣性隔壁5。該隔壁5形成為具備第1開口5a及第2開口5b。第1開口5a係以到達源極3s及汲極3d之端部及該等電極3s、3d間之基板1之形狀設置。第2開口5b係以到達源極3s或汲極3d中之至少一者之方式設置。此處，作為一例，圖示到達源極3s及汲極3d之2個第2開口5b。
另外，該隔壁5之重點在於以使在下一步驟成膜之半導體層由隔壁5之上部與下部斷開之方式構成。該隔壁5較半導體層更具備足夠厚之膜厚，且第1開口5a及第2開口5b之側壁係垂直，或者更佳係朝向開口上部以使開口直徑變窄之方式傾斜之倒錐形狀。
該隔壁5之第1開口5a及第2開口5b之側壁形狀，如圖1(3)所示，亦可係傾斜角度大致保持均勻之倒錐形狀。另外如圖1(4)及圖1(5)所示，藉由層積膜所構成之隔壁5亦可構成為越下層膜開口寬度越寬。再者，若接著形成之半導體層 係由隔壁5之上部與下部所斷開，則如圖1(6)所示，第1開口5a及第2開口5b之側壁形狀亦可僅上部為倒錐形狀。
作為如上之隔壁5之製造方法，例如可舉出使用感光性樹脂藉由光圖案化來製造之方法，或者兼用絕緣性薄膜之形成及蝕刻來製造之方法等。作為絕緣性薄膜，例如可使用PMMA等樹脂、氮化矽(SiNx)或氧化矽(SiOx)等無機絕緣膜。
若是如圖1(3)之隔壁5，係藉由使用感光性樹脂進行調整曝光條件之微影法，形成具有側壁為倒錐形狀之開口5a、5b之隔壁5。另外，如圖1(5)、(6)之具有多層構造之隔壁，亦可藉由同樣之方法製造。例如，在使用感光性樹脂實現此隔壁時，只要使第1層之下層膜與其上層之第2層膜具有感光性差異即可。另外，亦可第1層使用感光性樹脂，第2層使用可以對第1層感光性樹脂進行選擇性圖案化之材料。再者，兼用絕緣性薄膜之形成與蝕刻時，只要使第1層與第2層具有蝕刻選擇性即可。
形成如上之隔壁5後，如圖1(7)所示，藉由從隔壁5之上方成膜半導體層7，在與隔壁5上斷開之狀態下，在第1開口5a之底部形成由半導體層7構成之通道部半導體層7a。此處例如藉由真空蒸鍍法在基板1上之整個面成膜半導體層7。而藉此方式，在第2開口5b之底部亦設置半導體層7，該半導體層7係呈與隔壁5上之半導體層7斷開之形狀。
該半導體層7係例如藉由並五苯、六噻吩(sexithiophen)等噻吩低聚物、聚噻吩等有機半導體所構成。另外，在使 用噴墨法等可以同時進行圖案化與成膜之方法時，亦可僅在隔壁5之第1開口5a之底面選擇性形成半導體層7，將其作為通道部半導體層7a。
接著，如圖2(1)所示，在成膜有半導體層7之基板1上之整個面成膜閘極絕緣膜9。閘極絕緣膜9係使用氧化矽或氮化矽等無機材料膜，及聚對二甲苯、聚乙烯醇、聚乙烯基酚、乃至聚甲基丙烯酸甲酯(PMMA)等有機材料膜。
然後，如圖2(2)所示，在閘極絕緣膜9、及第2開口5b底部之半導體層7，形成到達源極3s及汲極3d之連接孔9a。該連接孔9a較佳形成於在隔壁5之第2開口5b之內側與隔壁5上之半導體層7保持絕緣性之位置。該連接孔9a例如藉由將光阻圖案用作掩模之蝕刻來形成。
接著，如圖2(3)所示，在閘極絕緣膜9上圖案化形成閘極11a及佈線11b。此時，在第1開口5a內重疊於通道部半層體層7a之位置形成閘極11a。此外並形成各佈線11b，其係經由設置於第2開口5b之底部之連接孔9a而分別連接於源極3s及汲極3d。該等之閘極11a及佈線11b係使用與形成源極3s及汲極3d之同樣材料、以同樣之方式形成。
如上得到上閘極底接觸型薄膜電晶體Tr，其係在與源極3s及汲極3d相接而設置之通道部半導體層7a上，經由閘極絕緣膜9層積閘極11a而獲得者。並且，將連接於該薄膜電晶體Tr之源極3s及汲極3d之佈線11b引出到閘極絕緣膜9上，而得到半導體裝置19－1。
以上圖中所示半導體裝置19－1，例如構成反相器電路之 一部分者。此處，反相器電路係邏輯電路之基本電路，如圖3之電路圖所示，其至少包含2個電晶體Tr1、Tr2。該反相器電路之形成，有時要複雜地佈線各電晶體之閘極及源極、汲極。
圖4(1)係顯示反相器電路之平面構成圖，該反相器電路係應用按以上實施形態之程序製造之半導體裝置19－1之構成而構成。另外，圖4(2)係配合對應於該平面構成圖之A－A'剖面圖[亦即圖2(3)]進行顯示。
如此，藉由應用本實施形態之半導體裝置19－1，可以容易地構成包含複雜之佈線構造之反相器電路。
另外，反相器電路之構成並非限定於圖4所示之構成。圖5(1)係顯示反相器電路平面構成圖之其他例，圖5(2)係與該平面構成圖配合顯示之A－A'剖面圖。即使是該圖5所示之構成，亦可實現幾乎相同之動作，可以與實施形態所說明之程序同樣地進行製造。若從該角度來說，意味著本發明在電路構成上具有高度的通用性。另外，圖5中對與圖4相同之構成要素賦予相同符號。
在如此所得到之構成之半導體裝置19－1中，通道部半導體層7a係利用圖案化之絕緣性隔壁5之階差，在第1開口5a之底部斷開形成。因此，可以微細地形成。
另外，構成通道部半導體層7a之半導體層7，由於係從具備第1開口5a及第2開口5b之隔壁5上成膜，故以於隔壁5之階差之上下被斷開之狀態殘留於整個面。因此，成膜於其上部之閘極絕緣膜9，成為大部分設置於包含通道部半 導體層7a之半導體層7上，以均勻之膜質形成。
以上之結果，可以藉由具備高精細之通道部半導體層7a來謀求元件構造之微細化，並且藉由具備均勻成膜之閘極絕緣膜9，可以防止形成於閘極絕緣膜9上方之閘極11a－佈線11b間、或者配置於閘極絕緣膜9之上下之閘極11a及佈線11b與半導體層7之間發生洩漏，謀求實現可靠性高之半導體裝置19－1。
再者，由於構造成在絕緣性隔壁5上環繞佈線11b，故可以減小佈線11b與下層之源極3s及汲極3d之間之寄生電容。藉此可以使半導體裝置19－1之動作高速化。
另外，以上說明之各層並非限定於利用前述之材料來構成。另外，只要不損傷功能，各層亦可具有由複數之材料構成之多層構造。作為該等之例有：用於確保與底層之密著性而向電極下部導入密著層、向電極上導入蝕刻終止層、及導入用於確保阻氣性或延展性之層積金屬構造等。
另外，在各層之形成上可以廣泛使用公知之技術。例如，可以廣泛組合真空蒸鍍、濺鍍或CVD之一般成膜方法，旋轉塗佈或毛細管塗佈法(Capillary Coating)、網版印刷、噴墨印刷等使用溶液之成膜方法，光學微影法、電子束微影法、微印法、奈米壓印法等圖案轉印方法，以及濕式蝕刻法、乾式蝕刻法、剝離法等蝕刻及圖案形成技術。組合該等時，當然亦可以使用需要之加熱或洗淨之一般半導體形成技術。
再者，以上之實施形態所說明之程序，亦可製造如下之 其他佈線構成之半導體裝置。
例如若為圖6(1)之構成，只要在形成閘極11a及佈線11b之步驟中，以經由連接孔9a連接於源極3s之方式延伸閘極11a而進行圖案形成，並以經由另一連接孔9a連接於汲極3d之方式圖案化形成佈線11b即可。
另外，若為圖6(2)之構成，在形成隔壁5之步驟中，形成僅具有第1開口5a之隔壁5，該第1開口係呈到達源極3s及汲極3d之端部及該等之電極3s、3d間之基板1之形狀。並且，在閘極絕緣膜9上僅形成閘極11a。此時，源極3s及汲極3d只要在隔壁5下之基板1上佈線即可。
<半導體裝置－2>
接著，使用圖7說明進一步設置有上層佈線之多層構造之半導體裝置，作為關於半導體裝置之實施形態之第2例。此處省略與第1例重複之構成之說明。
首先，仿照第1例中使用圖1(1)~圖2(3)所說明，同樣進行到在閘極絕緣膜9上形成閘極11a及佈線11b之步驟。
之後，如圖7(1)所示，在覆蓋閘極11a及佈線11b之狀態下成膜層間絕緣膜21，在該層間絕緣膜21分別形成到達閘極11a及佈線11b之連接孔21a。
該層間絕緣膜21之成膜及連接孔21a之形成方法，可以與使用圖1(2)所說明之絕緣性隔壁5之形成同樣地進行。但是，層間絕緣膜21之成膜若藉由例如旋轉塗佈法等進行塗佈形成時，可望使底層表面之凹凸非常地平滑化。
接著，如圖7(2)所示，在層間絕緣膜21上圖案化形成第 2層佈線23，該第2層佈線係經由連接孔21a連接於閘極11a及佈線11b。
該第2層佈線23之形成，可以與使用圖1(1)所說明之源極3s及汲極3d之形成、或者使用圖2(3)所說明之閘極11a及佈線11b之形成同樣地進行。
以後根據需要，如圖7(3)所示進一步成膜層間絕緣膜25而形成連接孔25a，並形成經由連接孔25a連接於第2層佈線23之第3層佈線27。另外根據需要亦可進一步形成上層之佈線。
如上得到之多層佈線構造之半導體裝置19－2中，由於通道部半導體層7a係構成為從具備第1開口5a及第2開口5b之隔壁5上成膜，利用隔壁5之階差而斷開形成於第1開口5a之底部，故可以得到與第1例之半導體裝置同樣之效果。尤其在本第2例之半導體裝置19－2中係成為多層佈線構造，即：從第2開口5b之底部引出之佈線11b進一步在層間絕緣膜21上環繞。因此，可以實現高自由度之電路設計。
<半導體裝置－3>
接著，使用圖8說明多層構造之半導體裝置之其他例，作為關於半導體裝置之實施形態之第3例。此處省略與第1例及第2例重複之構成之說明。
首先，仿照第1例中使用圖1(1)~圖2(3)所說明，同樣進行到在閘極絕緣膜9上形成閘極11a及佈線11b之步驟。
但是，如圖8(1)所示，在隔壁5設置第1開口5a之同時僅設置到達汲極3d之第2開口5b，在成膜半導體層7後成膜閘 極絕緣膜9，僅形成到達汲極3d之連接孔9a。之後，在形成閘極11a之同時僅形成連接於汲極3d之佈線11b。此時，閘極11a係在經由閘極絕緣膜9之隔壁5上環繞佈線。另外，源極3s係在隔壁5下之基板1上環繞佈線。
接著，如圖8(2)所示，在覆蓋閘極11a及佈線11b之狀態下成膜層間絕緣膜21，在該層間絕緣膜21僅形成到達佈線11b之連接孔21a。
接著，如圖8(3)所示，在層間絕緣膜21上圖案形成第2層佈線23，該第2層佈線係經由連接孔21a連接於佈線11b，將連接於汲極3d之第2層佈線23在層間絕緣膜21上環繞。
如上得到之構成之半導體裝置19－3中，由於通道部半導體層7a係構成為從具備第1開口5a及第2開口5b之隔壁5上成膜，利用隔壁5之階差而斷開形成於第1開口5a之底部，故可以得到與第1例之半導體裝置同樣之效果。尤其在本第3例之半導體裝置19－2中係成為多層佈線構造，即：使源極3s在基板1上佈線，閘極11a在隔壁5上佈線，汲極3d在層間絕緣膜21上佈線。因此，可以較第2例更為提高各電極及佈線之布局設計之自由度。
<半導體裝置－4>
接著，使用圖9顯示第3例之變形例，作為關於半導體裝置之實施形態之第4例。此處省略與第1例及第2例重複之構成之說明。
首先，仿照第1例中使用圖1(1)~圖2(3)所說明，同樣進 行到在閘極絕緣膜9上形成閘極11a之步驟。
但是，如圖9(1)所示，在隔壁5設置第1開口5a之同時設置到達汲極3d之第2開口5b，在成膜半導體層7後成膜閘極絕緣膜9。之後，在閘極絕緣膜9上僅形成閘極11a。此時，閘極11a係在經由閘極絕緣膜9之隔壁5上環繞佈線。另外，源極3s係在隔壁5下之基板1上環繞佈線。
接著，如圖9(2)所示，在覆蓋閘極11a之狀態下成膜層間絕緣膜21。
繼之，如圖9(3)所示，在層間絕緣膜21、閘極絕緣膜9、及第2開口5b底部之半導體層7，形成到達汲極3d之連接孔21a。
此後，如圖9(4)所示，將經由連接孔21a連接於汲極3d之佈線23在層間絕緣膜21上環繞。
在如上得到之構成之半導體裝置19－4中係成為多層佈線構造，即：通道部半導體層7a係從具備第1開口5a及第2開口5b之隔壁5上成膜，利用隔壁5之階差而斷開形成於第1開口5a之底部；且進一步使源極3s在基板1上佈線，閘極11a在隔壁5上佈線，汲極3d在層間絕緣膜21上佈線。因此，可以得到與第3例同樣之效果。
<半導體裝置－5>
接著，使用圖10說明閘極絕緣膜採用層積構造之半導體裝置，作為關於半導體裝置之實施形態之第5例。此處說明第5例作為第1例之變形例，省略與第1例重複之構成之說明。
首先，仿照第1例中使用圖1(1)~圖1(7)所說明，同樣進行到藉由從隔壁5上之成膜而形成包含通道部半導體層7a之半導體層7之步驟。
此後，如圖10(1)所示，在成膜有半導體層7之基板1上之整個面，成膜層積構造之閘極絕緣膜9'。作為該閘極絕緣膜9'之一例，顯示以下2層構造，即：可對於由有機材料構成之半導體層7以低損傷成膜之下層絕緣膜9－1，及作為閘極絕緣膜而由顯示良好特性之材料所構成之上層絕緣膜9－2。
作為可對於由有機材料構成之半導體層7以低損傷成膜之下層絕緣膜9－1，可舉出聚對二甲苯及其關連物質、聚乙烯醇、及氟化鋰等。該下層絕緣膜9－1之膜厚，只要係在其上部成膜上層絕緣膜9－2時之影響不波及成為底層之半導體層7，亦可非常薄為0.1 nm左右。作為該薄膜狀下層絕緣膜9－1，例如例示有在真空中成膜之矽烷耦合劑等自組織單分子膜等。
另外，作為閘極絕緣膜而由顯示良好特性之材料構成之上層絕緣膜9－2，例如作為高介電常數之材料可舉出氮化矽(SiNx)，或者如氧化鉭(TiO2)及氧化鉿(HfOx)之金屬氧化膜。
之後，實行與第1例同樣之程序。
亦即，如圖10(2)所示，在閘極絕緣膜9'及第2開口5b底部之半導體層7，形成到達源極3s及汲極3d之連接孔9a。
然後，如圖10(3)所示，在閘極絕緣膜9'上圖案化形成閘 極11a及佈線11b。
如上，得到上閘極底接觸型薄膜電晶體Tr，其係在與源極3s及汲極3d相接而設置之通道部半導體層7a上，經由層積構造之閘極絕緣膜9'設置閘極11a。且將連接於該薄膜電晶體Tr之源極3s及汲極3d之佈線11b引出到閘極絕緣膜9'上，而得到半導體裝置19－5。
如上而得到之構成之半導體裝置19－5，在第1例之構成之半導體裝置中，閘極絕緣膜9'係採用層積構造。而且，藉由層積下層絕緣膜9－1與上層絕緣膜9－2，可以不使通道部半導體層7a之膜質劣化而設置所需特性之閘極絕緣膜9'，故可以謀求提高電晶體動作，上述下層絕緣膜9－1係由可對作為底層之半導體層7以低損傷形成之材料所構成，上述上層絕緣膜9－2係由適合作為閘極絕緣膜之材料所構成。
此處，在由有機材料構成之半導體層7上可以低損傷直接形成之絕緣膜材料，目前限定於幾種，使用該等材料時未必能得到良好之電晶體特性。尤其該等絕緣膜其介電常數低之情形多，不能將閘極電壓有效率地反映於電晶體動作。因此，如本第5例，若將可直接形成於由有機材料構成之半導體層7上之下層絕緣膜9－1一次成膜，形成於其上之上層絕緣膜9－2可不接觸半導體層7而直接成膜。因此，可以不直接損傷半導體層7，而設置由具備良好特性之各種材料所構成之上層絕緣膜9－2。藉此，可以增加能夠作為閘極絕緣膜9'使用之絕緣膜之種類，謀求提高材料選擇 性之自由度。
另外，閘極絕緣膜9'並非限定於2層之層積構造，亦可係3層或3層以上之層積構造。例如，若係3層構造，亦可在前述之上層絕緣膜9－2上進一步設置絕緣層，該絕緣層係用於確保與構成上部之閘極11a及佈線11b之金屬層之密著性。
另外，設置有該層積構造之閘極絕緣膜9'之構成，可與第2例~第4例所示構成之半導體裝置相組合，可以得到同樣之效果。
<半導體裝置－6>
接著，使用圖11說明具備雙閘極構造之薄膜電晶體之半導體裝置，作為關於半導體裝置之實施形態之第6例。此處係作為第1例之變形例來說明第6例，省略與第1例重複之構成之說明。
首先，在基板1上形成第1閘極31。第1閘極31之形成係與第1例所說明之源極3s及汲極3d之形成同樣，應用噴墨法、微接觸法、或者網版印刷法等印刷法，及光學微影法來進行。
接著，在覆蓋第1閘極31之狀態下成膜第1閘極絕緣膜33。第1閘極絕緣膜33之成膜係與第1例所說明之閘極絕緣膜9之成膜同樣，使用無機材料膜或者有機材料膜。另外，第1閘極絕緣膜33亦可係層積構造。
之後，實行與第1例中使用圖1(1)~2(3)所說明之步驟同樣之程序，在第1閘極絕緣膜33上形成源極3s及汲極3d， 再進行隔壁5之形成、半導體層7之成膜、閘極絕緣膜(第2閘極絕緣膜)9之成膜、閘極(第2閘極)11a及佈線11b之形成。
如上得到雙閘極構造之薄膜電晶體Tr'，其係將與源極3s及汲極3d相接而設置之通道部半導體層7a，經由閘極絕緣膜9、33而由2個閘極11a、31夾持而成。並且，將連接於該薄膜電晶體Tr'之源極3s及汲極3d之佈線11b引出到閘極絕緣膜9上而得到半導體裝置19－6。
即使是如上得到之構成之半導體裝置19－6，亦可得到與第1例同樣之效果。
另外，該雙閘極構造可與第2例~第5例所示之構成之半導體裝置相組合，可以得到同樣之效果。
另外，在使用前述雙閘極構造之電晶體構成在圖12(1)之電路圖所示之反相器電路時，例示有如圖12(2)之剖面構成。亦即，構成反相器電路之至少2個p型電晶體Tr1'、Tr2'之中，一電晶體Tr1'係將閘極11a連接於汲極3d，並且經由形成於下層之第1閘極絕緣膜33之連接孔，使下層之第1閘極31與汲極3d連接。另外其構成為使該電晶體Tr1'之源極3s與另一電晶體Tr2'之汲極3d共有。
<液晶顯示裝置－1>
接著，作為關於本發明之顯示裝置之第1例，使用圖13~圖15來說明液晶顯示裝置。
圖13係用於說明液晶顯示裝置之一構成例之概略電路構成圖。如該圖所示，在液晶顯示裝置40之基板1上設定顯 示區域1a及其周邊區域1b。在顯示區域1a中縱橫佈線有複數之掃描線41及複數之信號線43，構成像素陣列部，該像素陣列部對應各交叉部設置1個像素。另外，在周邊區域1b中，有時會根據需要配置掃描驅動掃描線41之掃描線驅動電路45，及將根據亮度資訊之影像信號(亦即輸入信號)供給於信號線43之信號線驅動電路47。另外，該驅動電路有時亦外接於顯示裝置。
設置於掃描線41與信號線43之各交叉部之像素電路，例如包含薄膜電晶體Tr、保持電容Cs、及像素電極a。並且，藉由掃描線驅動電路45之驅動，將經由薄膜電晶體Tr從信號線43寫入之影像信號保持於保持電容Cs，將根據所保持之信號量之電壓供給於像素電極a，根據該電壓使構成液晶層之液晶分子傾斜，控制顯示光之透過。
另外，如上之像素電路構成僅係一例，亦可根據需要在像素電路內設置電容元件，或者進一步設置複數之電晶體而構成像素電路。另外，在周邊區域1b可根據像素電路之變更追加必要之驅動電路。
圖14係顯示用於說明本實施形態之液晶顯示裝置40之特徵部之1像素之剖面圖。另外，圖15係顯示切開一部分之4像素之平面圖。另外，圖14之剖面圖相當於圖15之A－A'剖面。
在該等圖中所示之液晶顯示裝置40，係使用應用前述本發明之半導體裝置而構成之驅動基板者。此處作為一例，係應用使用圖8所說明之第3例之半導體裝置。
亦即，液晶顯示裝置40係使用佈線形成於層間絕緣膜21上之第2層佈線23作為像素電極a。另外，將延伸設置薄膜電晶體Tr之汲極3d之部分作為下部電極，將與閘極11a在同一層構成之佈線作為上部電極11c，在該等之間夾持閘極絕緣膜9及半導體層7作為介電層，藉此構成電容元件Cs。
接著，在覆蓋成矩陣狀排列於層間絕緣膜21上之複數之像素電極a之狀態下設置配向膜51，構成驅動基板。
在如上之驅動基板之配向膜51側配置相對基板53。該相對基板53係由如玻璃基板之透明基板構成，朝向驅動基板側依次配置全部像素所共通之相對電極55及配向膜57。另外，該相對基板53側之構成材料亦可應用一般液晶顯示裝置之構成材料。
接著，在形成於該驅動基板及相對基板53之配向膜51－57間，夾持在此處省略其圖示之隔片，進一步填充密封液晶層LC而構成液晶顯示裝置40。另外，雖然圖中未明示，但例如在相對基板53之外面上亦可存在反射防止膜等具有抑制外光反射功能之部位，此時只要進行如下組裝步驟即可，即：形成具有該功能之部位後，在配向膜51－57間夾持隔片，然後填充密封液晶層LC。另外，在相對基板53側亦可根據需要設置彩色濾光層。
依照以上說明之液晶顯示裝置40，係使用第3例之半導體裝置構成像素電路。亦即，通道部半導體層7a係構成為：從具備第1開口5a及第2開口5b之隔壁5上成膜，利用 隔壁5之階差斷開而形成於第1開口5a之底部。因此，藉由將具備高可靠性且可謀求微細化之薄膜電晶體Tr使用於像素電路，可以謀求像素面積之縮小化、或者藉由像素間之縮小化而謀求像素開口率之擴大。
並且，由於將連接於汲極3d之像素電極a引出到層間絕緣膜21上，故藉由用反射材料構成該像素電極a，當使從相對基板53側入射之外光H在液晶層LC調變，且由像素電極a反射而作為顯示光h顯示時，可防止顯示光h受隔壁5或半導體層7影響而著色，藉此可以謀求提高液晶顯示裝置40之畫質。
另外，前述驅動基板之構成並非限定於液晶顯示裝置之驅動基板，亦可應用於電泳型顯示裝置之驅動基板，可以得到同樣之效果。
<有機EL顯示裝置>
接著，作為關於本發明之顯示裝置之第2例，使用圖16、17說明有機EL顯示裝置。
圖16係用於說明有機EL顯示裝置之一構成例之概略電路構成圖。如該圖所示，在有機EL顯示裝置60之基板1上設定有顯示區域1a及其周邊區域1b。在顯示區域1a中，縱橫佈線複數之掃描線61及複數之信號線63而構成像素陣列部，該像素陣列部係對應各交叉部設置1個像素。另外，在周邊區域1b中，有時會根據需要配置掃描驅動掃描線61之掃描驅動電路65，及將根據亮度資訊之影像信號(亦即輸入信號)供給於信號線63之信號線驅動電路67。另外， 該驅動電路有時亦外接於顯示裝置。
設置於掃描線61與信號線63之各交叉部之像素電路，例如包含交換用薄膜電晶體Tr1、驅動用薄膜電晶體Tr2、保持電容Cs、及有機電場發光元件EL。並且，藉由掃描線驅動電路65之驅動，將經由交換用薄膜電晶體Tr1從信號線63寫入之影像信號保持於保持電容Cs，根據保持之信號量之電流從驅動用薄膜電晶體Tr2供給於有機電場發光元件EL，使有機電場發光元件EL以根據該電流值之亮度發光。另外，驅動用薄膜電晶體Tr2及保持電容Cs係連接於共通之電源供給源(Vcc)69。
另外，如上之像素電路構成僅係一例，亦可根據需要在像素電路內設置電容元件，或者進一步設置複數之電晶體構成像素電路。另外，在周邊區域1b中可根據像素電路之變更追加分要之驅動電路。
圖17係顯示用於說明本實施形態之有機EL顯示裝置60之特徵部之1像素份之剖面圖。該圖所示有機EL顯示裝置60係使用前述本發明之顯示裝置作為驅動基板者。此處作為一例，應用使用圖8所說明之第3例之半導體裝置。
亦即，有機EL顯示裝置60係在基板1上設置2個薄膜電晶體Tr1、Tr2，使用連接於驅動用薄膜電晶體Tr2之第2層佈線23作為像素電極a。
該等之各像素電極a係藉由絕緣分離部71所絕緣分離。該絕緣分離部71之形成，從可以簡化製造步驟、得到平緩之正錐形狀之側壁之觀點來看，宜使用感光性樹脂，但並 非特別限定於此，可以廣泛使用公知之絕緣材料及其加工形成方法。
接著，在成矩陣狀排列於層間絕緣膜21上之複數之像素電極a上，設置有機EL層73，在有機EL層73上設置相對電極75。該相對電極75係設置作為全部像素所共通之電極。此處，當使用像素電極a作為陽極時，相對電極75形成為陰極。另一方面，當使用像素電極a作為陰極時，相對電極75則形成為陽極。
依照以上說明之有機EL顯示裝置60，係使用第3例之半導體裝置構成像素電路。亦即，通道部半導體層7a係構成為：從具備第1開口5a及第2開口5b之隔壁5上成膜，利用隔壁5之階差斷開而形成於第1開口5a之底部。因此，藉由將具備高可靠性且可謀求微細化之薄膜電晶體Tr使用於像素電路，可以謀求像素面積之縮小化、或者藉由像素間之縮小化而謀求像素開口率之擴大。
並且，由於將像素電極a引出到半導體層7之上方，故藉由用反射材料構成該像素電極a，當使由有機EL層73所產生之發光光由像素電極a反射而作為顯示光h顯示時，可防止顯示光h受隔壁5或半導體層7影響而著色，藉此可以謀求提高有機EL顯示裝置60之畫質。
1‧‧‧基板
1a‧‧‧顯示區域
1b‧‧‧周邊區域
3d‧‧‧汲極
3s‧‧‧源極
5‧‧‧絕緣性隔壁
5a‧‧‧第1開口
5b‧‧‧第2開口
7‧‧‧半導體層
7a‧‧‧通道部半導體層
9、9'‧‧‧閘極絕緣膜
9－1‧‧‧下層絕緣膜
9－2‧‧‧上層絕緣膜
9a、21a、25a‧‧‧連接孔
11a‧‧‧閘極
11b‧‧‧佈線
11c‧‧‧上部電極
19－1~19－6‧‧‧半導體裝置
21、25‧‧‧層間絕緣膜
23‧‧‧第2層佈線
27‧‧‧第3層佈線
31‧‧‧第1閘極
33‧‧‧第1閘極絕緣膜
40‧‧‧液晶顯示裝置
41、61‧‧‧掃描線
43、63‧‧‧信號線
45、65‧‧‧掃描線驅動電路
47、67‧‧‧信號線驅動電路
51、57‧‧‧配向膜
53‧‧‧相對基板
55、75‧‧‧相對電極
60‧‧‧有機EL顯示裝置
69‧‧‧電源供給源(Vcc)
71‧‧‧絕緣分離層
73‧‧‧有機EL層
a‧‧‧像素電極
Cs‧‧‧保持電容
H‧‧‧外光
h‧‧‧顯示光
LC‧‧‧密封液晶層
Tr、Tr1、Tr2‧‧‧薄膜電晶體
圖1(1)－(7)係說明關於半導體裝置之實施形態之第1例之剖面步驟圖(其1)。
圖2(1)－(3)係說明關於半導體裝置之實施形態之第1例之 剖面步驟圖(其2)。
圖3係反相器電路之電路圖。
圖4(1)、(2)係說明應用實施形態第1例之反相器電路構成圖。
圖5(1)、(2)係說明應用實施形態第1例之其他反相器電路構成圖。
圖6(1)、(2)係顯示關於半導體裝置之實施形態之第1例之變形例之剖面圖。
圖7(1)－(3)係說明關於半導體裝置之實施形態之第2例之剖面步驟圖。
圖8(1)－(3)係說明關於半導體裝置之實施形態之第3例之剖面步驟圖。
圖9(1)－(4)係說明關於半導體裝置之實施形態之第4例之剖面步驟圖。
圖10(1)－(3)係說明關於半導體裝置之實施形態之第5例之剖面步驟圖。
圖11係說明關於半導體裝置之實施形態之第6例之剖面步驟圖。
圖12(1)、(2)係說明應用第6例之半導體裝置之反相器電路構成圖。
圖13係顯示實施形態所說明之液晶顯示裝置之電路構成圖。
圖14係說明關於應用本發明之液晶顯示裝置之實施形態之要部剖面圖。
圖15係顯示圖14之液晶顯示裝置之驅動基板側之4像素之平面圖。
圖16係顯示實施形態所說明之有機EL顯示裝置之電路構成圖。
圖17係說明關於應用本發明之有機EL顯示裝置之實施形態之要部剖面圖。
1‧‧‧基板
3d‧‧‧汲極
3s‧‧‧源極
5‧‧‧絕緣性隔壁
5a‧‧‧第1開口
5b‧‧‧第2開口
7‧‧‧半導體層
7a‧‧‧通道部半導體層

Claims (10)

  1. 一種半導體裝置，其特徵在於具備：源極及汲極，該等係設置於基板上；絕緣性隔壁，其係設置於前述基板上，在前述源極及前述汲極間具有到達前述基板之第1開口，且在前述源極之中央部及前述汲極之中央部具有到達前述源極及前述汲極之第2開口；通道部半導體層，其係形成於前述第1開口之底部；閘極絕緣膜，其係以覆蓋包含前述通道部半導體層之前述第1開口及前述第2開口之方式，形成於前述隔壁上；及閘極，其係以重疊於前述通道部半導體層上之狀態設置於前述閘極絕緣膜上。
  2. 如請求項1之半導體裝置，其中在前述隔壁上設置有半導體層。
  3. 如請求項2之半導體裝置，其中在前述第2開口底部之前述閘極絕緣膜及半導體層，以與前述隔壁上之半導體層保持絕緣性之狀態，設置到達前述源極或汲極之連接孔；在前述閘極絕緣膜上設置佈線，該佈線係經由前述連接孔而連接於前述源極或汲極。
  4. 如請求項2之半導體裝置，其中在於上部形成有前述閘極之前述閘極絕緣膜上，設置層間絕緣膜； 在前述層間絕緣膜上，設置經由連接孔而連接於前述源極或汲極之佈線，上述連接孔係以與前述隔壁上之半導體層保持絕緣性之狀態設置於前述第2開口內。
  5. 如請求項1之半導體裝置，其中前述閘極絕緣膜係包含層積膜。
  6. 如請求項1之半導體裝置，其中前述半導體層係包含有機材料。
  7. 一種半導體裝置之製造方法，其特徵在於進行如下之步驟：在基板上形成源極及汲極之步驟；以覆蓋前述源極及汲極之方式，在前述基板上形成絕緣膜之步驟；藉由針對前述絕緣膜在前述源極及前述汲極間形成到達前述基板之第1開口，並在前述源極之中央部及前述汲極之中央部形成到達前述源極及前述汲極之第2開口，以形成由該絕緣膜構成之隔壁構造之步驟；藉由從前述隔壁上部進行之半導體層之成膜，以與該隔壁上斷開之狀態，在前述第1開口之底部形成由該半導體層構成之通道部半導體層之步驟；以覆蓋包含前述通道部半導體層之前述第1開口及前述第2開口之方式，在前述隔壁上進行閘極絕緣膜成膜之步驟；及以與前述通道部半導體層相對之方式，在前述閘極絕緣膜上形成閘極之步驟。
  8. 一種顯示裝置，其特徵在於具備：源極及汲極，該等係設置於基板上；絕緣性隔壁，其係設置於前述基板上，在前述源極及前述汲極間具有到達前述基板之第1開口，且在前述源極之中央部及前述汲極之中央部具有到達前述源極及前述汲極之第2開口；通道部半導體層，其係形成於前述第1開口之底部；閘極絕緣膜，其係以覆蓋包含前述通道部半導體層之前述第1開口及前述第2開口之方式，形成於前述隔壁上；閘極，其係以重疊於前述通道部半導體層上之狀態設置於前述閘極絕緣膜上；及層間絕緣膜，其係覆蓋前述閘極絕緣膜及閘極；且在前述層間絕緣膜上設置經由連接孔而連接於前述源極或汲極之像素電極，該連接孔係以與前述隔壁上之半導體層保持絕緣性之狀態設置於前述第2開口內。
  9. 如請求項8之顯示裝置，其中前述像素電極係由反射性材料構成。
  10. 一種顯示裝置之製造方法，其特徵在於進行如下之步驟：在基板上形成源極及汲極之步驟；在前述基板上形成絕緣膜，以便覆蓋前述源極及汲極之步驟；在前述源極及前述汲極間形成到達前述基板之第1開 口，並在前述源極之中央部及前述汲極之中央部形成到達前述源極及前述汲極之第2開口之步驟；藉由從前述隔壁上部進行之半導體層之成膜，以與該隔壁上斷開之狀態，在前述第1開口之底部形成由該半導體層構成之通道部半導體層之步驟；以覆蓋包含前述通道部半導體層之前述第1開口及前述第2開口之方式，在前述隔壁上進行閘極絕緣膜成膜之步驟；以與前述通道部半導體層相對之方式，在前述閘極絕緣膜上形成閘極之步驟；進行覆蓋前述閘極絕緣膜及閘極之層間絕緣膜成膜之步驟；及在前述層間絕緣膜上形成經由連接孔而連接於前述源極或汲極之像素電極之步驟，該連接孔係以與前述隔壁上之半導體層保持絕緣性之狀態設置於前述第2開口內。
TW097124893A 2007-07-13 2008-07-02 Semiconductor device, manufacturing method thereof, and display device and manufacturing method thereof TWI385806B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007184172A JP2009021477A (ja) 2007-07-13 2007-07-13 半導体装置およびその製造方法、ならびに表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200917490A TW200917490A (en) 2009-04-16
TWI385806B true TWI385806B (zh) 2013-02-11

Family

ID=40259558

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097124893A TWI385806B (zh) 2007-07-13 2008-07-02 Semiconductor device, manufacturing method thereof, and display device and manufacturing method thereof

Country Status (7)

Country Link
US (1) US8168983B2 (zh)
EP (1) EP2169711A4 (zh)
JP (1) JP2009021477A (zh)
KR (1) KR20100032407A (zh)
CN (1) CN101689510B (zh)
TW (1) TWI385806B (zh)
WO (1) WO2009011220A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224542A (ja) * 2008-03-17 2009-10-01 Sony Corp 半導体装置および表示装置
JP5533050B2 (ja) * 2009-04-23 2014-06-25 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器
WO2011001728A1 (ja) * 2009-07-01 2011-01-06 シャープ株式会社 アクティブマトリクス基板及び有機ｅｌ表示装置
WO2011010546A1 (en) 2009-07-24 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
WO2013057766A1 (ja) * 2011-10-20 2013-04-25 パナソニック株式会社 薄膜トランジスタ装置及びその製造方法
TW201321871A (zh) * 2011-11-29 2013-06-01 Au Optronics Corp 顯示面板及其製作方法
KR102056864B1 (ko) * 2013-04-09 2019-12-18 삼성디스플레이 주식회사 미러 기능을 구비한 유기 발광 표시 장치
US9960256B2 (en) * 2014-05-20 2018-05-01 Globalfoundries Inc. Merged gate and source/drain contacts in a semiconductor device
EP4047049A1 (en) 2014-12-23 2022-08-24 Bridgestone Americas Tire Operations, LLC Oil-containing rubber compositions and related methods
CN110112145B (zh) * 2015-01-21 2023-08-29 群创光电股份有限公司 显示装置
TWI577000B (zh) * 2015-01-21 2017-04-01 群創光電股份有限公司 顯示裝置
CN105118929B (zh) * 2015-08-03 2018-01-02 京东方科技集团股份有限公司 电极结构和有机发光单元及其制造方法
CN105206678A (zh) * 2015-10-29 2015-12-30 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制作方法
CN105655257A (zh) * 2016-01-13 2016-06-08 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
TWI607595B (zh) * 2016-07-22 2017-12-01 元太科技工業股份有限公司 電子元件封裝體
CN107644937B (zh) * 2016-07-22 2021-06-15 元太科技工业股份有限公司 电子组件封装体
JP6980498B2 (ja) * 2017-11-22 2021-12-15 株式会社ジャパンディスプレイ 表示装置
EP3660907B1 (en) * 2018-11-28 2023-03-22 Samsung Display Co., Ltd. Display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373453B1 (en) * 1997-08-21 2002-04-16 Seiko Epson Corporation Active matrix display
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
US6836067B1 (en) * 1999-03-03 2004-12-28 Pioneer Corporation Switching element having insulative film and organic film and electroluminescent element display device
US20060081849A1 (en) * 2004-10-15 2006-04-20 Samsung Electronics Co., Ltd. Organic thin film transistor array and manufacturing method thereof
US20070023837A1 (en) * 2005-07-27 2007-02-01 Samsung Electronics Co., Ltd. Thin film transistor substrate and method of making the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330597A (ja) * 1995-06-05 1996-12-13 Canon Inc 半導体基板、半導体装置、及び画像表示装置
KR100393324B1 (ko) * 1998-06-19 2003-07-31 띤 필름 일렉트로닉스 에이에스에이 집적 무기/유기 보상 박막 트랜지스터 회로 및 그 제조방법
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP2005086147A (ja) * 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
KR20070052067A (ko) * 2005-11-16 2007-05-21 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
US7800101B2 (en) * 2006-01-05 2010-09-21 Samsung Electronics Co., Ltd. Thin film transistor having openings formed therein
JP2007220713A (ja) * 2006-02-14 2007-08-30 Toppan Printing Co Ltd 薄膜トランジスタ
US20070278493A1 (en) * 2006-06-02 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
JP2008122649A (ja) * 2006-11-13 2008-05-29 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、液晶装置、有機エレクトロルミネッセンス装置、及び電子機器
US7993960B2 (en) * 2006-12-13 2011-08-09 Samsung Mobile Display Co., Ltd. Electronic device and method of manufacturing the same
GB2450675A (en) * 2007-04-04 2009-01-07 Cambridge Display Tech Ltd Active matrix organic displays
KR101348025B1 (ko) * 2007-04-04 2014-01-06 삼성전자주식회사 박막 트랜지스터의 제조방법
JP4389962B2 (ja) * 2007-04-26 2009-12-24 ソニー株式会社 半導体装置、電子機器、および半導体装置の製造方法
KR101326129B1 (ko) * 2007-07-24 2013-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
GB2455747B (en) * 2007-12-19 2011-02-09 Cambridge Display Tech Ltd Electronic devices and methods of making the same using solution processing techniques
JP2009224542A (ja) * 2008-03-17 2009-10-01 Sony Corp 半導体装置および表示装置
JP4618337B2 (ja) * 2008-06-17 2011-01-26 ソニー株式会社 表示装置およびその製造方法、ならびに半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
US6373453B1 (en) * 1997-08-21 2002-04-16 Seiko Epson Corporation Active matrix display
US6836067B1 (en) * 1999-03-03 2004-12-28 Pioneer Corporation Switching element having insulative film and organic film and electroluminescent element display device
US20060081849A1 (en) * 2004-10-15 2006-04-20 Samsung Electronics Co., Ltd. Organic thin film transistor array and manufacturing method thereof
US20070023837A1 (en) * 2005-07-27 2007-02-01 Samsung Electronics Co., Ltd. Thin film transistor substrate and method of making the same

Also Published As

Publication number Publication date
JP2009021477A (ja) 2009-01-29
US20110012198A1 (en) 2011-01-20
WO2009011220A1 (ja) 2009-01-22
CN101689510B (zh) 2012-07-04
TW200917490A (en) 2009-04-16
US8168983B2 (en) 2012-05-01
EP2169711A1 (en) 2010-03-31
KR20100032407A (ko) 2010-03-25
EP2169711A4 (en) 2011-11-23
CN101689510A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
TWI385806B (zh) Semiconductor device, manufacturing method thereof, and display device and manufacturing method thereof
JP4917582B2 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP4591451B2 (ja) 半導体装置および表示装置
KR101635165B1 (ko) 표시 장치 및 그 제조 방법
JP4909323B2 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
US11855102B2 (en) Display device
JP2007335253A (ja) 有機ｅｌ表示装置
TW200408298A (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
US11144170B2 (en) Display panel and display module
JP2008277370A (ja) 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
TWI458089B (zh) 顯示裝置及其製造方法
TW201411853A (zh) 薄膜電晶體及其製造方法，以及顯示單位及電子裝置
JP2008226483A (ja) 有機ｅｌ表示装置
KR20150067974A (ko) 유기전계 발광소자 및 이의 제조 방법
JP5957846B2 (ja) 駆動用回路基板およびその製造方法並びに表示装置および電子機器
JP2012133374A (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびトランジスタ素子
CN110600507A (zh) 一种oled面板及制作方法
KR20150002119A (ko) 유기전계 발광소자 및 이의 제조 방법
KR100646140B1 (ko) 전기광학장치용 기판의 제조방법 및 전기광학장치용 기판,전기광학장치 및 전자기기
KR102047746B1 (ko) 유기전계 발광소자 및 이의 제조 방법
KR101380225B1 (ko) 액정표시장치용 어레이 기판
JP2010114160A (ja) 半導体素子およびその製造方法並びに表示装置
JP2008234929A (ja) 有機ｅｌ表示装置
KR101250317B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
JP2010153172A (ja) 表示装置、表示装置を備える電子機器および表示装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees