CN101562950A - 带电路的悬挂基板的制造方法 - Google Patents

带电路的悬挂基板的制造方法 Download PDF

Info

Publication number
CN101562950A
CN101562950A CNA2009101328277A CN200910132827A CN101562950A CN 101562950 A CN101562950 A CN 101562950A CN A2009101328277 A CNA2009101328277 A CN A2009101328277A CN 200910132827 A CN200910132827 A CN 200910132827A CN 101562950 A CN101562950 A CN 101562950A
Authority
CN
China
Prior art keywords
peristome
base board
charged road
hanging base
metal support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101328277A
Other languages
English (en)
Other versions
CN101562950B (zh
Inventor
水岛彩
内藤俊树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101562950A publication Critical patent/CN101562950A/zh
Application granted granted Critical
Publication of CN101562950B publication Critical patent/CN101562950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Road Signs Or Road Markings (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)

Abstract

一种带电路的悬挂基板的制造方法，包括：在金属支承基板上形成与带电路的悬挂基板对应的、形成有第一开口部的绝缘层的工序；在绝缘层及从第一开口部露出的金属支承基板上形成金属薄膜的工序；在金属薄膜的表面形成与带电路的悬挂基板对应的、具有多条信号布线及与各条信号布线连接的端子部的导体层的工序；在端子部上，通过将金属支承基板作为导线的电解镀覆，形成与带电路的悬挂基板对应的金属镀层的工序；在金属支承基板的与第一开口部相对的部分开设第二开口部，使其包围第一开口部且不与第一开口部的周端缘接触的工序；以及通过局部地蚀刻金属支承基板，使其与带电路的悬挂基板的外形形状对应，形成金属支承层，形成带电路的悬挂基板和支承带电路的悬挂基板的支承框的工序，在形成绝缘层的工序中，将第一开口部形成于形成有支承框的绝缘层。

Description

带电路的悬挂基板的制造方法
技术领域
本发明涉及带电路的悬挂基板的制造方法。
背景技术
以往，已知的带电路的悬挂基板包括：金属支承层；在金属支承层上形成的绝缘层；在绝缘层上形成的、具有信号布线及与信号布线连接的端子部的导体层；存在于导体层与绝缘层之间的金属薄膜。
在这样的带电路的悬挂基板的制造中，提出了例如在绝缘层上形成第二开口部，将导体层填充在第二开口部内而形成，然后将金属支承层用作电解镀覆的导线部，在端子部上形成垫部。之后，为防止金属支承层与导体层短路，在金属支承层的与第二开口部相对的部分开设第一开口部，使其包围第二开口部且不与第二开口部的周端缘接触(例如参照日本专利特开2005-100488号公报(图2及图3))。
发明内容
然而，在使用电解镀覆形成垫部时，由于在第二开口部内填充导体层，所以，为确保镀覆电流的导通的可靠性，需要将第二开口部形成得比较大。
另一方面，近年来，在带电路的悬挂基板中，信号布线进一步细距化。
这样一来，在带电路的悬挂基板内形成与细距化的信号布线对应的第一开口部就变得非常困难。
另外，若在带电路的悬挂基板内形成第二开口部，则需要在带电路的悬挂基板内另外配置与信号布线不同的布线，所以，包含信号布线的导体层的布置自由度下降。
本发明的目的是提供一种带电路的悬挂基板的制造方法，在将金属支承基板作为导线的电解镀覆中，该方法可以确保镀覆电流的导通的可靠性，同时能以较高的自由度布置导体层。
本发明的带电路的悬挂基板的制造方法的特征是包括：在金属支承基板上形成与带电路的悬挂基板对应的、形成有第一开口部的绝缘层的工序；在上述绝缘层及从上述第一开口部露出的上述金属支承基板上形成金属薄膜的工序；在上述金属薄膜的表面形成与上述带电路的悬挂基板对应的、具有多条信号布线及与各条上述信号布线连接的端子部的导体层的工序；在上述端子部上，通过将上述金属支承基板作为导线的电解镀覆形成与上述带电路的悬挂基板对应的金属镀层的工序；在上述金属支承基板的与上述第一开口部相对的部分开设第二开口部，使其包围上述第一开口部且不与上述第一开口部的周端缘接触的工序；以及通过对上述金属支承基板局部蚀刻，使其与上述带电路的悬挂基板的外形形状对应，形成金属支承层，形成上述带电路的悬挂基板和支承上述带电路的悬挂基板的支承框的工序，在形成上述绝缘层的工序中，将上述第一开口部形成在形成有上述支承框的上述绝缘层上。
根据本方法，由于将第一开口部形成在形成有面积比较大的支承框的绝缘层上，所以在支承框上，在第一开口部内填充形成导体层的导体，通过金属薄膜使该导体与金属支承基板确实电导通，在将金属支承基板作为导线的电解镀覆中，可以确保镀覆电流的导通的可靠性。
另外，由于不必将第一开口部形成在带电路的悬挂基板内，所以在带电路的悬挂基板中能以较高的自由度布置导体层。
并且，在本方法中，由于在金属支承基板的与第一开口部相对的部分开设第二开口部，使其包围第一开口部且不与第一开口部的周端缘接触，所以可以确实防止在电解镀覆后导体层与金属支承基板短路。
另外，在本发明的带电路的悬挂基板的制造方法中，较为理想的是对每一条上述信号布线设置一个上述第一开口部。
在本方法中，能以较高的可靠性形成与一条信号布线对应的金属镀层。
另外，在本发明的带电路的悬挂基板的制造方法中，较为理想的是对每一个上述带电路的悬挂基板设置一个上述第一开口部。
在本方法中，能以较高的可靠性形成与一个带电路的悬挂基板对应的金属镀层。
另外，在本发明的带电路的悬挂基板的制造方法中，较为理想的是对每一个上述第一开口部设置一个上述第二开口部。
在本方法中，在一个第一开口部中，通过与其对应的一个第二开口部，可以确实断开金属支承基板与导体层的电导通，所以可以确实防止它们短路。
附图说明
图1是表示设置有根据本发明的带电路的悬挂基板的制造方法的一实施方式得到的带电路的悬挂基板的集合体片材的俯视图。
图2是用于说明本发明的带电路的悬挂基板的制造方法的一实施方式的工序图，
(a)表示在金属支承基板上形成与带电路的悬挂基板对应的、形成有第一开口部的基底绝缘层的工序，
(b)表示在基底绝缘层及从第一开口部露出的支承基板上形成金属薄膜的工序，
(c)表示形成与带电路的悬挂基板对应的导体层的工序，
(d)表示去除从导体层露出的金属薄膜的工序，
(e)表示形成金属皮膜的工序。
图3接着图2，是用于说明本发明的带电路的悬挂基板的制造方法的一实施方式的工序图，
(f)表示形成形成有端子开口部的覆盖绝缘层的工序，
(g)表示去除从端子开口部露出的金属皮膜的工序，
(h)表示在从端子开口部露出的导体层的表面通过电解镀覆形成金属镀层的工序，
(i)表示蚀刻金属支承基板，形成第二开口部，并形成金属支承层的工序。
图4是图1所示的集合体片材的开口形成部的放大仰视图。
图5表示设置有根据本发明的带电路的悬挂基板的制造方法的其它实施方式得到的带电路的悬挂基板(第一开口部被覆盖的形态)的集合体片材的开口形成部，
(a)是放大仰视图，
(b)是其剖视图。
图6是设置有根据本发明的带电路的悬挂基板的制造方法的其它实施方式得到的带电路的悬挂基板(第一开口部内的引线为直线状的形态)的集合体片材的开口形成部的放大仰视图。
图7是设置有根据本发明的带电路的悬挂基板的制造方法的其它实施方式得到的带电路的悬挂基板(对每一个带电路的悬挂基板设置一个第一开口部的形态)的集合体片材的主要部分俯视图。
图8是设置有根据本发明的带电路的悬挂基板的制造方法的其它实施方式得到的带电路的悬挂基板(第二开口部使多个第一开口部一起露出的形态)的集合体片材的开口形成部的放大仰视图。
具体实施方式
图1是设置有根据本发明的带电路的悬挂基板的制造方法的一实施方式得到的带电路的悬挂基板的带电路的悬挂基板集合体片材(以下，有时仅称为集合体片材)的俯视图；图2及图3是用于说明本发明的带电路的悬挂基板的制造方法的一实施方式的工序图；图4是表示图1所示的集合体片材的开口形成部(后述)的放大仰视图。
另外，图1中，为明确表示后述的导体层的相对配置，省略后述的基底绝缘层及覆盖绝缘层。另外，图2及图3表示集合体片材的沿着后述的信号布线、外部侧连接端子部及引线的截面的一部分。
图1中，带电路的悬挂基板1沿长度方向延伸形成，被支承框33支承，在集合体片材31上设置有多个。具体而言，带电路的悬挂基板1在支承框33内，在宽度方向(与长度方向正交的方向)上互相隔开间隔以排列状态配置，通过接头18被支承框33支承。
带电路的悬挂基板1安装有硬盘驱动器的磁头(未图示)，并克服磁头和磁盘(未图示)相对运动时的空气流，使磁头与磁盘之间保持微小的间隔并支承该磁头。在带电路的悬挂基板1上一体形成有用于连接磁头和读写基板(未图示)的导体图案35。
导体图案35一体包括：多条(四条)信号布线5；与信号布线5连接，用于与磁头的连接端子连接的作为端子部的磁头侧连接端子8；与信号布线5连接，用于与读写基板的连接端子连接的作为端子部的外部侧连接端子9。后文描述其细节。
而且，如图3(i)所示，各带电路的悬挂基板1包括：金属支承层2；形成在金属支承层2上的作为绝缘层的基底绝缘层3；形成在基底绝缘层3上的导体图案35；形成在导体图案35的表面的金属薄膜13；在基底绝缘层3上覆盖导体图案35而形成的覆盖绝缘层10。
如图1及图3(i)所示，金属支承层2与支承框33都由金属支承基板32形成，由沿长度方向延伸的平板状的薄板形成。另外，作为形成包含金属支承层2的金属支承基板32的金属，例如可以使用不锈钢、42合金等，从与基底绝缘层3的紧贴性的观点来看，较为理想的是使用不锈钢。
如图3(i)所示，在带电路的悬挂基板1中，基底绝缘层3在金属支承层2上形成为与形成导体图案35的部分对应的图案。另外，作为形成基底绝缘层3的绝缘体，例如可以使用聚酰亚胺树脂、丙烯酸树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲酸乙二酯树脂、聚萘二甲酸乙二醇酯树脂、聚氯乙烯树脂等合成树脂。这其中，为了将基底绝缘层3形成图案，较为理想的是使用感光性的合成树脂，更为理想的是使用感光性的聚酰亚胺树脂。
如图1所示，导体图案35一体包括：沿着长度方向延伸、在宽度方向上互相隔开间隔并列配置的多条信号布线5；从各条信号布线5的前端部(长度方向的一端部)分别连续的磁头侧连接端子8；从各条信号布线5的后端部(长度方向的另一端部)分别连续的各外部侧连接端子9。作为形成导体图案35的导体，例如可以使用铜、镍、金、焊锡或者它们的合金等金属箔，从导电性、廉价性及加工性的观点来看，较为理想的是使用铜箔。
另外，如图3(i)所示，在磁头侧连接端子8及外部侧连接端子9上形成有金属镀层16(图3中省略了磁头侧连接端子8及与其对应的金属镀层16)。
作为形成金属镀层16的金属，例如可以使用铜、镍、铬、金等。
另外，金属镀层16也可以形成为多层，例如，如图3(h)所示，也可以由第一镀层23、在第一镀层23上层叠的第二镀层24形成。这种情况下，第一镀层23例如由镍形成，第二镀层24例如由金形成。
金属薄膜13形成在带电路的悬挂基板1中的导体层4的表面(下表面)。更具体而言，金属薄膜13存在于带电路的悬挂基板1中的基底绝缘层3与导体层4之间。作为金属薄膜13的金属，例如可以使用铬或铜等。
如图3(i)所示，在带电路的悬挂基板1中，覆盖绝缘层10在基底绝缘层3上形成为覆盖信号布线5的图案。另外，在覆盖绝缘层10上分别形成有用于使磁头侧连接端子8及外部侧连接端子9露出的端子开口部25(图3中省略了磁头侧连接端子8及与其对应的端子开口部25)。
作为形成覆盖绝缘层10的绝缘体，可以使用与上述基底绝缘层3同样的绝缘体，较为理想的是使用感光性的聚酰亚胺树脂。
如图1所示，在集合体片材31中，支承框33设置为包围带电路的悬挂基板1的框架，形成为俯视近似框形状。在后述的带电路的悬挂基板1的制造方法中，通过将金属支承基板32局部地切下，使其与带电路的悬挂基板1的外形形状对应，来形成支承框33与接头18及金属支承层2。
另外，在支承框33上，在长度方向及宽度方向上包围带电路的悬挂基板1的支承框33的内周缘部与带电路的悬挂基板1的外周缘部(除宽度方向中央以外)之间形成有包围各带电路的悬挂基板1的槽17。
形成有多个接头18，使其横切该槽17。接头18架设在带电路的悬挂基板1的长度方向两端部以及与其在长度方向上相对配置的支承框33之间。接头18在俯视下近似为矩形，形成为从带电路的悬挂基板1的长度方向两端部的宽度方向中央的外周缘部沿长度方向通过槽17，到达沿宽度方向延伸的支承框33的外周缘部。另外，接头18的尺寸根据后述的引线6的宽度及间隔而适当设计，宽度(宽度方向的长度)例如为100～1000μm，较为理想的是200～500μm；接头18的长度(长度方向的长度)例如为100～2000μm，较为理想的是100～1000μm。
而且，如图3(i)所示，支承框33包括：金属支承基板32；形成在金属支承基板32上的基底绝缘层3；形成在基底绝缘层3上的引线6；形成在引线6的表面(下表面)的金属薄膜13；在基底绝缘层3上覆盖引线6而形成的覆盖绝缘层10。
基底绝缘层3形成为与接下来说明的引线6对应的图案。
如图4所示，引线6与外部侧连接端子9对应，设置有多条。即，引线6与各外部侧连接端子部9连接，形成为从各外部侧连接端子部9的后端部通过接头18，然后到达支承框33的后述的开口形成部7。具体而言，引线6在支承框33上配置为从接头18向后侧朝宽度方向展开的辐射状。另外，在集合体片材31中，引线6与导体图案35一起形成导体层4。另外，在引线6上形成有俯视近似半圆形的膨胀部15，该膨胀部15在第一开口部11处朝宽度方向膨胀。
如图3(i)所示，在支承框33中，金属薄膜13支承形成在引线6的下表面(以及在接下来说明的第一开口部11内的引线6的下表面及侧面)。
而且，在支承框33上形成有开口形成部7。
开口形成部7由第一开口部11和第二开口部12形成。
第一开口部11形成在基底绝缘层3上，具体而言，在基底绝缘层3上贯穿厚度方向而形成。如图4所示，第一开口部11形成为仰视近似圆形。
另外，对每一条信号布线5设置一个第一开口部11，使其与该信号布线5对应。即，对每一个带电路的悬挂基板1设置有多个(四个)第一开口部11。
从确保电解镀覆时镀覆电流的导通的可靠性的观点来看，第一开口部11的内径例如是50μm以上，较为理想的是60μm以上，更为理想的是80μm以上，通常例如是2000μm以下，较为理想的是1000μm以下。
如图3(i)及图4所示，第二开口部12形成在金属支承基板32上。具体而言，第二开口部12对每一个第一开口部11设置一个，与其对应，在金属支承基板32上与第一开口部11在厚度方向上相对配置，贯穿金属支承基板32的厚度方向而形成。即，第二开口部12形成为：在仰视(沿厚度方向投影时)时，包围第一开口部11，且不与第一开口部11的周端缘接触。更具体而言，第二开口部12在沿厚度方向投影时包围第一开口部11(膨胀部15)，形成为大于第一开口部11的仰视近似圆形。
在电解镀覆后(图3(i))，从防止导体层4与金属支承基板32短路的观点来看，第二开口部12的内径例如是50μm以上，较为理想的是80μm以上，更为理想的是120μm以上，通常例如是2000μm以下，较为理想的是1000μm以下。另外，第二开口部12的内侧面与第一开口部11的内侧面之间的间隔D1(图4)例如是10μm以上，较为理想的是20μm，更为理想的是40μm以上，通常例如是200μm以下，较为理想的是100μm以下。
接下来，参照图2及图3说明该集合体片材31的制造方法。
在本方法中，如图2(a)所示，首先准备金属支承基板32，在该金属支承基板32上形成与带电路的悬挂基板1对应的、形成有第一开口部11的基底绝缘层3。
金属支承基板32的厚度例如是10～60μm，较为理想的是15～30μm。
为了在金属支承基板32上形成与带电路的悬挂基板1对应的、形成有第一开口部11的基底绝缘层3，例如在金属支承基板32的表面涂布感光性的合成树脂的清漆，在光刻加工后使其固化。另外，在不使用感光性的合成树脂时，例如在金属支承基板32上涂布或者作为干膜而粘贴与带电路的悬挂基板1对应的图案的合成树脂。
这样形成的基底绝缘层3的厚度例如是2～30μm，较为理想的是5～20μm。
而且，在形成该基底绝缘层3时，将第一开口部11形成在形成有通过之后的金属支承基板32的蚀刻工序(图3(i))形成的支承框33的基底绝缘层3上。
接下来，如图2(b)所示，在本方法中，在基底绝缘层3及从第一开口部11露出的金属支承基板32上形成金属薄膜13。
形成金属薄膜13时可以使用真空蒸镀法，尤其是适合使用溅射蒸镀法。更具体而言，例如，在基底绝缘层3的表面(基底绝缘层3的上表面及基底绝缘层3的第一开口部11的内侧面)及从第一开口部11露出的金属支承基板32的表面通过溅射蒸镀法依次形成铬薄膜和铜薄膜。另外，铬薄膜的厚度例如为100～
Figure A20091013282700101
铜薄膜的厚度例如为500～
接下来，如图2(c)所示，在形成在基底绝缘层3上和第一开口部11内的金属薄膜13的表面，形成与带电路的悬挂基板1对应的导体层4。
在形成导体层4时，例如可以使用镀覆，具体而言，虽然未图示，首先，在金属薄膜13上形成图案与导体图案35(信号布线5、磁头侧连接端子8及外部侧连接端子9)和引线6相反的抗镀膜。接下来，在基底绝缘层3的没有形成抗镀膜的部分通过镀覆形成图案与导体图案35和引线6的图案相同的导体层4。作为镀覆，使用电解镀覆或者非电解镀覆，较为理想的是使用电解镀覆，更为理想的是使用电解镀铜。
另外，这样形成的导体层4的引线6被填充在第一开口部11内，在该第一开口部11中通过金属薄膜13与金属支承基板32电导通。
导体层4的厚度例如是2～15μm，较为理想的是5～10μm。另外，信号布线5的宽度例如是10～500μm，较为理想的是30～200μm；各条信号布线5间的间隔例如是10～200μm，较为理想的是30～100μm。另外，磁头侧连接端子8的宽度及外部侧连接端子9的宽度例如分别是20～1000μm，较为理想的是30～800μm；磁头侧连接端子8间的间隔及外部侧连接端子9间的间隔例如分别是20～1000μm，较为理想的是30～800μm。
另外，引线6的宽度例如是50～500μm，较为理想的是100～300μm；各引线6间的间隔例如是10～3000μm，较为理想的是20～200μm。
之后，将抗镀膜例如通过化学蚀刻(湿法蚀刻)等已知的蚀刻或者剥离而去除。
接下来，如图2(d)所示，将从导体层4露出的金属薄膜13(即形成有抗镀膜的部分的金属薄膜13)同样通过化学蚀刻(湿法蚀刻)等已知的蚀刻而去除。
之后，如图2(e)所示，在导体层4的表面形成金属皮膜20。该金属皮膜20较为理想的是通过非电解镀镍形成为硬质的镍皮膜。金属皮膜20的厚度为导体层4的表面不会露出的程度即可，例如是0.05～0.1μm左右。
接下来，如图3(f)所示，将覆盖绝缘层10形成为上述图案。
在形成覆盖绝缘层10时，可以使用与形成基底绝缘层3的方法同样的方法。另外，覆盖绝缘层10的厚度例如是1～30μm，较为理想的是2～5μm。
接下来，如图3(g)所示，将从端子开口部25露出的金属皮膜20例如通过剥离等去除。
然后，如图3(h)所示，在从端子开口部25露出的导体层4上(上表面)通过电解镀覆形成与带电路的悬挂基板1对应的金属镀层16。
为了通过电解镀覆形成金属镀层16，例如，首先，除了形成金属镀层16的部分以外，用抗镀膜覆盖金属支承基板32及覆盖绝缘层10。接下来，导体层4在第一开口部11内通过金属薄膜13与金属支承基板32电导通，将金属支承基板32作为导线进行电解镀覆。具体而言，将金属支承基板32作为导线，依次实施电解镀镍和电解镀金，依次层叠由镍形成的第一镀层23和由金形成的第二镀层24。
这样形成的金属镀层16的厚度例如是2～10μm左右，具体而言，第一镀层23及第二镀层24的厚度例如分别是1～5μm左右。
之后，如图3(i)所示，蚀刻金属支承基板32，形成第二开口部12，并形成金属支承层2。
在蚀刻金属支承基板32时，例如可以使用干法蚀刻或湿法蚀刻(化学蚀刻)等，较为理想的是使用化学蚀刻。
在开设第二开口部12时，蚀刻金属支承基板32的与第一开口部11在厚度方向上相对的部分的金属支承基板32。据此，形成包围第一开口部11且不与第一开口部11的周端缘接触的第二开口部12。
在形成金属支承层2时，局部地蚀刻金属支承基板32，使其与带电路的悬挂基板1的外形形状对应，即蚀刻出(开设)槽17。据此，形成带电路的悬挂基板1和支承框33，形成包括它们的集合体片材31。
另外，上面未说明磁头侧连接端子8的形成方法，但磁头侧连接端子8也可以与外部侧连接端子部9同样地形成。
之后，虽然未图示，但可以根据需要切断接头18(参照图1)，将各带电路的悬挂基板1从支承框33切下分离。
而且，根据该方法，由于将第一开口部11形成在形成有面积比较大的支承框33的基底绝缘层3上，所以在支承框33上，在第一开口部11内填充引线6，使该引线6和金属支承基板32通过金属薄膜13确实电导通，在将金属支承基板32作为导线的电解镀覆中，可以确保镀覆电流的导通的可靠性。
另外，由于不必将第一开口部11形成在带电路的悬挂基板1内，所以在带电路的悬挂基板1中能以较高的自由度布置导体层4(信号布线5、磁头侧连接端子8及外部侧连接端子部9)。
并且，在本方法中，由于在金属支承基板32的与第一开口部11相对的部分开设第二开口部12，使其包围第一开口部11且不与第一开口部11的周端缘接触，所以可以确实防止在电解镀覆后导体层4与金属支承基板32短路。
并且，由于对每一条信号布线5设置一个第一开口部11，所以能以较高的可靠性形成与一条信号配线5对应的金属镀层16。
并且，由于对每一个第一开口部11设置一个第二开口部12，所以在一个第一开口部11中，通过与其对应的第二开口部12，可以确实断开金属支承基板32与导体层4的电导通，可以确实防止它们短路。
另外，在上述说明中，将第一开口部11及第二开口部12形成为仰视近似圆形，但其形状没有特别限定，可以根据目的及用途形成适当的形状，例如，虽然未图示，可以形成为仰视近似多边形等。
另外，在上述说明中，将金属支承基板32作为导线，在磁头侧连接端子8及外部侧连接端子部9上通过电解镀覆形成金属镀层16，但将金属支承基板32作为导线的电解镀覆金属镀层16的形成位置不限于上述位置。例如，虽然未图示，但也可以形成在带电路的悬挂基板1制造后进行导通检查时使用的检查侧连接端子(检查用端子)上。
图5表示设置有根据本发明的带电路的悬挂基板的制造方法的其它实施方式得到的带电路的悬挂基板(第一开口部被覆盖的形态)的集合体片材的开口形成部，(a)是放大仰视图，(b)是其剖视图。
另外，在上述说明中，使第一开口部11从第二开口部12露出，但例如也可以如图5(a)及图5(b)所示，用覆盖部14覆盖第一开口部11。
覆盖部14例如由与金属支承基板32同样的金属形成。覆盖部14设置在第二开口部12内，与第二开口部12的内侧面隔开间隔配置。具体而言，在仰视(沿厚度方向投影时)时，覆盖部14的外侧面配置在第二开口部12的内侧面的内侧，且配置在在第一开口部11的内侧面的外侧。即，覆盖部14的外侧面在仰视(沿厚度方向投影时)时位于第二开口部12的内侧面与第一开口部11的内侧面之间。
另外，覆盖部14的上表面与从第一开口部11露出的引线6(形成在从第一开口部11露出的引线6的下表面的金属薄膜13)的下表面、以及基底绝缘层3的第一开口部11的周端的下表面接触。据此，覆盖部14通过金属薄膜13与引线6导通；另一方面，覆盖部14与第二开口部12的外周的金属支承基板32的电导通被断开。
覆盖部14的外侧面与第二开口部12的内侧面之间的间隔D3例如是10～500μm，较为理想的是10～100μm；覆盖部14的外侧面与第一开口部11的内侧面之间的间隔D4例如是10～100μm，较为理想的是10～40μm。
而且，在该带电路的悬挂基板1中，由于第一开口部11被覆盖部14覆盖，所以在带电路的悬挂基板1的制造后的清洗工序等中可以防止药液进入第一开口部11内。
特别地，在带电路的悬挂基板1的制造工序中，即使是基底绝缘层3或填充在其第一开口部11内的引线6受到应力、第一开口部11内的金属薄膜13从基底绝缘层3发生界面剥离时，由于第一开口部11被覆盖部14覆盖，所以也可以防止药液进入第一开口部11内的金属薄膜13和基底绝缘层3的界面。因此，可以有效防止引线6的腐蚀(变色)。
另外，即使在从第一开口部11露出的金属薄膜13有缺陷时，由于第一开口部11被覆盖部14覆盖，所以也可以有效防止引线6的腐蚀。
图6是设置有根据本发明的带电路的悬挂基板的制造方法的其它实施方式得到的带电路的悬挂基板(第一开口部内的引线为直线状的形态)的集合体片材的开口形成部的放大仰视图。
另外，在上述说明中，在第一开口部11内的引线6上形成有膨胀部15，但例如也可以如图6所示，通过将第一开口部11的宽度和引线6的宽度形成得相同，不形成膨胀部15，将第一开口部11内的引线6形成为仰视呈直线状。
图7是设置有根据本发明的带电路的悬挂基板的制造方法的其它实施方式得到的带电路的悬挂基板(对每一个带电路的悬挂基板设置一个第一开口部的形态)的集合体片材的开口形成部的主要部分仰视图。
另外，在上述说明中，对每一条信号布线5设置一个第一开口部11，但例如也可以如图7所示，对每一个带电路的悬挂基板1设置一个第一开口部11。
即，如图7所示，对多条(四条)信号布线5设置一个第一开口部11，使其与一个带电路的悬挂基板1对应。
引线6分岔，以与各磁头侧连接端子8连接。具体而言，在带电路的悬挂基板1中，在配置于其后端部的接头18的附近，集中为一条引线6。而且，被集中为一条的引线6通过接头18，到达支承框33的开口形成部7。在支承框33上，与一个带电路的悬挂基板1对应的一条引线6被填充在一个第一开口部11内。
而且，在该带电路的悬挂基板1的制造方法中，由于对每一个带电路的悬挂基板1设置一个，所以能以较高的可靠性形成与一个带电路的悬挂基板1对应的金属镀层16。
图8表示设置有根据本发明的带电路的悬挂基板的制造方法的其它实施方式得到的带电路的悬挂基板(第二开口部使多个第一开口部一起露出的形态)的集合体片材的开口形成部。
另外，在上述说明中，将第二开口部12设置成使一个第一开口部11分别独立地露出，但例如也可以如图8所示，将第二开口部12形成为一个较大的开口，使多个(四个)第一开口部11一起露出。
即，对每一个带电路的悬挂基板1(及与其对应的多个(四个)第一开口部11)形成一个第二开口部12。第二开口部12在仰视下包围多个(四个)第一开口部11，沿着支承框33延伸的方向(宽度方向)而形成。
另外，上述说明提供了作为本发明例举的实施方式，但这只是单纯的例举，并非限定性的解释。对于该技术领域的从业人员明显是本发明的变形例包含在权利要求范围内。

Claims (4)

1.一种带电路的悬挂基板的制造方法，其特征在于，包括：
在金属支承基板上形成与带电路的悬挂基板对应的、形成有第一开口部的绝缘层的工序；
在所述绝缘层及从所述第一开口部露出的所述金属支承基板上形成金属薄膜的工序；
在所述金属薄膜的表面形成与所述带电路的悬挂基板对应的、具有多条信号布线及与各条所述信号布线连接的端子部的导体层的工序；
在所述端子部上，通过以所述金属支承基板作为导线的电解镀覆，形成与所述带电路的悬挂基板对应的金属镀层的工序；
在所述金属支承基板的与所述第一开口部相对的部分开设第二开口部，使其包围所述第一开口部且不与所述第一开口部的周端缘接触的工序；以及
通过局部地蚀刻所述金属支承基板，使其与所述带电路的悬挂基板外形形状对应，形成金属支承层，形成所述带电路的悬挂基板和支承所述带电路的悬挂基板的支承框的工序，
在形成所述绝缘层的工序中，将所述第一开口部形成于形成有所述支承框的所述绝缘层。
2.如权利要求1所述的带电路的悬挂基板的制造方法，其特征在于，对每一条所述信号布线设置一个所述第一开口部。
3.如权利要求1所述的带电路的悬挂基板的制造方法，其特征在于，对每一个所述带电路的悬挂基板设置一个所述第一开口部。
4.如权利要求1所述的带电路的悬挂基板的制造方法，其特征在于，对每一个所述第一开口部设置一个所述第二开口部。
CN2009101328277A 2008-04-18 2009-04-17 带电路的悬挂基板的制造方法 Active CN101562950B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-109291 2008-04-18
JP2008109291A JP2009259357A (ja) 2008-04-18 2008-04-18 回路付サスペンション基板の製造方法
JP2008109291 2008-04-18

Publications (2)

Publication Number Publication Date
CN101562950A true CN101562950A (zh) 2009-10-21
CN101562950B CN101562950B (zh) 2012-12-12

Family

ID=41200243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101328277A Active CN101562950B (zh) 2008-04-18 2009-04-17 带电路的悬挂基板的制造方法

Country Status (3)

Country Link
US (1) US8236186B2 (zh)
JP (1) JP2009259357A (zh)
CN (1) CN101562950B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280111A (zh) * 2010-05-20 2011-12-14 日东电工株式会社 带电路的悬挂基板及其制造方法
CN102411261A (zh) * 2010-09-17 2012-04-11 日东电工株式会社 感光性树脂组合物及使用其的带金属支撑体的电路基板
CN103415885A (zh) * 2011-03-08 2013-11-27 大日本印刷株式会社 配线电路基板、悬架用柔性基板及悬架用柔性基板的制造方法
CN105282964A (zh) * 2014-06-30 2016-01-27 日东电工株式会社 配线电路基板和其制造方法
CN106028636A (zh) * 2015-03-30 2016-10-12 日东电工株式会社 配线电路基板和其制造方法
CN110225647A (zh) * 2018-03-02 2019-09-10 日东电工株式会社 带电路的悬挂基板集合体和带电路的悬挂基板集合体的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5494300B2 (ja) * 2010-07-06 2014-05-14 大日本印刷株式会社 支持枠付サスペンション用基板およびその製造方法
JP5565182B2 (ja) * 2010-08-05 2014-08-06 大日本印刷株式会社 支持枠付サスペンション用基板およびその製造方法
JP2012174840A (ja) * 2011-02-21 2012-09-10 Nitto Denko Corp 配線回路基板およびその製造方法
JP5273271B1 (ja) * 2012-03-12 2013-08-28 大日本印刷株式会社 支持枠付サスペンション用基板
JP6174843B2 (ja) * 2012-03-27 2017-08-02 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法
JP6000073B2 (ja) * 2012-11-08 2016-09-28 日東電工株式会社 回路付きサスペンション基板集合体シートおよびその製造方法
JP6169894B2 (ja) * 2013-05-28 2017-07-26 日東電工株式会社 配線回路基板
JP6280828B2 (ja) * 2014-07-07 2018-02-14 日東電工株式会社 回路付サスペンション基板
JP7481794B2 (ja) * 2017-10-18 2024-05-13 日東電工株式会社 ロール体
JP7236321B2 (ja) 2019-05-16 2023-03-09 日東電工株式会社 配線回路基板
CN110740584A (zh) * 2019-10-12 2020-01-31 西安金百泽电路科技有限公司 一种超长超薄聚酰亚胺单面板沉金制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
KR20070073984A (ko) * 1998-05-19 2007-07-10 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US6846991B2 (en) * 1999-01-13 2005-01-25 Applied Kinetics, Inc. Electrical component and a shuntable/shunted electrical component and method for shunting and deshunting
JP2001209918A (ja) * 1999-11-19 2001-08-03 Nitto Denko Corp 回路付サスペンション基板
JP3935309B2 (ja) * 2000-06-08 2007-06-20 日東電工株式会社 配線回路基板およびその製造方法
JP4019034B2 (ja) * 2003-09-22 2007-12-05 日東電工株式会社 回路付サスペンション基板の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280111A (zh) * 2010-05-20 2011-12-14 日东电工株式会社 带电路的悬挂基板及其制造方法
CN102280111B (zh) * 2010-05-20 2015-05-13 日东电工株式会社 带电路的悬挂基板及其制造方法
CN102411261A (zh) * 2010-09-17 2012-04-11 日东电工株式会社 感光性树脂组合物及使用其的带金属支撑体的电路基板
US8877427B2 (en) 2010-09-17 2014-11-04 Nitto Denko Corporation Photosensitive resin composition and circuit board with metal support using the same
CN103415885A (zh) * 2011-03-08 2013-11-27 大日本印刷株式会社 配线电路基板、悬架用柔性基板及悬架用柔性基板的制造方法
CN103415885B (zh) * 2011-03-08 2016-08-31 大日本印刷株式会社 配线电路基板、悬架用柔性基板及悬架用柔性基板的制造方法
CN105282964A (zh) * 2014-06-30 2016-01-27 日东电工株式会社 配线电路基板和其制造方法
CN105282964B (zh) * 2014-06-30 2019-05-17 日东电工株式会社 配线电路基板和其制造方法
CN106028636A (zh) * 2015-03-30 2016-10-12 日东电工株式会社 配线电路基板和其制造方法
CN110225647A (zh) * 2018-03-02 2019-09-10 日东电工株式会社 带电路的悬挂基板集合体和带电路的悬挂基板集合体的制造方法

Also Published As

Publication number Publication date
US8236186B2 (en) 2012-08-07
US20090261060A1 (en) 2009-10-22
JP2009259357A (ja) 2009-11-05
CN101562950B (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
CN101562950B (zh) 带电路的悬挂基板的制造方法
CN104576596B (zh) 半导体基板及其制造方法
CN101155467B (zh) 布线电路基板的制造方法
US9363883B2 (en) Printed circuit board and method for manufacturing same
US10531569B2 (en) Printed circuit board and method of fabricating the same
CN102573332A (zh) 布线电路板的制造方法
US8416577B2 (en) Coreless substrate and method for making the same
KR101031620B1 (ko) 배선기판
CN101022699B (zh) 布线电路基板及其制造方法
JP2007208209A (ja) 半導体装置及びその製造方法
CN101562170A (zh) 带电路的悬挂基板及其制造方法
CN103025057A (zh) 布线基板及其制造方法
JP2013070043A (ja) 片面プリント配線板およびその製造方法
CN103098565B (zh) 元器件内置基板
JP2011044228A (ja) 回路付サスペンション基板集合体シートの製造方法
CN101221908B (zh) 具有凸块的基板工艺及其结构
JP3836375B2 (ja) 半導体装置の製造方法
JP2006253574A (ja) 配線基板の製造方法
JP4097636B2 (ja) 配線回路基板前駆構造物集合シート及び該シートを用いた配線回路基板の製造方法
JP6371043B2 (ja) 電子回路板、アセンブリおよびその関係する方法
US20240107683A1 (en) Wiring circuit board
TWI782247B (zh) 多層基板及其製造方法
JP7236321B2 (ja) 配線回路基板
TW202130233A (zh) 配線電路基板
CN117497509A (zh) 集合体片和集合体片的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant