CN101155467B - 布线电路基板的制造方法 - Google Patents

布线电路基板的制造方法 Download PDF

Info

Publication number
CN101155467B
CN101155467B CN2007101626050A CN200710162605A CN101155467B CN 101155467 B CN101155467 B CN 101155467B CN 2007101626050 A CN2007101626050 A CN 2007101626050A CN 200710162605 A CN200710162605 A CN 200710162605A CN 101155467 B CN101155467 B CN 101155467B
Authority
CN
China
Prior art keywords
metal forming
layer
insulated substrate
circuit board
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101626050A
Other languages
English (en)
Other versions
CN101155467A (zh
Inventor
大薮恭也
石井淳
西贤介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101155467A publication Critical patent/CN101155467A/zh
Application granted granted Critical
Publication of CN101155467B publication Critical patent/CN101155467B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)

Abstract

布线电路基板具有：金属支持基板、在金属支持基板的上面形成的金属箔、为了覆盖金属箔而在金属支持基板的上面形成的衬底绝缘层、以及形成在衬底绝缘层的上面且具有端子部的导体图形。在衬底绝缘层上形成金属箔露出的开口部。

Description

布线电路基板的制造方法
技术领域
本发明涉及布线电路基板及其制造方法，详细来说涉及带电路悬浮片基板等的布线电路基板及其制造方法。
背景技术
过去，我们知道一种包括：由不锈钢构成的金属支持基板、形成在其上面并由聚酰亚胺树脂构成的绝缘层、以及形成在其上面并由铜构成的导体图形的带电路悬浮片基板。
另外，近些年来，根据数据高密度化的观点，在这样的带电路悬浮片基板中，需要使信号高频化，如果力图实现高频化，则在导体图形中传输损耗会变大。
因此，为了减小这样的传输损耗，例如提出一种传输线路，它具有：形成在不锈钢层上的下侧绝缘层、形成在该下侧绝缘层上的下部导体、形成在该下部导体上的上侧绝缘层、以及形成在该上侧绝缘层上并由记录侧线路和再生侧线路组成的导体(例如，参照特开2005-11387号公报)。
发明内容
然而，在特开2005-11387号公报中所提出的传输线路中，当在形成于导体下面的上侧绝缘层中产生了沿厚度方向贯穿的引脚孔时，有的情况将向该引脚孔中填充导体，从而使导体和下部导体相互导通。在这种情况下，会发生导体的电特性由于和下部导体导通而发生变化的不良情况。另外，当在形成于记录侧线路下的上侧绝缘层上产生引脚孔、且在形成于再生侧线路下的上侧绝缘层上也产生其它引脚孔的情况时，除了上述的不良情况，还会发生记录侧线路和再生侧线路通过下部导体而短路的不良情况。
因此，这样导体和下部导体导通的布线电路基板，必须要挑出不合格产品。但是，检查相关的导体和下部导体是否导通是很困难的。
本发明的目的在于提供一种能够简单地检查金属箔和导体图形是否导通的布线电路基板及其制造方法。
在本发明的电路布线基板中，其特征在于，具有：金属支持基板、在上述金属支持基板上形成的金属箔、为了覆盖上述金属箔而在上述金属支持基板上形成的衬底绝缘层、以及形成在上述衬底绝缘层上并具有端子部的导体图形，在上述衬底绝缘层上形成露出上述金属箔的开口部。
在该布线电路基板上，金属箔从衬底绝缘层的开口部露出。因此，如果利用向导体图形通电的电解电镀，而在端子部的表面上形成电解电镀层，则当金属箔和导体图形导通时，在从衬底绝缘层的开口部露出的金属箔的表面上也形成电解电镀层。另外，当金属箔和导体图形不导通时，在从衬底绝缘层的开口部露出的金属箔的表面上不形成电解电镀层。因此，如果判断在从开口部露出的金属箔的表面上是否形成了电解电镀层，则能够检查金属箔和导体图形是否导通。
结果，在电解电镀之后，检查所得到的布线电路基板的金属箔和导体图形是否导通，则能够简单且准确地区别不合格产品。
另外，在本发明的布线电路基板中，最好还具有：在上述衬底绝缘层上覆盖上述导体图形、而且使上述端子部和从上述开口部露出的上述金属箔露出而形成的保护绝缘层；以及在上述端子部的表面上形成的电解电镀层。
在该布线电路基板上，在从保护绝缘层露出的端子部的表面上形成电解电镀层。因此，如果判断在从衬底绝缘层的开口部露出的金属箔的表面上是否形成了电解电镀层，则能够检查出金属箔和导体图形是否导通。
结果，检查所得到的布线电路基板的金属箔和导体图形是否导通，则能够简单且准确地区别不合格产品。
另外，在本发明的布线电路基板中，最好具有：设置上述端子部的本体部、以及能够从上述本体部除去的除去部，并在上述除去部形成上述开口部。
在该布线电路基板上，能够从设置端子部的本体部除去形成开口部的除去部。因此，当布线电路基板为合格产品的情况时，虽然在衬底绝缘层的开口部不形成电解电镀层，金属箔从衬底绝缘层的开口部露出，金属箔有被腐蚀的可能性，但是在这种情况下，通过从本体部将除去部除去，能够避免这样的金属箔腐蚀的问题。
结果，能够确保选择为合格产品的布线电路基板有很好的长期可靠性。
另外，本发明的布线电路基板的制造方法，其特征在于，具有：准备金属支持基板的工序；在上述金属支持基板的上面形成金属箔的工序；在上述金属支持基板的上面形成衬底绝缘层、从而覆盖上述金属箔的工序；在上述衬底绝缘层上形成露出上述金属箔的开口部的工序；在上述衬底绝缘层的上面形成具有端子部的导体图形的工序；在上述端子部的表面上利用电解电镀来形成电解电镀层的工序；在形成上述电解电镀层之后、通过判断在从上述开口部露出的上述金属箔的表面上是否形成上述电解电镀层来检查上述金属箔和上述导体图形是否导通的工序。
在该布线电路基板的制造方法中，因为在端子部的表面上，利用电解电镀形成电解电镀层，因此当金属箔和导体图形为导通的情况时，在从衬底绝缘层的开口部露出的金属箔的表面上也形成电解电镀层。另外，当金属箔和导体图形为不导通的情况时，在从衬底绝缘层的开口部露出的金属箔的表面上不形成电解电镀层。因此，当在端子部的表面上形成电解电镀层以后，由于通过判断在从开口部露出的金属箔的表面上是否形成电解电镀层，来检查金属箔和导体图形是否导通，从而能够简单且准确地区别不合格产品。
另外，在该布线电路基板的制造方法中，利用电解电镀在端子部的表面上形成电解电镀层，同时在金属箔和导体图形为导通的情况下，在从开口部露出的金属箔的表面上也形成电解电镀层。因此，在1道工序中，能够同时形成端子部的表面的电解电镀层；以及在金属箔和导体图形为导通情况下的、在从开口部露出的金属箔的表面上形成的用于检查的电解电镀层。结果，能够一边检查金属箔和导体图形是否导通，同时简单地制造布线电路基板。
另外，在该布线电路基板的制造方法中，最好还具有形成在上述衬底绝缘层上覆盖上述导体图形、而且使上述端子部和从上述开口部露出的上述金属箔露出的保护绝缘层的工序。
在该布线电路基板的制造方法中，在端子部的表面上能够确实地形成电解电镀层，同时当金属箔和导体图形为导通的情况时，在从开口部露出的金属箔的表面上能够确实地形成电解电镀层。
另外，在该布线电路基板的制造方法中，最好具有：在设置上述端子部的本体部、与能够从上述本体部除去的形成上述开口部的除去部之间形成切口的工序。
在该布线电路基板的制造方法中，能够从设置端子部的本体部并沿着切口 来除去形成开口部的除去部。因此，当布线电路基板为合格产品时，虽然不在衬底绝缘层的开口部形成电解电镀层，金属箔从衬底绝缘层的开口部露出，金属箔有被腐蚀的可能性，但是在这时，通过从本体部除去除去部，能够避免这样的金属箔腐蚀的问题。
结果，能够得到选择作为长期可靠性优越的合格产品的布线电路基板。
附图说明
图1是本发明的布线电路基板的一个实施形态的俯视图。
图2是沿着图1中所示的布线电路基板的A-A线的截面图，是选择作为合格产品的布线电路基板的截面图。
图3是表示图2中所示的布线电路基板的制造方法的工程图，
(a)是准备金属支持基板的工序，
(b)是在金属支持基板的上面形成第1衬底绝缘层的工序，
(c)是在第1衬底绝缘层的上面形成金属箔的工序，
(d)是在第1衬底绝缘层的上面形成覆盖金属箔、并且形成金属箔露出的衬底开口部那样的第2衬底绝缘层的工序，
(e)是在第2衬底绝缘层的上面形成具有布线、端子部以及电镀引线的导体图形的工序。
图4是接着图3表示图2中所示的布线电路基板的制造方法的工序图，
(f)是在第2衬底绝缘层的上面形成覆盖导体图形、并且形成端子部露出的衬底开口部那样的保护绝缘层的工序，
(g)是形成切口的工序，
(h)是利用电解电镀在端子部的表面上形成电解电镀层的工序。
图5是沿着图1中所示的布线电路基板的A-A线的截面图，是选择的作为不合格产品的布线电路基板的截面图。
图6是本发明的布线电路基板的另一个实施形态的截面图，是对应于图2的截面图。
具体实施方式
图1是本发明的布线电路基板的一个实施形态的俯视图，图2是沿着图1中所示的布线电路基板的A-A线的截面图，是选择的作为合格产品的布线电路基 板的截面图，图3和图4是表示图2中所示的布线电路基板的制造方法的工序图，图5是沿着图1中所示的布线电路基板的A-A线的截面图，是选择的作为不合格产品的布线电路基板的截面图。
在图1中，该布线电路基板1是安装在硬盘驱动器等上的带电路的悬浮片基板，且在长度方向上延伸而形成。另外，布线电路基板1具有：配置在长度方向一侧且形成为俯视略呈矩形的本体部15、以及配置在本体部15的长度方向另一侧且形成为俯视略呈矩形的除去部16。再者，在该布线电路基板1中，在本体部15和除去部16之间设置切口17。
本体部15具有：在长度方向上延伸且相互隔开一定间隔而设置的多个(4根)布线8、设置在各布线8的长度方向的一端部的作为端子部的磁头侧连接端子部10、以及设置在各布线8的长度方向的另一端部的作为端子部的外部侧连接端子部10B，并形成一体。
各布线8在宽度方向(与长度方向垂直的方向)上相互隔开一定间隔并对向地并排配置。另外，多根布线8配置在稍微偏向布线电路基板1的宽度方向的另一侧(左侧)处，从而确保布线电路基板1上的本体部15和除去部16在宽度方向的一侧(右侧)上有余量部分。
各布线8的宽度(宽度方向长度)例如为10～100μm，最好为20～50μm，各布线8之间的间隔(宽度方向上的间隔)例如为10～100μm，最好为20～50μm。
磁头侧连接端子部10A配置在本体部15的长度方向一端部上，沿着宽度方向并排地设置多个(4个)宽度宽的矩形连接盘。另外，与各磁头侧连接端子部10A，分别连接各布线8的长度方向一端部。再者，在制造了布线电路基板1之后，与磁头侧连接端子部10A，连接磁头的端子部(未图示)。
外部侧连接端子部10B配置在本体部15的长度方向另一端部上，沿着宽度方向并排地设置多个(4个)宽度宽的矩形连接盘。另外，与各外部侧连接端子部10B，分别连接各布线8的长度方向另一端部。再者，在制造了布线电路基板1之后，与外部侧连接端子部10B，连接读写基板的端子部(未图示)。
各磁头侧连接端子部10A和各外部侧连接端子部10B的长度例如为20～1000μm，最好为30～800μm，其宽度例如为20～1000μm，最好为30～800μm。
另外，下面在不需要特别区分磁头侧连接端子部10A和外部侧连接端子部10B的情况下，仅作为端子部10来说明。
除去部16和本体部15连接且相邻配置。另外，除去部16具有电镀引线9。
电镀引线9的长度方向的一端部，将与各磁头侧连接端子部10A连接的多根(4根)电镀引线9合并成1根电镀引线9，并与未图示的电镀引线连接端子连接。
在本体部15和除去部16之间，沿着宽度方向设置直线切口17，以该切口17为界线，能够从本体部15上将除去部16除去。更具体来说，如图2所示，形成该切口17，使其形成为沿着整个宽度方向断续地除去后述的金属支持基板2、第1衬底绝缘层4、金属箔3和第2衬底绝缘层5的作为线状孔眼形状的切口17。
切口17的宽度(长度方向的长度)例如为40～100μm，最好为40～80μm，其长度(宽度方向长度)例如为60～1000μm，最好为80～240μm。另外，各切口17之间的宽度方向间隔例如为40～960μm，最好为80～120μm。
然后，该布线电路基板1具有：金属支持基板2、在金属支持基板2上形成的作为衬底绝缘层的第1衬底绝缘层4、在第1衬底绝缘层4上形成的金属箔3、以及在第1衬底绝缘层4上为了覆盖金属箔3而形成的作为衬底绝缘层的第2衬底绝缘层5。另外，该布线电路基板1具有：形成在第2衬底绝缘层5上且具有布线8、端子部10和电镀引线9(参照图1)的导体图形7；在第2衬底绝缘层5上为了覆盖导体图形7且使得端子部10和从后述的作为开口部的衬底开口部6露出的金属箔3露出而形成的保护绝缘层11；以及在端子部10的表面上形成的电解电镀层13。
金属支持基板2如图1所示，由与包括本体部15和除去部16的布线电路基板1的外形形状相对应的沿着长度方向延伸的平板状金属箔或金属薄板形成。作为形成金属支持基板2的金属材料，可采用例如不锈钢、42号合金等，最好采用不锈钢。金属支持基板2的厚度例如为15～30μm，最好为20～25μm。
如图2所示，第1衬底绝缘层4在金属支持基板2的表面上形成。更具体来说，第1衬底绝缘层4在包括本体部15和除去部16的金属支持基板2的上面形成。即配置第1衬底绝缘层4，使其周端边缘在俯视平面中与金属支持基板2的周端边缘在同一个位置上。
作为形成第1衬底绝缘层4的绝缘材料，可使用作为布线电路基板的绝缘材料通常使用的例如聚酰亚胺、聚醚腈、聚醚砜、聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚氯乙烯等合成树脂。在这之中，使用感光性的合成树脂较好，最好是使用感光性聚酰亚胺。第1衬底绝缘层4的厚度例如为1～10μm，最好为1～5μm。
金属箔3在第1衬底绝缘层4的表面上形成，如图1和图2所示，形成作为图形，从而在本体部15中使其与布线8在厚度方向上对向，而且在除去部16中使其与后述的衬底开口部6在厚度方向上对向。
即，金属箔3如图1所示，在本体部15中，在宽度方向上形成为包括宽度方向的最外两侧的布线8，而且在长度方向上形成俯视略呈矩形形状，从而使其从磁头侧连接端子部10A的长度方向内侧附近到外部侧连接端子部10B的长度方向内侧附近。
另外，这样形成金属箔3，使其向布线电路基板1的本体部15的宽度方向一侧(右侧)多出余量部分。而且，金属箔3在本体部15中，配置在余量部分中的多出部分还向着长度方向一侧延伸，横穿切口17，并在除去部16中延伸出去，从而与第2衬底绝缘层5的衬底开口部6在俯视面中重叠。
作为形成金属箔3的金属材料，可使用例如铜、镍、金、焊锡、锡、银、或者这些的合金等，最好使用铜。金属箔3的厚度例如为0.1～5μm，最好为1～5μm。
包括本体部15和除去部16而形成第2衬底绝缘层5，配置其周端边缘，使其在俯视面中与金属支持基板2的周端边缘在同一位置上。另外，在第1衬底绝缘层4的表面上形成第2衬底绝缘层5，使其覆盖金属箔3。再者，在第2衬底绝缘层5中，在除去部16上设置衬底开口部6，从而使其与金属箔3的延伸部分在厚度方向上对向，该衬底开口部6形成为俯视略呈矩形形状，从而使金属箔3露出。
作为形成第2衬底绝缘层5的绝缘材料，可使用与上述的第1衬底绝缘层4相同的绝缘材料。使用感光性的合成树脂较好，最好是使用感光性聚酰亚胺。第2衬底绝缘层5的厚度例如为1～10μm，最好为1～5μm。
另外，衬底开口部6的长度例如为40～1000μm，最好为100～500μm，其宽度例如为40～1000μm，最好为100～500μm。
另外，衬底开口部6的面积例如为1600～1×106μm2，最好为1×104～2.5×105μm2。如果衬底开口部6的面积高于上述的范围，则因为当金属箔3和导体图形7导通时，从衬底开口部6露出的金属箔3的表面上形成的用于检查的电解电镀层13的厚度变薄，所以有时难以检查该电解电镀层13的形成情况。如果衬底开口部6的面积低于上述的范围，则因为当金属箔3和导体图形7导通时，从衬底开口部6露出的金属箔3的表面上形成的用于检查的电解电镀层13变得狭小，所以有时难以检查该电解电镀层13的形成情况。
在第2衬底绝缘层5的上面形成导体图形7，作为具有布线8、端子部10、以及电镀引线9的形成一体的上述图形(布线电路图形)。
作为形成导体图形7的导体材料，可使用作为布线电路基板的导体材料通常使用的例如铜、镍、金、焊锡、或者这些的合金等导体材料。在这之中最好使用铜。另外，导体图形7的厚度例如为5～20μm，最好为7～15μm。
保护绝缘层11在包括本体部15和除去部16的、第2衬底绝缘层5的表面上形成为在长度方向和宽度方向比导体图形更长的形状，从而使其覆盖各布线8和各电镀引线9。
更具体来说，这样形成保护绝缘层11，从而使其在宽度方向上包括宽度方向的最外两侧的布线8。通过这样，在宽度方向上，在上述余量部分上不形成该保护绝缘层11，而是对应布线8的配置，配置在稍微偏向布线电路基板1的宽度方向另一侧(左侧)。因此，上述金属箔3的延伸部分中的第2绝缘层5的衬底开口部6和从该衬底开口部6露出的金属箔3，从该保护绝缘层11露出。
另外，在保护绝缘层11中形成俯视略呈矩形的保护开口部12，从而使各端子部10露出。
作为形成保护绝缘层11的绝缘材料，可采用与上述第1衬底绝缘层4相同的绝缘材料。使用感光性的合成树脂较好，最好使用感光性的聚酰亚胺。保护绝缘层11的厚度例如为2～10μm，最好为3～6μm。
如图2所示，向保护绝缘层11的保护开口部12内填充电解电镀层13。即，在从保护绝缘层11的保护开口部12露出的金属箔3的上面形成该电解电镀层13。
另外，如图5所示，在被选为后述的不合格产品的布线电路基板1中，也在该第2衬底绝缘层5的衬底开口部6内形成电解电镀层13。即，除了在上述保护开口部12内形成这样的电解电镀层13，还要在从第2衬底绝缘层5的衬底开口部6露出的金属箔3的上面形成这样的电解电镀层13。
作为形成电解电镀层13的金属材料，可使用例如金、银、镍或者这些的合金等金属材料，最好使用金。
电解电镀层13(形成在保护开口部12内的电解电镀层13)的厚度例如为0.25～3.0μm，最好为0.5～2.0μm。另外，当布线电路基板1被选为不合格产品时，形成在衬底开口部6内的电解电镀层13(参照图5)的厚度例如为0.25～3.0μm，最好为0.5～2.0μm。
接着，参照图3和图4来说明该布线电路基板1的制造方法。
首先，在该方法中，如图3(a)所示，准备金属支持基板2。
接着，在该方法中，如图3(b)所示，在金属支持基板2的上面形成第1衬底绝缘层4。
为了形成第1衬底绝缘层4，例如在金属支持基板2的上面均匀地涂敷上述感光性合成树脂的溶液(清漆)，并在干燥后进行曝光和显影，根据需要使其硬化。
另外，也可以均匀地涂敷例如上述合成树脂的溶液(清漆)之后进行干燥，然后根据需要使其硬化，从而形成第1衬底绝缘层4。再有，关于第1衬底绝缘层4的形成，不仅限于上述方法，也可以例如在上述图形的薄膜上预先形成合成树脂，再在金属支持基板2的表面上通过公认的粘接剂层粘接该薄膜。
然后，在该方法中，如图3(c)所示，在第1衬底绝缘层4的上面形成金属箔3。
例如利用添加法、腐蚀法等制作布线图形方法，根据上述图形在第1衬底绝缘层4的上面形成金属箔3。最好利用添加法来形成金属箔3。
在添加法中，首先在第1衬底绝缘层4的上面形成用虚线来表示的第1金属薄膜21。一般利用溅射来形成第1金属薄膜21，最好是利用铬溅射和铜溅射并通过层叠铬薄膜和铜薄膜来形成第1金属薄膜21。
接着，在该第1金属薄膜21的上面用和上述图形相反的图形来形成未图示的电镀抗蚀剂之后，在从电镀抗蚀剂露出的第1金属薄膜21的上面通过电解电镀或者无电解电镀等，用上述图形来形成金属箔3，在这之后，除去电镀抗蚀剂和层叠该电镀抗蚀剂的部分的第1金属薄膜21。
作为电解电镀，例如一边在上述金属电镀溶液中浸渍如图3(b)所示的制造中的布线电路基板1，一边将第1金属薄膜21作为种膜，采用从第1金属薄膜21通电的电解电镀。
作为无电解电镀，例如采用在上述金属电镀溶液中浸渍如图3(b)中所示的制造中的布线电路基板1的无电解电镀。
其中，最好利用电解电镀来形成金属箔3。
接着，在该方法中，如图3(d)所示，在第1衬底绝缘层4的上面形成第2衬底绝缘层5，从而覆盖金属箔3。
在包含金属箔3的第1衬底绝缘层4的上面均匀地涂敷例如与第1衬底绝缘层4相同的感光性的合成树脂溶液(清漆)，在干燥后，通过光掩模进行曝光和显 影，再根据需要使其硬化，从而用具有衬底开口部6的图形来形成第2衬底绝缘层5。
另外，第2衬底绝缘层5的形成不仅限于此，也可以例如在上述的图形(形成衬底开口部6的图形)的薄膜上预先形成合成树脂，在第1衬底绝缘层4的上面通过公认的粘接剂层粘接该薄膜，从而覆盖金属箔3。
通过这样，通过1道工序来同时形成第2衬底绝缘层5和衬底开口部6。
另外，虽然未图示，也可以例如首先在包含金属箔3的第1衬底绝缘层4的上面均匀地涂敷例如上述合成树脂的溶液(清漆)，然后进行干燥，接着根据需要使其硬化，来形成第2衬底绝缘层5，然后如图3(d)所示，利用激光加工或穿孔加工等，形成衬底开口部6。
另外，第2衬底绝缘层5和衬底开口部6的形成不仅限于此，虽然未图示，但是也可以例如首先在未形成衬底开口部6的图形的薄膜上预先形成合成树脂，再在第1衬底绝缘层4的上面通过公认的粘接剂层来粘接该薄膜，从而覆盖金属箔3，通过这样形成第2衬底绝缘层5。然后，如图3(d)所示，通过激光加工或穿孔加工等，形成衬底开口部6。
通过这样，通过2道工序来分别形成第2衬底绝缘层5和衬底开口部6。
接着，在该方法中，如图3(e)所示，在第2衬底绝缘层5的上面形成导体图形7。
利用例如添加法、腐蚀法等制作布线图形方法来形成导体图形7。最好是利用添加法来形成导体图形7。
在添加法中，首先，在包含从衬底开口部6露出的金属箔3的第2衬底绝缘层5的上面形成用虚线表示的第2金属薄膜22。利用与形成第1金属薄膜21相同的方法来形成第2金属薄膜22。最好是利用铬溅射和铜溅射并通过依次层叠铬薄膜和铜薄膜来形成第2金属薄膜22。
接着，在第2金属薄膜22的表面上设置干膜抗蚀剂，再对它进行曝光和显影，从而形成和布线电路图形相反的图形的未图示的电镀抗蚀剂。然后，利用电镀在从电镀抗蚀剂露出的第2金属薄膜22的表面上，用具有布线8、端子部10和电镀引线9(参照图1)的形成一体的图形来形成导体图形7，接着利用刻蚀等来除去电镀抗蚀剂和形成电镀抗蚀剂的部分的第2金属薄膜22。另外，电镀可以是电解电镀或者无电解电镀中的任一种，采用电解电镀比较好，而且最好是采用电解铜电镀。
然后，在该方法中，如图4(f)所示，在第2衬底绝缘层5的上面形成保护绝缘层11，从而覆盖导体图形7，而且使端子部10和从衬底开口部6露出的金属箔3露出。
在包含从衬底开口部6露出的金属箔3的第2衬底绝缘层5的上面，例如均匀地涂敷上述感光性的合成树脂溶液(清漆)，在干燥之后，通过光掩模进行曝光和显影，并根据需要使其硬化，从而用端子部10和从衬底开口部6露出的金属箔3露出的图形来形成保护绝缘层11，从而覆盖导体图形7。
另外，保护绝缘层11的形成不仅限于此，也可以例如在上述的图形(形成保护开口部12的图形)的薄膜上预先形成合成树脂，并在第2衬底绝缘层5的上面通过公认的粘接剂层来粘接该薄膜，从而覆盖导体图形7。
另外，虽然未图示，但是也可以例如首先在第2衬底绝缘层5的上面均匀地涂敷例如上述合成树脂的溶液(清漆)之后，进行干燥，接着根据需要使其硬化，来形成保护绝缘层11，然后如图4(f)所示，利用激光加工或穿孔加工等，形成保护开口部12。
另外，保护绝缘层11和保护开口部12的形成不仅限于此，虽然未图示，但是也可以例如首先在没有形成保护开口部12的图形的薄膜上预先形成合成树脂，然后在第2衬底绝缘层5的上面，通过公认的粘接剂层来粘接该薄膜，形成保护绝缘层11，从而覆盖导体图形7。然后，如图4(f)所示，利用激光加工或穿孔加工等，形成保护开口部12。
接着，在该方法中，如图4(g)所示，在本体部15和除去部16之间的金属支持基板2、第1衬底绝缘层4、金属箔3和第2衬底绝缘层5中形成切口17。
通过例如红外线激光或紫外线激光或者用金属模冲压等公认的方法形成切口17。最好通过利用紫外线激光的磨蚀法来形成切口17。
接着，在该方法中，如图4(h)所示，在端子部10的表面上形成电解电镀层13。
一边在上述金属的电镀溶液中浸渍图4(g)所示的制造中的布线电路基板1，一边从未图示的电镀引线连接端子来馈电，从而利用通过电镀引线9通电的电解电镀来形成电解电镀层13。
然后，当在布线8的下面形成的第2衬底绝缘层5上生成贯穿厚度方向的引脚孔20的情况下，如图5所示，在形成导体图形7时，因为向该引脚孔20中填充形成导体图形7的导体材料，并且金属箔3和导体图形7导通，所以利用上述电 解电镀，从而在从衬底开口部6露出的金属箔3的表面上也能形成电解电镀层13。
另一方面，当没有生成上述引脚孔20的情况下，如图2所示，因为金属箔3和导体图形7不导通，所以即使利用上述电解电镀，也不能在从衬底开口部6露出的金属箔3的表面上形成电解电镀层13。
因此，如图5所示，在金属箔3和导体图形7导通的情况下，例如当在至少某1根布线8的下面形成的第2衬底绝缘层5上生成贯穿厚度方向的引脚孔20(用图5的实线，表示在宽度方向最一边侧的布线8下的第2衬底绝缘层5上生成引脚孔20的形态)时，该布线8的电特性因与金属箔3的导通而变化。另外，例如图1和图5的虚线所示，当在不仅是1根、而是多根布线8下形成的第2衬底绝缘层5上生成引脚孔20(用图1的虚线，表示在所有4根的布线8下的第2衬底绝缘层5上生成引脚孔20的形态)时，除了上述电特性的变化，各布线8还通过金属箔3短路。
然后，在该方法中，通过判断在从衬底开口部6露出的金属箔3的表面上是否形成电解电镀层13，从而检查金属箔3和导体图形7是否导通。
判断在从衬底开口部6露出的金属箔3的表面上是否形成电解电镀层13，例如利用肉眼观察、显微镜观察(例如光学显微镜)等的外部观察(目测观察)来进行判断，或者利用例如X射线电子光谱分析等的表面分析来进行判断。最好是利用显微镜观察等的外部观察来判断电解电镀层13的形成。
在该检查中，如果能够确定在从衬底开口部6露出的金属箔3的表面上形成了电解电镀层13，则因为金属箔3和导体图形7导通，所以判断布线电路基板1为不合格产品。另一方面，如果能够确定在从衬底开口部6露出的金属箔3的表面上没有形成电解电镀层13，则因为金属箔3和导体图形7没有导通，所以判断布线电路基板1为合格产品。
然后，在该方法中，虽然未图示，但是通过弯折或者切割等，沿着切口17，从设置布线8和端子部10的本体部15除去形成电镀引线9和衬底开口部6的除去部16。
因此，在该布线电路基板1的制造方法中，当在端子部10的表面上形成电解电镀层13之后，如上所述，通过判断在从衬底开口部6露出的金属箔3的表面上是否形成电解电镀层13，从而能够简单地检查金属箔3和导体图形7是否导通。结果，能够简单且准确地分选出布线电路基板1的不合格产品。
另外，在该方法中，在利用电解电镀在端子部10的表面上形成电解电镀层 13、同时金属箔3和导体图形7导通的情况下，如图5所示，在从衬底开口部6露出的金属箔3的表面上也形成电解电镀层13。
因此，在1道工序中，能够同时形成端子部10的电解电镀层13和用于检查衬底开口部6的电解电镀层13。结果，能够一边检查金属箔3和导体图形7是否导通，一边简单地制造布线电路基板1。
另外，在该方法中，因为在第2衬底绝缘层5的上面形成保护绝缘层11，使其覆盖布线8和电镀引线9，且使端子部10和从第2衬底绝缘层5的衬底开口部6露出的金属箔3露出，所以在端子部10的表面上能够确实地形成电解电镀层13，同时当金属箔3和导体图形7导通时，在衬底开口部6内能够确实地形成用于检查的电解电镀层13。
另外，在该方法中，从设置布线8和端子部10的本体部15，沿着切口17除去形成电镀引线9和衬底开口部6的除去部16。
通过这样，因为除去了电镀引线9，所以在本体部15上能够使各布线8互相电独立。
另外，当布线电路基板1被选为合格产品时，因为在第2衬底绝缘层5的衬底开口部6上没有形成电解电镀层13，因此金属箔3从第2衬底绝缘层5的衬底开口部6露出，金属箔3有被腐蚀的可能。但是，在这种情况下，通过从本体部15将除去部16除去，则能够避免这样的金属箔3的腐蚀的可能。
结果，能够得到选择作为长期可靠性优越的合格产品的布线电路基板1。
图6是本发明的布线电路基板的其它一个实施形态的截面图，是对应于图2的截面图。另外，对于与上述各部分相对应的构件，在图6中带有相同的参照标号，并省略其详细的说明。
在上述的说明中，是将金属箔3和第1金属薄膜21(参照图4(h))形成为一体，但是不仅限于此，例如也可以如图6所示，与第1金属薄膜21分开形成金属箔3。
在图6中，在该布线电路基板1中形成第1金属薄膜21，从而使其介于金属箔3和第1衬底绝缘层4之间。
另外，将第1金属薄膜21和金属箔3分开，同时为了形成它们，例如最好使形成第1金属薄膜21的金属材料和形成金属箔3的金属材料不同，最好仅由铬来形成第1金属薄膜21，仅由铜来形成金属箔3。
另外，在上述图2所示的布线电路基板1的说明中，是直接形成第2衬底绝缘层5，从而覆盖金属箔3，但是不仅限于此，例如也可以如图6所示，在金属 箔3的表面上形成第3金属薄膜23，再形成第2衬底绝缘层5，从而覆盖该第3金属薄膜23。
作为形成第3金属薄膜23的金属材料，例如可采用镍、铬或者镍与铬的合金(镍铬耐热合金)。最好采用镍。
另外，利用溅射、电解电镀或者无电解电镀等来形成该第3金属薄膜23。最好利用无电解镍电镀来形成第3金属薄膜23。
再者，在形成衬底开口部6的同时或者在形成其之后，通过激光加工或穿孔加工等，来除去从第2衬底绝缘层5的衬底开口部6露出的第3金属薄膜23。
另外，在上述图2所示的布线电路基板1的说明中，是直接形成保护绝缘层11，从而覆盖导体图形7，但是不仅限于此，例如也可以如图6所示，在导体图形7的表面上形成第4金属薄膜24，再形成保护绝缘层11，从而覆盖该第4金属薄膜24。
形成第4金属薄膜24的金属材料可采用与上述第3金属薄膜23相同的金属材料。另外，第4金属薄膜24利用与上述第3金属薄膜23相同的方法来形成，最好是利用无电解镍电镀来形成。
另外，在形成保护开口部12的同时或者在形成其之后，通过激光加工或穿孔加工等，来除去在从保护绝缘层11的保护开口部12露出的端子部10的上面形成的第4金属薄膜24。
再者，在上述图1所示的布线电路基板1的说明中，是将衬底开口部6形成为俯视略呈矩形，但是不仅限于该形状，例如虽然未图示，但是也可以形成为俯视三角形、俯视略呈圆形等适当的形状。
另外，上述说明虽然提供了作为本发明例子的实施形态，但是这不过仅表示例子，不能进行限定解释。该技术领域的从业者显然清楚的本发明的变形例也包含在后述的专利申请范围内。

Claims (3)

1.一种布线电路基板的制造方法，其特征在于，
包括：
准备金属支持基板的工序；
在所述金属支持基板的上面形成第一衬底绝缘层的工序；
在所述第一衬底绝缘层的上面形成金属箔的工序；
为了覆盖所述金属箔而在所述第一衬底绝缘层的上面形成第二衬底绝缘层的工序；
在所述第二衬底绝缘层上形成所述金属箔露出的开口部的工序；
在所述第二衬底绝缘层的上面形成具有端子部及与所述端子部连接的电镀引线的导体图形的工序；
在所述端子部的表面上利用通过电镀引线通电的电解电镀来形成电解电镀层的工序；
以及在形成所述电解电镀层之后、通过判断在从所述开口部露出的所述金属箔的表面上是否形成了所述电解电镀层来检查所述金属箔和所述导体图形是否导通的工序，
在检查所述金属箔和所述导体图形是否导通的工序中，
若能够确定在从所述开口部露出的所述金属箔的表面上形成有所述电解电镀层，则所述金属箔和所述导体图形导通，将布线电路基板选择作为不合格产品，
另一方面，若能够确定在从所述开口部露出的所述金属箔的表面上没有形成所述电解电镀层，则所述金属箔和所述导体图形没有导通，将布线电路基板选择作为合格产品。
2.如权利要求1所述的布线电路基板的制造方法，其特征在于，
还具有：
为了覆盖所述导体图形且使所述端子部和从所述开口部露出的所述金属箔露出、而在所述第二衬底绝缘层的上面形成保护绝缘层的工序。
3.如权利要求1或2所述的布线电路基板的制造方法，其特征在于，
具有：在设置所述端子部的本体部、与能够从所述本体部除去并形成所述开口部的除去部之间形成切口的工序。 
CN2007101626050A 2006-09-27 2007-09-26 布线电路基板的制造方法 Expired - Fee Related CN101155467B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-262817 2006-09-27
JP2006262817 2006-09-27
JP2006262817A JP5005307B2 (ja) 2006-09-27 2006-09-27 配線回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN101155467A CN101155467A (zh) 2008-04-02
CN101155467B true CN101155467B (zh) 2011-10-05

Family

ID=38984162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101626050A Expired - Fee Related CN101155467B (zh) 2006-09-27 2007-09-26 布线电路基板的制造方法

Country Status (4)

Country Link
US (2) US8063312B2 (zh)
EP (1) EP1906714B1 (zh)
JP (1) JP5005307B2 (zh)
CN (1) CN101155467B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5345023B2 (ja) 2009-08-28 2013-11-20 日東電工株式会社 配線回路基板およびその製造方法
JP6174843B2 (ja) * 2012-03-27 2017-08-02 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法
US9483623B2 (en) * 2012-10-10 2016-11-01 Adobe Systems Incorporated Displaying targeted website content based on social user profile data
US9185112B2 (en) 2012-10-10 2015-11-10 Adobe Systems Incorporated Extensible configuration system to allow a website to authenticate users based on an authorization protocol
JP5639238B2 (ja) * 2013-08-12 2014-12-10 日東電工株式会社 サスペンション基板およびその製造方法
JP5591384B2 (ja) * 2013-08-12 2014-09-17 日東電工株式会社 配線回路基板およびその製造方法
WO2015060387A1 (ja) * 2013-10-23 2015-04-30 京セラ株式会社 配線基板および電子装置
JP6151654B2 (ja) * 2014-02-25 2017-06-21 日東電工株式会社 配線回路基板およびその製造方法
JP7330873B2 (ja) * 2019-12-10 2023-08-22 日本発條株式会社 板材、板材引きちぎり方法およびサスペンション
CN113834827B (zh) * 2020-06-24 2024-04-12 江苏长电科技股份有限公司 多层电路基板及其偏移检测方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02198186A (ja) * 1989-01-27 1990-08-06 Cmk Corp プリント配線板シールド層検査方法と検査手段
JP2000097983A (ja) * 1998-09-18 2000-04-07 Dainippon Printing Co Ltd 配線一体型サスペンションにおける配線部の検査方法
IL139388A (en) * 2000-11-01 2005-09-25 Makhteshim Chem Works Ltd Pest control sheet
US6515222B2 (en) * 2001-02-05 2003-02-04 Motorola, Inc. Printed circuit board arrangement
JP4222885B2 (ja) * 2003-06-04 2009-02-12 日東電工株式会社 配線回路基板
JP2005011387A (ja) * 2003-06-16 2005-01-13 Hitachi Global Storage Technologies Inc 磁気ディスク装置
JP4019034B2 (ja) * 2003-09-22 2007-12-05 日東電工株式会社 回路付サスペンション基板の製造方法
TWI246375B (en) * 2004-05-06 2005-12-21 Siliconware Precision Industries Co Ltd Circuit board with quality-identified mark and method for identifying the quality of circuit board
JP4564820B2 (ja) * 2004-06-11 2010-10-20 日本特殊陶業株式会社 多数個取り配線基板およびその製造方法
JP4620495B2 (ja) * 2005-03-01 2011-01-26 大日本印刷株式会社 フレキシャーおよびフレキシャーの製造方法
JP4790447B2 (ja) * 2006-03-02 2011-10-12 日東電工株式会社 回路付サスペンション基板

Also Published As

Publication number Publication date
US8327535B2 (en) 2012-12-11
JP2008085051A (ja) 2008-04-10
JP5005307B2 (ja) 2012-08-22
EP1906714B1 (en) 2015-08-26
EP1906714A3 (en) 2010-03-17
EP1906714A2 (en) 2008-04-02
US20120030939A1 (en) 2012-02-09
US8063312B2 (en) 2011-11-22
CN101155467A (zh) 2008-04-02
US20080075918A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
CN101155467B (zh) 布线电路基板的制造方法
US8236186B2 (en) Production method of suspension board with circuit
CN109769344B (zh) 电路板及该电路板的制造方法
CN101627473B (zh) 形成用于高容量存储器卡的单层衬底的方法
US10531569B2 (en) Printed circuit board and method of fabricating the same
JP2015518229A (ja) ディスクドライブのヘッドサスペンションのフレクシャ用接地形体
CN102006716A (zh) 布线电路基板及其制造方法
US20090140419A1 (en) Extended plating trace in flip chip solder mask window
US20130029500A1 (en) Connector and fabrication method thereof
CN106304662A (zh) 电路板及其制作方法
CN101022699A (zh) 布线电路基板及其制造方法
KR20220008267A (ko) 배선 회로 기판
CN104377187A (zh) Ic载板、具有该ic载板的半导体器件及制作方法
US7971352B2 (en) Method of manufacturing printed circuit board
JP2007214568A (ja) 回路基板構造
CN115190701A (zh) 一种埋入式线路封装基板及其加工方法
CN108738230B (zh) 电路板结构及其制造方法
CN112825310A (zh) 超薄芯片的封装结构和柔性集成封装方法
CN105976836B (zh) 带电路的悬挂基板及其制造方法
US20210337675A1 (en) Multilayer board and method for manufacturing same
US20230413453A1 (en) Circuit board and method for manufacturing same, and electronic device comprising same circuit board
US20210345493A1 (en) Flexible circuit board, manufacturing method therefor, and package having flexible circuit board
US6693359B1 (en) High density wire bonding pads for semiconductor package
EP2570007B1 (en) Method of manufacture of flexible printed circuits, flexible printed circuits, module and card
JPH06308196A (ja) テストヘッド構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111005

Termination date: 20190926

CF01 Termination of patent right due to non-payment of annual fee