CN105282964A - 配线电路基板和其制造方法 - Google Patents

配线电路基板和其制造方法 Download PDF

Info

Publication number
CN105282964A
CN105282964A CN201510378851.4A CN201510378851A CN105282964A CN 105282964 A CN105282964 A CN 105282964A CN 201510378851 A CN201510378851 A CN 201510378851A CN 105282964 A CN105282964 A CN 105282964A
Authority
CN
China
Prior art keywords
wiring pattern
insulating barrier
splicing ear
metallic film
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510378851.4A
Other languages
English (en)
Other versions
CN105282964B (zh
Inventor
田边浩之
金川仁纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN105282964A publication Critical patent/CN105282964A/zh
Application granted granted Critical
Publication of CN105282964B publication Critical patent/CN105282964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0246—Termination of transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供配线电路基板和其制造方法。在绝缘层上形成写入用配线图案。以至少与写入用配线图案的表面的第1部分直接接触的状态覆盖写入用配线图案地在绝缘层上形成覆盖层。以与写入用配线图案电连接且自覆盖层暴露的方式在绝缘层上形成连接端子。

Description

配线电路基板和其制造方法
技术领域
本发明涉及配线电路基板和其制造方法。
背景技术
以往，在各种电气设备或电子设备中使用配线电路基板。在日本特开2012－235013号公报中，示出了带电路的悬挂用基板作为在磁盘装置中为了将磁头定位而使用的配线电路基板。
在日本特开2012－235013号公报的配线电路基板中，在导电性的支承基板上形成绝缘性的基底层。在基底层上形成导体电路图案。利用非电解镀镍在导体电路图案的表面形成金属覆膜。以覆盖形成有金属覆膜的导体电路图案的方式形成覆盖层。以自覆盖层暴露的方式在导体电路图案的端部形成连接端子。
近年来，用于电气设备或电子设备的电信号的高频化不断发展。然而，在利用日本特开2012－235013号公报那样的配线电路基板的导体电路图案来传输高频电信号的情况下，会使电信号的损失增加。因此，对于配线电路基板，要求在较高的频带中也能够降低电信号的传输损失。
发明内容
本发明的目的在于，提供在较高的频带中也能够降低电信号的损失的配线电路基板和其制造方法。
本发明者进行了各种实验和研究，结果发现，通过使配线图案不经由金属薄膜而直接接触覆盖层，能够降低较高的频带中的电信号的传输损失，从而想到了以下的本发明。
(1)本发明的一技术方案提供一种配线电路基板，其中，该配线电路基板包括：第1绝缘层；配线图案，其形成在第1绝缘层上；第2绝缘层，其以覆盖配线图案的方式形成在第1绝缘层上；以及连接端子，其以与配线图案电连接且自第2绝缘层暴露的方式形成在第1绝缘层上，配线图案的表面具有第1部分，第2绝缘层以与配线图案的至少第1部分直接接触的状态覆盖配线图案。
在该配线电路基板中，在第1绝缘层上形成有配线图案。以至少与配线图案的表面的第1部分直接接触的状态覆盖配线图案地在第1绝缘层上形成第2绝缘层。以与配线图案电连接且自第2绝缘层暴露的方式在第1绝缘层上形成连接端子。
采用该结构，配线图案的至少第1部分与第2绝缘层直接接触。本发明者经过所述实验和研究，结果发现：通过使配线图案与第2绝缘层直接接触，能使电信号的传输损失降低。由此，在较高频带中，也能够降低电信号的传输损失。
(2)也可以是，配线图案的表面具有与第1部分不同的第2部分，在配线图案的第2部分上形成金属薄膜，第2绝缘层形成为以与配线图案的第1部分直接接触且与金属薄膜相接触的状态覆盖配线图案。
在该情况下，能够降低电信号在配线图案的第1部分中的传输损失并易于在第2部分处提高配线图案与第2绝缘层之间的密合性。由此，能够防止第2绝缘层剥离并降低在较高的频带中的电信号的传输损失。另外，不需要对整个配线图案实施使配线图案与第2绝缘层密合的表面处理。
(3)也可以是，配线图案具有与连接端子相连接的端部，配线图案的第2部分位于配线图案的端部的表面。
在该情况下，能在配线图案的端部提高配线图案与第2绝缘层之间的密合性。由此，能够防止第1绝缘层与第2绝缘层之间在配线图案的端部产生间隙。其结果，能够防止在制造配线电路基板时使用的药液浸入到第1绝缘层与第2绝缘层之间。
(4)也可以是，第1部分是配线图案的除了第2部分以外的部分。
在该情况下，能够在配线图案的端部提高配线图案与第2绝缘层之间的密合性并能够降低电信号在配线图案的除了端部以外的所有部分中的传输损失。
(5)也可以是，第2部分包括配线图案和连接端子之间的边界部分，连接端子包括第1导体层和形成在第1导体层上的第2导体层，金属薄膜在第2部分位于配线图案与第2绝缘层之间和第1导体层与第2导体层之间。
在该情况下，能在配线图案和连接端子之间的边界部分处提高配线图案与第2绝缘层之间的密合性。由此，能够充分地防止第2绝缘层在配线图案和连接端子之间的边界部分处剥离。
(6)也可以是，金属薄膜相对于第2绝缘层的密合力高于配线图案相对于第2绝缘层的密合力。
在该情况下，能够利用金属薄膜来可靠地提高配线图案与第2绝缘层之间的密合性。
(7)也可以是，配线图案含有铜，金属薄膜含有镍、金、铂、银或锡。
在该情况下，通过在含有铜的配线图案与第2绝缘层之间设置含有镍、金、铂、银或锡的金属薄膜，从而充分地提高配线图案与第2绝缘层之间的密合性。
(8)本发明的另一技术方案提供一种配线电路基板的制造方法，其中，该配线电路基板的制造方法包括以下工序：在第1绝缘层上形成配线图案的工序；以至少与配线图案的表面的第1部分直接接触的状态覆盖配线图案地在第1绝缘层上形成第2绝缘层的工序；以及以与配线图案电连接且自第2绝缘层暴露的方式在第1绝缘层上形成连接端子的工序。
采用该配线电路基板的制造方法，在第1绝缘层上形成配线图案。以至少与配线图案的表面的第1部分直接接触的状态覆盖配线图案地在第1绝缘层上形成第2绝缘层。以与配线图案电连接且自第2绝缘层暴露的方式在第1绝缘层上形成连接端子。
采用该结构，配线图案的至少第1部分与第2绝缘层直接接触。本发明者经过所述实验和研究，结果发现：通过使配线图案与第2绝缘层直接接触，能使电信号的传输损失降低。由此，在较高频带中，也能够降低电信号的传输损失。
(9)也可以是，该配线电路基板的制造方法还包括在配线图案的表面的与第1部分不同的第2部分上形成金属薄膜的工序，在形成第2绝缘层的工序中包括如下步骤，即，以与配线图案的第1部分直接接触且与形成于第2部分上的金属薄膜相接触的状态覆盖配线图案地形成第2绝缘层。
在该情况下，能够降低电信号在配线图案的第1部分中的传输损失并易于在第2部分处提高配线图案与第2绝缘层之间的密合性。由此，能够防止第2绝缘层剥离并降低在较高的频带中的电信号的传输损失。另外，不需要对整个配线图案实施使配线图案与第2绝缘层密合的表面处理。
(10)也可以是，在形成连接端子的工序中包括将连接端子形成于配线图案的端部的步骤，配线图案的第2部分位于配线图案的端部的表面。
在该情况下，能在配线图案的端部提高配线图案与第2绝缘层之间的密合性。由此，能够防止第1绝缘层与第2绝缘层之间在配线图案的端部产生间隙。其结果，能够防止在制造配线电路基板时使用的药液浸入到第1绝缘层与第2绝缘层之间。
(11)也可以是，第1部分是配线图案的除了第2部分以外的部分。
在该情况下，能够在配线图案的端部提高配线图案与第2绝缘层之间的密合性并能够降低电信号在配线图案的除了端部以外的所有部分中的传输损失。
(12)也可以是，第2部分包括配线图案和连接端子之间的边界部分，在形成配线图案的工序中包括形成配线图案和第1导体层的步骤，在形成连接端子的工序中包括在第1导体层上形成第2导体层的步骤，在形成金属薄膜的工序中包括如下步骤，即，在第2部分中的、配线图案与第2绝缘层之间和第1导体层与第2导体层之间形成金属薄膜。
在该情况下，能在配线图案和连接端子之间的边界部分处提高配线图案与第2绝缘层之间的密合性。由此，能够充分地防止第2绝缘层在配线图案和连接端子之间的边界部分处剥离。
(13)也可以是，在形成金属薄膜的步骤中包括如下步骤：在配线图案上和第1导体层上形成金属薄膜的步骤；以及将第2部分中的、金属薄膜的除了配线图案与第2绝缘层之间的部分和第1导体层与第2导体层之间的部分以外的部分去除的步骤。
在该情况下，能够易于仅在配线图案与第2绝缘层之间和第1导体层与第2导体层之间形成金属薄膜。
(14)也可以是，在配线图案上和第1导体层上形成金属薄膜的步骤中包括利用非电解镀来形成金属薄膜的步骤。
在该情况下，能够易于在配线图案上和第1导体层上形成金属薄膜。
附图说明
图1是本发明的一实施方式的悬挂基板的俯视图。
图2的(a)～图2的(c)是连接端子和其周边部分的俯视图。
图3的(a)～图3的(c)是连接端子和其周边部分的俯视图。
图4的(a)～图4的(c)是连接端子和其周边部分的剖视图。
图5的(a)～图5的(d)是表示图1的悬挂基板的制造工序的示意性工序图。
图6的(a)～图6的(c)是表示图1的悬挂基板的制造工序的示意性工序图。
图7的(a)～图7的(d)是表示图1的悬挂基板的制造工序的示意性工序图。
图8的(a)～图8的(c)是表示图1的悬挂基板的制造工序的示意性工序图。
图9的(a)～图9的(c)是实施例1的悬挂基板的连接端子和其周边部分的俯视图。
图10的(a)～图10的(c)是实施例1的悬挂基板的连接端子和其周边部分的剖视图。
图11的(a)～图11的(c)是比较例1的悬挂基板的连接端子和其周边部分的俯视图。
图12的(a)～图12的(c)是比较例1的悬挂基板的连接端子和其周边部分的剖视图。
图13是表示与写入用配线图案有关的参数SDD12的测量结果的图。
图14是表示与读取用配线图案有关的参数SDD12的测量结果的图。
具体实施方式
以下，参照附图说明本发明的一实施方式的配线电路基板和其制造方法。作为本发明的一实施方式的配线电路基板，说明在硬盘驱动装置的致动器中使用的带电路的悬挂基板(以下，简称为悬挂基板)。
(1)悬挂基板的构造
图1是本发明的一实施方式的悬挂基板的俯视图。在图1中，将箭头朝向的方向称作前方，将其相反方向称作后方。如图1所示，悬挂基板1包括由金属制的长条状的支承基板形成的悬架主体部100。在图1中，悬架主体部100沿大致前后方向延伸。
悬挂基板1由长条状的支承板50支承。在悬架主体部100的上表面上，如点线所示，形成有写入用配线图案W1、W2、读取用配线图案R1、R2以及电源用配线图案P1、P2
在悬架主体部100的顶端部，通过形成U字状的开口部11而设有磁头搭载部(以下，称作舌部)12。在虚线R的部位对舌部12进行弯曲加工，使得舌部12相对于悬架主体部100呈规定的角度。
在悬架主体部100的一端部的、舌部12的上表面上形成有4个连接端子21、22、23、24。另外，在悬架主体部100的延伸方向上的中央部附近的两侧部分别形成有两个连接端子25、26。在舌部12的上表面上安装有具有磁头的磁头滑撬(未图示)。舌部12的连接端子21～连接端子24与磁头滑撬的磁头的端子相连接。连接端子25、26分别与设于支承板50的两个压电元件61、62相连接。
在悬架主体部100的另一端部的上表面形成有6个连接端子31、32、33、34、35、36。连接端子31～连接端子34与前置放大器等的电子电路相连接。连接端子35、36与压电元件61、62用的电源电路相连接。连接端子21～连接端子26和连接端子31～连接端子36分别通过写入用配线图案W1、W2、读取用配线图案R1、R2以及电源用配线图案P1、P2电连接。另外，在悬架主体部100上形成有多个孔部H。
支承板50具有前端区域51、后端区域52以及中央区域53。后端区域52具有矩形形状。前端区域51具有梯形形状，前端区域51的宽度自后方朝向前方去逐渐变小。中央区域53具有沿前后方向延伸的矩形形状，其配置在前端区域51与后端区域52之间。在悬挂基板1被支承于支承板50的上表面的状态下，悬挂基板1的包括连接端子31～连接端子36在内的端部自后端区域52向后方突出。
在中央区域53的一部分上设有压电元件安装区域54。压电元件安装区域54与悬挂基板1的连接端子25、26相重叠。压电元件安装区域54的两侧部以向外侧弯曲的方式突出。另外，在压电元件安装区域54中形成有沿宽度方向(与前后方向正交的方向)延伸的通孔54h。采用该结构，支承板50的压电元件安装区域54的部分在前后方向上具有伸缩性。
以横跨通孔54h的方式在压电元件安装区域54的下表面安装压电元件61、62。压电元件61、62分别位于悬挂基板1的两侧。压电元件61、62分别通过通孔54h而与悬挂基板1的连接端子25、26相连接。
经由连接端子25、35和电源用配线图案P1对压电元件61施加电压，经由连接端子26、36和电源用配线图案P2对压电元件62施加电压。由此，随着压电元件61、62的伸缩，支承板50也沿前后方向伸缩。通过对施加于压电元件61、62的电压进行控制，能够对悬挂基板1上的磁头滑撬的磁头进行微小的对位。
由支承板50支承的悬挂基板1被设于硬盘装置。在对磁盘写入信息时，电流在一对写入用配线图案W1、W2中流动。写入用配线图案W1和写入用配线图案W2构成用于传输差动的写入信号的差动信号线路对。另外，在从磁盘读取信息时，电流在一对读取用配线图案R1、R2中流动。读取用配线图案R1和读取用配线图案R2构成用于输送差动的读取信号的差动信号线路对。
(2)连接端子和其周边部分的结构
接下来，详细说明悬挂基板1的连接端子21～连接端子26、连接端子31～连接端子36和其周边部分。图2和图3是连接端子21～连接端子26、连接端子31～连接端子36和其周边部分的俯视图。图4是连接端子21～连接端子26、连接端子31～连接端子36和其周边部分的剖视图。图2的(a)～图2的(c)的比例尺互不相同，图3的(a)～图3的(c)的比例尺互不相同，图4的(a)～图4的(c)的比例尺互不相同。
图2的(a)和图3的(a)示出连接端子21～连接端子24和其周边部分，图2的(b)和图3的(b)示出连接端子25和其周边部分，图2的(c)和图3的(c)示出连接端子31、32和其周边部分。在图2的(a)～图2的(c)中，省略了覆盖层43(参照图4)的图示。连接端子26具有与连接端子25相同的结构，连接端子33～连接端子36具有与连接端子31、32相同的结构。
图4的(a)是图2的(a)的A－A放大剖视图，图4的(b)是图2的(b)的B－B放大剖视图，图4的(c)是图2的(c)的C－C放大剖视图。在图2的(a)～图2的(c)和图3的(a)～图3的(c)的俯视图中，为了易于理解结构，标注了与对图4的(a)～图4的(c)的剖视图的各构件所标注的阴影或点状图案相同的阴影或点状图案。后述的图5～图12也是同样的。
如图2的(a)所示，在写入用配线图案W1、W2的一端部和读取用配线图案R1、R2的一端部分别形成有连接端子21～连接端子24。如图2的(b)所示，在电源用配线图案P1的一端部形成有连接端子25。同样地，在电源用配线图案P2(图1)的一端部形成有连接端子26(图1)。如图2的(c)所示，在写入用配线图案W1、W2的另一端部分别形成有连接端子31、32。同样地，在读取用配线图案R1、R2(图1)的另一端部和电源用配线图案P1、P2(图1)的另一端部形成有连接端子33～连接端子36(图1)。
如图3的(a)～图3的(c)所示，以覆盖写入用配线图案W1、W2、读取用配线图案R1、R2以及电源用配线图案P1、P2的方式在绝缘层41上形成有例如包含聚酰亚胺的覆盖层43。连接端子21～连接端子26、连接端子31～连接端子36自覆盖层43暴露。
如图4的(a)所示，在例如包含不锈钢的金属制的支承基板10上形成有例如包含聚酰亚胺的绝缘层41。在绝缘层41上形成有例如包含铜的导体层42。导体层42包括图案部42a和端子部42b。写入用配线图案W1由图案部42a形成。在悬架主体部100的一端部，以与图案部42a和端子部42b间的边界42c重叠的方式在导体层42上形成有金属薄膜15。金属薄膜15是通过例如非电解镀形成的镍薄膜。
以覆盖金属薄膜15的位于写入用配线图案W1上的部分和写入用配线图案W1的方式在绝缘层41上形成有例如包含聚酰亚胺的覆盖层43。另外，在端子部42b上的金属薄膜15上和端子部42b上形成有例如包含金的金属层44。连接端子21由端子部42b和金属层44构成。
金属薄膜15自边界42c向写入用配线图案W1与覆盖层43之间突出长度L1。另外，金属薄膜15自边界42c向端子部42b与金属层44之间突出长度L2。
写入用配线图案W2和连接端子22间的边界部分、读取用配线图案R1和连接端子23间的边界部分以及读取用配线图案R2和连接端子24间的边界部分的结构与图4的(a)的写入用配线图案W1和连接端子21间的边界部分的结构相同。
同样地，如图4的(b)所示，电源用配线图案P1由导体层42的图案部42a形成。在悬架主体部100的前后方向上的大致中央部，以与图案部42a和端子部42b间的边界42c重叠的方式在导体层42上形成有金属薄膜15。电源用配线图案P1上的金属薄膜15呈环状。
以覆盖金属薄膜15的位于电源用配线图案P1上的部分和电源用配线图案P1的方式在绝缘层41上形成有覆盖层43。另外，在端子部42b上的金属薄膜15上和端子部42b上形成金属层44。连接端子25由端子部42b和金属层44构成。金属薄膜15自边界42c向电源用配线图案P1与覆盖层43之间突出长度L1。另外，金属薄膜15自边界42c向端子部42b与金属层44之间突出长度L2。
电源用配线图案P2和连接端子26间的边界部分的结构与图4的(b)的电源用配线图案P1和连接端子25间的边界部分的结构相同。
如图4的(c)所示，在悬架主体部100的另一端部，以与图案部42a与端子部42b间的边界42c重叠的方式在导体层42上形成有金属薄膜15。以覆盖金属薄膜15的位于写入用配线图案W1上的部分和写入用配线图案W1的方式在绝缘层41上形成有例如包含聚酰亚胺的覆盖层43。另外，在端子部42b上的金属薄膜15上和端子部42b上形成有例如包含金的金属层44。连接端子31由端子部42b和金属层44构成。
金属薄膜15自边界42c向写入用配线图案W1与覆盖层43之间突出长度L1。另外，金属薄膜15自边界42c向端子部42b与金属层44之间突出长度L2。
写入用配线图案W2和连接端子32间的边界部分、读取用配线图案R1和连接端子33间的边界部分以及读取用配线图案R2和连接端子34间的边界部分的结构与图4的(c)的写入用配线图案W1和连接端子31间的边界部分的结构相同。另外，电源用配线图案P1和连接端子35间的边界部分以及电源用配线图案P2和连接端子36间的边界部分的结构与写入用配线图案W1和连接端子31间的边界部分的结构相同。
(3)悬挂基板的制造方法
以下，说明悬挂基板1的制造方法。图5～图8是表示图1的悬挂基板1的制造工序的示意性工序图。图5和图6是与连接端子21～连接端子24以及其周边相当的部分的俯视图。图7和图8是图5和图6的D－D剖视图。
首先，如图5的(a)和图7的(a)所示，在例如包含不锈钢的支承层10a上形成例如包含聚酰亚胺的绝缘层41。支承层10a的厚度例如为10μm～50μm。绝缘层41的厚度例如为5μm～15μm。此处，绝缘层41形成为与图1的悬挂基板1的形状相同的形状。
接下来，如图5的(b)和图7的(b)所示，在绝缘层41上形成例如包含铜的导体层42。导体层42具有规定的图案。导体层42的厚度例如为1μm～20μm。此处，在之后的工序中，将导体层42的形成有写入用配线图案W1、W2、读取用配线图案R1、R2以及电源用配线图案P1、P2的部分如所述那样称作图案部42a。在之后的工序中，将导体层42的端部的形成有连接端子21～连接端子26、连接端子31～连接端子36的部分如所述那样称作端子部42b。
接着，如图5的(c)和图7的(c)所示，在导体层42上形成金属薄膜15。金属薄膜15通过例如非电解镀形成。在非电解镀的形成工序中，在将导体层42浸渍于含有例如镍和还原剂的非电解镀液中的状态下，镀镍覆膜以钯等催化剂为核在导体层42上成长。
金属薄膜15优选由镍形成，但并不限定于此，也可以由金(Au)、铂(Pt)、银(Ag)或锡(Sn)形成。在该情况下，也能够提高图案部42a与覆盖层43之间的密合性。金属薄膜15的厚度优选为1nm～1000nm，更优选为10nm～200nm，进一步优选为10nm～150nm。
之后，如图5的(d)和图7的(d)所示，除了导体层42的边界42c的附近部分，将金属薄膜15去除。通过例如光刻技术来去除金属薄膜15。由此，残留有金属薄膜15的位于导体层42的边界42c的附近部分的部分。
金属薄膜15的自边界42c突出到图案部42a上的部分的长度L1优选为1μm～30000μm，更优选为10μm～1000μm，进一步优选为10μm～100μm。金属薄膜15的自边界42c突出到端子部42b上的部分的长度L2优选为1μm～1000μm，更优选为10μm～100μm。
接下来，如图6的(a)和图8的(a)所示，以覆盖图案部42a和图案部42a上的金属薄膜15的方式在绝缘层41上形成例如包含聚酰亚胺的覆盖层43。覆盖层43的厚度例如为2μm～10μm。由此，端子部42b自覆盖层43暴露。另外，金属薄膜15的位于图案部42a上的、长度为L1的部分被覆盖层43覆盖，金属薄膜15的位于端子部42b上的、长度为L2的部分自覆盖层43暴露。
接着，如图6的(b)和图8的(b)所示，在端子部42b和端子部42b上的金属薄膜15之上形成金属层44。在本例子中，金属层44是通过在端子部42b上依次进行厚度0.01μm～5μm的镀镍和厚度0.1μm～5μm的镀金而形成的。利用端子部42b和金属层44来形成连接端子21～连接端子26、连接端子31～连接端子36，利用图案部42a来形成写入用配线图案W1、W2、读取用配线图案R1、R2以及电源用配线图案P1、P2。
写入用配线图案W1、W2之间的间隔和读取用配线图案R1、R2之间的间隔例如分别为5μm～100μm。同样地，写入用配线图案W1与电源用配线图案P1之间的间隔和读取用配线图案R2与电源用配线图案P2之间的间隔例如分别为5μm～100μm。写入用配线图案W1、W2、读取用配线图案R1、R2以及电源用配线图案P1、P2的宽度例如分别为5μm～200μm。
之后，如图6的(c)和图8的(c)所示，通过以残留有支承层10a的与绝缘层41重叠的部分的方式对支承层10a进行加工，从而形成支承基板10。通过例如蚀刻来进行支承层10a的加工。由此，完成了悬挂基板1。
(4)其他实施方式
(a)在所述实施方式中，在导体层42的边界42c的附近部分上形成有金属薄膜15，但并不限定于此。也可以在图案部42a的与导体层42的边界42c的附近部分不同的任意的部分上形成金属薄膜15。在该情况下，也能够使写入用配线图案W1、W2、读取用配线图案R1、R2以及电源用配线图案P1、P2与覆盖层43之间的密合性较高。另外，在写入用配线图案W1、W2、读取用配线图案R1、R2以及电源用配线图案P1、P2与覆盖层43之间的密合性足够高的情况下，也可以不在导体层42上形成金属薄膜15。
(b)在所述实施方式中，配线电路基板是包括支承基板10的悬挂基板1，但并不限定于此。配线电路基板也可以是例如不包括支承基板10的柔性配线电路基板。
(c)在所述实施方式中，金属薄膜15由非电解镀形成，但并不限定于此。金属薄膜15也可以使用半添加法或减去法等其他方法来形成。
(5)效果
在本实施方式中，在绝缘层41上的导体层42的边界42c的附近部分形成有金属薄膜15。以与图案部42a的除了位于导体层42的边界42c的附近部分以外的部分直接接触且与金属薄膜15相接触的状态覆盖图案部42a地在绝缘层41上形成覆盖层43。端子部42b自覆盖层43暴露。
采用该结构，图案部42a的除了位于导体层42的边界42c的附近部分以外的部分与覆盖层43直接接触。本发明者经过实验和研究，结果发现：通过使图案部42a与覆盖层43直接接触，能使电信号的传输损失降低。由此，在较高频带中，也能够降低电信号的传输损失。
另外，能够在图案部42a的形成有金属薄膜15的端部处提高图案部42a与覆盖层43之间的密合性。另外，能够降低电信号在图案部42a的除了端部以外的所有部分中的传输损失。由此，能够防止覆盖层43剥离并降低在较高的频带中的电信号的传输损失。并且，不需要对整个图案部42a实施使图案部42a与覆盖层43密合的表面处理。
另外，能够防止绝缘层41与覆盖层43之间在图案部42a的端部产生间隙。其结果，能够防止在制造悬挂基板1时使用的药液浸入到绝缘层41与覆盖层43之间。
(6)实施例
作为实施例1、2和比较例1、2，制作了以下的悬挂基板。图9是实施例1的悬挂基板的连接端子21～连接端子26、连接端子31～连接端子36和其周边部分的俯视图。图10是实施例1的悬挂基板的连接端子21～连接端子26、连接端子31～连接端子36和其周边部分的剖视图。图10的(a)是图9的(a)的E－E放大剖视图，图10的(b)是图9的(b)的F－F放大剖视图，图10的(c)是图9的(c)的G－G放大剖视图。在图9中，省略了覆盖层43的图示。
图11是比较例1的悬挂基板的连接端子21～连接端子26、连接端子31～连接端子36和其周边部分的俯视图。图12是比较例1的悬挂基板的连接端子21～连接端子26、连接端子31～连接端子36和其周边部分的剖视图。图12的(a)是图11的(a)的H－H放大剖视图，图12的(b)是图11的(b)的I－I放大剖视图，图12的(c)是图11的(c)的J－J放大剖视图。在图11中，省略了覆盖层43的图示。
实施例1的悬挂基板除了以下方面之外具有与图2～图4的悬挂基板1相同的结构。在实施例1的悬挂基板的制造工序中，省略了图5的(c)、(d)的工序。因此，如图9的(a)～图9的(c)和图10的(a)～图10的(c)所示，在实施例1的悬挂基板中，没有在图案部42a上和端子部42b上形成金属薄膜15。
实施例2的悬挂基板具有与图2～图4的悬挂基板1相同的结构。在实施例2的悬挂基板中，金属薄膜15的自边界42c向图案部42a与覆盖层43之间突出的部分的长度L1为50μm。另外，金属薄膜15的自边界42c向端子部42b与金属层44之间突出的部分的长度L2为20μm。
比较例1的悬挂基板除了以下方面之外具有与图2～图4的悬挂基板1相同的结构。在比较例1的悬挂基板的制造工序中，利用图5的(d)的工序仅将端子部42b上的金属薄膜15去除。因此，如图11的(a)～图11的(c)和图12的(a)～图12的(c)所示，在比较例1的悬挂基板中，在整个图案部42a上形成有金属薄膜15。另一方面，没有在端子部42b上形成金属薄膜15。图案部42a上的金属薄膜15的厚度为50nm～100nm。
比较例2的悬挂基板除了以下方面之外具有与比较例1的悬挂基板相同的结构。在比较例2的悬挂基板中，图案部42a上的金属薄膜15的厚度大于100nm。
对表示利用实施例1、2和比较例1、2的悬挂基板的写入用配线图案W1、W2和读取用配线图案R1、R2来传输电信号时的通过特性的参数SDD12进行了测量。图13是表示与写入用配线图案W1、W2有关的参数SDD12的测量结果的图。图14是表示与读取用配线图案R1、R2有关的参数SDD12的测量结果的图。
在图13和图14中，纵轴表示参数SDD12(dB)，横轴表示电信号的频率(GHz)。另外，在图13和图14中，利用实线来表示实施例1、2中的测量结果，利用点线来表示与比较例1有关的测量结果，利用单点划线来表示与比较例2有关的测量结果。
如图13和图14所示，在1GHz以上的高频带中，实施例1、2中的参数SDD12高于比较例1中的参数SDD12。另外，在1GHz以上的高频带中，比较例1中的参数SDD12高于比较例2中的参数SDD12。实施例1中的参数SDD12和实施例2中的参数SDD12大致相等。
根据实施例1、2和比较例1、2之间的比较结果，确认了：通过将写入用配线图案W1、W2上的金属薄膜15和读取用配线图案R1、R2上的金属薄膜15去除，能使高频带中的参数SDD12的降低量降低。另外，根据比较例1和比较例2之间的比较结果，确认了：通过使写入用配线图案W1、W2上的金属薄膜15和读取用配线图案R1、R2上的金属薄膜15的厚度较小，能使高频带中的参数SDD12的降低量降低。
(7)权利要求的各构成要素与实施方式的各部分之间的对应关系
以下，说明权利要求的各构成要素与实施方式的各部分之间的对应的例子，但本发明并不限于下述例子。
在所述实施方式中，绝缘层41和覆盖层43分别是第1绝缘层和第2绝缘层的例子，写入用配线图案W1、W2、读取用配线图案R1、R2或电源用配线图案P1、P2是配线图案的例子。连接端子21～连接端子26、连接端子31～连接端子36是连接端子的例子，悬挂基板1是配线电路基板的例子，金属薄膜15是金属薄膜的例子，端子部42b和金属层44分别是第1导体层和第2导体层的例子。
作为权利要求的各构成要素，也可以使用具有权利要求所述的技术特征或功能的其他各种要素。
产业上的可利用性
本发明能够有效地应用于各种配线电路基板。

Claims (14)

1.一种配线电路基板，其中，
该配线电路基板包括：
第1绝缘层；
配线图案，其形成在所述第1绝缘层上；
第2绝缘层，其以覆盖所述配线图案的方式形成在所述第1绝缘层上；以及
连接端子，其以与所述配线图案电连接且自所述第2绝缘层暴露的方式形成在所述第1绝缘层上，
所述配线图案的表面具有第1部分，
所述第2绝缘层以与所述配线图案的至少所述第1部分直接接触的状态覆盖所述配线图案。
2.根据权利要求1所述的配线电路基板，其中，
所述配线图案的表面具有与所述第1部分不同的第2部分，
在所述配线图案的所述第2部分上形成金属薄膜，
所述第2绝缘层形成为以与所述配线图案的所述第1部分直接接触且与所述金属薄膜相接触的状态覆盖所述配线图案。
3.根据权利要求2所述的配线电路基板，其中，
所述配线图案具有与所述连接端子相连接的端部，
所述配线图案的所述第2部分位于所述配线图案的所述端部的表面。
4.根据权利要求3所述的配线电路基板，其中，
所述第1部分是所述配线图案的除了所述第2部分以外的部分。
5.根据权利要求4所述的配线电路基板，其中，
所述第2部分包括所述配线图案和所述连接端子之间的边界部分，
所述连接端子包括第1导体层和形成在所述第1导体层上的第2导体层，所述金属薄膜在所述第2部分位于所述配线图案与所述第2绝缘层之间和所述第1导体层与所述第2导体层之间。
6.根据权利要求2至5中任一项所述的配线电路基板，其中，
所述金属薄膜相对于所述第2绝缘层的密合力高于所述配线图案相对于所述第2绝缘层的密合力。
7.根据权利要求6所述的配线电路基板，其中，
所述配线图案含有铜，所述金属薄膜含有镍、金、铂、银或锡。
8.一种配线电路基板的制造方法，其中，
该配线电路基板的制造方法包括以下工序：
在第1绝缘层上形成配线图案的工序；
以至少与所述配线图案的表面的第1部分直接接触的状态覆盖所述配线图案地在所述第1绝缘层上形成第2绝缘层的工序；以及
以与所述配线图案电连接且自所述第2绝缘层暴露的方式在所述第1绝缘层上形成连接端子的工序。
9.根据权利要求8所述的配线电路基板的制造方法，其中，
该配线电路基板的制造方法还包括在所述配线图案的表面的与所述第1部分不同的第2部分上形成金属薄膜的工序，
在形成所述第2绝缘层的工序中包括如下步骤，即，以与所述配线图案的所述第1部分直接接触且与形成于所述第2部分上的所述金属薄膜相接触的状态覆盖所述配线图案地形成所述第2绝缘层。
10.根据权利要求9所述的配线电路基板的制造方法，其中，
在形成所述连接端子的工序中包括将所述连接端子形成于所述配线图案的端部的步骤，
所述配线图案的所述第2部分位于所述配线图案的所述端部的表面。
11.根据权利要求10所述的配线电路基板的制造方法，其中，
所述第1部分是所述配线图案的除了所述第2部分以外的部分。
12.根据权利要求11所述的配线电路基板的制造方法，其中，
所述第2部分包括所述配线图案和所述连接端子之间的边界部分，
在形成所述配线图案的工序中包括形成所述配线图案和所述第1导体层的步骤，
在形成所述连接端子的工序中包括在所述第1导体层上形成第2导体层的步骤，
在形成所述金属薄膜的工序中包括如下步骤，即，在所述第2部分中的、所述配线图案与所述第2绝缘层之间和所述第1导体层与所述第2导体层之间形成所述金属薄膜。
13.根据权利要求12所述的配线电路基板的制造方法，其中，
在形成所述金属薄膜的步骤中包括如下步骤：
在所述配线图案上和所述第1导体层上形成所述金属薄膜的步骤；以及
将所述第2部分中的、所述金属薄膜的除了所述配线图案与所述第2绝缘层之间的部分和所述第1导体层与所述第2导体层之间的部分以外的部分去除的步骤。
14.根据权利要求13所述的配线电路基板的制造方法，其中，
在所述配线图案上和所述第1导体层上形成所述金属薄膜的步骤中包括利用非电解镀来形成金属薄膜的步骤。
CN201510378851.4A 2014-06-30 2015-06-30 配线电路基板和其制造方法 Active CN105282964B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014134901A JP6497853B2 (ja) 2014-06-30 2014-06-30 配線回路基板およびその製造方法
JP2014-134901 2014-06-30

Publications (2)

Publication Number Publication Date
CN105282964A true CN105282964A (zh) 2016-01-27
CN105282964B CN105282964B (zh) 2019-05-17

Family

ID=54932144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510378851.4A Active CN105282964B (zh) 2014-06-30 2015-06-30 配线电路基板和其制造方法

Country Status (3)

Country Link
US (1) US9686869B2 (zh)
JP (1) JP6497853B2 (zh)
CN (1) CN105282964B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105939571A (zh) * 2015-03-03 2016-09-14 日东电工株式会社 配线电路基板及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9940957B2 (en) 2015-07-31 2018-04-10 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
JP6808266B2 (ja) 2016-05-18 2021-01-06 日東電工株式会社 配線回路基板およびその製造方法
JP6788442B2 (ja) * 2016-09-07 2020-11-25 日東電工株式会社 回路付サスペンション基板および回路付サスペンション基板の製造方法
JP6687490B2 (ja) * 2016-09-07 2020-04-22 日東電工株式会社 回路付サスペンション基板および回路付サスペンション基板の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222839A (ja) * 1995-02-15 1996-08-30 Matsushita Electric Ind Co Ltd フレキシブル配線板
CN1741136A (zh) * 2004-07-27 2006-03-01 日东电子株式会社 线路板
JP2007317899A (ja) * 2006-05-26 2007-12-06 Nitto Denko Corp 配線回路基板およびその製造方法
CN101262736A (zh) * 2007-03-05 2008-09-10 日东电工株式会社 布线电路基板及其制造方法
CN101562950A (zh) * 2008-04-18 2009-10-21 日东电工株式会社 带电路的悬挂基板的制造方法
CN101562170A (zh) * 2008-04-14 2009-10-21 日东电工株式会社 带电路的悬挂基板及其制造方法
CN101616540A (zh) * 2008-06-20 2009-12-30 日东电工株式会社 配线电路基板和其制造方法
CN102265717A (zh) * 2008-12-24 2011-11-30 揖斐电株式会社 刚挠性电路板及其制造方法
CN103458614A (zh) * 2012-05-29 2013-12-18 日东电工株式会社 布线电路基板及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3704651B2 (ja) * 1994-10-18 2005-10-12 イビデン株式会社 プリント配線板及びその製造方法
CN1106788C (zh) * 1996-02-13 2003-04-23 日东电工株式会社 电路基片
JP4019034B2 (ja) * 2003-09-22 2007-12-05 日東電工株式会社 回路付サスペンション基板の製造方法
JP4091938B2 (ja) * 2004-10-21 2008-05-28 日東電工株式会社 配線回路基板の製造方法
JP4339834B2 (ja) * 2005-08-23 2009-10-07 日東電工株式会社 回路付サスペンション基板の製造方法
JP5249870B2 (ja) 2009-07-17 2013-07-31 日東電工株式会社 配線回路基板およびその製造方法
US20120140360A1 (en) 2010-12-07 2012-06-07 John Contreras Integrated lead suspension (ils) for use with a dual stage actuator (dsa)
JP5762119B2 (ja) 2011-05-06 2015-08-12 日東電工株式会社 回路付きサスペンション基板およびその製造方法
JP6174838B2 (ja) * 2011-08-24 2017-08-02 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法
JP5084944B1 (ja) 2011-11-28 2012-11-28 日東電工株式会社 配線回路基板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222839A (ja) * 1995-02-15 1996-08-30 Matsushita Electric Ind Co Ltd フレキシブル配線板
CN1741136A (zh) * 2004-07-27 2006-03-01 日东电子株式会社 线路板
JP2007317899A (ja) * 2006-05-26 2007-12-06 Nitto Denko Corp 配線回路基板およびその製造方法
CN101262736A (zh) * 2007-03-05 2008-09-10 日东电工株式会社 布线电路基板及其制造方法
CN101562170A (zh) * 2008-04-14 2009-10-21 日东电工株式会社 带电路的悬挂基板及其制造方法
CN101562950A (zh) * 2008-04-18 2009-10-21 日东电工株式会社 带电路的悬挂基板的制造方法
CN101616540A (zh) * 2008-06-20 2009-12-30 日东电工株式会社 配线电路基板和其制造方法
CN102265717A (zh) * 2008-12-24 2011-11-30 揖斐电株式会社 刚挠性电路板及其制造方法
CN103458614A (zh) * 2012-05-29 2013-12-18 日东电工株式会社 布线电路基板及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105939571A (zh) * 2015-03-03 2016-09-14 日东电工株式会社 配线电路基板及其制造方法

Also Published As

Publication number Publication date
US9686869B2 (en) 2017-06-20
JP2016012706A (ja) 2016-01-21
JP6497853B2 (ja) 2019-04-10
US20150382451A1 (en) 2015-12-31
CN105282964B (zh) 2019-05-17

Similar Documents

Publication Publication Date Title
CN105282964A (zh) 配线电路基板和其制造方法
CN101877937B (zh) 布线电路基板及具有该布线电路基板的磁头驱动装置
CN101419803B (zh) 带电路的悬挂基板
CN102006716B (zh) 布线电路基板及其制造方法
CN102833943A (zh) 布线电路基板及其制造方法
CN102006718B (zh) 布线电路基板及其制造方法
JP5273271B1 (ja) 支持枠付サスペンション用基板
US9763334B2 (en) Suspension board with circuit and method of manufacturing the same
CN1976556B (zh) 配线电路基板
CN105939571A (zh) 配线电路基板及其制造方法
JP2012023296A (ja) 回路基板、回路基板の製造方法、サスペンション用基板、サスペンション、素子付サスペンションおよびハードディスクドライブ
JP2011198402A (ja) サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
CN105513616A (zh) 带电路的悬挂基板
CN102131340B (zh) 挠性印刷配线板、挠性印刷配线板的制造方法、具有挠性印刷配线板的电子设备
CN107306475B (zh) 布线电路基板和其制造方法
CN101340773B (zh) 布线电路基板及其制造方法
JP2006202358A (ja) 磁気ヘッドサスペンション及びその製造方法
JP5174785B2 (ja) 配線回路基板
JP5668784B2 (ja) 支持枠付サスペンション用基板
CN101479799B (zh) 磁头悬架
JP5351830B2 (ja) 配線回路基板およびその製造方法
JP5190291B2 (ja) 配線回路基板およびその製造方法
JP5728837B2 (ja) サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンションおよびハードディスクドライブ
CN216146510U (zh) 一种抗esd的fpc结构
JP2003036733A (ja) 平型柔軟ケーブル

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant