JP6788442B2 - 回路付サスペンション基板および回路付サスペンション基板の製造方法 - Google Patents

Description

本発明は、回路付サスペンション基板および回路付サスペンション基板の製造方法、詳しくは、ハードディスクドライブに用いられる回路付サスペンション基板およびその製造方法に関する。

ヘッドスライダと、ヘッドスライダを変位させるために伸縮可能な圧電素子とが実装される回路付サスペンション基板が知られている。圧電素子は、回路付サスペンション基板が備える端子に、はんだにより接続される。

例えば、圧電素子が、サスペンション用基板の素子接続端子に、Ｓｎ−Ｂｉ系のはんだ材料により接続されるサスペンションが提案されている（例えば、特許文献１参照）。

そのようなサスペンションは、Ｓｎ−Ｂｉ系のはんだ材料を、素子接続端子にソルダージェット法により配置した後、圧電素子をはんだ材料と接触するように配置し、次いで、リフローしてはんだ材料を溶融させ、圧電素子と素子接続端子とを接続することにより製造される。

特開２０１４−１０６９９３号公報

しかるに、特許文献１に記載のサスペンションの製造方法において、圧電素子が所定位置からずれて配置され、その後のリフローにより、圧電素子が、所定位置からずれた状態で、はんだ材料により素子接続端子と接続される場合がある。

そのような場合を考慮して、リフロー時に溶融したはんだ材料の表面張力を利用して、圧電素子をセルフアライメントさせ、圧電素子の位置精度の向上を図ることが検討される。

しかし、圧電素子のセルフアライメントに必要なはんだ材料の表面張力を確保するには、多量のはんだ材料が必要となる。すると、はんだ材料の厚みが大きくなり、ひいては、サスペンションにおける圧電素子が実装される部分の厚みが大きくなる。

そのため、特許文献１に記載のサスペンションにおいて、圧電素子の位置精度の向上を図るとともに、圧電素子が実装される部分の厚みを低減することは困難である。

一方、サスペンションにおける圧電素子が実装される部分の厚みは、サスペンションがハードディスクドライブに搭載された状態において、圧電素子と周囲の部材（例えば、磁気ディスクやロードビームなど）との接触を抑制するために、厳しい寸法制限がある。

そこで、本発明の目的は、圧電素子の位置精度の向上を図ることができながら、圧電素子が実装される部分の厚みの低減を図ることができる回路付サスペンション基板および回路付サスペンション基板の製造方法を提供することにある。

本発明［１］は、金属支持層と、前記金属支持層の厚み方向一方側に配置されるベース絶縁層と、前記ベース絶縁層の前記厚み方向一方側に配置される配線、および、前記厚み方向の他方側から見て、前記金属支持層および前記ベース絶縁層から露出する端子を備える導体パターンと、前記端子に対して前記厚み方向他方側に配置され、前記端子と電気的に接続される素子端子を備える圧電素子と、前記端子と前記素子端子との間に配置されるはんだ層と、を備え、前記はんだ層は、Ｓｎと、Ａｇと、Ｃｕと、を含有するはんだ組成物を有し、前記厚み方向における、前記はんだ層の厚みが５０μｍ以下である、回路付サスペンション基板を含んでいる。

このような構成によれば、はんだ層が、Ｓｎと、Ａｇと、Ｃｕとを含有するはんだ組成物（以下、Ｓｎ−Ａｇ−Ｃｕ系はんだ組成物とする。）を有しているので、はんだ層がＳｎ−Ｂｉ系はんだ組成物である場合と比較して、はんだ組成物の表面張力の向上を図ることができ、少量のはんだ組成物によって圧電素子のセルフアライメントを実現することができる。

そのため、圧電素子の位置精度の向上を図ることができながら、はんだ層の厚みを上記の値以下に低減することができ、ひいては、圧電素子が実装される部分の厚みの低減を図ることができる。

本発明［２］は、前記端子は、前記厚み方向と直交する直交方向に互いに間隔を空けて２つ配置され、前記素子端子は、２つの前記端子に対応して、前記直交方向に互いに間隔を空けて２つ配置され、前記端子における前記直交方向外側端縁と、前記素子端子における前記直交方向外側端縁とは、前記直交方向において略一致し、前記端子の前記直交方向の寸法は、前記素子端子の前記直交方向の寸法に対して、３０％以上１００％以下である、上記［１］に記載の回路付サスペンション基板を含んでいる。

このような構成によれば、端子における直交方向外側端縁と、素子端子における直交方向外側端縁とが直交方向において略一致し、端子の直交方向の寸法が、素子端子の直交方向の寸法に対して上記の範囲であるので、圧電素子の位置精度の向上を確実に図ることができる。

とりわけ、端子の直交方向の寸法が、素子端子の直交方向の寸法に対して、１００％未満である場合、端子の中心が素子端子の中心よりも直交方向の外側に位置するので、圧電素子がセルフアライメントされるときに、素子端子が直交方向の外側に向かって引っ張られる。そのため、圧電素子の位置精度の向上をより一層確実に図ることができる。

本発明［３］は、前記端子は、前記厚み方向と直交する方向において前記ベース絶縁層と隣接し、隣接する前記ベース絶縁層から離れるように、前記厚み方向と直交する方向に沿って延びる、上記［１］または［２］に記載の回路付サスペンション基板を含んでいる。

このような構成によれば、端子が、隣接するベース絶縁層から離れるように延びている。つまり、端子とベース絶縁層とが重なって配置されない。そのため、圧電素子が実装される部分の厚みの低減を確実に図ることができる。

本発明［４］は、金属支持層と、前記金属支持層の厚み方向一方側に配置されるベース絶縁層と、前記ベース絶縁層の前記厚み方向一方側に配置される配線、および、前記厚み方向の他方側から見て、前記金属支持層および前記ベース絶縁層から露出する端子を備える導体パターンと、を備えるサスペンション基板を準備する工程と、Ｓｎと、Ａｇと、Ｃｕと、を含有するはんだ組成物を、前記端子上に配置する工程と、素子端子を備える圧電素子を、前記素子端子が前記はんだ組成物と接触するように配置する工程と、前記はんだ組成物が溶融するように加熱して、前記圧電素子をセルフアライメントさせながら、前記素子端子と前記端子とを接合する工程と、を含んでいる、回路付サスペンション基板の製造方法を含んでいる。

このような方法によれば、Ｓｎ−Ａｇ−Ｃｕ系はんだ組成を端子上に配置し、次いで、圧電素子を素子端子がはんだ組成物と接触するように配置し、続いて、はんだ組成物が溶融するように加熱して、圧電素子をセルフアライメントさせながら、素子端子と端子とを接合する。

つまり、はんだ層がＳｎ−Ａｇ−Ｃｕ系はんだ組成物を有しているので、はんだ組成物の表面張力の向上を図ることができ、少量のはんだ組成物によって圧電素子のセルフアライメントを実現することができる。

そのため、圧電素子の位置精度に優れ、圧電素子が実装される部分の厚みが低減される回路付サスペンション基板を円滑に製造することができる。

本発明の回路付サスペンション基板では、圧電素子の位置精度の向上を図ることができながら、圧電素子が実装される部分の厚みの低減を図ることができる。

本発明の回路付サスペンション基板の製造方法では、圧電素子の位置精度に優れ、圧電素子が実装される部分の厚みが低減される回路付サスペンション基板を円滑に製造することができる。

図１は、本発明の回路付サスペンション基板の第１実施形態の平面図であって、カバー絶縁層を除いた状態を示す。 図２は、図１に示す回路付サスペンション基板の底面図である。 図３は、図１に示す第１端子の拡大図である。 図４Ａは、図２に示す第１端子および第２端子のＡ−Ａ断面図である。図４Ｂは、図３に示す第１端子のＢ−Ｂ断面図である。 図５Ａは、図１に示すサスペンション基板を準備する工程を説明するための説明図であって、支持基板を準備する工程を示す。図５Ｂは、図５Ａに続いて、支持基板上に、厚肉部および薄肉部を備えるベース絶縁層を形成する工程を示す。図５Ｃは、図５Ｂに続いて、ベース絶縁層上に導体パターンを形成する工程を示す。図５Ｄは、図５Ｃに続いて、カバー絶縁層を、配線を被覆するようにベース絶縁層上に形成する工程を示す。 図６Ａは、図５Ｄに続いて、支持基板を外形加工する工程を示す。図６Ｂは、図６Ａに続いて、ベース絶縁層の薄肉部を除去して、第１端子および第２端子を露出させる工程を示す。図６Ｃは、図６Ｂに続いて、第１端子および第２端子にめっき層を形成する工程を示す。 図７Ａは、図６Ｃに示すサスペンション基板に圧電素子を実装する工程を説明するための説明図であって、第１端子および第２端子上にはんだ組成物を配置する工程を示す。図７Ｂは、図７Ａに続いて、第１素子端子および第２素子端子がはんだ組成物と接触するように、圧電素子を配置する工程を示す。図７Ｃは、図７Ｂに続いて、はんだ組成物を溶融させてはんだ層を形成する工程を示す。 図８は、図７Ｃに示す圧電素子のセルフアライメントを説明するための説明図である。 図９は、図４Ａに示す第１端子および第２端子の形状および配置を説明するための説明図である。 図１０は、本発明の第２実施形態における図２のＡ−Ａ断面に相当する断面図である。 図１１は、実施例１〜４および比較例１〜５の回路付サスペンション基板の工程能力指数（Ｃｐｋ）を示すグラフである。 図１２は、実施例５〜９の回路付サスペンション基板の工程能力指数（Ｃｐｋ）を示すグラフである。

図１において、紙面厚み方向は、上下方向（第１方向、厚み方向）であり、紙面手前側が上側（第１方向一方側、厚み方向一方側）、紙面奥側が下側（第１方向他方側、厚み方向他方側）である。

図１において、紙面上下方向は、先後方向（第１方向と直交する第２方向、厚み方向と直交する直交方向）であり、紙面上側が先側（第２方向一方側、直交方向一方側）、紙面下側が後側（第２方向他方側、直交方向他方側）である。

図１において、紙面左右方向は、左右方向（第１方向および第２方向の両方向に直交する第３方向、厚み方向および直交方向の両方向と直交する幅方向）であり、紙面右側が右側（第３方向一方側、幅方向一方側）、紙面左側が左側（第３方向他方側、幅方向他方側）である。具体的には、方向は、各図に記載の方向矢印従う。

１．回路付サスペンション基板
以下、図１〜図４Ｂを参照して、本発明の回路付サスペンション基板の第１実施形態である回路付サスペンション基板１について説明する。

図１に示すように、回路付サスペンション基板１は、圧電素子が実装される回路付サスペンション基板であって、サスペンション基板２と、サスペンション基板２に実装される圧電素子３と、それらを接続するはんだ層４（図４Ａ参照）とを備えている。

（１−１）サスペンション基板
サスペンション基板２は、先後方向に延びる略平帯状を有している。また、図４Ａに示すように、サスペンション基板２は、積層構造を有しており、金属支持層の一例としての支持基板５と、ベース絶縁層６と、導体パターン７と、カバー絶縁層８とを、下側から上側に向かって順に備えている。なお、図１では、便宜上、カバー絶縁層８を省略している。

図２に示すように、支持基板５は、先後方向に延びている。支持基板５は、ステージ１２と、２つのアウトリガー１５と、外部接続部１１とを備えている。

ステージ１２は、支持基板５の先端部分であって、平面視略Ｈ字形状を有している。詳しくは、ステージ１２の先側部分および後側部分は、左右方向に延びる平面視略矩形状を有しており、先後方向に延びる略矩形状の中央部分により連結されている。

また、ステージ１２は、第１基準穴１７を有している。第１基準穴１７は、ステージ１２の先後方向中央部分に形成されおり、支持基板５の左右方向中央に位置している。第１基準穴１７は、平面視略円形状を有しており、ステージ１２を上下方向に貫通している。

２つのアウトリガー１５は、後側に向かって開放される略コ字状を有している。各アウトリガー１５は、ステージ１２の後側部分の左右方向端部と外部接続部１１の先端部とを連結している。

これにより、支持基板５には、先側に向かって開放される凹形状の開口部１０が形成されている。開口部１０は、ステージ１２の後側部分と、２つのアウトリガー１５と、外部接続部１１の先端部とにより区画されている。

外部接続部１１は、ロードビーム４３（後述）に支持される部分であって、ステージ１２に対して後側に間隔を空けて配置されている。外部接続部１１は、先後方向に延びる略平板形状を有している。

また、外部接続部１１は、第２基準穴１８を有している。第２基準穴１８は、外部接続部１１の先端部分における左右方向中央に形成されており、支持基板５の左右方向中央に位置している。第２基準穴１８は、平面視略円形状を有しており、外部接続部１１を上下方向に貫通している。

支持基板５は、例えば、ステンレス、４２アロイ、アルミニウム、銅−ベリリウム、りん青銅などの金属材料から形成され、好ましくは、ステンレスから形成される。支持基板５の厚みは、例えば、１０μｍ以上、好ましくは、１５μｍ以上、例えば、３５μｍ以下、好ましくは、２５μｍ以下である。

図４Ａに示すように、ベース絶縁層６は、支持基板５の上面（厚み方向一方側）に配置されており、図１に示すように、導体パターン７に対応する所定のパターンとして設けられている。ベース絶縁層６は、第１ステージベース１９と、第２ステージベース２２と、第３ステージベース２０と、２つのアウトリガベース２３と、外部接続ベース２４とを備えている。

第１ステージベース１９は、平面視略矩形状を有しており、ステージ１２の先側部分の上面に配置されている。第１ステージベース１９の後端縁は、ステージ１２の先側部分の後端縁よりも後側に位置している。

第２ステージベース２２は、第１ステージベース１９に対して後側に配置されている。第２ステージベース２２は、平面視略Ｔ字状を有しており、帯状部１４と、架橋部２１とを備えている。

帯状部１４は、左右方向に延びる平帯状を有しており、第１ステージベース１９に対して後側に間隔を空けて配置されている。帯状部１４の左右両端部は、上側から見て開口部１０内に位置している。

架橋部２１は、第１ステージベース１９と帯状部１４との間に配置されており、ステージ１２の中央部分上に配置されている。架橋部２１は、第１ステージベース１９の後端部における左右方向中央部分と、帯状部１４の先端部における左右方向中央部分とを接続している。

架橋部２１の左右方向寸法は、ステージ１２の中央部分の左右方向寸法よりも大きい。架橋部２１の左右方向両端縁のそれぞれは、ステージ１２の中央部分の左右方向両端縁よりも左右方向外側に配置されている。つまり、架橋部２１は、ステージ１２の中央部分よりも左右方向外側に位置する外側部分２１Ａを２つ有している。

第３ステージベース２０は、第２ステージベース２２の帯状部１４に対して後側に間隔を空けて配置され、ステージ１２の後側部分の上面に配置されている。第３ステージベース２０は、左右方向に延びる平面視略矩形状を有している。第３ステージベース２０の先端縁は、ステージ１２の後側部分の先端縁よりも先側に位置している。また、第３ステージベース２０の左右両端部は、各アウトリガー１５上において、帯状部１４に連続している。

２つのアウトリガベース２３は、上側から見て開口部１０内に位置しており、帯状部１４の左右方向両端部のそれぞれと、外部接続ベース２４の先端部とを連結している。

外部接続ベース２４は、先後方向に延びる平面視矩形状を有しており、外部接続部１１の上面に配置されている。

ベース絶縁層６は、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテル樹脂、ニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの合成樹脂から形成され、好ましくは、ポリイミド樹脂から形成される。

ベース絶縁層６の厚みは、例えば、１μｍ以上、好ましくは、３μｍ以上、例えば、２５μｍ以下、好ましくは、１５μｍ以下である。

導体パターン７は、端子群２６と、配線２７とを備えている。

端子群２６は、磁気ヘッド端子２８と、外部接続端子２９と、端子の一例としての第１端子３０および第２端子３１と、電源端子３２とを含んでいる。

磁気ヘッド端子２８は、スライダ９の端子（図示せず）に接続される端子である。磁気ヘッド端子２８は、第１ステージベース１９上において、左右方向に互いに間隔を空けて複数（４つ）整列配置されている。

外部接続端子２９は、複数の磁気ヘッド端子２８に対応しており、磁気ヘッド端子２８と同数設けられる。外部接続端子２９は、外部接続ベース２４の後端部において、左右方向に互いに間隔を空けて複数（４つ）整列配置されている。

第１端子３０および第２端子３１は、圧電素子３の第１素子端子４０および第２素子端子４１（図４Ａ参照）に接続される端子である。第１端子３０および第２端子３１は、圧電素子３の個数と同数設けられる。そのため、回路付サスペンション基板１がｎ個の圧電素子３を備える場合、第１端子３０および第２端子３１は、ｎ対設けられる。

なお、本実施形態では、回路付サスペンション基板１が２つの圧電素子３を備えるため、第１端子３０および第２端子３１は、２対設けられる。２対の第１端子３０および第２端子３１は、第１ステージベース１９と第３ステージベース２０との間において、左右方向に互いに間隔を空けて配置されている。

第１端子３０および第２端子３１は、先後方向に互いに間隔を空けて配置されている。第１端子３０と第２端子３１との前後方向の間には、第２ステージベース２２の帯状部１４が配置されている。

図３および図４Ａに示すように、第１端子３０は、左右方向に延びる平面視略矩形状を有している。第１端子３０は、第１ステージベース１９の後端縁に対して後側に隣接しており、帯状部１４に対して先側に間隔を空けて配置されている。つまり、第１端子３０は、先後方向において第１ステージベース１９と隣接している。

また、第１端子３０は、第１ステージベース１９から離れるように、先後方向に沿って後側に延びている。また、第１端子３０の後端部および左右両端部は、遊端部であって、導体パターン７の他の部分と接続されていない。

また、図４Ｂに示すように、第１端子３０は、架橋部２１の外側部分２１Ａに対して、左右方向外側に僅かに間隔を空けて配置されている。

また、図４Ａおよび図４Ｂに示すように、第１端子３０は、下側（厚み方向の他方側）から見て、支持基板５およびベース絶縁層６から露出されている（図６Ｃ参照）。

第１端子３０の先後方向の寸法は、第１素子端子４０（後述）の先後方向の寸法に対して、例えば、１５％以上、好ましくは、３０％以上、例えば、１３０％以下、好ましくは、１２０％以下、さらに好ましくは、１００％以下、とりわけ好ましくは、８０％以下、特に好ましくは、７０％以下である。

第１端子３０の左右方向の寸法は、第１端子３０の先後方向の寸法に対して、例えば、１．２倍以上、好ましくは、１．５倍以上、さらに好ましくは、２倍以上、例えば、１０倍以下、好ましくは、８倍以下、さらに好ましくは、４倍以下である。

第１端子３０の左右方向の寸法は、第１素子端子４０（後述）の左右方向の寸法に対して、例えば、６０％以上、好ましくは、８０％以上、例えば、１２０％以下、好ましくは、１００％以下である。

第１端子３０の面積は、第１素子端子４０（後述）の面積に対して、例えば、８０％以上、好ましくは、９０％以上、例えば、１２０％以下、好ましくは、１１０％以下である。

図１に示すように、第２端子３１は、左右方向に延びる平面視略矩形状を有している。第２端子３１は、第２端子３１の左右方向中央部分が、第１端子３０の左右方向中央部分を通り、先後方向に沿う仮想線上に位置するように配置されている。

また、第２端子３１は、第３ステージベース２０の先端縁に対して先側に隣接しており、帯状部１４に対して後側に間隔を空けて配置されている。つまり、第２端子３１は、先後方向において第３ステージベース２０と隣接している。

また、第２端子３１は、第３ステージベース２０から離れるように、先後方向に沿って先側に延びている。また、第２端子３１の先端部および左右両端部は、遊端部であって、導体パターン７の他の部分と接続されていない。

また、図４Ａに示すように、第２端子３１は、下側（厚み方向の他方側）から見て、支持基板５およびベース絶縁層６から露出されている（図６Ｃ参照）。

第２端子３１のサイズの範囲（先後方向の寸法および左右方向の寸法）は、上記の第１端子３０のサイズの範囲と同じである。第２端子３１の面積の範囲は、上記の第１端子３０の面積の範囲と同じである。

また、第２端子３１の先後方向の寸法は、第２素子端子４１（後述）の先後方向の寸法に対して、例えば、８０％以上、好ましくは、９０％以上、例えば、１５０％以下、好ましくは、１２０％以下、さらに好ましくは、１００％以下である。

第２端子３１の左右方向の寸法は、第２素子端子４１（後述）の左右方向の寸法に対して、例えば、８０％以上、好ましくは、９０％以上、例えば、１２０％以下、好ましくは、１００％以下である。

第２端子３１の面積は、第２素子端子４１（後述）の面積に対して、例えば、８０％以上、好ましくは、９０％以上、例えば、１２０％以下、好ましくは、１１０％以下である。

また、第１端子３０および第２端子３１のそれぞれの下面には、めっき層３８が設けられている。めっき層３８は、例えば、ニッケル、金などの金属材料から形成され、好ましくは、金から形成される。めっき層３８の厚みは、例えば、０．１μｍ以上、好ましくは、０．２５μｍ以上、例えば、５μｍ以下、好ましくは、２．５μｍ以下である。

なお、本実施形態では、第１端子３０および第２端子３１は、先後方向に沿って延びる略平坦状を有している。「略平坦状」とは、図９に示すように、第１端子３０および第２端子３１の下面（詳しくは、めっき層３８の下面）において、最も上側に位置する部分と最も下側に位置する部分との間の上下方向の間隔が、０μｍ以上１０μｍ以下の範囲内（図９においてＲ１として示す。）であることを意味する。そのため、第１端子３０および第２端子３１が、わずかに屈曲しても、上記の間隔が範囲Ｒ１内であれば、略平坦状に含まれる。

図１に示すように、電源端子３２は、第２端子３１に対応しており、第２端子３１と同数設けられる。本実施形態では、電源端子３２は、２つの第２端子３１に対応して２つ設けられる。２つの電源端子３２は、外部接続ベース２４の後端部において、外部接続端子２９の間に配置されている。２つの電源端子３２は、左右方向に互いに間隔を空けて配置されている。

配線２７は、図４Ａに示すように、ベース絶縁層６の上面（厚み方向一方側）に配置されている。図１に示すように、配線２７は、信号配線３３と、グランド配線３４と、電源配線３５とを含んでいる。

信号配線３３は、磁気ヘッド端子２８に対応しており、磁気ヘッド端子２８と同数設けられる。信号配線３３は、磁気ヘッド端子２８と外部接続端子２９とを電気的に接続している。詳しくは、信号配線３３は、磁気ヘッド端子２８から連続して、第１ステージベース１９上を引き回された後、架橋部２１の外側部分２１Ａ、第２ステージベース２２、アウトリガベース２３および外部接続ベース２４上を順次通過した後、外部接続端子２９に接続されている。

これによって、本実施形態では、複数の信号配線３３が、２つの第１端子３０の左右方向の間を通過するように引き回されている。

グランド配線３４は、第１端子３０に対応しており、第１端子３０と同数設けられる。グランド配線３４は、第１端子３０と支持基板５とを電気的に接続している。詳しくは、図１および図４Ａに示すように、グランド配線３４は、第１端子３０から連続して先側に向かって延び、第１ステージベース１９上に配置された後、第１ステージベース１９を貫通してステージ１２に接触（接地）している。

図１に示すように、電源配線３５は、第２端子３１に対応しており、第２端子３１と同数設けられる。電源配線３５は、第２端子３１と電源端子３２とを電気的に接続している。詳しくは、図４Ａに示すように、電源配線３５は、第２端子３１から連続して後側に向かって延び、第３ステージベース２０上に配置された後、図１に示すように、アウトリガベース２３および外部接続ベース２４上を順次通過し、電源端子３２に接続されている。

導体パターン７は、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などの導体材料から形成され、好ましくは、銅から形成されている。

導体パターン７の厚みは、例えば、１μｍ以上、好ましくは、３μｍ以上であり、例えば、２０μｍ以下、好ましくは、１２μｍ以下である。

図４Ａおよび図４Ｂに示すように、カバー絶縁層８は、配線２７を被覆するように、ベース絶縁層６の上面（厚み方向一方側）に配置されている。また、カバー絶縁層８は、上側（厚み方向一方側）から見て、磁気ヘッド端子２８、外部接続端子２９および電源端子３２を露出し、第１端子３０および第２端子３１を被覆するパターン形状を有している。

また、カバー絶縁層８は、第１端子３０の上面および第２端子３１の上面に加えて、第１端子３０の周端面の少なくとも一部、および、第２端子３１の周端面の少なくとも一部を被覆している。

カバー絶縁層８は、ベース絶縁層６と同じ合成樹脂から形成され、好ましくは、ポリイミド樹脂から形成される。カバー絶縁層８の厚みは、適宜設定される。
（１−２）圧電素子
圧電素子３は、先後方向に伸縮可能なアクチュエータであって、電気が供給され、その電圧が制御されることによって伸縮する。本実施形態において、圧電素子３は、サスペンション基板２に２つ実装されている。

各圧電素子３は、第１端子３０および第２端子３１に対して下側（厚み方向他方側）に配置されている。圧電素子３は、第１端子３０と第２端子３１とに架設している。また、圧電素子３の先後方向中央部分の上側には、第２ステージベース２２の帯状部１４が間隔を空けて配置されている。

圧電素子３は、例えば、公知の圧電材料、より具体的には、圧電セラミックスなどから形成されている。

圧電セラミックスとしては、例えば、ＢａＴｉＯ_３（チタン酸バリウム）、ＰｂＴｉＯ_３（チタン酸鉛）、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３（ジルコン酸チタン酸鉛（ＰＺＴ））、ＳｉＯ_２（水晶）、ＬｉＮｂＯ_３（ニオブ酸リチウム）、ＰｂＮｂ_２Ｏ_６（メタニオブ酸鉛）などが挙げられ、好ましくは、ＰＺＴが挙げられる。

また、圧電素子３は、素子端子の一例としての第１素子端子４０および第２素子端子４１を備えている。

第１素子端子４０および第２素子端子４１は、第１端子３０および第２端子３１に対応して、先後方向に互いに間隔を空けて配置されている。

詳しくは、第１素子端子４０は、第１端子３０に対応しており、圧電素子３の上面における先側部分に設けられている。第１素子端子４０は、第１端子３０に対して、はんだ層４を挟んで下側に配置されている。第１素子端子４０は、左右方向に延びる平面視略矩形状を有している。

なお、本実施形態において、第１素子端子４０は、第１端子３０と同一のサイズを有し、第１端子３０の先端縁（直交方向外側縁）と、第１素子端子４０の先端縁（直交方向外側縁）とは、先後方向において略一致し、第１端子３０の後端縁（直交方向内側縁）と、第１素子端子４０の後端縁（直交方向内側縁）とは、先後方向において略一致している。つまり、第１端子３０の先後方向の寸法は、第１素子端子４０の先後方向の寸法に対して１００％である。

なお、「略一致」とは、図９に示すように、第１端子３０の先端縁（基準となる端縁）に対して、第１素子端子４０の先端縁（対象となる端縁）が、先後方向において±２０μｍの範囲内（図９においてＲ２として示す。）であることを意味する。

図４Ａに示すように、第２素子端子４１は、第２端子３１に対応しており、圧電素子３の上面における後側部分に設けられている。第２素子端子４１は、第２端子３１に対して、はんだ層４を挟んで下側に配置されている。第２素子端子４１は、左右方向に延びる平面視略矩形状を有している。

なお、第２素子端子４１のサイズの範囲（先後方向の寸法および左右方向の寸法）は、上記の第１素子端子４０のサイズの範囲と同じである。

また、本実施形態において、第２素子端子４１は、第２端子３１と同一のサイズを有し、第２端子３１の後端縁（直交方向外側縁）と、第２素子端子４１の後端縁（直交方向外側縁）とは、先後方向において略一致し、第２端子３１の先端縁（直交方向内側縁）と、第２素子端子４１の先端縁（直交方向内側縁）とは、先後方向において略一致している。つまり、第２端子３１の先後方向の寸法は、第２素子端子４１の先後方向の寸法に対して１００％である。
（１−３）はんだ層
図４Ａおよび図４Ｂに示すように、はんだ層４は、第１端子３０（詳しくは、第１端子３０のめっき層３８）と第１素子端子４０との間、および、第２端子３１（詳しくは、第２端子３１のめっき層３８）と第２素子端子４１との間に配置されている。

これにより、第１端子３０と第１素子端子４０とは電気的に接続され、第２端子３１と第２素子端子４１とは電気的に接続されている。

はんだ層４は、Ｓｎと、Ａｇと、Ｃｕと、を含有するはんだ組成物（以下、Ｓｎ−Ａｇ−Ｃｕ系はんだ組成物とする。）を有しており、はんだ組成物は、好ましくは、ＳｎとＡｇとＣｕとのみからなる。

Ｓｎ−Ａｇ−Ｃｕ系はんだ組成物において、Ａｇの含有割合は、例えば、１質量％以上、好ましくは、２質量％以上、例えば、５質量％以下、好ましくは、４質量％以下、さらに好ましくは、３質量％である。

ＡｇのＣｕに対する含有割合（Ａｇ／Ｃｕ）は、例えば、４以上、好ましくは、５以上、例えば、８以下、好ましくは、７以下である。

Ｓｎ−Ａｇ−Ｃｕ系はんだ組成物において、Ｃｕの含有割合は、例えば、０．３質量％以上、好ましくは、０．４質量％以上、例えば、０．７質量％以下、好ましくは、０．６質量％以下、さらに好ましくは、０．５質量％である。

Ｓｎ−Ａｇ−Ｃｕ系はんだ組成物において、Ｓｎの含有割合は、上記のＡｇおよびＣｕの含有割合の残部である。

具体的には、はんだ組成物として、Ｓｎ−３Ａｇ−０．５Ｃｕと表されるものが挙げられる。そのようなはんだ組成物として、市販品を用いることができる。

このようなはんだ組成物の融点は、例えば、２００℃以上、好ましくは、２１０℃以上、例えば、２３０℃以下、好ましくは、２２０℃以下である。

また、図４Ａに示すように、はんだ層４の厚みＴは、例えば、３μｍ以上、好ましくは、１０μｍ以上、さらに好ましくは、１５μｍ以上、５０μｍ以下、好ましくは、４０μｍ以下、さらに好ましくは、３０μｍ以下、とりわけ好ましくは、２５μｍ以下である。

また、第１端子３０と第１素子端子４０との間に位置するはんだ層４の体積は、例えば、１×１０^−８ｃｍ^３以上、好ましくは、１×１０^−７ｃｍ^３以上、例えば、１×１０^−５ｃｍ^３以下、好ましくは、１×１０^−６ｃｍ^３以下である。

はんだ層４の体積が上記下限以上であれば、圧電素子を確実にセルフアライメントさせることができ、圧電素子の位置精度の向上を図ることができる。はんだ層４の体積が上記上限以下であれば、はんだ層４の厚みＴの低減を確実に図ることができる。

なお、第２端子３１と第２素子端子４１との間に位置するはんだ層４の体積の範囲は、上記の第１端子３０と第１素子端子４０との間に位置するはんだ層４の体積の範囲と同じである。

また、回路付サスペンション基板１は、支持基板５の外部接続部１１（図２参照）がロードビーム４３に支持されることにより、ハードディスクドライブ（図示せず）に搭載される。このとき、ロードビーム４３の先端部は、圧電素子３に対して下側（厚み方向他方側）に位置する。

そのため、はんだ層４の厚みＴが上記の範囲内を超過すると、圧電素子３とロードビーム４３とが接触する。一方、はんだ層４の厚みＴが上記の範囲内であると、圧電素子３の位置精度の向上を図ることができながら、圧電素子３とロードビーム４３との接触を抑制することができる。
２．回路付サスペンション基板の製造方法
次に、図５Ａ〜図７Ｃを参照して、回路付サスペンション基板１の製造方法について説明する。

回路付サスペンション基板１を製造するには、図５Ａ〜図６Ｃに示すように、まず、サスペンション基板２を準備する。

サスペンション基板２を準備するには、図５Ａに示すように、支持基板５を準備する。

次いで、図５Ｂに示すように、ベース絶縁層６を、支持基板５の上面（厚み方向一方側面）に、厚肉部４５と薄肉部４６とが形成されるように階調露光により形成する。

具体的には、感光性の合成樹脂を含むワニスを、支持基板５の上に塗布して乾燥させて、ベース皮膜を形成する。その後、ベース皮膜を、図示しないフォトマスクを介して階調露光した後、ベース皮膜を現像し、必要により加熱硬化させる。

これによって、厚肉部４５は、上記したベース絶縁層６（第１ステージベース１９、第２ステージベース２２、第３ステージベース２０、アウトリガベース２３および外部接続ベース２４）に対応する部分に形成される。また、薄肉部４６は、上記した第１端子３０および第２端子３１に対応する部分に形成される。

次いで、図５Ｃに示すように、導体パターン７を、例えば、アディティブ法またはサブトラクティブ法によって、ベース絶縁層６（厚肉部４５および薄肉部４６）上に上記したパターンに形成する。

具体的には、配線２７、磁気ヘッド端子２８、外部接続端子２９および電源端子３２を厚肉部４５の上面（厚み方向一方側の面）に形成し、第１端子３０および第２端子３１を薄肉部４６の上面（厚み方向一方側の面）に形成する。

次いで、図５Ｄに示すように、カバー絶縁層８を、ベース絶縁層６の上面（厚み方向一方側）に上記したパターンに形成する。

具体的には、感光性の合成樹脂を含むワニスを、ベース絶縁層６および導体パターン７（磁気ヘッド端子２８、外部接続端子２９および電源端子３２を除く）の上に塗布して乾燥させて、カバー皮膜を形成する。その後、カバー皮膜を露光して現像し、必要により加熱硬化させる。

これによって、カバー絶縁層８が、配線２７、第１端子３０および第２端子３１を被覆し、磁気ヘッド端子２８、外部接続端子２９および電源端子３２を露出させるように形成される。

次いで、図６Ａに示すように、支持基板５を、上記のパターンとなるように外形加工する。これによって、薄肉部４６の下側に位置した支持基板５が除去されて、薄肉部４６が下側から露出する。

次いで、図６Ｂに示すように、薄肉部４６を、公知のエッチング（例えば、ウェットエッチングなど）によって除去する。これによって、第１端子３０および第２端子３１の下面がベース絶縁層６から露出される。

次いで、図６Ｃに示すように、第１端子３０および第２端子３１の下面に、公知のめっき方法（例えば、電解めっき、無電解めっきなど）によって、めっき層３８を形成する。

これによって、サスペンション基板２が準備される。

次いで、図７Ａに示すように、Ｓｎ−Ａｇ−Ｃｕ系はんだ組成物４Ａを、公知の方法（例えば、公知の印刷機による印刷、ディスペンサーによる塗布など）により、第１端子３０のめっき層３８の下面、および、第２端子３１のめっき層３８の下面に配置する。

このとき、はんだ組成物４Ａの最大厚みは、例えば、１０μｍ以上、好ましくは、２０μｍ以上、例えば、６０μｍ以下、好ましくは、５０μｍ以下である。

次いで、図７Ｂに示すように、圧電素子３を、第１素子端子４０が第１端子３０上のはんだ組成物４Ａと接触するとともに、第２素子端子４１が第２端子３１上のはんだ組成物４Ａと接触するように配置する。

次いで、図７Ｃに示すように、圧電素子３が配置されたサスペンション基板２をリフローする。

リフロー温度は、例えば、２３０℃以上、好ましくは、２４０℃以上、例えば、２６０℃以下、好ましくは、２５０℃以下である。リフロー時間は、例えば、３秒以上、好ましくは、５秒以上、例えば、３００秒以下、好ましくは、２００秒以下である。

これによって、はんだ組成物４Ａが、第１端子３０および第２端子３１のそれぞれの下面全体に濡れ広がるように溶融して、圧電素子３をセルフアライメントさせる。

詳しくは、図７Ｂに示す圧電素子３を配置する工程において、図８に示すように、圧電素子３が所定位置からずれて、左右方向に傾くように配置される場合がある。この場合、上下方向から見て、第１素子端子４０の中央と第１端子３０の中央とがずれて位置するとともに、第２素子端子４１の中央と第２端子３１の中央とがずれて位置する。

次いで、圧電素子３が配置されたサスペンション基板２がリフローされると、はんだ組成物４Ａが、第１端子３０および第２端子３１のそれぞれの下面全体に濡れ広がるように溶融する（図７Ｂおよび図７Ｃ参照）。

このとき、溶融したはんだ組成物４Ａの表面張力により、上下方向から見て、第１素子端子４０の中央と第１端子３０の中央とが一致するとともに、第２素子端子４１の中央と第２端子３１の中央とが一致するように、圧電素子３に力が加わる。これによって、図２に示すように、圧電素子３が、所定位置からずれた状態から所定位置に向かってセルフアライメントされる。

そして、図７Ｃに示すように、はんだ組成物４Ａがはんだ層４を形成して、第１端子３０および第１素子端子４０と、第２端子３１および第２素子端子４１とを接合する。

以上によって、サスペンション基板２および圧電素子３を備える回路付サスペンション基板１が製造される。

なお、図１に示すように、回路付サスペンション基板１は、磁気ヘッドを有するスライダ９を備えてもよく、スライダ９を備えなくてもよい。回路付サスペンション基板１がスライダ９を備える場合、スライダ９は、第１ステージベース１９に対して上側（厚み方向一方側）に配置される。つまり、スライダ９は、サスペンション基板２に対して、圧電素子３の反対側に配置される。
３．作用効果
図４Ａに示すように、はんだ層４は、Ｓｎ−Ａｇ−Ｃｕ系はんだ組成物を有している。そのため、はんだ組成物の表面張力の向上を図ることができ、少量のはんだ組成物によって圧電素子３のセルフアライメントを実現することができる。

その結果、圧電素子３の位置精度の向上を図ることができながら、はんだ層４の厚みＴを５０μｍ以下に低減することができ、ひいては、圧電素子３が実装される部分の厚みの低減を図ることができる。

また、第１端子３０は、隣接する第１ステージベース１９から離れるように、先後方向に沿って後側に延びている。第２端子３１は、隣接する第３ステージベース２０から離れるように、先後方向に沿って先側に延びている。

つまり、ベース絶縁層６が、第１端子３０および第２端子３１上に配置されておらず、上下方向における第１端子３０および第２端子３１と圧電素子３との間に位置しない。

そのため、回路付サスペンション基板１において、圧電素子３が実装される部分の厚みの低減を確実に図ることができる。

図７Ａ〜図７Ｃに示すように、Ｓｎ−Ａｇ−Ｃｕ系はんだ組成物４Ａを第１端子３０および第２端子３１上に配置し、次いで、圧電素子３を、第１素子端子４０および第２素子端子４１がはんだ組成物４Ａと接触するように配置し、続いて、はんだ組成物４Ａが溶融するように加熱して、圧電素子３をセルフアライメントさせながら、第１素子端子４０および第２素子端子４１と第１端子３０および第２端子３１とを接合する。

そのため、圧電素子３の位置精度に優れ、圧電素子３が実装される部分の厚みが低減される回路付サスペンション基板１を円滑に製造することができる。

４．第２実施形態
次に、図１０を参照して、本発明の第２実施形態について説明する。なお、第２実施形態では、上記した第１実施形態と同様の部材には同様の符号を付し、その説明を省略する。

第１実施形態では、図４Ａに示すように、第１端子３０の先後方向の寸法が、第１素子端子４０の先後方向の寸法に対して１００％であるとともに、第２端子３１の先後方向の寸法が、第２素子端子４１の先後方向の寸法に対して１００％であるが、これに限定されない。

第２実施形態では、図１０に示すように、第１端子３０の先端縁と第１素子端子４０の先端縁とが、先後方向において略一致し、第１端子３０の先後方向の寸法は、第１素子端子４０の先後方向の寸法に対して、１００％未満、好ましくは、８０％以下、さらに好ましくは、７０％以下、例えば、３０％以上である。

また、第２端子３１の後端縁と第２素子端子４１の後端縁とが、先後方向において略一致し、第２端子３１の先後方向の寸法は、第２素子端子４１の先後方向の寸法に対して、１００％未満、好ましくは、９０％以下、例えば、３０％以上である。

第２実施形態によれば、第１端子３０の先後方向の寸法が、第１素子端子４０の先後方向の寸法に対して、１００％未満であり、第２端子３１の先後方向の寸法が、第２素子端子４１の先後方向の寸法に対して、１００％未満である。

この場合、第１端子３０の中心が第１素子端子４０の中心よりも先側（先後方向の外側）に位置し、第２端子３１の中心が第２素子端子４１の中心よりも後側（先後方向の外側）に位置する。

そのため、圧電素子３がセルフアライメントされるときに、第１素子端子４０および第２素子端子４１が先後方向外側に向かって引っ張られる。その結果、圧電素子３の位置精度の向上をより一層確実に図ることができる。

また、第２実施形態によっても、第１実施形態と同様の作用効果を奏することができる。

以下に、実施例および比較例を示し、本発明をさらに具体的に説明する。なお、本発明は、何ら実施例および比較例に限定されない。また、以下の記載において用いられる配合割合（含有割合）、物性値、パラメータなどの具体的数値は、上記の「発明を実施するための形態」において記載されている、それらに対応する配合割合（含有割合）、物性値、パラメータなど該当記載の上限（「以下」、「未満」として定義されている数値）または下限（「以上」、「超過」として定義されている数値）に代替することができる。

実施例１〜４
第１端子（端子の先後方向寸法／素子端子の先後方向寸法１００％、端子の左右方向寸法／素子端子の左右方向寸法９０％）および第２端子（端子の先後方向寸法／素子端子の先後方向寸法１００％、端子の左右方向寸法／素子端子の左右方向寸法１００％）を２対備えるサスペンション基板を準備した。

次いで、Ｓｎ−Ａｇ−Ｃｕ系はんだ組成物（Ｓｎ含有割合：残部、Ａｇ含有割合：３±１質量％、Ｃｕ含有割合：０．５±０．１質量％）を、第１端子および第２端子のそれぞれの下面に配置した。

次いで、第１素子端子および第２素子端子を備える圧電素子を２つ準備し、各圧電素子を、第１素子端子が第１端子上のはんだ組成物と接触するとともに、第２素子端子が第２端子上のはんだ組成物と接触するように配置した。

次いで、圧電素子が配置されたサスペンション基板をリフロー炉に投入して、２４０℃で１５秒間加熱した。これによって、はんだ組成物が、第１端子および第２端子のそれぞれの下面全体に濡れ広がるように溶融して、圧電素子がセルフアライメントされた。

その後、はんだ組成物がはんだ層を形成して、第１端子および第１素子端子と、第２端子および第２素子端子とが接合された。

以上によって、サスペンション基板および圧電素子を備える回路付サスペンション基板を得た。これを繰り返して、２０個の回路付サスペンション基板を準備した。

複数の回路付サスペンション基板における、はんだ層の厚みの範囲を、下記表１に示す。

比較例１〜５
Ｓｎ−Ａｇ−Ｃｕ系はんだ組成物を、Ｓｎ−Ｂｉ−Ｃｕ−Ｎｉ系はんだ組成物（Ｓｎ含有割合：残部、Ｂｉ含有割合：４０±１質量％、Ｃｕ含有割合：０．５±０．１質量％、Ｎｉ含有割合：０．０３±０．０１質量％）に変更したこと以外は、実施例１〜４と同様にして、複数の回路付サスペンション基板を得た。

実施例５〜１０
第１端子および第２端子の寸法を下記表２に示す寸法に変更した以外は、実施例３と同様にして複数の回路付サスペンション基板を得た。
＜評価＞
以下により、各実施例および比較例の回路付サスペンション基板の工程能力指数（Ｃｐｋ）を算出した。なお、ＣｐＫは、定められた規格限度内で製品を生産できる能力を示し、数値が高いほど生産能力が高い。

第１基準穴および第２基準穴の位置に基づいて、回路付サスペンション基板のＹ軸基準線（回路付サスペンション基板の左右方向中央を通り、先後方向に沿う仮想線）を規定した。

次いで、Ｙ軸基準線に対して垂直であり、かつ、第１基準穴の中心を通るＸ軸基準線（第１基準穴の中心を通り、左右方向に沿う仮想線）を規定した。なお、第１基準穴の中心を基準（０，０）とした。

次いで、圧電素子の左右両端縁（エッジ）に沿う第１仮想線を抽出した。そして、Ｙ軸基準線に対して、第１仮想線（圧電素子の左右両端縁）が形成する角度（傾きθ）を測定した。

次いで、圧電素子の先後両端縁（エッジ）に沿う第２仮想線を抽出した。そして、第１仮想線と第２仮想線との交点から、圧電素子の頂点（４隅）を抽出した。

次いで、圧電素子の頂点の座標から圧電素子の中心座標を算出した。そして、基準点（第１基準穴の中心）から、圧電素子の中心座標のずれ量（Ｘ座標ずれ量、Ｙ座標ずれ量）を算出した。次いで、複数の回路付サスペンション基板における、傾きθ、Ｘ座標ずれ量およびＹ座標ずれ量の平均値を算出した。

また、傾きθ、Ｘ座標ずれ量およびＹ座標ずれ量のデータのばらつきの大きさ（σ、標準偏差）を算出した。

次いで、下記式（１）および（２）のうち、値の小さい方をＣｐｋとした。その結果を表１、表２、図１１および図１２に示す。
式（１）
（上限規格−平均値）／３σ＝Ｃｐｕ
式（２）
（下限規格−平均値）／３σ＝Ｃｐｌ

＜考察＞
表１および図１１に示すように、実施例１〜４では、比較例１〜５と比較してはんだ層の厚みの低減を図ることができながら、高いＣｐＫを確保できることが確認された。

具体的には、実施例２における傾きθのＣｐＫ（０．７０）は、比較例５における傾きθのＣｐＫ（０．６７）と同程度であるが、実施例２では、はんだ層の厚みが１０〜２０μｍであり、比較例５（はんだ層の厚み２５〜３５μｍ）よりも圧電素子が実装される部分の厚みを低減できることが確認された。

また、はんだ層の厚みが１５μｍ以上（実施例３および４）であると、全てのＣｐＫ（Ｘ座標、Ｙ座標および傾きθ）で１．１２以上を確保できることが確認された。

また、表２および図１２に示すように、第１素子端子の先後方向寸法に対する第１端子の先後方向寸法の割合が１００％以下（実施例８および９）であると、より一層ＣｐＫの向上を図ることができる旨、確認された。

１ 回路付サスペンション基板
２ サスペンション基板
３ 圧電素子
４ はんだ層
４Ａ はんだ組成物
５ 支持基板
６ ベース絶縁層
７ 導体パターン
３０ 第１端子
３１ 第２端子
４０ 第１素子端子
４１ 第２素子端子
４５ 厚肉部
４６ 薄肉部
Ｔ はんだ層の厚み

Claims (4)

1. 金属支持層と、
   前記金属支持層の厚み方向一方側に配置されるベース絶縁層と、
   前記ベース絶縁層の前記厚み方向一方側に配置される配線、および、前記厚み方向の他方側から見て、前記金属支持層および前記ベース絶縁層から露出する端子を備える導体パターンと、
   前記端子に対して前記厚み方向他方側に配置され、前記端子と電気的に接続される素子端子を備える圧電素子と、
   前記端子と前記素子端子との間に配置されるはんだ層と、を備え、
   前記はんだ層は、Ｓｎと、Ａｇと、Ｃｕと、を含有するはんだ組成物を有し、
   前記厚み方向における、前記はんだ層の厚みが５０μｍ以下であり、
   前記はんだ層の体積が、１×１０ ^−７ ｃｍ ^３ 以上１×１０ ^−６ ｃｍ ^３ 以下である
   ことを特徴とする、回路付サスペンション基板。
2. 前記端子は、前記厚み方向と直交する直交方向に互いに間隔を空けて２つ配置され、
   前記素子端子は、２つの前記端子に対応して、前記直交方向に互いに間隔を空けて２つ配置され、
   前記端子における前記直交方向外側端縁と、前記素子端子における前記直交方向外側端縁とは、前記直交方向において略一致し、
   前記端子の前記直交方向の寸法は、前記素子端子の前記直交方向の寸法に対して、３０％以上１００％以下であることを特徴とする、請求項１に記載の回路付サスペンション基板。
3. 前記端子は、前記厚み方向と直交する方向において前記ベース絶縁層と隣接し、隣接する前記ベース絶縁層から離れるように、前記厚み方向と直交する方向に沿って延びることを特徴とする、請求項１または２に記載の回路付サスペンション基板。
4. 金属支持層と、前記金属支持層の厚み方向一方側に配置されるベース絶縁層と、前記ベース絶縁層の前記厚み方向一方側に配置される配線、および、前記厚み方向の他方側から見て、前記金属支持層および前記ベース絶縁層から露出する端子を備える導体パターンと、を備えるサスペンション基板を準備する工程と、
   Ｓｎと、Ａｇと、Ｃｕと、を含有するはんだ組成物を、前記端子上に配置する工程と、
   素子端子を備える圧電素子を、前記素子端子が前記はんだ組成物と接触するように配置する工程と、
   前記はんだ組成物が溶融するように加熱して、前記圧電素子をセルフアライメントさせながら、前記素子端子と前記端子とを接合して、はんだ層を形成する工程と、を含み、
   前記はんだ層の体積が、１×１０ ^−７ ｃｍ ^３ 以上１×１０ ^−６ ｃｍ ^３ 以下であることを特徴とする、回路付サスペンション基板の製造方法

Images