JP6371043B2 - 電子回路板、アセンブリおよびその関係する方法 - Google Patents
電子回路板、アセンブリおよびその関係する方法 Download PDFInfo
- Publication number
- JP6371043B2 JP6371043B2 JP2013156235A JP2013156235A JP6371043B2 JP 6371043 B2 JP6371043 B2 JP 6371043B2 JP 2013156235 A JP2013156235 A JP 2013156235A JP 2013156235 A JP2013156235 A JP 2013156235A JP 6371043 B2 JP6371043 B2 JP 6371043B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive traces
- degrees celsius
- aluminum
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1194—Thermal treatment leading to a different chemical state of a material, e.g. annealing for stress-relief, aging
Description
12 PCB
14 高動作温度電子デバイス、高温動作デバイス
16 セラミック基板
18 1組の第1の金属接触パッド
20 複数の導電性配線
22 複数の金属バンプ
24 1組の第2の金属接触パッド
26 保護層
30 銅(Cu)およびアルミニウム(Al)材料
32 基板16の最上面
34 マスキング材料
36 接触材料
38 表面
40 電子回路板アセンブリ
42 基板
44 複数の導電性配線
46 保護層
50 電子回路板アセンブリ
52 基板
54 複数の導電性配線
56 保護層
60 方法
62、64、66、68、70 ステップ
Claims (24)
- セラミック材料を有する基板と、
前記基板に形成される複数の導電性配線であって、酸化を抑制するために、500nm未満の厚さの保護層を、前記導電性配線の表面の選択された部分の上に形成するためにアニールされた、1〜5体積%のアルミニウム材料でドープされた共析出導電性材料を含む複数の導電性配線と、
前記複数の導電性配線の前記表面に接触し、前記複数の導電性配線と電気的に導通する、アルミニウム材料よりも高温動作に耐える材料の1組の第1の金属接触パッドと、
を備え、
前記基板、前記複数の導電性配線、および前記1組の第1の金属接触パッドが、セ氏200〜1130度の温度で動作するように構成されているセラミック電子回路板を規定する、
装置。 - 前記基板、前記複数の導電性配線、および前記1組の第1の金属接触パッドが、セ氏260度より高い温度で動作するように構成されているセラミック電子回路板を規定する、請求項1に記載の装置。
- 前記基板、前記複数の導電性配線、および前記1組の第1の金属接触パッドが、セ氏350度より高い温度で動作するように構成されているセラミック電子回路板を規定する、請求項1に記載の装置。
- 前記基板が、酸化アルミニウム、窒化アルミニウム、および窒化ケイ素のうちの少なく
とも1つを含む、請求項1に記載の装置。 - 前記複数の導電性配線が銅材料から構成されている、請求項1乃至4のいずれかに記載の装置。
- 前記保護層がアルミナから構成されている、請求項1乃至5のいずれかに記載の装置。
- 前記1組の第1の金属接触パッドが、金(Au)、白金(Pt)、銀(Ag)、またはニッケル(Ni)のうちの少なくとも1つを含む、請求項1乃至6のいずれかに記載の装置。
- 前記1組の第1の金属接触パッドに結合される高温動作電子デバイスをさらに備える、請求項1乃至7のいずれかに記載の装置。
- 前記高温動作温度電子デバイスが、セ氏200度より高い温度で動作する、請求項8に記載の装置。
- 前記高温動作温度電子デバイスが、窒素酸化物センサ、石油およびガスの掘削機器、デジタルセンシングデバイス、自動車、ジェットエンジン、またはタービンのうちの少なくとも1つを含む、請求項8に記載の装置。
- 前記セラミック電子回路板および前記高温動作電子デバイスが、セ氏200度より高い温度で動作するように構成されているプリント回路アセンブリ(PCA)またはプリント回路板アセンブリ(PCBA)を規定する、請求項10に記載の装置。
- 基板を用意するステップ、
前記基板の最上面にコーティング層を形成するために、1〜5体積%の銅(Cu)材料をアルミニウム(Al)材料とともに同時堆積させるステップと、
前記基板に複数の導電性配線を形成するために前記銅(Cu)材料および前記アルミニウム(Al)材料の前記コーティング層をパターニングするステップと、
前記複数の導電性配線の表面に接触して前記複数の導電性配線と電気的に導通する、アルミニウム材料よりも高温動作に耐える材料の複数の電気的接続をもたらすために前記複数の導電性配線の一部分をマスクするステップと、
前記複数の導電性配線の前記表面への前記アルミニウム(Al)材料の移動をもたらすために前記複数の電気的接続が形成された前記複数の導電性配線をアニールするステップと、
前記移動したアルミニウム(Al)材料を酸化し、前記残りの銅(Cu)材料の表面の選択された部分にアルミナ保護層を形成するために、前記複数の導電性配線を空気にさらすステップと、
を含み、
前記基板、前記複数の導電性配線、および前記複数の電気的接続が、セ氏200〜1130度の温度で動作するように構成されているセラミック電子回路板を規定する、
方法。 - 前記基板、前記複数の導電性配線、および前記アルミナ保護層が、セ氏200度より高い温度で動作するように構成されている、請求項12に記載の方法。
- 前記基板、前記複数の導電性配線、および前記アルミナ保護層が、セ氏260度より高い温度で動作するように構成されている、請求項12に記載の方法。
- 前記基板、前記複数の導電性配線、および前記アルミナ保護層が、セ氏350度より高
い温度で動作するように構成されている、請求項12に記載の方法。 - 前記基板がセラミック材料から構成されている、請求項12乃至15のいずれかに記載の方法。
- 前記基板の最上面にコーティング層を形成するために銅(Cu)材料およびアルミニウム(Al)材料を同時堆積させるステップが、前記銅(Cu)材料および前記アルミニウム(Al)材料を同時スパッタリングするステップを含む、請求項12乃至16のいずれかに記載の方法。
- 前記銅(Cu)材料が、体積単位で1〜5%のアルミニウム(Al)材料でドープされる、請求項12乃至17のいずれかに記載の方法。
- 前記複数の導電性配線の表面への前記アルミニウム(Al)材料の移動をもたらすために前記複数の導電性配線をアニールする前記ステップが、セ氏300〜400度の温度でアニールするステップを含む、請求項12乃至18のいずれかに記載の方法。
- アセンブリを形成するために複数の電気的接続の少なくとも1つに高温動作温度電子デバイスを結合するステップと、
セ氏200度より高い温度で前記アセンブリを利用するステップと、
をさらに含む、請求項12乃至19のいずれかに記載の方法。 - 前記高温動作温度電子デバイスが、セ氏200度より高い温度で動作する、請求項20に記載の方法。
- 前記アセンブリがプリント回路アセンブリ(PCA)またはプリント回路板アセンブリ(PCBA)である、請求項20に記載の方法。
- セ氏260度より高い温度で前記アセンブリをさらに利用する、請求項20に記載の方法。
- セ氏350度より高い温度で前記アセンブリをさらに利用する、請求項20に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/563,132 US9113583B2 (en) | 2012-07-31 | 2012-07-31 | Electronic circuit board, assembly and a related method thereof |
US13/563,132 | 2012-07-31 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014039026A JP2014039026A (ja) | 2014-02-27 |
JP2014039026A5 JP2014039026A5 (ja) | 2016-09-08 |
JP6371043B2 true JP6371043B2 (ja) | 2018-08-08 |
Family
ID=48877139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013156235A Active JP6371043B2 (ja) | 2012-07-31 | 2013-07-29 | 電子回路板、アセンブリおよびその関係する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9113583B2 (ja) |
EP (2) | EP2693855B1 (ja) |
JP (1) | JP6371043B2 (ja) |
CA (1) | CA2821272A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3066044B1 (fr) | 2017-05-02 | 2020-02-21 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Detecteur de rayonnement electromagnetique, encapsule par report de couche mince. |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4140817A (en) | 1977-11-04 | 1979-02-20 | Bell Telephone Laboratories, Incorporated | Thick film resistor circuits |
DE3107943A1 (de) * | 1981-03-02 | 1982-09-16 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen |
US4633035A (en) | 1982-07-12 | 1986-12-30 | Rogers Corporation | Microwave circuit boards |
US4859805A (en) * | 1987-09-19 | 1989-08-22 | Nippon Cmk Corp. | Printed wiring board |
JP2755594B2 (ja) | 1988-03-30 | 1998-05-20 | 株式会社 東芝 | セラミックス回路基板 |
DE3813364A1 (de) | 1988-04-21 | 1989-11-02 | Bodenseewerk Geraetetech | Vorrichtung zur waermeabfuhr von bauelementen auf einer leiterplatte |
FI88452C (fi) * | 1990-03-29 | 1993-05-10 | Nokia Mobile Phones Ltd | Konstruktion foer att foerbaettra avkylning av en effekttransistor |
US5273775A (en) | 1990-09-12 | 1993-12-28 | Air Products And Chemicals, Inc. | Process for selectively depositing copper aluminum alloy onto a substrate |
JPH05102155A (ja) | 1991-10-09 | 1993-04-23 | Sony Corp | 銅配線構造体及びその製造方法 |
JPH06177117A (ja) * | 1992-12-07 | 1994-06-24 | Japan Energy Corp | スパッタターゲットとこれを使用する半導体装置の製造方法 |
JPH0992649A (ja) * | 1995-07-17 | 1997-04-04 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の配線構造およびその製造方法 |
US5913147A (en) | 1997-01-21 | 1999-06-15 | Advanced Micro Devices, Inc. | Method for fabricating copper-aluminum metallization |
US6037257A (en) | 1997-05-08 | 2000-03-14 | Applied Materials, Inc. | Sputter deposition and annealing of copper alloy metallization |
JP3882500B2 (ja) * | 2000-03-02 | 2007-02-14 | 株式会社村田製作所 | 厚膜絶縁組成物およびそれを用いたセラミック電子部品、ならびに電子装置 |
DE10157362B4 (de) | 2001-11-23 | 2006-11-16 | Infineon Technologies Ag | Leistungsmodul und Verfahren zu seiner Herstellung |
US7053425B2 (en) * | 2003-11-12 | 2006-05-30 | General Electric Company | Gas sensor device |
JP4556422B2 (ja) * | 2003-12-02 | 2010-10-06 | パナソニック株式会社 | 電子部品およびその製造方法 |
US8535809B2 (en) | 2004-04-28 | 2013-09-17 | Nhk Spring Co., Ltd. | Electrical insulating resin composition, and laminate for circuit board |
JP4372669B2 (ja) * | 2004-11-25 | 2009-11-25 | 株式会社トクヤマ | 素子搭載用基板の製造方法 |
KR100675012B1 (ko) | 2006-02-06 | 2007-01-29 | 삼성전자주식회사 | 강화된 구리 도금막을 포함하는 pcb 및 그 제조 방법 |
US8273993B2 (en) * | 2006-03-08 | 2012-09-25 | Kabushiki Kaisha Toshiba | Electronic component module |
JP2007250807A (ja) * | 2006-03-16 | 2007-09-27 | Toshiba Corp | 電子部品搭載回路基板の製造方法およびそれを用いたモジュールの製造方法 |
JP2008098511A (ja) | 2006-10-13 | 2008-04-24 | Hitachi Metals Ltd | セラミックス回路基板およびこれを用いた半導体モジュール |
JP2008109402A (ja) * | 2006-10-25 | 2008-05-08 | Toshiba Corp | 薄膜圧電共振器およびその製造方法 |
KR101126767B1 (ko) * | 2007-10-26 | 2012-03-29 | 삼성테크윈 주식회사 | 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된인쇄회로기판 |
US20090166864A1 (en) * | 2007-12-28 | 2009-07-02 | Mengzhi Pang | Method to prevent copper migration in a semiconductor package |
JP2010065317A (ja) | 2008-08-14 | 2010-03-25 | Kobe Steel Ltd | 表示装置およびこれに用いるCu合金膜 |
JP4844905B2 (ja) * | 2008-11-07 | 2011-12-28 | 日立金属株式会社 | 磁気センサー |
JP5517495B2 (ja) | 2009-06-04 | 2014-06-11 | 株式会社日立製作所 | 配線部材、その製造方法及びそれを用いた電子部品 |
JP2011034894A (ja) * | 2009-08-05 | 2011-02-17 | Hitachi Chem Co Ltd | Cu−Al合金粉末、それを用いた合金ペーストおよび電子部品 |
-
2012
- 2012-07-31 US US13/563,132 patent/US9113583B2/en active Active
-
2013
- 2013-07-18 CA CA2821272A patent/CA2821272A1/en not_active Abandoned
- 2013-07-29 JP JP2013156235A patent/JP6371043B2/ja active Active
- 2013-07-30 EP EP13178629.5A patent/EP2693855B1/en active Active
- 2013-07-30 EP EP19200655.9A patent/EP3609303B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3609303B1 (en) | 2021-03-10 |
US20140036463A1 (en) | 2014-02-06 |
JP2014039026A (ja) | 2014-02-27 |
EP2693855B1 (en) | 2019-10-02 |
US9113583B2 (en) | 2015-08-18 |
CA2821272A1 (en) | 2014-01-31 |
EP2693855A1 (en) | 2014-02-05 |
EP3609303A1 (en) | 2020-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4556422B2 (ja) | 電子部品およびその製造方法 | |
US4685203A (en) | Hybrid integrated circuit substrate and method of manufacturing the same | |
TWI253161B (en) | Chip carrier and chip package structure thereof | |
EP2931008A1 (en) | Printed circuit board and manufacturing method therefor | |
JP4819150B2 (ja) | セラミック基板の電極パターン形成方法 | |
EP3432693A1 (en) | Encapsulation of circuit trace | |
JP4687205B2 (ja) | 電子部品 | |
JP6371043B2 (ja) | 電子回路板、アセンブリおよびその関係する方法 | |
JP5812882B2 (ja) | 配線基板および電子装置 | |
US9788421B2 (en) | Printed circuit board and method of manufacturing same | |
JP2008227055A (ja) | 回路基板 | |
JP3495773B2 (ja) | 回路基板 | |
JP7379893B2 (ja) | 支持基板付配線基板、配線基板、素子付配線基板積層体、および素子付配線基板 | |
US20120155044A1 (en) | Electronic circuit board and a related method thereof | |
JP4193479B2 (ja) | 素子実装基板の製造方法 | |
JP2015141952A (ja) | 半導体パワーモジュール | |
JP3170429B2 (ja) | 配線基板 | |
JP2019062062A (ja) | 配線基板、電子装置、及び、配線基板の製造方法 | |
US20170311455A1 (en) | Method for Producing a Multi-Layer Substrate and Multi-Layer Substrate | |
WO2023003024A1 (ja) | 配線基板 | |
JP4570190B2 (ja) | 配線基板 | |
WO2006032836A1 (en) | Thick-film hybrid production process | |
JP2007059777A (ja) | 多層プリント配線板及びその製造方法 | |
JP2008028348A (ja) | 電子部品搭載用基材の製造方法と電子部品搭載用基材 | |
JP5865921B2 (ja) | 回路基板およびそれを用いた電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160725 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6371043 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |