CN101536152A - SiC半导体用欧姆电极、SiC半导体用欧姆电极的制造方法、半导体装置以及半导体装置的制造方法 - Google Patents

SiC半导体用欧姆电极、SiC半导体用欧姆电极的制造方法、半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN101536152A
CN101536152A CNA2007800407529A CN200780040752A CN101536152A CN 101536152 A CN101536152 A CN 101536152A CN A2007800407529 A CNA2007800407529 A CN A2007800407529A CN 200780040752 A CN200780040752 A CN 200780040752A CN 101536152 A CN101536152 A CN 101536152A
Authority
CN
China
Prior art keywords
layer
sic
semi
sic semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800407529A
Other languages
English (en)
Other versions
CN101536152B (zh
Inventor
藤川一洋
玉祖秀人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101536152A publication Critical patent/CN101536152A/zh
Application granted granted Critical
Publication of CN101536152B publication Critical patent/CN101536152B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了包含Si和Ni的用于SiC半导体的欧姆电极(2)，或者包含Si和Ni并且另外包含Au或Pt的用于SiC半导体的欧姆电极(2)；所述欧姆电极(2)的制造方法；利用所述欧姆电极(2)的半导体装置；以及所述半导体装置的制造方法。

Description

SiC半导体用欧姆电极、SiC半导体用欧姆电极的制造方法、半导体装置以及半导体装置的制造方法
技术领域
本发明涉及用于SiC(碳化硅)半导体的欧姆电极、用于SiC半导体的欧姆电极的制造方法、半导体装置以及半导体装置的制造方法。
背景技术
SiC半导体具有Si(硅)半导体所不具有的这样的特性，如SiC半导体的带隙为Si半导体的约三倍大，击穿电压为Si半导体的约十倍大，电子饱和速度为Si半导体的约两倍大，以及热导率为Si半导体的约三倍大。因此，近年来已经开发了诸如包含SiC半导体的电子装置的半导体装置。
在包含SiC半导体的半导体装置中，为了使电流在半导体装置中流动，应在SiC半导体上形成欧姆电极。例如，非专利文献1(由KazuoArai和Sadafumi Yoshida共同编纂的“SiC SoSi no Kiso to Ouyou”，Ohmsha，Ltd.，2003年3月，116～118页)公开了一种由Ni(镍)构成的电极作为能够与n型SiC半导体建立欧姆接触的电极。另外，非专利文献1公开了一种由Ti(钛)层和Al(铝)层的叠层形成的电极(Al层与p型SiC半导体相接触)，作为能够与p型SiC半导体建立欧姆接触的电极。而且，非专利文献1公开了如下特征：通过使用由薄Ni形成的电极，能够同时在n型SiC半导体和p型SiC半导体上形成电极，作为能够与n型SiC半导体和p型SiC半导体两者建立欧姆接触的电极。
非专利文献1：由Kazuo Arai和Sadafumi Yoshida共同编纂的“SiCSoSi no Kiso to Ouyou”，Ohmsha，Ltd.，2003年3月，116～118页
发明内容
本发明要解决的问题
然而，当在SiC半导体上形成由Ni构成的电极时，产生电极表面粗糙。这可能是因为C(碳)在反应层中的聚集，所述C(碳)通过由于在形成电极时的热处理而引起的Ni和Si之间的相互扩散而在硅化工艺中消除。另外，在这类情况下，侵蚀了在其上形成电极的SiC半导体。
另一方面，当在包含SiC半导体的半导体装置的p型SiC半导体区域上形成由Ti层和Al层的叠层形成的电极时，Al在形成电极时的热处理中熔化，且相邻电极发生短路。
考虑到上述情况，本发明的目的是提供用于SiC半导体的欧姆电极、用于SiC半导体的欧姆电极的制造方法、包括所述用于SiC半导体的欧姆电极的半导体装置以及所述半导体装置的制造方法，所述欧姆电极能够实现与n型SiC半导体和p型SiC半导体两者的欧姆接触，实现电极表面粗糙的较少出现，并实现SiC半导体的较少侵蚀。
解决问题的手段
本发明涉及包含Si和Ni的用于SiC半导体的欧姆电极。根据这样的特征，能够建立与n型SiC半导体和p型SiC半导体两者的欧姆接触，能够减少电极表面粗糙的出现，并能够减轻SiC半导体的侵蚀。此处，优选地，本发明的用于SiC半导体的欧姆电极中Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)为0.9以上且1.1以下。
另外，本发明涉及包含Si和Ni以及Au(金)或Pt(铂)的用于SiC半导体的欧姆电极。也根据这样的特征，能够建立与n型SiC半导体和p型SiC半导体两者的欧姆接触，能够减少电极表面粗糙的出现，并能够减轻SiC半导体的侵蚀。此处，根据本发明的用于SiC半导体的欧姆电极可以包括在SiC半导体上形成的Si和Ni的混合层、在混合层上形成的由Au层或Pt层组成的金属层以及在所述金属层上形成的Ni层。
另外，本发明涉及用于SiC半导体的欧姆电极的制造方法，所述制造方法包括如下步骤：在SiC半导体上形成Si层、在Si层上形成Ni层以及对Si层和Ni层的叠层进行热处理。根据这样的特征，能够制造用于SiC半导体的欧姆电极，所述欧姆电极能够建立与n型SiC半导体和p型SiC半导体两者的欧姆接触，实现所述电极表面粗糙的较少出现，并实现SiC半导体的较轻侵蚀。此处，在根据本发明的用于SiC半导体的欧姆电极的制造方法中，优选地，形成Si层的Si原子数与形成Ni层的Ni原子数之间的比值(Si原子数/Ni原子数)为0.9以上且1.1以下。
另外，本发明涉及用于SiC半导体的欧姆电极的制造方法，所述制造方法包括在SiC半导体上形成Si和Ni的混合层以及对所述混合层进行热处理的步骤。同样根据这样的特征，能够制造用于SiC半导体的欧姆电极，所述欧姆电极能够建立与n型SiC半导体和p型SiC半导体两者的欧姆接触，实现电极表面粗糙的较少出现，并实现SiC半导体的较轻侵蚀。此处，在根据本发明的用于SiC半导体的欧姆电极的制造方法中，优选地，在所述混合层中的Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)为0.9以上且1.1以下。
另外，本发明涉及用于SiC半导体的欧姆电极的制造方法，所述方法包括如下步骤：在SiC半导体上形成第一Ni层；在所述第一Ni层上形成由Au层或Pt层组成的金属层；在所述金属层上形成第二Ni层；以及对所述第一Ni层、金属层和第二Ni层的叠层进行热处理。同样根据这样的特征，能够制造用于SiC半导体的欧姆电极，所述欧姆电极能够建立与n型SiC半导体和p型SiC半导体两者的欧姆接触，实现电极表面粗糙的较少出现，并实现SiC半导体的较轻侵蚀。
另外，本发明涉及用于SiC半导体的欧姆电极的制造方法，所述制造方法包括如下步骤：在SiC半导体上形成Si层；在所述Si层上形成第一Ni层；在所述第一Ni层上形成由Au层或Pt层组成的金属层；在所述金属层上形成第二Ni层；以及对所述Si层、第一Ni层、金属层和第二Ni层的叠层进行热处理。同样根据这样的特征，能够制造用于SiC半导体的欧姆电极，所述欧姆电极能够建立与n型SiC半导体和p型SiC半导体两者的欧姆接触，实现电极表面粗糙的较少出现，并实现SiC半导体的较轻侵蚀。此处，在根据本发明的用于SiC半导体的欧姆电极的制造方法中，优选地，形成Si层的Si原子数与形成第一Ni层的Ni原子数之间的比值(Si原子数/Ni原子数)为0.9以上且1.1以下。
另外，本发明涉及用于SiC半导体的欧姆电极的制造方法，所述制造方法包括如下步骤：在SiC半导体上形成Si和Ni的混合层；在所述混合层上形成由Au层或Pt层组成的金属层；在所述金属层上形成Ni层；以及对所述混合层、金属层和Ni层的叠层进行热处理。同样根据这样的特征，能够制造用于SiC半导体的欧姆电极，所述欧姆电极能够建立与n型SiC半导体和p型SiC半导体两者的欧姆接触，实现电极表面粗糙的较少出现，并实现SiC半导体的较轻侵蚀。此处，在根据本发明的用于SiC半导体的欧姆电极的制造方法中，优选地，所述混合层中的Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)为0.9以上且1.1以下。
另外，本发明涉及一种半导体装置，所述半导体装置具有p型SiC半导体区域和n型SiC半导体区域，其中在p型SiC半导体区域上形成上述用于SiC半导体的欧姆电极并在n型SiC半导体区域上形成上述用于SiC半导体的欧姆电极。在具有这样的特征的半导体装置中，能够建立与n型SiC半导体和p型SiC半导体两者的欧姆接触，能够减少电极表面粗糙的出现，并能够减轻SiC半导体的侵蚀。而且，能够同时形成分别建立与p型SiC半导体区域和n型SiC半导体区域的欧姆接触的电极。
此外，本发明涉及半导体装置的制造方法，其中上述用于SiC半导体的欧姆电极在p型SiC半导体区域上的形成和上述用于SiC半导体的欧姆电极在n型SiC半导体上的形成能够同时进行。根据这样的特征，能够制造半导体装置，所述半导体装置能够建立与n型SiC半导体和p型SiC半导体两者的欧姆接触，实现电极表面粗糙的较少出现，并实现SiC半导体的较轻侵蚀，且能够同时形成分别建立与p型SiC半导体区域和n型SiC半导体区域的欧姆接触的电极。
发明效果
根据本发明，能够提供用于SiC半导体的欧姆电极、用于SiC半导体的欧姆电极的制造方法、包括所述用于SiC半导体的欧姆电极的半导体装置以及所述半导体装置的制造方法，所述欧姆电极能够建立与n型SiC半导体和p型SiC半导体两者的欧姆接触，实现电极表面粗糙的较少出现，并实现SiC半导体的较轻侵蚀。
附图说明
图1为根据本发明用于SiC半导体的欧姆电极的优选例子的示意性剖视图。
图2为显示根据本发明用于SiC半导体的欧姆电极的制造方法的优选例子的示意性剖视图。
图3为显示根据本发明用于SiC半导体的欧姆电极的制造方法的另一个优选例子的示意性剖视图。
图4为显示根据本发明用于SiC半导体的欧姆电极的制造方法的另一个优选例子的示意性剖视图。
图5为显示根据本发明用于SiC半导体的欧姆电极的制造方法的另一个优选例子的示意性剖视图。
附图标记说明
1：SiC半导体
2：用于SiC半导体的欧姆电极
3：Si层
4：Ni层
4a：第一Ni层
4b：第二Ni层
5：Au层
6：混合层
具体实施方式
下文中将对本发明的实施方案进行说明。在本发明的附图中，相同或相应的元件具有相同的附图标记。
(实施方案1)
图1为根据本发明用于SiC半导体的欧姆电极的一个优选例子的示意性剖视图。在SiC半导体1上形成用于SiC半导体的欧姆电极2，并且用于SiC半导体的欧姆电极2建立了与SiC半导体1的欧姆接触。在本发明中，SiC半导体1的导电类型可以为n型和p型中的任意一种。
下文中参照图2(a)～2(c)中的示意性剖视图，对根据本发明用于SiC半导体的欧姆电极的制造方法的一个优选例子进行说明。首先，如图2(a)所示，在SiC半导体1上形成Si层3。应当注意，能够用常规熟知的方法如气相沉积法或溅射法形成Si层3。
其后，如图2(b)所示，在Si层3上形成Ni层4。应当注意，能够用常规熟知的方法如气相沉积法或溅射法形成Ni层4。
此后，通过加热对Si层3和Ni层4的叠层进行热处理。作为热处理的结果，实现对Si层3和Ni层4的硅化，并形成如图2(c)所示的包含Si和Ni的用于SiC半导体的欧姆电极2。此处，硅化是指Si和不同于Si的金属合金的形成。
此处，形成Si层3的Si原子数与形成Ni层4的Ni原子数之间的比值(Si原子数/Ni原子数)优选为0.9以上且1.1以下，更优选为0.95以上且1.05以下。如果形成Si层3的Si原子数与形成Ni层4的Ni原子数之间的比值(Si原子数/Ni原子数)小于0.9，则在上述热处理中可能会侵蚀SiC半导体1。如果所述比值大于1.1，则在上述热处理之后，可能会剩余一部分Si层3未反应。
另外，如果形成Si层3的Si原子数与形成Ni层4的Ni原子数之间的比值(Si原子数/Ni原子数)为0.95以上且1.05以下，则很可能通过上述热处理能够形成均质的用于SiC半导体的欧姆电极2，其中Si和Ni总体上分散更加均匀，而不发生SiC半导体1的侵蚀。
另外，在用于SiC半导体的欧姆电极2中的Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)优选为0.9以上且1.1以下，更优选为0.95以上且1.05以下。如果在用于SiC半导体的欧姆电极2中的Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)小于0.9，则用于SiC半导体的欧姆电极2可能会由几种硅化物所构成的非均质合金层形成。如果所述比值大于1.1，则用于SiC半导体的欧姆电极2可能会由硅化物和未反应的Si所构成的非均质合金层形成。
另外，如果在用于SiC半导体的欧姆电极2中的Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)为0.95以上且1.05以下，则有可能能够形成均质的用于SiC半导体的欧姆电极2，其中Si和Ni总体上分散更加均匀。
另外，如果在用于SiC半导体的欧姆电极2中的Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)为0.9以上且1.1以下，尤其是0.95以上且1.05以下，则有可能减少用于SiC半导体的欧姆电极2的表面粗糙。因此，在用于SiC半导体的欧姆电极2的表面和在所述表面上形成的互连金属层之间的接触电阻趋于降低，并且用于SiC半导体的欧姆电极2和互连金属层之间的粘附强度趋于增大。
另外，Si层3和Ni层4的总厚度优选为50nm以上且100nm以下。如果Si层3和Ni层4的总厚度小于50nm，则待形成的用于SiC半导体的欧姆电极2可能不会覆盖整个电极形成区域。如果Si层3和Ni层4的总厚度超过100nm，则用于SiC半导体的欧姆电极2的电阻可能会变得更高。
另外，Si层3和Ni层4的叠层的热处理温度优选为900℃以上，更优选为950℃以上。如果Si层3和Ni层4的叠层的热处理温度低于900℃，则在形成用于SiC半导体的欧姆电极2时的硅化可能会不充分。如果Si层3和Ni层4的叠层的热处理温度为950℃以上，则在形成用于SiC半导体的欧姆电极2时的硅化趋于充分。
另外，Si层3和Ni层4的叠层的热处理温度优选为1100℃以下，更优选为1050℃以下。如果Si层3和Ni层4的叠层的热处理温度高于1100℃，则可能会损伤用于SiC半导体的欧姆电极2。如果Si层3和Ni层4的叠层的热处理温度为1050℃以下，则有可能能够减轻对用于SiC半导体的欧姆电极2的损伤。
另外，Si层3和Ni层4的叠层的热处理时间周期优选为1分钟以上且5分钟以下。如果Si层3和Ni层4的叠层的热处理时间周期短于1分钟，则在形成用于SiC半导体的欧姆电极2时的硅化可能会不充分。如果Si层3和Ni层4的叠层的热处理时间周期超过5分钟，则可能会损伤用于SiC半导体的欧姆电极2。
由此得到的用于SiC半导体的欧姆电极2能够建立与n型SiC半导体和p型SiC半导体两者的欧姆接触，实现电极表面粗糙的较少出现，并实现SiC半导体1的较轻侵蚀。
在上面的描述中，通过在对Si层3和Ni层4层叠之后进行热处理来形成用于SiC半导体的欧姆电极2。然而，在本发明中，包含Si和Ni的用于SiC半导体的欧姆电极2还可以以如下方式形成：在利用同时溅射由Si构成的靶和由Ni构成的靶的方法来形成Si和Ni的混合层之后，对所述混合层进行热处理，由此实现所述混合层的硅化。
另外，上述混合层的厚度优选为50nm以上且100nm以下。如果上述混合层的厚度小于50nm，则待形成的用于SiC半导体的欧姆电极2可能不会覆盖整个电极形成区域。如果所述厚度超过100nm，则用于SiC半导体的欧姆电极2的电阻可能会变得更高。
另外，在上述混合层中Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)优选为0.9以上且1.1以下，更优选为0.95以上且1.05以下。如果在上述混合层中Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)小于0.9，则用于SiC半导体的欧姆电极2可能会由几种硅化物所构成的非均质合金层形成。如果所述比值大于1.1，则所述用于SiC半导体的欧姆电极2可能会由硅化物和未反应的Si所构成的非均质合金层形成。
另外，如果在上述混合层中Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)为0.95以上且1.05以下，则有可能能够形成均质的用于SiC半导体的欧姆电极2，其中Si和Ni总体上分散更加均匀。
另外，如果在上述混合层中Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)为0.9以上且1.1以下，尤其是0.95以上且1.05以下，则有可能用于SiC半导体的欧姆电极2的表面粗糙减少。因此，用于SiC半导体的欧姆电极2的表面和在那个表面上形成的互连金属层之间的接触电阻趋于更低，并且用于SiC半导体的欧姆电极2和互连金属层之间的粘附强度趋于增大。
另外，上述混合层的热处理温度优选为900℃以上，更优选为950℃以上。如果上述混合层的热处理温度低于900℃，则在形成用于SiC半导体的欧姆电极2时的硅化可能会不充分。如果上述混合层的热处理温度为950℃以上，则在形成用于SiC半导体的欧姆电极2时的硅化趋于充分。
另外，上述混合层的热处理温度优选为1100℃以下，更优选为1050℃以下。如果上述混合层的热处理温度高于1100℃，则可能会损伤用于SiC半导体的欧姆电极2。如果上述混合层的热处理温度为1050℃以下，则有可能能够减轻对用于SiC半导体的欧姆电极2的损伤。
另外，上述混合层的热处理时间周期优选为1分钟以上且5分钟以下。如果上述混合层的热处理时间周期短于1分钟，则在形成用于SiC半导体的欧姆电极2时的硅化可能会不充分。如果上述混合层的热处理时间周期超过5分钟，则可能会损伤用于SiC半导体的欧姆电极2。
(实施方案2)
下文中将参照图3(a)～3(d)中的示意性剖视图，对根据本发明用于SiC半导体的欧姆电极的制造方法的另一个优选例子进行说明。
首先，如图3(a)所示，在SiC半导体1上形成第一Ni层4a。应当注意，能够用常规熟知的方法如气相沉积法或溅射法形成第一Ni层4a。
其后，如图3(b)所示，在第一Ni层4a上形成Au层5。应当注意，能够用常规熟知的方法如气相沉积法或溅射法形成Au层5。
接着，如图3(c)所示，在Au层5上形成第二Ni层4b。此处，能够用常规熟知的方法如气相沉积法或溅射法形成第二Ni层4b。
其后，通过加热对第一Ni层4a、Au层5以及第二Ni层4b的叠层进行热处理。作为热处理的结果，形成如图3(d)所示的包含Si和Ni以及Au的用于SiC半导体的欧姆电极2。
通过上述热处理，Si从SiC半导体1扩散到与SiC半导体1相接触的第一Ni层4a内并实现第一Ni层4a的硅化，而Au层5未发生硅化。因此，通过形成Au层5，能够容易地控制与SiC半导体1相接触的第一Ni层4a的硅化。
此处，第二Ni层4b的厚度优选为50nm以上且100nm以下。如果第二Ni层4b的厚度小于50nm，则待形成的用于SiC半导体的欧姆电极2可能不会覆盖整个电极形成区域。如果所述厚度超过100nm，则用于SiC半导体的欧姆电极2的电阻可能会变得更高。
另外，Au层5的厚度优选为20nm以上且30nm以下。如果Au层5的厚度小于20nm，则Si通过Au层5传递并扩散到第二Ni层4b中，这可能会导致第二Ni层4b的硅化。如果所述厚度超过30nm，则待形成的用于SiC半导体的欧姆电极2的电阻可能会更高。
另外，对第一Ni层4a、Au层5和第二Ni层4b的叠层进行热处理的温度优选为900℃以上，更优选为950℃以上。如果第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理温度低于900℃，则在形成用于SiC半导体的欧姆电极2时的硅化可能会不充分。如果第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理温度为950℃以上，则在形成用于SiC半导体的欧姆电极2时的硅化趋于充分。
另外，第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理温度优选为1100℃以下，更优选为1050℃以下。如果第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理温度高于1100℃，则可能会损伤用于SiC半导体的欧姆电极2。如果第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理温度为1050℃以下，则有可能能够减轻对用于SiC半导体的欧姆电极2的损伤。
另外，第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理时间周期优选为1分钟以上且5分钟以下。如果第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理时间周期短于1分钟，则在形成用于SiC半导体的欧姆电极2时的硅化可能会不充分。如果第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理时间周期超过5分钟，则可能会损伤用于SiC半导体的欧姆电极2。
由此得到的用于SiC半导体的欧姆电极2能够建立与n型SiC半导体和p型SiC半导体两者的欧姆接触，实现电极表面粗糙的较少出现，并实现SiC半导体1的较轻侵蚀。
尽管在上面的说明中形成Au层5，但是在本发明中可以形成Pt层来代替Au层5，因为Pt层与Au层5的情况一样也不会发生硅化。此处，由于与Au层5的情况相同的原因，Pt层的厚度优选为20nm以上且30nm以下。
(实施方案3)
下文中将参照图4(a)～4(e)中的示意性剖视图，对根据本发明用于SiC半导体的欧姆电极的制造方法的另一个优选例子进行说明。
首先，如图4(a)所示，在SiC半导体1上形成Si层3。其后，如图4(b)所示，在Si层3上形成第一Ni层4a。
其后，如图4(c)所示，在第一Ni层4a上形成Au层5。接下来，如图4(d)所示，在Au层5上形成第二Ni层4b。
其后，通过加热对Si层3、第一Ni层4a、Au层5和第二Ni层4b的叠层进行热处理。作为热处理的结果，形成如图4(e)所示包含Si和Ni以及Au的用于SiC半导体的欧姆电极2。
由此得到的用于SiC半导体的欧姆电极2能够建立与n型SiC半导体和p型SiC半导体两者的欧姆接触，实现电极表面粗糙的较少出现，并实现对SiC半导体1的较轻侵蚀。
此处，通过上述热处理，Si从与SiC半导体1相接触的Si层3扩散并实现Si层3和第一Ni层4a的硅化，而Au层5未发生硅化。因此，通过形成Au层5，能够容易地控制与SiC半导体1相接触的Si层3和第一Ni层4的硅化。
另外，Si层3、第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理温度优选为900℃以上，更优选为950℃以上。如果Si层3、第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理温度低于900℃，则在形成用于SiC半导体的欧姆电极2时的硅化可能会不充分。如果Si层3、第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理温度为950℃以上，则在形成用于SiC半导体的欧姆电极2时的硅化趋于充分。
另外，Si层3、第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理温度优选为1100℃以下，更优选为1050℃以下。如果Si层3、第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理温度高于1100℃，则可能会损伤用于SiC半导体的欧姆电极2。如果Si层3、第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理温度为1050℃以下，则有可能能够容易地减轻对用于SiC半导体的欧姆电极2的损伤。
另外，Si层3、第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理时间周期优选为1分钟以上且5分钟以下。如果Si层3、第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理的时间周期短于1分钟，则在形成用于SiC半导体的欧姆电极2时的硅化可能会不充分。如果Si层3、第一Ni层4a、Au层5和第二Ni层4b的叠层的热处理的时间周期超过5分钟，则可能会损伤用于SiC半导体的欧姆电极2。
其它方面的说明与实施方案1和实施方案2中相同。
(实施方案4)
下文中通过参照图5(a)～5(d)中的示意性剖视图对根据本发明用于SiC半导体的欧姆电极的制造方法的另一个优选例子进行说明。
首先，如图5(a)所示，例如用同时溅射由Si构成的靶和由Ni构成的靶的方法，在SiC半导体1上形成Si和Ni的混合层6。
此处，由于与上面实施方案1中所述相同的原因，在上述混合层6中Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)优选为0.9以上且1.1以下，更优选为0.95以上且1.05以下。
其后，如图5(b)所示，在混合层6上形成Au层5。其后，如图5(c)所示，在Au层5上形成Ni层4。
其后，通过加热对混合层6、Au层5和Ni层4的叠层进行热处理。作为热处理的结果，实现Si和Ni的混合层的硅化并形成如图5(d)所示的包括Si和Ni的混合层、Au层以及Ni层的用于SiC半导体的欧姆电极2。
另外，混合层6、Au层5和Ni层4的热处理温度优选为900℃以上，更优选为950℃以上。如果混合层6、Au层5和Ni层4的热处理温度低于900℃，则在形成用于SiC半导体的欧姆电极2时的硅化可能会不充分。如果混合层6、Au层5和Ni层4的叠层的热处理温度为950℃以上，则在形成用于SiC半导体的欧姆电极2时的硅化趋于充分。
另外，混合层6、Au层5和Ni层4的叠层的热处理温度优选为1100℃以下，更优选为1050℃以下。如果混合层6、Au层5和Ni层4的叠层的热处理温度高于1100℃，则可能会损伤用于SiC半导体的欧姆电极2。如果混合层6、Au层5和Ni层4的叠层的热处理温度为1050℃以下，则有可能能够减轻对用于SiC半导体的欧姆电极2的损伤。
另外，混合层6、Au层5和Ni层4的叠层的热处理时间周期优选为1分钟以上且5分钟以下。如果混合层6、Au层5和Ni层4的叠层的热处理时间周期短于1分钟，则在形成用于SiC半导体的欧姆电极2时的硅化可能会不充分。如果用于混合层6、Au层5和Ni层4的叠层的热处理时间周期超过5分钟，则可能会损伤用于SiC半导体的欧姆电极2。
由此得到的用于SiC半导体的欧姆电极2能够建立与n型SiC半导体和p型SiC半导体两者的欧姆接触，实现电极的表面粗糙的较少出现，并实现对SiC半导体1的较轻侵蚀。
其它方面的说明与实施方案1、实施方案2和实施方案3中相同。
(半导体装置)
如上获得的根据本发明的用于SiC半导体的欧姆电极能够适合用于具有p型SiC半导体区域和n型SiC半导体区域的半导体装置。
也就是，根据本发明的用于SiC半导体的欧姆电极建立了与p型SiC半导体区域和n型SiC半导体区域的每一个的欧姆接触。因此，在上述半导体装置的制造步骤中，在p型SiC半导体区域和n型SiC半导体区域暴露之后，通过在p型SiC半导体区域和n型SiC半导体区域的每一个中同时形成根据本发明的用于SiC半导体的欧姆电极，能够简化形成电极的步骤。
根据本发明的这种半导体装置的实例包括结型场效应晶体管、MOS场效应晶体管、双极晶体管等。
实施例
(实施例1)
作为SiC半导体，制备了通过在2英寸直径的4H-SiC半导体衬底上外延生长n型4H-SiC半导体层至2μm厚度而得到的SiC半导体，以及通过在上述相同衬底上外延生长p型4H-SiC半导体层至2μm厚度而得到的SiC半导体。此处，n型4H-SiC半导体层掺杂有代表n型杂质的氮，并将在n型4H-SiC半导体层中n型杂质的浓度设定为1.4×1019cm-3。另外，p型4H-SiC半导体层掺杂有代表p型杂质的铝，并将在p型4H-SiC半导体层中p型杂质的浓度设定为5.0×1018cm-3。
在清洗上述n型4H-SiC半导体层和p型4H-SiC半导体层的各自表面之后，利用光刻，在这些SiC半导体层的每一个的表面上形成暴露所述SiC半导体层一部分表面的抗蚀剂图案。
其后，利用溅射法，在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成Si层至48nm厚度。
其后，利用溅射法，在Si层上形成Ni层至26nm厚度。此处，关于采用与上述Si层和Ni层相同的方法和条件所单独形成的Si层和Ni层，利用俄歇(Auger)电子能谱法测定形成Si层的Si原子数与形成Ni层的Ni原子数之间的比值。结果证实，在n型4H-SiC半导体层的表面上形成的Si层和Ni层以及在p型4H-SiC半导体衬底表面上形成的Si层和Ni层中的任意一种中，形成Si层的Si原子数与形成Ni层的Ni原子数之间的比值(Si原子数/Ni原子数)为1.02。
其后，利用剥离(lift-off)除去抗蚀剂图案，以在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成图案化的Si层和Ni层的叠层。
此后，把具有在其上形成Si层和Ni层的叠层的n型4H-SiC半导体层的4H-SiC半导体衬底以及具有在其上形成Si层和Ni层的叠层的p型4H-SiC半导体层的4H-SiC半导体衬底，引入到其中以在氩气气氛中于1000℃下进行加热2分钟的方式进行热处理的室中。由此，在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成了包含Si和Ni的根据实施例1的电极。
目测观察由此形成的根据实施例1的电极。然后，未观察到在n型4H-SiC半导体层的表面上形成的根据实施例1的电极的表面粗糙和在p型4H-SiC半导体层的表面上形成的根据实施例1的电极的表面粗糙，以及n型4H-SiC半导体层的侵蚀和p型4H-SiC半导体层的侵蚀。
另外，通过在根据实施例1的相邻电极之间输入电流，测量了在n型4H-SiC半导体层和p型4H-SiC半导体层的各自表面上形成的根据实施例1的电极的电流-电压特性。结果证实，在n型4H-SiC半导体层的表面上形成的根据实施例1的电极和在p型4H-SiC半导体层的表面上形成的根据实施例1的电极两者都展示了欧姆特性。
利用俄歇电子能谱法分析了采用与上述相同的方法和条件单独制造的根据实施例1电极的组成。然后证实，在根据实施例1的电极中Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)为1.01。
(实施例2)
如实施例1中一样，制造了具有n型4H-SiC半导体层的4H-SiC半导体衬底和具有p型4H-SiC半导体层的4H-SiC半导体衬底，在所述半导体层上形成了与实施例1中相同的抗蚀剂图案。
其后，通过同时溅射由Si构成的靶和由Ni构成的靶，在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成Si和Ni的混合层至80nm厚度。此处，利用俄歇电子能谱法测定了混合层中的Si原子数与Ni原子数之间的比值，所述混合层单独采用与用于这种混合层的方法和条件相同的方法和条件形成。结果证实，在n型4H-SiC半导体层的表面上形成的混合层和在p型4H-SiC半导体层的表面上形成的混合层中的任意一种中，混合层中的Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)为1.03。
其后，利用剥离除去抗蚀剂图案，以在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成图案化的包含Si和Ni的混合层。
此后，把具有在其上形成了包含Si和Ni的混合层的n型4H-SiC半导体层的4H-SiC半导体衬底以及具有在其上形成了包含Si和Ni的混合层的p型4H-SiC半导体层的4H-SiC半导体衬底，引入到其中以在氩气气氛中于1000℃下进行加热2分钟的方式进行热处理的室中。由此，在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面。上形成了包含Si和Ni的根据实施例2的电极。
以与实施例1中相同的标准，目测观察如上制造的根据实施例2的电极。然后，未观察到在n型4H-SiC半导体层的表面上形成的根据实施例2的电极的表面粗糙和在p型4H-SiC半导体层的表面上形成的根据实施例2的电极的表面粗糙，以及n型4H-SiC半导体层的侵蚀和p型4H-SiC半导体层的侵蚀。
另外，通过在根据实施例2的相邻电极之间输入电流，测量了在n型4H-SiC半导体层和p型4H-SiC半导体层的各自表面上形成的根据实施例2的电极的电流-电压特性。结果证实，在n型4H-SiC半导体层的表面上形成的根据实施例2的电极和在p型4H-SiC半导体层的表面上形成的根据实施例2的电极两者都展示了欧姆特性。
利用俄歇电子能谱法分析了采用与上述相同的方法和条件单独制造的根据实施例2的电极的组成。然后证实，在根据实施例2的电极中Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)为1.02。
(实施例3)
如实施例1中一样，制造了具有n型4H-SiC半导体层的4H-SiC半导体衬底和具有p型4H-SiC半导体层的4H-SiC半导体衬底，在所述半导体层上形成了与实施例1中相同的抗蚀剂图案。
然后，利用真空气相沉积法，在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成了第一Ni层至50nm厚度。其后，利用真空气相沉积法，在所述第一Ni层上形成Au层至30nm厚度。其后，利用真空气相沉积法，在所述Au层上形成第二Ni层至50nm厚度。
其后，利用剥离除去抗蚀剂图案，以在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成包括第一Ni层、Au层和第二Ni层的图案化的叠层。
此后，把具有在其上形成了包括第一Ni层、Au层和第二Ni层的叠层的n型4H-SiC半导体层的4H-SiC半导体衬底以及具有在其上形成了包括第一Ni层、Au层和第二Ni层的叠层的p型4H-SiC半导体层的4H-SiC半导体衬底，引入到其中以在氩气气氛中于1000℃下进行加热2分钟的方式进行热处理的室中。由此，在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成了包含Si和Ni以及Au的根据实施例3的电极。
以与实施例1中相同的标准，目测观察如上制造的根据实施例3的电极。然后，未观察到在n型4H-SiC半导体层的表面上形成的根据实施例3的电极的表面粗糙和在p型4H-SiC半导体层的表面上形成的根据实施例3的电极的表面粗糙，以及n型4H-SiC半导体层的侵蚀和p型4H-SiC半导体层的侵蚀。
另外，通过在根据实施例3的相邻电极之间输入电流，测量了在n型4H-SiC半导体层和p型4H-SiC半导体层的各自表面上形成的根据实施例3的电极的电流-电压特性。结果证实，在n型4H-SiC半导体层的表面上形成的根据实施例3的电极和在p型4H-SiC半导体层的表面上形成的根据实施例3的电极两者都展示了欧姆特性。
(实施例4)
如实施例1中一样，制造了具有n型4H-SiC半导体层的4H-SiC半导体衬底和具有p型4H-SiC半导体层的4H-SiC半导体衬底，在所述半导体层上形成了与实施例1中相同的抗蚀剂图案。
其后，利用溅射法，在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成了Si层至48nm厚度。
此后，利用溅射法，在Si层上形成了第一Ni层至26nm厚度。此处，利用俄歇电子能谱法测定了分别在Si层和第一Ni层中Si原子数与Ni原子数之间的比值，所述Si层和第一Ni层利用与用于上面Si层和第一Ni层相同的方法和条件单独形成。结果证实，在n型4H-SiC半导体层的表面上形成的Si层和第一Ni层以及在p型4H-SiC半导体层的表面上形成的Si层和第一Ni层中的任意一种中，形成Si层的Si原子数与形成第一Ni层的Ni原子数之间的比值(Si原子数/Ni原子数)为1.02。
接下来，利用真空气相沉积法，在第一Ni层上形成Au层至30nm厚度。其后，利用真空气相沉积法，在所述Au层上形成第二Ni层至50nm厚度。
其后，利用剥离除去抗蚀剂图案，以在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成图案化的包括Si层、第一Ni层、Au层和第二Ni层的叠层。
此后，把具有在其上形成了包括Si层、第一Ni层、Au层和第二Ni层的叠层的n型4H-SiC半导体层的4H-SiC半导体衬底以及具有在其上形成了包括Si层、第一Ni层、Au层和第二Ni层的叠层的p型4H-SiC半导体层的4H-SiC半导体衬底，引入到其中以在氩气气氛中于1000℃下进行加热2分钟的方式进行热处理的室中。由此，在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成了包含Si和Ni以及Au的根据实施例4的电极。
以与实施例1中相同的标准，目测观察如上制造的根据实施例4的电极。然后，未观察到在n型4H-SiC半导体层的表面上形成的根据实施例4的电极的表面粗糙和在p型4H-SiC半导体层的表面上形成的根据实施例4的电极的表面粗糙，以及n型4H-SiC半导体层的侵蚀和p型4H-SiC半导体层的侵蚀。
另外，通过在根据实施例4的相邻电极之间输入电流，测量了在n型4H-SiC半导体层和p型4H-SiC半导体层的各自表面上形成的根据实施例4的电极的电流-电压特性。结果证实，在n型4H-SiC半导体层的表面上形成的根据实施例4的电极和在p型4H-SiC半导体层的表面上形成的根据实施例4的电极两者都展示了欧姆特性。
(实施例5)
如实施例1中一样，制造了具有n型4H-SiC半导体层的4H-SiC半导体衬底和具有p型4H-SiC半导体层的4H-SiC半导体衬底，在所述半导体层上形成了与实施例1中相同的抗蚀剂图案。
其后，通过同时溅射由Si构成的靶和由Ni构成的靶，在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成了Si和Ni的混合层至80nm厚度。此处，利用俄歇电子能谱法测定了混合层中的Si原子数与Ni原子数之间的比值，所述混合层利用与用于这种混合层中相同的方法和条件单独形成。结果证实，在n型4H-SiC半导体层的表面上形成的混合层和在p型4H-SiC半导体层的表面上形成的混合层中的任意一种中，混合层中的Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)为1.03。
接下来，利用真空气相沉积法，在上述混合层上形成了Au层至30nm厚度。其后，利用真空气相沉积法，在Au层上形成了Ni层至50nm厚度。
其后，利用剥离除去抗蚀剂图案，以在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成图案化的包括上述混合层、Au层以及Ni层的叠层。
此后，把具有在其上形成了包括上述混合层、Au层以及Ni层的叠层的n型4H-SiC半导体层的4H-SiC半导体衬底以及具有在其上形成了包括上述混合层、Au层以及Ni层的叠层的p型4H-SiC半导体层的4H-SiC半导体衬底，引入到其中以在氩气气氛中于1000℃下进行加热2分钟的方式进行热处理的室中。由此，在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成了包含Si和Ni以及Au的根据实施例5的电极。
以与实施例1中相同的标准，目测观察如上制造的根据实施例5的电极。然后，未观察到，在n型4H-SiC半导体层的表面上形成的根据实施例5的电极的表面粗糙和在p型4H-SiC半导体层的表面上形成的根据实施例5的电极的表面粗糙，以及n型4H-SiC半导体层的侵蚀和p型4H-SiC半导体层的侵蚀。
另外，通过在根据实施例5的相邻电极之间输入电流，测量了在n型4H-SiC半导体层和p型4H-SiC半导体层的各自表面上形成的根据实施例5的电极的电流-电压特性。结果证实，在n型4H-SiC半导体层的表面上形成的根据实施例5的电极和在p型4H-SiC半导体层的表面上形成的根据实施例5的电极两者都展示了欧姆特性。
(比较例1)
如实施例1中一样，制造了具有n型4H-SiC半导体层的4H-SiC半导体衬底和具有p型4H-SiC半导体层的4H-SiC半导体衬底，在所述半导体层上形成了与实施例1中相同的抗蚀剂图案。
然后，利用真空气相沉积法，在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成了Ni层至100nm厚度。
其后，利用剥离除去抗蚀剂图案，以在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成图案化的Ni层。
此后，把在其上形成了上述Ni层的n型4H-SiC半导体层和p型4H-SiC半导体层引入到其中以在氩气气氛中于1000℃下进行加热2分钟的方式进行热处理的室中。由此，在n型4H-SiC半导体层和p型4H-SiC半导体层的每一个的表面上形成了包含Ni的根据比较例1的电极。
以与实施例1中相同的标准，目测观察如上制造的根据比较例1的电极。然后证实，在n型4H-SiC半导体层的表面上形成的根据比较例1的电极的表面以及在p型4H-SiC半导体层的表面上形成的根据比较例1的电极的表面明显比根据实施例1～5的电极表面粗糙。
另外，还证实，在其上形成了根据比较例1的电极的n型4H-SiC半导体层和p型4H-SiC半导体层两者都被侵蚀。
因此，证实与常规电极相比，根据实施例1～5的电极建立了与SiC半导体的欧姆接触，并能够实现电极表面粗糙的较少出现和SiC半导体的较轻侵蚀。
应当理解，在此公开的实施方案和实施例在各个方面都是示例性的而不是限制性的。本发明的范围由权利要求书的权项限定，而不是由上述说明书限定，并且意在包括与权利要求书的权项等同的范围和含义内的任何变化。
工业实用性
根据本发明，能够提供用于SiC半导体的欧姆电极、用于SiC半导体的欧姆电极的制造方法、包括用于SiC半导体的欧姆电极的半导体装置以及所述半导体装置的制造方法，所述用于SiC半导体的欧姆电极能够建立与n型SiC半导体和p型SiC半导体两者的欧姆接触，实现电极表面粗糙的较少出现，并实现SiC半导体的较轻侵蚀。

Claims (15)

1.用于SiC半导体的欧姆电极(2)，所述欧姆电极(2)包含Si和Ni。
2.如权利要求1所述的用于SiC半导体的欧姆电极(2)，其中
在所述用于SiC半导体的欧姆电极(2)中Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)为0.9以上且1.1以下。
3.用于SiC半导体的欧姆电极(2)，所述欧姆电极(2)除了包含Si和Ni以外，还包含Au或Pt。
4.如权利要求3所述的用于SiC半导体的欧姆电极(2)，所述欧姆电极(2)包括：
在SiC半导体(1)上形成的Si和Ni的混合层(6)；
在所述混合层(6)上形成的由Au层或Pt层组成的金属层(5)；以及
在所述金属层(5)上形成的Ni层(4)。
5.用于SiC半导体的欧姆电极(2)的制造方法，所述制造方法包括如下步骤：
在SiC半导体(1)上形成Si层(3)；
在所述Si层(3)上形成Ni层(4)；以及
对所述Si层(3)和所述Ni层(4)的叠层进行热处理。
6.如权利要求5所述的用于SiC半导体的欧姆电极(2)的制造方法，其中
形成所述Si层(3)的Si原子数与形成所述Ni层(4)的Ni原子数之间的比值(Si原子数/Ni原子数)为0.9以上且1.1以下。
7.用于SiC半导体的欧姆电极(2)的制造方法，所述制造方法包括如下步骤：
在SiC半导体(1)上形成Si和Ni的混合层(6)；以及
对所述混合层(6)进行热处理。
8.如权利要求7所述的用于SiC半导体的欧姆电极(2)的制造方法，其中
在所述混合层(6)中Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)为0.9以上且1.1以下。
9.用于SiC半导体的欧姆电极(2)的制造方法，所述制造方法包括如下步骤：
在SiC半导体(1)上形成第一Ni层(4a)；
在所述第一Ni层(4a)上形成由Au层或Pt层组成的金属层(5)；
在所述金属层(5)上形成第二Ni层(4b)；以及
对所述第一Ni层(4a)、所述金属层(5)以及所述第二Ni层(4b)的叠层进行热处理。
10.用于SiC半导体的欧姆电极(2)的制造方法，所述制造方法包括如下步骤：
在SiC半导体(1)上形成Si层(3)；
在所述Si层(3)上形成第一Ni层(4a)；
在所述第一Ni层(4a)上形成由Au层或Pt层组成的金属层(5)；
在所述金属层(5)上形成第二Ni层(4b)；以及
对所述Si层(3)、所述第一Ni层(4a)、所述金属层(5)以及所述第二Ni层(4b)的叠层进行热处理。
11.如权利要求10所述的用于SiC半导体的欧姆电极(2)的制造方法，其中
形成所述Si层(3)的Si原子数与形成所述第一Ni层(4a)的Ni原子数之间的比值(Si原子数/Ni原子数)为0.9以上且1.1以下。
12.用于SiC半导体的欧姆电极(2)的制造方法，所述制造方法包括如下步骤：
在SiC半导体(1)上形成Si和Ni的混合层(6)；
在所述混合层(6)上形成由Au层或Pt层组成的金属层(5)；
在所述金属层(5)上形成Ni层(4)；以及
对所述混合层(6)、所述金属层(5)以及所述Ni层(4)的叠层进行热处理。
13.如权利要求12所述的用于SiC半导体的欧姆电极(2)的制造方法，其中
在所述混合层(6)中Si原子数与Ni原子数之间的比值(Si原子数/Ni原子数)为0.9以上且1.1以下。
14.半导体装置，所述半导体装置具有p型SiC半导体区域和n型SiC半导体区域，其特征在于，在所述p型SiC半导体区域上形成权利要求1的用于SiC半导体的欧姆电极(2)，并在所述n型SiC半导体区域上形成权利要求1的用于SiC半导体的欧姆电极(2)。
15.半导体装置的制造方法，其特征在于，权利要求1的用于SiC半导体的欧姆电极(2)在p型SiC半导体区域上的形成以及权利要求1的用于SiC半导体的欧姆电极(2)在n型SiC半导体区域上的形成同时进行。
CN2007800407529A 2006-11-02 2007-08-13 SiC半导体用欧姆电极、半导体装置及其制造方法 Expired - Fee Related CN101536152B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP299349/2006 2006-11-02
JP2006299349A JP4140648B2 (ja) 2006-11-02 2006-11-02 ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
PCT/JP2007/065816 WO2008053627A1 (en) 2006-11-02 2007-08-13 OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, METHOD FOR MANUFACTURE OF OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURE OF SEMICONDUCTOR DEVICE

Publications (2)

Publication Number Publication Date
CN101536152A true CN101536152A (zh) 2009-09-16
CN101536152B CN101536152B (zh) 2010-12-01

Family

ID=39343978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800407529A Expired - Fee Related CN101536152B (zh) 2006-11-02 2007-08-13 SiC半导体用欧姆电极、半导体装置及其制造方法

Country Status (8)

Country Link
US (1) US8623752B2 (zh)
EP (1) EP2079101B1 (zh)
JP (1) JP4140648B2 (zh)
KR (1) KR101283774B1 (zh)
CN (1) CN101536152B (zh)
CA (1) CA2667648A1 (zh)
TW (1) TW200832525A (zh)
WO (1) WO2008053627A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102804342A (zh) * 2010-11-01 2012-11-28 住友电气工业株式会社 半导体器件及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5446148B2 (ja) * 2008-07-02 2014-03-19 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5546759B2 (ja) * 2008-08-05 2014-07-09 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5391643B2 (ja) * 2008-10-22 2014-01-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP5588671B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置の製造方法
US8188484B2 (en) 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device
JP5369762B2 (ja) * 2009-03-02 2013-12-18 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2011134910A (ja) 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
KR20130056844A (ko) * 2010-04-14 2013-05-30 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치 및 그 제조 방법
JP5636752B2 (ja) * 2010-06-15 2014-12-10 日産自動車株式会社 半導体装置及びその製造方法
US9917171B2 (en) * 2016-07-21 2018-03-13 International Business Machines Corporation Low-resistive, CMOS-compatible, Au-free ohmic contact to N—InP
US10629686B2 (en) 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317190A (en) * 1991-10-25 1994-05-31 International Business Machines Corporation Oxygen assisted ohmic contact formation to N-type gallium arsenide
JP3693300B2 (ja) * 1993-09-03 2005-09-07 日本特殊陶業株式会社 半導体パッケージの外部接続端子及びその製造方法
US6388272B1 (en) * 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
JP2000106350A (ja) * 1998-09-28 2000-04-11 Sanyo Electric Co Ltd オーミック電極の製造方法及び半導体素子の製造方法
AU2001255874A1 (en) 2000-05-02 2001-11-12 Case Western Reserve University Method for low temperature formation of stable ohmic contacts to silicon carbide
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
JP4026339B2 (ja) * 2001-09-06 2007-12-26 豊田合成株式会社 ＳｉＣ用電極及びその製造方法
JP3871607B2 (ja) * 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
JP4230869B2 (ja) * 2003-09-25 2009-02-25 株式会社東芝 高耐圧半導体装置
KR100738066B1 (ko) 2003-12-01 2007-07-12 삼성전자주식회사 열적 안정성이 우수한 실리사이드막 형성방법, 이방법으로 형성된 실리사이드막이 구비된 반도체 소자와반도체 메모리 소자 및 이들 소자의 제조 방법
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20060006393A1 (en) * 2004-07-06 2006-01-12 Ward Allan Iii Silicon-rich nickel-silicide ohmic contacts for SiC semiconductor devices
JP4087365B2 (ja) 2004-09-14 2008-05-21 新電元工業株式会社 ＳｉＣ半導体装置の製造方法
JP4594113B2 (ja) 2005-01-19 2010-12-08 新電元工業株式会社 半導体装置の製造方法
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102804342A (zh) * 2010-11-01 2012-11-28 住友电气工业株式会社 半导体器件及其制造方法
CN102804342B (zh) * 2010-11-01 2016-08-03 住友电气工业株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
EP2079101A4 (en) 2011-03-30
CN101536152B (zh) 2010-12-01
EP2079101A1 (en) 2009-07-15
JP4140648B2 (ja) 2008-08-27
JP2008117923A (ja) 2008-05-22
KR20090088354A (ko) 2009-08-19
WO2008053627A1 (en) 2008-05-08
US8623752B2 (en) 2014-01-07
KR101283774B1 (ko) 2013-07-08
TW200832525A (en) 2008-08-01
EP2079101B1 (en) 2012-07-18
CA2667648A1 (en) 2008-05-08
US20100102331A1 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
CN101536152B (zh) SiC半导体用欧姆电极、半导体装置及其制造方法
JP4690485B2 (ja) 半導体素子の製造方法
JP5449786B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP4179492B2 (ja) オーミック電極構造体、その製造方法、及びオーミック電極を用いた半導体装置
US9129804B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP5391643B2 (ja) 炭化珪素半導体装置およびその製造方法
CN103548144A (zh) 碳化硅半导体器件及其制造方法
TW201133573A (en) Method for manufacturing semiconductor device
JPWO2008018342A1 (ja) 炭化ケイ素半導体装置およびその製造方法
JPS6261358A (ja) 半導体装置
CN109979813B (zh) 一种低温碳化硅欧姆接触的制备方法及金属结构
JP3333896B2 (ja) 炭化珪素半導体装置の製造方法
JPH0864800A (ja) 炭化珪素半導体素子
US10192970B1 (en) Simultaneous ohmic contact to silicon carbide
CN104285299A (zh) 碳化硅半导体器件
CN113178384B (zh) SiC基欧姆接触结构及其制造方法
CN107993926A (zh) 碳化硅欧姆接触的制备方法
JP2006032456A (ja) 半導体素子および半導体素子の製造方法
JP5375497B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2006332230A (ja) ショットキーバリアダイオード及びその製造方法
CN107204369A (zh) 半导体装置和半导体装置的制造方法
CN102903743A (zh) 采用金属硅化物的功率半导体器件结构及制备方法
KR20200016585A (ko) 실리콘카바이드 파워반도체 및 그 제조방법
JP2006073922A (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101201

Termination date: 20210813

CF01 Termination of patent right due to non-payment of annual fee