CN101521198B - 电子器件 - Google Patents

电子器件 Download PDF

Info

Publication number
CN101521198B
CN101521198B CN2009101182114A CN200910118211A CN101521198B CN 101521198 B CN101521198 B CN 101521198B CN 2009101182114 A CN2009101182114 A CN 2009101182114A CN 200910118211 A CN200910118211 A CN 200910118211A CN 101521198 B CN101521198 B CN 101521198B
Authority
CN
China
Prior art keywords
chip
electronic device
insulated substrate
projection
execution mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101182114A
Other languages
English (en)
Other versions
CN101521198A (zh
Inventor
宓晓宇
高桥岳雄
上田知史
梯达也
石黑秀彦
山本真哉
Original Assignee
Fujitsu Ltd
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Taiyo Yuden Co Ltd filed Critical Fujitsu Ltd
Publication of CN101521198A publication Critical patent/CN101521198A/zh
Application granted granted Critical
Publication of CN101521198B publication Critical patent/CN101521198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B3/00—Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04—Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/06—Moles; Piers; Quays; Quay walls; Groynes; Breakwaters ; Wave dissipating walls; Quay equipment
    • E02B3/062—Constructions floating in operational condition, e.g. breakwaters or wave dissipating walls
    • E02B3/064—Floating landing-stages
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
    • B63B—SHIPS OR OTHER WATERBORNE VESSELS; EQUIPMENT FOR SHIPPING 
    • B63B35/00—Vessels or similar floating structures specially adapted for specific purposes and not otherwise provided for
    • B63B35/34—Pontoons
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01D—CONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
    • E01D15/00—Movable or portable bridges; Floating bridges
    • E01D15/14—Floating bridges, e.g. pontoon bridges
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B3/00—Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04—Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/06—Moles; Piers; Quays; Quay walls; Groynes; Breakwaters ; Wave dissipating walls; Quay equipment
    • E02B3/068—Landing stages for vessels
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B3/00—Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/20—Equipment for shipping on coasts, in harbours or on other fixed marine structures, e.g. bollards
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S8/00—Lighting devices intended for fixed installation
    • F21S8/08—Lighting devices intended for fixed installation with a standard
    • F21S8/085—Lighting devices intended for fixed installation with a standard of high-built type, e.g. street light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ocean & Marine Engineering (AREA)
  • Structural Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Architecture (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供了一种电子器件。这种电子器件包括：绝缘基板；螺旋电感器，其由设置在绝缘基板的第一表面上的互连层形成；第一芯片，其安装在该绝缘基板的与第一表面相对的第二表面上，并且电连接到包括该螺旋电感器的无源电路，第一芯片具有导电基板；以及第一突起，其设置在该绝缘基板的第一表面和第二表面中的一个表面上，并且从该表面突起，第一突起将该无源电路与第一芯片中的一个电连接到外部电路。

Description

电子器件
技术领域
这里描述的实施方式涉及具有其上安装了螺旋电感器和芯片的绝缘基板的电子器件。
背景技术
对于诸如移动电话、通信终端以及个人计算机等信息处理装置的提速、小型化、多功能化以及省电而言，已经进行了诸多的实践。为了实现这些尝试，要求电子器件具有较高的集成度及较高的性能。通过其中在单个模块中容纳了诸如半导体芯片和电感器等多个元件的多芯片模块可以满足这种要求(参见日本特开专利公报第10-294421号(文件1)和第2000-36657号(文件2))。
在日本特开专利公报第2006-157738号(文件3)和第2007-67236号(文件4)中描述了一种具有其上形成有螺旋电感器的绝缘基板的电子器件。
优选地，其中集成了半导体芯片和电感器的电子器件具有这样的结构，即，如文件3和文件4中所描述的那样通过形成在绝缘基板上的互连层来形成螺旋电感器，从而使电感器小型化并改善其Q值。应该注意到，通过互连层而形成的螺旋电感器会产生强磁场。半导体芯片使用导电硅基板。当半导体芯片被放置在由螺旋电感器形成的强磁场中时，在半导体芯片中产生了涡电流，会造成形成在半导体芯片中的电路的故障。
发明内容
本发明的目的是提供一种电子器件，这种电子器件包括芯片及螺旋电感器并具有降低了的芯片故障率。
本发明的一个方面提供了一种电子器件，这种电子器件包括：绝缘基板；螺旋电感器，其由设置在绝缘基板的第一表面上的互连层形成；第一芯片，其安装在该绝缘基板的与第一表面相对的第二表面上，并且电连接到包括该螺旋电感器的无源电路，第一芯片具有导电基板；以及第一突起，其设置在该绝缘基板的第一表面和第二表面中的一个表面上，并且从该表面突起，第一突起将该无源电路与第一芯片中的一个电连接到外部电路。
本发明的目的和优点将通过权利要求中特别指出的元件和组合来实现和获得。
应当理解，上面的一般描述和下面的详细描述都是示例性的和说明性的，并不构成对要求保护的发明的限制。
附图说明
图1是根据本发明一个方面的电子器件的截面图；
图2A到2C示出了第一实施方式；
图3是电感器的立体图；
图4A到4C示出了第二实施方式；
图5A到5C示出了第三实施方式；
图6A到6C示出了第四实施方式；
图7A到7C示出了第五实施方式；
图8A到8C示出了第六实施方式；
图9A到9C示出了第七实施方式；
图10A到10C示出了第八实施方式；
图11A到11C示出了第九实施方式；
图12A到12C示出了第十实施方式；
图13A到13C示出了第十一实施方式；
图14A到14C示出了第十二实施方式；
图15A到15C示出了第十三实施方式；
图16A到16C示出了第十四实施方式；
图17A到17C示出了第十五实施方式；
图18A到18C示出了第十六实施方式(第一部分)；
图19A到19C示出了第十六实施方式(第二部分)；
图20A到20D示出了第十七实施方式(第一部分)；
图21A和21B示出了第十七实施方式(第二部分)；
图22A到22D示出了第十七实施方式(第三部分)；
图23A和23B示出了第十七实施方式(第四部分)；而
图24A和24B示出了第十七实施方式(第五部分)。
具体实施方式
首先，将给出本发明的一个方面的说明。图1是根据本发明一个方面的电子器件的截面图。绝缘基板10的上表面上形成有由诸如铜(Cu)或金(Au)等金属制成的互连线，绝缘基板10可由HTCC(高温共烧陶瓷)或LTCC(低温共烧陶瓷)制成。该互连层形成了螺旋电感器40。螺旋电感器40可直接地或通过绝缘膜间接地形成在绝缘基板10的上表面上。绝缘基板10的下表面上安装了具有导电基板的第一芯片20。第一芯片20可以通过倒装式安装或正装式安装而固定到绝缘基板10上。第一芯片20经由绝缘基板10内的互连线电连接到螺旋电感器40和另一元件(该元件例如可以是在下文描述的实施方式中采用的第二芯片、第三芯片或表面安装部件)。第一芯片20可连接到包括螺旋电感器40的无源电路。该无源电路可以是仅由螺旋电感器40形成的电路，或者是除了螺旋电感器40以外还包括电容器、电阻器及导线中的至少一个的电路。该无源电路可包括多个电感器或多个电容器。
第一突起60设置在绝缘基板10的下表面上并且从绝缘基板10突起。第一突起60是将包括螺旋电感器40的无源电路或第一芯片20电连接到外部安装板等的元件。可以改变图1中所示出的结构，使得第一突起60固定到绝缘基板10的上表面上。无源电路或第一芯片20可电连接到另一元件(该元件例如可以是在下文描述的实施方式中采用的第二芯片、第三芯片或表面安装部件)。
根据图1所示的结构，第一芯片20被安装得与螺旋电感器40相交叠，由此能够使电子器件小型化。螺旋电感器40形成在绝缘基板10的上表面上，而导电的第一芯片20安装在绝缘基板10的下表面上。由此可以增大螺旋电感器40与第一芯片20之间的距离并减小由第一芯片20上的螺旋电感器40产生的磁通量密度。由此可以抑制第一芯片20的故障。还可以减少由于螺旋电感器40而在第一芯片20中流动的涡电流所造成的损耗。另外，可以高效地安装螺旋电感器40及第一芯片20。
[第一实施方式]
图2A是根据第一实施方式的电子器件的平面图，图2B是根据第一实施方式的电子器件的仰视图，而图2C是沿图2A和2B中所绘的线A-A截取的截面图。绝缘基板10例如是由三个层10a、10b和10c组成的陶瓷多层基板。通过电极12，为绝缘基板10设置了内互连14和焊盘电极16。螺旋电感器40和MIM(金属-绝缘体-金属)电容器50形成在绝缘基板10的上表面上。螺旋电感器40和电容器50形成了无源电路。绝缘基板10的上表面上设置有第二突起80，从而包围螺旋电感器40和电容器50。第二突起80具有由诸如陶瓷的绝缘元件形成的空腔壁。第二突起80上安装有第二芯片30。密封元件98覆盖了第二突起80与第二芯片30。因而，可以将由第二突起80和第二芯片30所限定的空腔90密封起来。密封元件98可以是以绝缘树脂或玻璃作为主要成分的绝缘材料或者是包括导电物质的焊接材料。
螺旋电感器40包括第一线圈41、第二线圈42以及用于连接第一线圈41和第二线圈42的连接部45。电容器50由下电极51、介电层52以及上电极53构成。螺旋电感器40和电容器50通过互连46与47而连接。连接部55电连接了第二芯片30与电感器或第一芯片20。
图3是螺旋电感器40的立体图。如图所示，螺旋电感器40具有形成在绝缘基板10上并被成形为螺旋的第一线圈41，以及形成在第一线圈上方并与其分开的第二线圈42。第一线圈41和第二线圈42通过连接部45在最内端连接在一起，而通过另一连接部45在最外端连接在一起。第一线圈41与第二线圈42之间的空间实现了具有紧凑尺寸和高Q值的电感器。由于螺旋电感器40设置在空腔90中，因此可以在第一线圈41与第二线圈42之间限定该空间。
回到图2A到2C，通过使用由焊料形成的连接部35在绝缘基板10的上表面上设置有第三芯片32和表面安装部件34。表面安装部件34可以是芯片式电容器或芯片式电感器。
具有导电基板的第一芯片20通过使用由焊料构成的连接部28而安装在绝缘基板10的下表面上。第一突起60被设置得围绕第一芯片20。第一凸起60具有例如由陶瓷制成的绝缘空腔壁(绝缘元件)61、内互连62以及第一电极63。第一电极63设置在空腔壁61的末端，并且将包括第一芯片20及螺旋电感器40的无源电路电连接到外部电路。除了第一芯片20或无源电路之外，第二芯片30(或者稍后将描述的第三芯片)也可以经由设置在第一突起60的末端的第一电极63电连接到外部电路。第一芯片20或无源电路可经由其它部件(例如可以是电容器50或表面安装部件34)电连接到第一电极64。空腔壁61可与绝缘基板10一体地形成。
为了减小螺旋电感器40所产生的磁场的影响，优选地将基板导电率相对较高的第一芯片20安装在绝缘基板10的下表面上，而将基板导电率比第一芯片20的基板要弱的第二芯片30或第三芯片32安装在绝缘基板10的上表面上。第一芯片20安装在绝缘基板10的与安装有螺旋电感器40的表面相对的表面上，而第二芯片30或第三芯片32安装在绝缘基板10的形成有螺旋电感器40的表面上。
第二芯片30安装在螺旋电感器40的上方。这使得可以将电子器件小型化。第二突起80设置在绝缘基板10的上表面上，从而第二芯片30可以容易地安装在螺旋电感器40的上方。
螺旋电感器40被第二突起80和第二芯片30所密封或覆盖。例如，在设置了SAW(表面声波)器件、FBAR(薄膜体声波谐振器)器件或MEMS(微电子机械系统)器件的情况下，同样密封地覆盖这些器件。应注意的是，需要将这些器件密封起来。之所以需要将螺旋电感器40密封起来是由于第一线圈41与第二线圈42之间存在着空间。根据第一实施方式，可以同时地将所有上述器件密封起来。
第一突起60高于第一芯片20。因此，即使当外部安装板平坦时，也可以容易地安装第一实施方式的电子器件。第二突起80高于螺旋电感器40和电容器50。因此可以容易地将平坦的第二芯片30安装在第二突起80上。
[第二实施方式]
图4A是根据第二实施方式的电子器件的平面图，图4B是其仰视图，而图4C是沿图4A和4B中所绘的线A-A截取的截面图。图4B的仰视图穿透了第一盖板(lid)。参照图4A到4C，第二实施方式的电子器件具有第一突起60，其与第一实施方式的第一突起的不同之处在于，第二实施方式的第一突起60具有空腔壁61和第一盖板65。第一盖板65通过焊接或粘合剂制成的密封环66接合到空腔壁61上。按照以上这种结构，密封出一个空腔70。第一芯片20和22以及表面安装器件24安装在绝缘基板10的下表面上。第二实施方式的其它结构都与第一实施方式相同，因此将省略对这些结构的描述。
根据第二实施方式，第一突起60具有借以将第一芯片20和22密封起来的第一盖板65。可以在绝缘基板10的下表面上安装多个第一芯片20和22，并且可以在它们上面安装表面安装器件24。
[第三实施方式]
图5A是根据第三实施方式的电子器件的平面图，图5B是其仰视图，而图5C是沿图5A和5B中所绘的线A-A截取的截面图。图5B的仰视图穿透了第一盖板。参照图5A到5C，第三实施方式的电子器件与第二实施方式的电子器件的不同之处在于，第三实施方式没有第二突起80，并且螺旋电感器40没有被密封起来。第三实施方式的其它结构都与第二实施方式相同。
[第四实施方式]
图6A是根据第四实施方式的电子器件的平面图，图6B是其仰视图，而图6C是沿图6A和6B中所绘的线A-A截取的截面图。图6B的仰视图穿透了第一盖板。参照图6A到6C，第四实施方式的电子器件与第三实施方式的电子器件的不同之处在于，第四实施方式的第一盖板65是具有内互连69的多层基板。除了设置在空腔壁61的末端的第一电极63以外，第一盖板65的外表面上还设置有第一电极68。第一电极68用于将包括第一芯片或螺旋电感器40的无源电路连接到外部电路。第四实施方式的其它结构都与第三实施方式相同。
根据第四实施方式，第一电极68设置在第一盖板65的下表面上，从而可以像球栅阵列那样设置大量的第一电极68。
[第五实施方式]
图7A是根据第五实施方式的电子器件的平面图，图7B是其仰视图，而图7C是沿图7A和7B中所绘的线A-A截取的截面图。图7B的仰视图穿透了第一盖板。参照图7A到7C，第五实施方式的电子器件与第四实施方式的电子器件的不同之处在于，由例如陶瓷制成的绝缘空腔壁61与第一盖板65一体地形成。第一突起60与绝缘基板10分隔开，并且通过由焊料、粘合剂等制成的密封环以及由焊料形成的连接部74而连接到绝缘基板10，从而将绝缘基板10的内互连14与第一突起60的内互连62电连接起来。第五实施方式的其它结构都与第四实施方式相同。
根据第五实施方式，第一突起60与绝缘基板10分隔开并且通过连接部74及密封环75连接到绝缘基板10。因此，可以通过印刷方式来形成绝缘基板10的表面上的焊盘电极16，从而可以简化制造工艺。
[第六实施方式]
第六实施方式具有这样的结构，其中第一突起60设置在绝缘基板10的上表面上。图8A是根据第六实施方式的电子器件的平面图，图8B是其仰视图，而图8C是沿图8A和8B中所绘的线A-A截取的截面图。图8B的仰视图穿透了第一盖板。参照图8A到8C，第六实施方式的电子器件是这样构成的，即，第一突起60设置在绝缘基板10的上表面上。第一突起60密封式地覆盖了第二芯片30、螺旋电感器40、电容器50以及表面安装部件34。安装在绝缘基板10的下表面上的第一芯片20被暴露出来。
[第七实施方式]
图9A是根据第七实施方式的电子器件的平面图，图9B是其仰视图，而图9C是沿图9A和9B中所绘的线A-A截取的截面图。图9B的仰视图穿透了第一盖板。参照图9A到9C，第七实施方式的电子器件与第六实施方式的电子器件的不同之处在于，第一突起60具有与第二实施方式的第一突起相似的结构，其中空腔壁61与第一盖板65相互分隔开并且通过密封环66相接合。第七实施方式的其它结构都与第六实施方式相同。
[第八实施方式]
图10A是根据第八实施方式的电子器件的平面图，图10B是其仰视图，而图10C是沿图10A和10B中所绘的线A-A截取的截面图。图10B的仰视图穿透了第一盖板。参照图10A到10C，第八实施方式的电子器件与第六实施方式的电子器件的不同之处在于，第一突起60的空腔壁61与第一盖板65一体地形成，并且第一盖板65具有内互连69。另外，第一电极68形成在第一盖板65的上表面上。第八实施方式的其它结构都与第六实施方式相同。
[第九实施方式]
图11A是根据第九实施方式的电子器件的平面图，图11B是其仰视图，而图11C是沿图11A和11B中所绘的线A-A截取的截面图。图11B的仰视图穿透了第一盖板。参照图11A到11C，第九实施方式的电子器件与第六实施方式的电子器件的不同之处在于第一突起60没有第一盖板。第九实施方式的其它结构都与第六实施方式相同。
[第十实施方式]
图12A是根据第十实施方式的电子器件的平面图，图12B是其仰视图，而图12C是沿图12A和12B中所绘的线A-A截取的截面图。参照图12A到12C，第十实施方式的电子器件与第九实施方式的电子器件的不同之处在于，第二芯片30安装在第一突起60上。另外，该电子器件具有用于覆盖第二芯片30的密封元件98和第二突起80。因此，如同第一实施方式中那样，螺旋电感器40和电容器50被密封起来。第十实施方式的其它结构都与第九实施方式相同。
[第十一实施方式]
图13A是根据第十一实施方式的电子器件的平面图，图13B是其仰视图，而图13C是沿图13A和13B中所绘的线A-A截取的截面图。参照图13A到13C，第十一实施方式的电子器件与第七实施方式的电子器件的不同之处在于，在绝缘的第一盖板65中形成有金属制成的保护电极(shield electrode)76。该保护电极防止螺旋电感器40的磁场影响外部电路或元件。
[第十二实施方式]
图14A是根据第十二实施方式的电子器件的平面图，图14B是其仰视图，而图14C是沿图14A和14B中所绘的线A-A截取的截面图。参照图14A到14C，第十二实施方式的电子器件与第十一实施方式的电子器件的不同之处在于，第一盖板65由金属制成。第一盖板65起到了保护电极的作用。因此能够防止螺旋电感器40的磁场影响外部电路或元件。
[第十三实施方式]
第十三实施方式的电子器件具有这样的结构，其中第一突起60设置在绝缘基板10的下表面上，而第二突起80设置在绝缘基板10的上表面上。图15A是根据第十三实施方式的电子器件的平面图，图15B是其仰视图，而图15C是沿图15A和15B中所绘的线A-A截取的截面图。参照图15A到15C，第十三实施方式的电子器件与第四实施方式的电子器件的不同之处在于，第二突起80设置在绝缘基板10上。第二突起80是这样配置的，即，通过诸如陶瓷的绝缘元件一体地形成了空腔壁81和第二盖板85。空腔壁81和第二盖板85中分别设置有内互连82和89。第二盖板85的外表面上设置有第二电极88。第二电极88用于将包括螺旋电感器40和第一芯片20或第二芯片30的无源电路电连接到外部器件或电路。第二突起80通过可由焊料或粘合剂制成的密封环95而接合到绝缘基板10。可由焊料形成的连接部94用于连接绝缘基板10的内互连14和空腔壁81中的内互连82。第十三实施方式的其它结构都与第四实施方式相同。
根据第十三实施方式，第二突起80设置在绝缘基板10的上表面上(与其设置有第一突起60的表面相对)。第二突起80具有第二盖板85，该第二盖板85一般被提供给螺旋电感器40和第二芯片30以便实现密封。
[第十四实施方式]
图16A是根据第十四实施方式的电子器件的平面图，图16B是其仰视图，而图16C是沿图16A和16B中所绘的线A-A截取的截面图。参照图16A到16C，第十四实施方式的电子器件与第十三实施方式的电子器件的不同之处在于，第三芯片100经由焊料等制成的凸点102安装在第二突起80的第二电极83和88上。第十四实施方式的其它结构都与第十三实施方式相同。
根据第十四实施方式，第三芯片100安装在第二盖板85的外表面上，从而可以提高安装密度。
[第十五实施方式]
第十五实施方式的电子器件具有这样的结构，其中第一突起60设置在绝缘基板10的上表面上，而第二突起80安装在绝缘基板10的下表面上。图17A是根据第十五实施方式的电子器件的平面图，图17B是其仰视图，而图17C是沿图17A和17B中所绘的线A-A截取的截面图。参照图17A到17C，第十五实施方式的电子器件与第八实施方式的电子器件的不同之处在于，第二突起80设置在绝缘基板10的下表面上。第二突起80与第四实施方式的第一突起60相同。第三芯片100经由焊料等制成的凸点102安装在第二电极83和88上。第十五实施方式的其它结构都与第八实施方式相同。
根据第十五实施方式，第一突起60设置在绝缘基板10的上表面上，而第二突起80设置在绝缘基板10的下表面上。
[第十六实施方式]
第十六实施方式是制造第一实施方式的电子器件的方法。图18A到19C分别是示出制造该电子器件的方法的截面图。参照图18A，制造出具有与第一突起60一体形成的绝缘基板10的LTCC晶片。参照图18B，在绝缘基板10上形成螺旋电感器40、电容器50以及连接部55。例如可以通过在文件3或文件4中描述的方法来制造螺旋电感器40以及电容器50。例如由焊料制成的连接部35形成在绝缘基板10上，以便安装由陶瓷制成的第二突起80以及表面安装部件。参照图18C，以倒装法将第二芯片30(可以是SAW器件)安装在连接部55和第二突起80上。涂敷光敏环氧树脂(未示出)，从而覆盖第二突起80和第二芯片30。之后，在180℃到200℃的温度下对光敏环氧树脂进行退火，由此使其固化。
参照图19A，利用连接部35将表面安装部件34安装在绝缘基板10的上表面上。参照图19B，通过涂敷来提供SOG(玻璃上旋涂)涂覆膜并通过在例如200℃下退火而使其固化。在图19B中，将光敏环氧树脂和涂涂覆一体地示为密封元件98。涂覆膜防止水透入光敏环氧树脂。通过使用充当连接部的焊盘电极16以倒装法将第一芯片20安装在绝缘基板10的下表面上。
[第十七实施方式]
第十七实施方式是制造第十二实施方式的电子器件的方法。图20A到21B是示出制造该电子器件的方法的截面图。图22A、22B以及23B分别是从绝缘基板10的上表面120观察的该电子器件的立体图，而图22C、22D以及23A分别是从下表面122观察的立体图。参照图20A，制造出由陶瓷多层基板形成的绝缘基板10。参照图20B，通过印刷在绝缘基板10的上表面120上形成由焊料制成的连接部35。以例如在文件3或文件4中描述的方法形成螺旋电感器40、电容器50以及连接部55。参照图20C和22A，以倒装法将第二芯片30安装在连接部55上。参照图20D和22B，将表面安装部件34安装在连接部35上。
图22C示出了绝缘基板10的下表面122。参照图21A和22D，利用由焊料等制成的连接部28以倒装法将第一芯片20和表面安装器件24安装在绝缘基板10的下表面122上。参照图23A，利用由焊料等制成的连接部74在绝缘基板10的上表面120上形成第一突起60的空腔壁61。参照图21B和23B，将类似不锈钢的金属所制成的第一盖板65安装在空腔壁61上。因此，完成了该电子器件。图24A是从所完成的电子器件的上面观察的立体图。
根据第十七实施方式，绝缘基板10和第一突起60的空腔壁61是以单独的陶瓷基板形成的，并通过焊料连接起来。因此可以使用印刷方法来形成图20B和22A中示出的连接部35。
第一到第十七实施方式采用了陶瓷多层基板作为绝缘基板10。优选的是，通过形成在晶片中的类似HTCC或LTCC等的陶瓷基板来形成绝缘基板10。如此形成的绝缘基板10具有令人满意的机械强度。在与第十七实施方式相关的图20B中，可以通过半导体工艺来制造螺旋电感器40和电容器50。绝缘基板10可以是具有贯通电极(through electrod)的玻璃基板或者是具有高阻抗的半导体晶片。绝缘基板10可以是由树脂制成的基板或者是印制电路板。应注意的是，电容器50的介电层52(见图2C)是在高达300℃或更高的温度下形成的。因此优选地由具有高热阻的陶瓷、半导体或玻璃等来形成绝缘基板10。
优选地以例如HTCC或LTCC等形成在晶片中的陶瓷基板来形成第一突起60和第二突起80。可以使用具有内互连的树脂基板。优选地以例如HTCC或LTCC等形成在晶片中的陶瓷基板来形成第一盖板和第二盖板。因此，与第四、第八、第十三、第十四或第十五实施方式一样，可以在第一盖板65和第二盖板85内形成多层内互连。第一电极68和第二电极88可设置在第一盖板65的外表面上和第二盖板85的外表面上。可以将第一电极68和第二电极88设置为栅格，从而可以设置多个第一电极68和多个第二电极88。
第一突起60和第二突起80可将绝缘基板10的上表面和下表面划分为多个部分。在此情况下，各个部分都具有各自的空腔。
在绝缘基板10或具有多层内互连的第一盖板65和第二盖板85中，内互联14、69以及89可用于形成部分或全部的电阻器、电容器、电感器、分布恒定线(distribution constant line)(微带或耦合器)、分布恒定谐振器、集总参数滤波器和/或分布恒定滤波器。诸如IC芯片的有源元件可以内置在绝缘基板10、第一盖板65和/或第二盖板85中。
除了螺旋电感器40和电容器50，设置在绝缘基板10上的无源元件可以部分或全部是电阻器、分布恒定线(微带或耦合器)、分布恒定谐振器、集总参数滤波器和/或分布恒定滤波器。
本文引用的全部示例和条件语言都是出于教导目的以帮助读者理解本发明的原理和发明人为发展现有技术而贡献的概念，应视为不限于这些具体引用的示例和条件，并且说明书中这些实施例的组织也不涉及对本发明的优点和缺点的展示。尽管已经详细描述且示出了本发明的一些实施方式，但应理解，可以对本发明进行各种改变、替换和更改，而不会偏离本发明的精神和范围。

Claims (18)

1.一种电子器件，该电子器件包括：
绝缘基板；
螺旋电感器，其由设置在该绝缘基板的第一表面上的互连层形成；
第一芯片，其安装在该绝缘基板的与第一表面相对的第二表面上，并且电连接到包括该螺旋电感器的无源电路，第一芯片具有导电基板；以及
第一突起，其设置在该绝缘基板的第一表面和第二表面中的一个表面上并且从该表面突起，第一突起将该无源电路与第一芯片中的一个电连接到外部电路，
其中，所述螺旋电感器和所述第一芯片设置在所述绝缘基板的不同侧。
2.根据权利要求1所述的电子器件，该电子器件还包括设置在所述绝缘基板的第一表面上的第二芯片，该第二芯片与所述第一芯片不同。
3.根据权利要求2所述的电子器件，其中，第二芯片设置在所述螺旋电感器的上方。
4.根据权利要求1所述的电子器件，其中，
第一突起包括：绝缘元件；以及设置在所述绝缘元件的末端并电连接到所述无源电路和第一芯片中的一个的第一电极。
5.根据权利要求4所述的电子器件，其中，所述绝缘元件与所述绝缘基板一体地形成。
6.根据权利要求4所述的电子器件，其中，第一突起与所述绝缘基板分隔开并通过连接部与之相连。
7.根据权利要求1所述的电子器件，其中，第一突起包括密封地覆盖了第一芯片或所述螺旋电感器的第一盖板。
8.根据权利要求7所述的电子器件，其中，第一突起包括设置在第一盖板的外表面上并将所述无源电路和第一芯片中的一个电连接到所述外部电路的第一电极。
9.根据权利要求7所述的电子器件，其中，第一盖板包括保护电极。
10.根据权利要求2所述的电子器件，该电子器件还包括设置在所述绝缘基板的第一表面上并将第二芯片安装在所述螺旋电感器上方的第二突起，
其中，第二突起和第二芯片密封地覆盖了所述螺旋电感器。
11.根据权利要求10所述的电子器件，其中，在第二芯片的面对所述绝缘基板的所述第一表面的表面上形成有SAW器件、FBAR器件或者MEMS器件。
12.根据权利要求1所述的电子器件，该电子器件还包括设置在所述绝缘基板的第一表面和第二表面中的另一个表面上的第二突起，该第二突起具有第二盖板并密封地覆盖第一芯片或所述螺旋电感器。
13.根据权利要求12所述的电子器件，该电子器件还包括安装在第二盖板的外表面上的第三芯片。
14.根据权利要求12所述的电子器件，其中，第二突起设置在所述绝缘基板的第一表面上，第二突起密封地覆盖了所述螺旋电感器和设置在所述螺旋电感器上方的第二芯片。
15.根据权利要求14所述的电子器件，其中，第二芯片包括SAW器件、FBAR器件或者MEMS器件，所述螺旋电感器包括设置在所述绝缘基板上的螺旋形的第一线圈，以及与第一线圈分隔开并位于其上方的螺旋形的第二线圈。
16.根据权利要求1所述的电子器件，其中，所述绝缘基板是陶瓷基板。
17.一种电子器件，该电子器件包括：
绝缘基板；
螺旋电感器，其由设置在该绝缘基板的第一表面上的互连层形成；
第一芯片，其安装在该绝缘基板的与第一表面相对的第二表面上，并且电连接到包括该螺旋电感器的无源电路，第一芯片具有导电基板；
第一突起，其设置在该绝缘基板的第一表面和第二表面中的一个表面上并且从该表面突起，第一突起将该无源电路与第一芯片中的一个电连接到外部电路；以及
第二芯片，其设置在所述绝缘基板的第一表面上，
其中，第二芯片具有导电率比第一芯片的所述导电基板的导电率低的基板。
18.一种电子器件，该电子器件包括：
绝缘基板；
螺旋电感器，其由设置在该绝缘基板的第一表面上的互连层形成；
第一芯片，其安装在该绝缘基板的与第一表面相对的第二表面上，并且电连接到包括该螺旋电感器的无源电路，第一芯片具有导电基板；以及
第一突起，其设置在该绝缘基板的第一表面和第二表面中的一个表面上并且从该表面突起，第一突起将该无源电路与第一芯片中的一个电连接到外部电路，
其中，所述螺旋电感器包括：设置在所述绝缘基板上的螺旋形的第一线圈；以及与第一线圈分隔开并位于其上方的螺旋形的第二线圈。
CN2009101182114A 2008-02-26 2009-02-25 电子器件 Active CN101521198B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008045173A JP5154262B2 (ja) 2008-02-26 2008-02-26 電子部品
JP2008-045173 2008-02-26
JP2008045173 2008-02-26

Publications (2)

Publication Number Publication Date
CN101521198A CN101521198A (zh) 2009-09-02
CN101521198B true CN101521198B (zh) 2012-05-30

Family

ID=40998093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101182114A Active CN101521198B (zh) 2008-02-26 2009-02-25 电子器件

Country Status (4)

Country Link
US (1) US20090213561A1 (zh)
JP (1) JP5154262B2 (zh)
KR (1) KR101090016B1 (zh)
CN (1) CN101521198B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8241952B2 (en) * 2010-02-25 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming IPD in fan-out level chip scale package
JP2014165210A (ja) * 2013-02-21 2014-09-08 Fujitsu Component Ltd モジュール基板
CN105051886B (zh) * 2013-03-25 2018-06-08 瑞萨电子株式会社 半导体装置及其制造方法
JP6282410B2 (ja) * 2013-06-10 2018-02-21 太陽誘電株式会社 モジュール
US10081535B2 (en) * 2013-06-25 2018-09-25 Analog Devices, Inc. Apparatus and method for shielding and biasing in MEMS devices encapsulated by active circuitry
DE102015220676A1 (de) * 2015-10-22 2017-04-27 Zf Friedrichshafen Ag Leiterplatte und Anordnung mit einer Leiterplatte
US10784832B2 (en) * 2015-12-28 2020-09-22 Ningbo Semiconductor International Corporation Film bulk acoustic resonator and method of fabrication same
JP7266996B2 (ja) 2018-11-20 2023-05-01 太陽誘電株式会社 インダクタ、フィルタおよびマルチプレクサ
CN111740204B (zh) * 2020-08-17 2020-11-24 浙江臻镭科技股份有限公司 一种腔体谐振抑制结构及应用
JP2022147628A (ja) * 2021-03-23 2022-10-06 株式会社東芝 半導体装置
CN113541628A (zh) * 2021-06-28 2021-10-22 杭州左蓝微电子技术有限公司 一种声表面波器件及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190333A (ja) * 1992-01-13 1993-07-30 Sharp Corp 重層型スパイラルインダクタ
US6287931B1 (en) * 1998-12-04 2001-09-11 Winbond Electronics Corp. Method of fabricating on-chip inductor
JP2000209120A (ja) 1999-01-12 2000-07-28 Murata Mfg Co Ltd 高周波複合部品及びそれを用いた無線機器
JP3296356B2 (ja) * 1999-02-08 2002-06-24 松下電器産業株式会社 弾性表面波デバイスとその製造方法
JP4074040B2 (ja) * 2000-03-14 2008-04-09 イビデン株式会社 半導体モジュール
TW523920B (en) * 2000-11-18 2003-03-11 Lenghways Technology Co Ltd Integrated multi-channel communication passive device manufactured by using micro-electromechanical technique
JP2003101222A (ja) * 2001-09-21 2003-04-04 Sony Corp 薄膜回路基板装置及びその製造方法
JP2003124428A (ja) 2001-10-12 2003-04-25 Citizen Electronics Co Ltd 表面実装型ｅｌドライバー
JP3575478B2 (ja) * 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
JP4504204B2 (ja) 2003-02-25 2010-07-14 テッセラ，インコーポレイテッド 接続要素を有する高周波チップパッケージ
JP3927565B2 (ja) * 2004-06-25 2007-06-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気コアを有するオンチップ・インダクタ
JP4479392B2 (ja) * 2004-07-15 2010-06-09 パナソニック株式会社 メモリーモジュール製造方法
JP4472453B2 (ja) * 2004-07-29 2010-06-02 富士通マイクロエレクトロニクス株式会社 超小型電力変換装置及び磁気デバイス
WO2006035528A1 (ja) * 2004-09-29 2006-04-06 Murata Manufacturing Co., Ltd. スタックモジュール及びその製造方法
CN100508701C (zh) * 2004-10-22 2009-07-01 株式会社村田制作所 复合多层基板及其制造方法
JP4762531B2 (ja) * 2004-11-30 2011-08-31 太陽誘電株式会社 電子部品及びその製造方法
US7750434B2 (en) * 2005-01-31 2010-07-06 Sanyo Electric Co., Ltd. Circuit substrate structure and circuit apparatus
JP2006339257A (ja) * 2005-05-31 2006-12-14 Sharp Corp 磁気結合素子ならびに送受信装置
JP2007067057A (ja) * 2005-08-30 2007-03-15 Renesas Technology Corp 半導体装置およびその製造方法
JP4707056B2 (ja) * 2005-08-31 2011-06-22 富士通株式会社 集積型電子部品および集積型電子部品製造方法
JP4878502B2 (ja) * 2006-05-29 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置
JP4821452B2 (ja) * 2006-06-20 2011-11-24 富士電機株式会社 超小型電力変換装置およびその製造方法
JP4722795B2 (ja) * 2006-08-31 2011-07-13 富士通株式会社 配線基板および電子部品モジュール
DE102006057332B4 (de) * 2006-12-05 2018-01-25 Infineon Technologies Ag Zusammenbau aufweisend ein Substrat und einen auf dem Substrat montierten Chip

Also Published As

Publication number Publication date
CN101521198A (zh) 2009-09-02
JP5154262B2 (ja) 2013-02-27
JP2009206208A (ja) 2009-09-10
US20090213561A1 (en) 2009-08-27
KR101090016B1 (ko) 2011-12-05
KR20090092246A (ko) 2009-08-31

Similar Documents

Publication Publication Date Title
CN101521198B (zh) 电子器件
US8981537B2 (en) Reversible top/bottom MEMS package
US11476172B2 (en) Radio frequency module
CN107786183A (zh) 嵌入式rf滤波器封装结构及其制造方法
US20080191956A1 (en) High-frequency module
US8786083B2 (en) Impedance controlled packages with metal sheet or 2-layer RDL
JP2008182767A (ja) 水晶発振器
JPH09283700A (ja) 高周波用電力増幅器
JPWO2008066087A1 (ja) 微小構造体装置およびその製造方法ならびに封止用基板
US6531775B1 (en) High-frequency module
KR20120024284A (ko) 전자파 차폐 장치 및 이를 구비한 고주파 모듈과 그 제조방법
CN100472780C (zh) 电子零部件及其制造方法
JP2013110214A (ja) 電子部品収納用パッケージ
JP3850275B2 (ja) 電子部品装置
JP4556637B2 (ja) 機能素子体
US8080921B2 (en) Reduced-height piezoelectric device having a piezoelectric resonator and electronic component
JP2006102845A (ja) 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法
JP2019129189A (ja) 配線基板、パッケージおよび電子装置
CN111924795B (zh) 器件封装模块及封装方法及具有该模块的电子装置
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
US20230017921A1 (en) Electronic component
JP2005039791A (ja) 温度補償水晶発振器
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
JP2003101382A (ja) 弾性表面波装置
JP2004128192A (ja) 積層モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TAIYO YUDEN CO., LTD.

Free format text: FORMER OWNER: FUJITSU MEDIA DEVICES LTD

Effective date: 20101228

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KANAGAWA PREFECTURE, JAPAN TO: TOKYO, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20101228

Address after: Tokyo, Japan, Japan

Applicant after: Taiyo Yuden Co., Ltd.

Co-applicant after: Fujitsu Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Media Devices Ltd

Co-applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200117

Address after: Tokyo, Japan

Patentee after: Solar Induced Electricity Company

Address before: Tokyo, Japan

Co-patentee before: FUJITSU Ltd.

Patentee before: Solar Induced Electricity Company