CN101488337A - 控制帧存储器的方法、存储器控制电路以及图像处理装置 - Google Patents

控制帧存储器的方法、存储器控制电路以及图像处理装置 Download PDF

Info

Publication number
CN101488337A
CN101488337A CNA2009100054551A CN200910005455A CN101488337A CN 101488337 A CN101488337 A CN 101488337A CN A2009100054551 A CNA2009100054551 A CN A2009100054551A CN 200910005455 A CN200910005455 A CN 200910005455A CN 101488337 A CN101488337 A CN 101488337A
Authority
CN
China
Prior art keywords
data
address
pixel
value
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100054551A
Other languages
English (en)
Other versions
CN101488337B (zh
Inventor
佐藤慎佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Publication of CN101488337A publication Critical patent/CN101488337A/zh
Application granted granted Critical
Publication of CN101488337B publication Critical patent/CN101488337B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Memory System (AREA)

Abstract

各种示例性实施例提供了控制帧存储器的方法、存储器控制电路、和包括存储器控制电路的图像处理装置。以帧的顺序接收代表组成多个帧的每一个的像素的值的数据，并且从帧存储器读取代表组成先前帧的像素的值的数据，并将代表组成下一个帧的像素的值的数据写入到帧存储器。通过在开始接收代表组成下一个帧的像素的值的数据之前，从帧存储器读取代表组成先前帧的像素的一部分的值的第一数据，能够缩短在开始输出代表先前帧的像素的值的数据之前的延迟时间。

Description

控制帧存储器的方法、存储器控制电路以及图像处理装置
技术领域
本发明涉及控制帧存储器的方法、控制帧存储器的存储器控制电路以及合并了该存储器控制电路的图像处理装置。具体地，本发明涉及在开始输出从帧存储器读取的数据之前具有缩短的延迟时间的控制帧存储器的方法、存储器控制电路和图像处理装置。
背景技术
已知诸如液晶显示装置的图像处理装置，其包括用于控制帧存储器的存储器控制电路。图像处理装置基于代表组成帧的像素的值的数据来执行图像处理。在图像处理装置中，按帧的顺序接收代表组成多个帧的像素的值的数据。接收组成下一个(第N+1个)帧的数据(当前数据)并将其写入到帧存储器，并且同时从帧存储器读取先前写入到帧存储器的组成先前(第N个)帧的数据(过去数据)。通过比较过去数据和当前数据来执行处理(图像处理)，并输出反映处理结果的数据。
要被写入到帧存储器的数据量很大。因此，有利地将便宜并具有较大存储容量的DRAM(动态随机存取存储器)，诸如SDRAM(同步动态随机存取存储器)，用作为帧存储器。SDRAM具有由行和列地址来定义的地址空间。SDRAM是需要在预定时间间隔内进行刷新的动态型随机存取存储器。
当开始对SDRAM进行数据存取时，需要指定行地址，并需要在指定行地址之后逝去预定时段后进一步指定列地址。每次在预定量的数据被存取之后，都需要重复指定行和列地址。另一方面，在诸如液晶显示装置的图像处理装置中，必须连续输出数据。因此，例如如在美国专利No.7023413中所示，组成图像处理装置的存储器控制电路包括在SDRAM的输入侧和输出侧的FIFO(先入先出存储器)。
图8示出传统的存储器控制电路的示例性结构。
图8中所示的存储器控制电路100包括写FIFO 102、SDRAM控制器103和读FIFO 104。存储器控制电路100对将数据写入到SDRAM 110和从其读取数据进行控制。在帧内的线时段期间，在存储器控制电路100的控制之下，执行对代表组成线的像素的值的过去数据的读取和对代表组成线的像素的值的当前数据的写入。实践中，在线的开始半个时段中，读取先前存储在SDRAM 110中的过去数据PD，并通过读FIFO104输出。另外，在线的后半个时段中，将通过写FIFO 102接收的当前数据CD写入到SDRAM 110中。将参照图9来做出进一步的详细解释。
图9是时序图，示出到如图8中所示的SDRAM 110以及写FIFO 102和读FIFO 104的存储器控制电路的写和读存取时序。
图9示出垂直同步信号VSYNC、读数据使能信号RDE、写数据使能信号WDE的波形。在读数据使能信号RDE和写数据使能信号WDE处于‘H’电平的每个时段中，组成帧的线中的一条的像素的数据被输入到存储器控制电路100。图9还示出从SDRAM 110读取过去数据并将所读取的数据写入到读FIFO 104的时段(过去数据读取)，以及从读FIFO104读取过去数据并从存储器控制电路100输出所读取的数据的时段(过去数据输出)。图9进一步示出将当前数据输入到存储器控制电路100并将输入数据写入到写FIFO 102的时段(当前数据输入)，以及从写FIFO 102读取当前数据并将所读取的数据写入到SDRAM 110的时段(当前数据写入)。
首先，输入指示帧间分割的垂直同步信号VSYNC。然后，读数据使能信号RDE从‘L’电平改变为‘H’电平。结果是，开始读取先前存储在SDRAM 110中的过去数据PD。将从SDRAM 110读取的过去数据PD写入到读FIFO 104。随后，读取写入到FIFO的过去数据，并从存储器控制电路输出该过去数据。另一方面，将输入到存储器控制电路的当前数据CD写入到写FIFO 102。然后，在完成从SDRAM 110读取过去数据之后，从写FIFO 102读取当前数据CD并将其写入到SDRAM 110。
如图9所示，在读数据使能信号RDE和写数据使能信号WDE处于‘H’电平的时段期间，将组成线的数据输入到存储器控制电路100。在时段的前一半期间，将过去数据PD写入到读FIFO 104，并在同一时段的后一半期间，从写FIFO 102读取当前数据CD并将其写入到SDRAM110。然而，实际上，还通过使用在写数据使能信号WDE变为‘L’电平之后的一部分水平空白时段来执行从写FIFO 102读取当前数据CD以及将当前数据CD写入到SDRAM 110。
发明内容
[本发明要解决的问题]
在读数据使能信号RDE从‘L’电平变为‘H’电平之后，图8中所示的存储器控制电路100开始读取存储于SDRAM 110中的过去数据PD。然而，在读数据使能信号RDE变为‘H’电平之后，在开始读取过去数据PD之前有延迟时间或时延。因此，合并了存储器控制电路100并通过比较当前数据和过去数据来执行处理(图像处理)的图像处理装置有以下问题。
在作为图像处理装置的示例的液晶显示装置中的图像处理电路，基于在先前帧中的某个位置(或坐标)上的像素的过去数据以及在下一(或当前)帧中的同一位置上的像素的当前数据来执行图像处理。例如，为了提高液晶显示器的响应速度，执行图像处理，并输出反映该处理结果的数据。
为了执行这种处理，需要同时输入像素的过去数据以及同一像素的当前数据。就是说，应当使直到过去数据被从SDRAM 110中读取并被输入到图像处理电路的第一延迟时间与直到当前数据被输入到图像处理电路的第二延迟时间彼此相等。因此，图像处理装置一般包括诸如移位寄存器或FIFO的延迟电路，用来在将过去数据从SDRAM中读取的时段期间延迟当前数据。当用于读取过去数据的延迟时间较长时，需要较大的移位寄存器。
一般说来，用于从SDRAM 110读取数据的延迟时间是tRCD和CAS时延的总和。此处，tRCD是由时钟数来测量的在行地址选通信号和列地址选通信号之间的延迟时间。CAS时延是由时钟数来测量的在输入读命令与输出读数据之间的延迟时间。实际上，由于时序调整上的困难，所以在将数据从SDRAM 110输出之后，很难将数据直接输入到读FIFO104。因此，在SDRAM和读FIFO之间插入了两或三级的触发器。结果是，进一步延迟从存储器控制电路100开始输出数据。
例如，当使用tRCD＝3和CAS时延＝3的SDRAM并插入两级触发器时，需要8级触发器来构建移位寄存器。就是说，当用10位数据来代表像素的每个RGB值，并执行两通道平行处理时，对于每个RGB值需要8 x 10 x 2＝160个触发器。
如上所述，图8中所示的传统的存储器控制电路100具有的问题是从开始输入当前数据到开始输出存储于SDRAM 110中的过去数据之间的延迟时间较长。因此，在包括传统的存储器控制电路100的图像处理装置中，需要将当前数据延迟较长时间，结果是移位寄存器的尺寸变大。
为了解决上述问题，本发明的一个示例性目的是提供控制帧存储器的方法和存储器控制电路，该方法和存储器控制电路具有缩短的用来开始输出先前存储在帧存储器中的过去数据的延迟时间，该过去数据代表组成先前帧的像素的值。本发明的另一示例性目标是提供包括存储器控制电路的图像处理装置，该存储器控制电路具有缩短的用来开始输出过去数据的延迟时间。
[解决所述问题的手段]
为了解决上述问题，根据本发明的示例性实施例提供了使用存储器控制电路来控制帧存储器的方法。该方法包括按帧的顺序接收代表组成多个帧的每一个的像素的值的数据，并且将该数据提供到帧存储器；产生指定要被存取的帧存储器的地址的地址信号以及命令从或到帧存储器读取或写入的控制信号，并将所产生的地址和控制信号提供到帧存储器，以使得从帧存储器读取代表组成先前被写入到帧存储器的先前帧的像素的值的数据，并将代表组成在先前帧之后的下一个帧的像素的值的数据写入到帧存储器。执行该产生和提供，以使得在开始接收代表组成下一个帧的像素的值的数据之前，从帧存储器读取代表组成先前帧的像素的一部分的值的第一数据。
根据各种示例性实施例，该方法可进一步包括在开始接收代表组成下一个帧的像素的值的数据之前，接收同步信号。该产生和提供可包括：当接收到同步信号时，产生指定起始地址的第一地址信号以及命令读取的第一控制信号，并且提供第一地址信号和第一控制信号，以使得帧存储器从起始地址开始的第一地址范围读取第一数据。
根据各种示例性实施例，多个帧的每一个可包括多条线，并且接收可包括以线的顺序接收代表组成多条线的每一条的像素的值的数据。第一数据可以代表组成先前帧的多条线的第一条的第一部分的像素的值；并且可以执行该产生和提供，以使得在接收代表组成下一个帧的多条线的第一条的像素的值的数据期间，读取代表组成先前帧的多条线的第一条的剩余部分的剩余像素的值的数据以及代表组成先前帧的多条线的第二条的第一部分的像素的值的数据。
根据各种示例性实施例，该方法可进一步包括在开始接收代表组成下一个帧的像素的值的数据之前，接收同步信号。该产生和提供可包括：i)当接收到同步信号时，产生指定起始地址的第二地址信号以及命令读取的第二控制信号，并且提供第二地址信号和第二控制信号，以使得帧存储器从第二地址范围读取第一数据，该第二地址范围包括从起始地址开始的存储第一数据所需的第一数量的地址；以及ii)在开始接收代表组成下一个帧的多条线的第一条的像素的值的数据之后，至少产生指定第二地址范围之后的开始地址的第三地址信号以及命令读取的第三控制信号，并且提供第三地址信号和第三控制信号，以使得帧存储器从第三地址范围读取数据，该第三地址范围包括从开始地址开始的存储代表组成多条线的一条的像素的值的数据所需的指定数量的地址。
根据各种示例性实施例，该产生和提供可进一步包括：在开始接收代表组成下一个帧的多条线的第二条到最后一条的每一条的像素的值的数据之后，至少产生第四地址信号和第四控制信号，所述第四地址信号指定在开始接收代表组成下一个帧的多条线的先前一条的像素的值的数据之后读取的地址范围之后的第二开始地址，所述第四控制信号命令读取，并且提供第四地址信号和第四控制信号，以使得帧存储器从第四地址范围读取数据，该第四地址范围包括从第二开始地址开始的指定数量的地址。
根据各种示例性实施例，该产生和提供可进一步包括：i)在读取代表组成在先前帧之前的帧的多条线的最后一条的最后一个像素的值的数据之后，产生指定起始地址的第五地址信号以及命令读取的第五控制信号，并且提供第五地址信号和第五控制信号，以使得帧存储器从第五地址范围读取数据，该第五地址范围包括从起始地址开始的存储第一数据所需的第一数量的地址；以及ii)在开始接收代表组成下一个帧的多条线的第一条的像素的值的数据之后，至少产生指定第五地址范围之后的第三开始地址的第六地址信号以及命令读取的第六控制信号，并且提供第六地址信号和第六控制信号，以使得帧存储器从第六地址范围读取数据，该第六地址范围包括从第三开始地址开始的存储代表组成多条线的一条的像素的值的数据所需的指定数量的地址。
根据各种示例性实施例，该方法可进一步包括：在开始接收代表组成下一个帧的像素的值的数据之前，将从帧存储器读取的第一数据存储在FIFO中；并且在开始接收代表组成下一个帧的像素的值的数据之后，从FIFO读取第一数据。
根据各种示例性实施例，该方法可进一步包括：将从FIFO读取的第一数据输出到处理电路；并且延迟代表组成下一个帧的像素的值的数据，以产生延迟数据，并将延迟数据输出到处理电路，以使得处理电路开始同时接收第一数据和延迟数据。
为了解决上述问题，根据本发明的示例性实施例提供存储器控制电路，其产生用于指定要被存取的帧存储器的地址的地址信号以及用于命令从或到帧存储器读取或写入的控制信号。存储器控制电路包括：数据输入端，其按帧的顺序接收代表组成多个帧的每一个的像素的值的数据，数据提供端，其将数据提供到帧存储器；地址端，其将地址信号提供到帧存储器，以及控制端，其将控制信号提供到帧存储器。存储器控制电路产生地址和控制信号并将其提供到帧存储器，以使得：从帧存储器读取代表组成先前被写入到帧存储器的先前帧的像素的值的数据，并将代表组成在先前帧之后的下一个帧的像素的值的数据写入到帧存储器；并且在存储器控制电路开始接收代表组成下一个帧的像素的值的数据之前，从帧存储器读取代表组成先前帧的像素的一部分的值的第一数据。
为了解决上述问题，根据本发明的示例性实施例提供了图像处理装置，其包括：帧存储器；存储器控制电路，其产生用于指定要被存取的帧存储器的地址的地址信号以及用于命令从或到帧存储器读取或写入的控制信号；以及图像处理电路。该存储器控制电路包括：数据输入端，其按帧的顺序接收代表组成多个帧的每一个的像素的值的数据，数据提供端，其将数据提供到帧存储器；地址端，其将地址信号提供到帧存储器，以及控制端，其将控制信号提供到帧存储器。存储器控制电路产生地址和控制信号并将其提供到帧存储器，以使得从帧存储器读取代表组成先前被写入到帧存储器的先前帧的像素的值的数据，并将代表组成在先前帧之后的下一个帧的像素的值的数据写入到帧存储器。图像处理电路接收从帧存储器读取的代表组成下一个帧的像素的值的数据以及代表组成先前帧的像素的值的数据，并使用这两个数据执行处理。该存储器控制电路进一步产生地址和控制信号并将其提供到帧存储器，以使得在存储器控制电路开始接收代表组成下一个帧的像素的值的数据之前，从帧存储器读取代表组成先前帧的像素的一部分的值的第一数据。
根据各种示例性实施例，存储器控制电路可进一步包括FIFO；并且在存储器控制电路开始接收代表组成下一个帧的像素的值的数据之前，存储器控制电路将从帧存储器读取的第一数据存储在FIFO中，并且在存储器控制电路开始接收代表组成下一个帧的像素的值的数据之后，从FIFO读取第一数据。
根据各种示例性实施例，图像处理装置可进一步包括延迟电路，其延迟代表组成下一个帧的像素的值的数据，以产生延迟数据。该图像处理电路可开始同时接收延迟数据和从FIFO读取的第一数据。
[发明效果]
本发明提供控制帧存储器的方法以及存储器控制电路，该方法和存储器控制电路具有缩短的用来开始输出先前存储在帧存储器中的数据的延迟时间，该数据代表组成先前帧的像素的值。本发明进一步提供包括存储器控制电路的图像处理装置。
附图说明
图1是示出根据本发明的示例性图像处理装置的结构的示意图。
图2是示出图1中所示的SDRAM接口的示例性结构的示意图。
图3是示出图2中所示的SDRAM控制器的示例性结构的示意图。
图4是示出图2中所示的示例性SDRAM接口中的存取时序的时序图。
图5是示出垂直同步信号的下降沿附近的示例性SDRAM接口的操作的时序图。
图6是示出读数据使能信号的上升沿附近的示例性SDRAM接口的操作的时序图。
图7是示出读数据使能信号的上升沿附近的比较实施例的操作的时序图。
图8是示出传统的存储器控制电路的结构的原理图。
图9是示出图8中所示的传统的存储器控制电路中的存取时序的时序图。
[参考附图标号]
1 图像处理装置
10 SDRAM
20 SDRAM接口
30 图像处理电路
40 移位寄存器
21 写FIFO
22 SDRAM控制器
23 读FIFO
具体实施方式
将参考附图来对本发明的示例性实施例进行解释。
图1是示出根据本发明的图像处理装置的示例性实施例的结构的示意图。
图1中所示的示例性图像处理装置1包括SDRAM 10、SDRAM接口20、图像处理电路30和移位寄存器40。
示例性图像处理装置1以帧的顺序接收代表组成多个帧中的每一个的像素的值的数据(输入帧数据IFD)。随后，示例性图像处理装置基于输入数据执行图像处理，并按帧的顺序输出代表组成多个所处理的帧中的每一个的像素的值的数据(输出帧数据OFD)。像素的值可以是例如像素的亮度值或色差值。
用作为帧存储器的SDRAM 10具有由列和行地址所定义的地址空间。SDRAM 10是需要定期刷新的动态随机存取存储器。在例如共同待决申请No.200810175135.6中解释了对SDRAM 10的刷新。为了开始存取SDRAM 10，指定行地址，并当在指定行地址之后逝去了某个时段时，然后指定列地址。另外，每当读取或写入某个量的数据之后，指定行地址或列地址。
SDRAM接口20是存储器控制电路的示例性实施例。将读数据使能信号RDE、写数据使能信号WDE和垂直同步信号VSYNC输入到SDRAM接口20中。还将输入帧数据IFD输入到SDRAM接口20。因此，SDRAM接口20将代表组成当前输入的帧(当前帧)的像素的值的数据(当前数据CD)写入到SDRAM 10。同时，读取先前已经被写入到SDRAM 10的代表组成先前帧(过去帧)的像素的值的数据(过去数据PD)，并将其输出到图像处理电路30。
利用读数据使能信号RDE和写数据使能信号WDE来分别控制从SDRAM 10读取过去数据PD和将当前数据CD写入到SDRAM 10的时序。在该示例性实施例中，读数据使能信号RDE和写数据使能信号WDE同时变为有效(‘H’电平)。通常，输入帧数据IFD与数据有效信号(未示出)一起被输入，该数据有效信号指示输入有效数据的时段。因此，可以从数据有效信号产生读数据使能信号RDE和写数据使能信号WDE。
还将输入帧数据IFD输入到移位寄存器40。移位寄存器40将输入帧数据IFD延迟指定的时间，并在与SDRAM接口20输出过去数据PD相同的时序处，将延迟的输入帧数据输出到图像处理电路30。就是说，将移位寄存器40提供为延迟电路，以对将当前数据CD输入到图像处理电路30的时延和将SDRAM接口20从SDRAM 10读取的过去数据PD输入到图像处理电路30的时延相互进行调整。
图像处理电路30接收来自移位寄存器40的当前数据CD以及SDRAM接口20从SDRAM 10读取的过去数据PD，基于这两者数据执行图像处理，并输出所处理的输出帧数据OFD。
图2是示出图1中所示的SDRAM接口的示例性结构的示意图。
示例性SDRAM接口20包括写FIFO 21、SDRAM控制器22和读FIFO23。
图3是示出SDRAM控制器22的示例性结构的示意图。
SDRAM控制器22执行控制，用于将通过写FIFO 21输入的当前数据CD写入到SDRAM 10，并且用于读取先前写入到SDRAM 10的过去数据PD，并通过读FIFO 23输出所读取的过去数据PD。SDRAM控制器22包括地址计数器单元222，用于产生指定要被存取的SDRAM 10的地址的地址信号A。SDRAM控制器22进一步包括命令产生器单元224，用于产生控制到SDRAM 10的写入或从SDRAM 10的读取的控制信号(命令C)。为了执行当前数据CD的写入和过去数据PD的读取，将所产生的地址和控制信号提供到SDRAM 10。
在开始输入组成当前帧的当前数据CD之前，SDRAM接口20产生地址信号A和命令C并将其提供到SDRAM 10，以使得读取代表组成先前帧的一部分像素的值的过去数据PD。结果是，在开始输入当前数据CD之前，读取组成先前帧的一部分像素的过去数据PD。将先读取的过去数据PD暂时存储在读FIFO 23中。随后，在开始输入当前数据CD之后，从读FIFO 23中读取暂时存储的过去数据PD，并从SDRAM接口20输出。
为了控制该操作，SDRAM控制器22接收垂直同步信号VSYNC、读数据使能信号RDE和写数据使能信号WDE，并以由所接收的信号确定的时序来产生地址信号A和命令信号C并将其提供到SDRAM 10。另外，SDRAM控制器22产生以下信号，并将其提供到各个FIFO：i)指导从写FIFO 21的读取的写FIFO读使能信号WF_RE，ii)指导到读FIFO23的写入的读FIFO写使能信号RF_WE，以及iii)指导读FIFO 23的地址的清除的FIFO地址清除信号FAC。尽管在图2中没有显示，但是SDRAM控制器22还提供信号来指导写FIFO 21的地址的清除。此外，写FIFO 21提供有指导到写FIFO的写入的写FIFO写使能信号WF_WE。读FIFO 23提供有指导从读FIFO 23的读取的读FIFO读使能信号RF_RE。
在示例性SDRAM接口20中，提供了写数据使能信号WDE，作为写FIFO写使能信号WF_WE，还提供了读数据使能信号RDE，作为读FIFO读使能信号RF_RE。然而，可以提供电路来分别从写数据使能信号WDE和读数据使能信号RDE产生写FIFO写使能信号WF_WE和读FIFO读使能信号RF_RE。例如，可以通过将读数据使能信号RDE延迟读FIFO 23的读时延的时间来产生读FIFO读使能信号RF_RE。
读FIFO 23提供有基准时钟CLK和倍频时钟CLK2，倍频时钟CLK2是基准时钟的频率的两倍。尽管在图2中没有示出，但是写FIFO 21还提供有基准时钟CLK和倍频时钟CLK2，并且通过SDRAM控制器22，SDRAM 10提供有倍频时钟CLK2。
基准时钟CLK是当前数据CD按其输入到SDRAM接口20和过去数据PD按其从SDRAM接口20输出的时钟信号。通过使用基准时钟CLK还能执行将当前数据CD写入到写FIFO 21和从读FIFO 23读取过去数据PD。另一方面，通过使用倍频时钟CLK2来执行从写FIFO 21读取当前数据CD，并将所读取的当前数据写入到SDRAM 10，以及从SDRAM 10读取过去数据PD，并将所读取的过去数据写入到读FIFO 23。
图4是示出图2中所示的SDRAM接口20存取SDRAM 10、写FIFO21和读FIFO 23的时序的时序图。
图4示出垂直同步信号VSYNC、读数据使能信号RDE和写数据使能信号WDE的波形。在图4所示的示例中，使用了与输入帧数据一起输入到SDRAM接口20的数据有效信号(未示出)，作为读数据使能信号RDE和写数据使能信号WDE。因此，在SDRAM接口20接收当前数据CD的时段期间，读数据使能信号RDE和写数据使能信号WDE变为‘H’电平。实践中，在SDRAM接口20接收代表组成帧的每条线的像素的值的数据的每个时段期间，读数据使能信号RDE和写数据使能信号WDE变为‘H’电平。
图4进一步示出以下时段：i)从SDRAM 10读取过去数据并将所读取的过去数据写入到读FIFO 23(过去数据读取)的时段，ii)从读FIFO23读取过去数据并从SDRAM接口20输出所读取的过去数据(过去数据输出)的时段，iii)将当前数据输入到SDRAM接口20并将所输入的当前数据写入到写FIFO 21(当前数据输入)的时段，以及iv)从写FIFO 21读取当前数据并将所读取的当前数据写入到SDRAM 10(当前数据写入)的时段。过去数据读取和过去数据输出的时段分别对应于被提供到读FIFO 23的读FIFO写使能信号RF_WE和读FIFO读使能信号RF_RE的时段。当前数据输入和当前数据写入的时段分别对应于被提供到写FIFO 21的写FIFO写使能信号WF_WE和写FIFO读使能信号WF_RE的时段。
如图4所示，在开始输入当前数据或者读数据使能信号RDE和写数据使能信号WDE改变为‘H’电平之前，提供到示例性SDRAM接口20的垂直同步信号VSYNC具有下降沿。SDRAM接口20检测垂直同步信号VSYNC到‘L’电平的变化，并从SDRAM 10读取过去数据的一部分。在实践中，SDRAM接口20从SDRAM 10读取在先前帧中的第一条线的代表从开始的第一部分中(在图4所示的示例中，为从开始起的32个字)的像素的值的数据。
当读取完过去数据的第一部分时，停止读取过去数据。将从SDRAM 10先读取的过去数据(第一数据)存储在读FIFO 23中，但是在开始将当前数据输入到SDRAM接口20之前，不执行从读FIFO 23的读取或从SDRAM接口20的输出。
之后，在读数据使能信号RDE变为‘H’电平并且当前数据的输入开始时，重新开始从SDRAM 10读取过去数据。在该阶段，为除了先读取的32个字的数据以外的剩余数据，执行在第一条线中的像素的过去数据的读取。
在读数据使能信号RDE变为‘H’电平的时段中的第一个时段期间，其对应于在第一条线中的像素的当前数据的输入，在读取第一条线中的剩余像素的过去数据(剩余数据)之后，进一步执行在第二条线中的像素的过去数据的第一部分(即，从开始起的32个字)的读取。在图4中的“下一条线”所指示的时段期间，执行对在第二条线中的像素的过去数据的该先读取操作。类似地，在读数据使能信号RDE变为‘H’电平的第二和随后时段的每一个时段期间，其对应于在第二和随后的线中的像素的当前数据的输入，读取在对应线中的剩余像素的过去数据，并先读取在下一条线中的像素的过去数据的第一部分。
虽然，在读数据使能信号RDE变为‘H’电平之后，立即开始从读FIFO 23读取过去数据并将所读取的数据从SDRAM接口20输出。在该示例性实施例中，当读数据使能信号RDE变为‘H’电平时，先读取的过去数据已经存储在读FIFO 23中了。因此，可以开始从读FIFO 23读取过去数据，而不用等待从SDRAM 10开始读取过去数据。
准确地说，读FIFO 23同样具有延迟时间(时延)以开始读取数据。相应地，即使在该示例性实施例中，也在读FIFO 23的延迟时间之后，开始输出过去数据。然而，在示例性实施例中，与传统的技术相比，可以通过从SDRAM 10开始输出过去数据的延迟时间来减少在开始输出过去数据之前的延迟时间。因此，当利用示例性SDRAM接口20来构建数据处理装置时，可以使用减少了级数的移位寄存器40来调整用于将当前数据输入到图像处理电路30的时序。
在示例性实施例中，具体地说，为每条线先读取过去数据的第一部分(第一数据)。因此，即使在单独地接收组成帧中的每条线的像素的数据的情形下，也可以减少在开始输出每条线中的像素的过去数据之前的延迟时间。
另外，用于开始从SDRAM读取数据的延迟时间(时延)可以根据SDRAM的类型而变化。因此，传统的图像处理装置需要根据SDRAM的时延来对移位寄存器40的级数进行修改或改变。相反，在示例性SDRAM接口20中，可以不管SDRAM 20的时延而在固定延迟时间之后输出过去数据。因此，即使SDRAM 20的时延改变了，也不需要进行修改。
如图4所示，与写使能信号WDE变为‘H’电平同时，开始将当前数据写入到写FIFO 21。另外，在从SDRAM 10读取下一条线中的像素的过去数据的第一部分之后，从写FIFO 21读取当前数据，并将其写入到SDRAM 10。就是说，对应于每条线，在读数据使能信号RDE和写数据使能信号WDE处于‘H’电平的时段的前半个和后半个中，分别执行从SDRAM 10读取过去数据和将当前数据写入到SDRAM 10。
为了在输入用于每条线的当前数据的时段内执行从SDRAM 10读取过去数据和将当前数据写入到SDRAM 10，使用倍频时钟CLK2来执行将数据写入到SDRAM 10和从SDRAM 10读取数据。实际上，在写数据使能信号WDE处于‘H’电平的时段或输入当前数据的时段内，将当前数据写入到SDRAM 10并没有完成，因为需要某些延迟时间来开始从和到SDRAM 10读取和写入。因此，当前数据到SDRAM 10的写入扩展到在写数据使能信号变为‘L’电平之后的一部分时段，即在线之间的空白时段。
图5是示出垂直同步信号VSYNC的下降沿附近的示例性SDRAM接口20的操作的时序图。
图5示出倍频时钟CLK2、基准时钟CLK、垂直同步信号VSYNC和读数据使能信号RDE的波形。然而，注意在所示的时段内，读数据使能信号RDE保持‘L’电平。图5还示出由SDRAM控制器22所产生的控制信号(SDRAM命令C)和地址信号(SDRAM地址A)，以及由SDRAM控制器22产生并被提供到读FIFO 23的FIFO地址清除信号FAC。图5进一步示出在其中写入数据的读FIFO 23的地址、从SDRAM 10读取的数据(SDRAM读取数据)以及从读FIFO 23输出的数据(读FIFO读取数据)。
当检测到垂直同步信号VSYNC变为‘L’电平时，在图5所示的“读准备”时段期间，SDRAM控制器22产生并提供控制信号(命令C)以命令对SDRAM 10的读操作。同时，SDRAM控制器22将在用于产生地址的地址计数器单元22中提供的计数器清除到起始地址(0)。此外，SDRAM控制器22将指定起始地址的地址信号提供到SDRAM 10。
实践中，SDRAM控制器22将起始地址划分为行和列地址，并将指定各个所划分的地址的地址信号提供到SDRAM 10。就是说，SDRAM控制器22首先将激活命令和行地址提供到SDRAM 10，并且在逝去指定时段之后，进一步提供读命令和列地址。因此，开始从SDRAM 10读取过去数据。就是说，在指定延迟时间之后，读取存储在地址0中的数据D0。此后，读取分别存储在地址1、2、3……中的数据D1、D2、D3……。
实际上，仅仅将指定起始地址(0)的地址信号A提供到SDRAM 10，而通过突发读操作读取从起始地址起的第一地址范围(32个字)。就是说，仅通过指定起始地址，与时钟(倍频时钟CLK2)同步地读取在第一范围内的初始和之后连续地址中的数据。此后，暂停读操作，并且SDRAM控制器22等待开始帧的像素的下一个数据的输入或是读数据使能信号变为‘H’电平。
在继续对第一地址范围中的数据进行突发读取时，地址计数器对倍频时钟CLK2进行计数并产生地址1到31。不将这些地址提供到SDRAM 10。但是，将地址计数器设置为在第一范围(31)内的最后值，使得当从第一地址范围的下一个读取数据时，容易产生下一地址。
此外，一旦检测到垂直同步信号VSYNC变为‘L’电平，SDRAM控制器22输出FIFO地址清除信号(FAC)，用于将读FIFO 23的地址清为起始地址。就是说，读FIFO 23的地址在紧跟着垂直同步信号VSYNC的下降沿的倍频时钟CLK2的时钟沿(上升沿)也被初始化。因此，将从SDRAM 10读取的数据(过去数据PD)连续写入到从地址0开始的读FIFO 23的地址范围中。
注意，在读数据使能信号RDE是‘L’电平的时段期间，不产生用于指导从读FIFO 23读取数据的读FIFO读使能信号RF_RE。因此，在图5所示的时段期间，将从SDRAM 10读出的数据D0到D31存储在读FIFO23中，等待读数据使能信号RDE变为‘H’电平，或是开始输入当前数据。
可以用简单电路来执行上述的地址清除，因为其简单地将地址清为起始地址，并且可以被容易地执行而不用添加大型电路。此外，该示例性实施例确保了即使当由于噪声产生错误时也能进行稳定操作，因为在每个帧中地址都被清除。
图6是示出读数据使能信号RDE的上升沿附近的SDRAM接口20的操作的时序图。
图6示出与图5中所示相同的信号。然而，注意在图6所示的时段期间，垂直同步信号VSYNC没有下降沿。
在图2中所示的示例性SDRAM接口20中，将读数据使能信号RDE作为读FIFO读使能信号RF_RE提供到读FIFO 23。如上所解释的，可对该示例性SDRAM接口20进行修改，以在例如SDRAM控制器22中提供用于产生读FIFO读使能信号的电路。在该情况下，一旦检测到读数据使能信号RDE变为‘H’电平，则SDRAM控制器22产生读FIFO读使能信号RF_RE并将其提供到读FIFO 23，其指导从读FIFO 23开始读取过去数据。在任何情况下，在指定的延迟时间之后，读取存储在读FIFO 23中的D0和后续数据，并按顺序输出。
此刻，在图5中所示的垂直同步信号VSYNC的下降沿之后的时段期间，从SDRAM 10读取的第一范围(32个字)的过去数据(第一数据)被存储在读FIFO 23中。因此，可以在读数据使能信号RDE的上升沿之后，立即指导读FIFO 23来读取过去数据。结果是，可以在较短的延迟时间之后开始输出过去数据PD，并且可以减少在图像处理装置1中的移位寄存器40的级数。
如上面所解释的，在读数据使能信号RDE的上升沿之后开始从读FIFO 23读取过去数据。另外，在RDE的上升沿之后，也开始从SDRAM10读取过去数据，并将所读取的数据写入到读FIFO 23。就是说，与图5中所示的检测到垂直同步信号VSYNC的下降沿之后的操作一样，一旦检测到读数据使能信号RDE变为‘H’电平，则SDRAM控制器22产生命令C和地址A并将其提供到SDRAM。然而，在读数据使能信号RDE的上升沿之后，不清除达到在图5中所示的时段期间的第一范围(31)内的最后地址的地址计数器，而是通过将1加到最后地址来产生下一地址(32)并将其提供到SDRAM 10。因此，从存储在下一地址的数据D32开始，按顺序从SDRAM 10读取过去数据并将其写入到读FIFO 23。
尽管在图6中没有显示，继续在该级中的从SDRAM 10读取过去数据和将其写入到读FIFO 23，直到组成整条线的像素的数据被读取或写入。就是说，从SDRAM 10读取在同一条线中的不包括第一范围(前32个字)的剩余数据和在下一条线中的第一范围(前32个字)中的数据，并将其写入到读FIFO 23。
在读取组成线的数据期间，地址计数器通过对倍频时钟CLK2进行计数来继续产生地址。与图5中所示的时段相同，在图6所示的时段期间执行从SDRAM 10的突发读取。因此，不需要将所有所产生的地址提供到SDRAM 10。虽然如此，SDRAM控制器22以某些所需要的时序提供地址，因为不可能利用单个突发读取操作读取组成整条线的像素的数据。为了重新开始对在下一个地址范围中的数据的突发读取，SDRAM控制器22以所需要的时序产生并提供命令C与地址A。
因而，为指定的地址范围执行数据的读取，该指定的地址范围包括存储代表组成整条线的像素的值的数据所需的指定数量的地址。就是说，指定数量的地址包括存储第一数据所需的第一数量的地址，以及存储代表剩余像素的值的数据所需的剩余数量的地址。当每条线由指定数量的像素组成，并且存储每个像素的数据需要一个地址时，地址的指定数量等于在每条线中的像素的指定数量。
地址的指定数量可以与每条线中像素的指定数量不等。例如，组成每条线的像素的当前数据CD可以在写入到SDRAM之前被压缩到以下程度：存储组成每条线的像素的当前数据CD所需的地址的数量小于在每条线中的像素的数量。
SDRAM控制器22在读数据使能信号RDE处于‘H’电平的时段期间的操作与传统的图像处理装置的操作相同，尽管开始地址(32)与传统装置的操作的地址不同。就是说，在任何情形中，代表组成线的像素的值的数据被读取。因此，不需要附加电路。
在该示例性实施例中，为每条线都执行从第一范围之后的开始地址到在下一条线中的第一范围的组成整条线的像素的数据的读取，直到最后一条线为止。因此，在读取最后一条线中的剩余数据之后，读取在下一帧中的第一条线中的第一地址范围内的数据，并将其存储在读FIFO 23中。然而，不能利用在该级中读取和写入的下一帧中的第一条线中的数据。就是说，在输入下一个帧的数据之前，在垂直同步信号VSYNC的下降沿，清除SDRAM 10和读FIFO 23的地址，并再次执行对从SDRAM 10的第一条线中的第一地址范围中的数据的读取，并将所读取的数据写入到读FIFO 23。
可以避免执行对第一条线的数据的这类不必要读取。就是说，例如，可以提供第一计数器和第二计数器来检测当读取在最后一条线中的最后一个像素的数据时的时序，其中，第一计数器对从其读取数据的线的数量进行计数，第二计数器对每条线中读取数据的次数或时钟的数量进行计数。此外，可以增加当第一和第二计数器检测到该时序时就停止读取操作的电路。然而，在该示例性实施例中，不提供这类计数器和电路。就是说，通过允许不必要的读取而将电路的尺寸最小化。
在上述示例性实施例中，当检测到垂直同步信号VSYNC的下降沿时，清除地址计数器或SDRAM的读地址A，并且从SDRAM 10读取组成第一条线的第一部分的像素的第一数据并将其写入到读FIFO 23。可以修改该过程以跳过这些步骤。因此，变得可以利用在读取先前帧的最后一条线的数据之后所读取的下一个帧的第一条线的第一数据。
如上所解释的，在该情况下，可以提供第一计数器和第二计数器，其中，第一计数器对从其读数据的线的数量进行计数，第二计数器对每条线中读取数据的次数或时钟的数量进行计数。当检测到读取在最后一条线中的最后一个像素的数据的时序时，可以清除地址计数器。然后，当完成为读取数据所做的准备时，从SDRAM 10的第一地址范围读取第一条线的第一数据，并将其写入到读FIFO 23。
当没有执行检测到垂直同步信号VSYNC的下降沿之后对地址计数器的清除时，则在输入第一个帧的数据的时段期间没有从正确的地址读取数据。然而，当在输入第一个帧的数据的时段期间，检测到读取最后一条线中的最后一个像素的数据的时序时，就清除地址计数器。此后，从正确的地址读取数据。注意，在输入第一个帧的数据的时段期间，数据没有被从正确的地址读取，并且检测到的时序可能不是读取最后一个像素的数据的真正时序。尽管如此，在清除地址计数器之后，数据被从正确的地址读取。还要注意，在输入第一个帧的数据的时段期间，从SDRAM 10读取的数据是没有意义的，因为先前还没有将有效的数据写入到SDRAM 10。因此，即使在第一个帧的输入数据的时段期间，数据没有从正确的地址被读取也是可以接受的。
图7是示出读数据使能信号RDE的上升沿附近的比较示例或传统的数据处理装置的操作的时序图。
在传统的数据处理装置中，在检测到读数据使能信号RDE从‘L’电平变为‘H’电平之后，开始从SDRAM读取过去数据。就是说，在检测到读数据使能信号RDE变为‘H’电平之后，将起始地址(0)作为地址A与命令C一起提供到SDRAM 10。还提供了用于将读FIFO清除为起始地址的FIFO地址清除信号FAC。结果是，在某个延迟时间之后，从SDRAM依次读取过去数据(D0，D1……)，并将其写入到读FIFO。在进一步的延迟时间之后，从读FIFO读取并输出过去数据(D0，D1……)。因此，从读数据使能信号RDE的上升沿到开始输出数据的时延较长，并且比较示例需要移位寄存器具有较大的尺寸，以在长时延期间对当前数据进行延迟。
参考示例性实施例解释了根据本发明的控制帧存储器的方法、存储器控制电路以及图像处理装置。在以上解释的示例性实施例中，使用了与组成每个帧的像素的值的数据一起被输入的数据有效信号，作为写数据使能信号WDE和读数据使能信号RDE。因此，读数据使能信号RDE和写数据使能信号WDE同时变为‘H’电平，并且在这些信号处于‘H’电平的时段期间，将当前数据CD输入到SDRAM接口20。然而，根据图像处理装置的构造，图像处理装置的不同示例性实施例可利用在不同时序变为‘H’电平的读数据使能信号RDE和写数据使能信号WDE。
例如，可以修改示例性SDRAM接口20以在写FIFO 21之前提供压缩电路并在读FIFO 23之后提供解压缩电路。在这种构造中，输入到图像处理装置的当前数据CD被压缩，并且此后，通过写FIFO 21被存储在SDRAM 10中。此外，通过读FIFO读取的过去数据PD被解压缩，并且此后被输入到图像处理装置。在这种情况下，在压缩电路中执行压缩所需的延迟时间之后，输入到图像处理装置的当前数据到达写FIFO 21。因此，在被延迟了压缩电路的延迟时间之后，数据有效信号可以被用作写数据使能信号WDE。另一方面，数据有效信号可以被原样用作读数据使能信号RDE。
注意，即使在这种构造中，也可以将输入到图像处理装置的当前数据CD不经过压缩就输入到移位寄存器或不同的延迟电路。然后，在延迟了指定延迟时间之后，将当前数据输入到图像处理电路。就是说，不依赖于是否在写FIFO 21之前提供压缩电路，与开始将当前数据输入到SDRAM接口同时地开始将当前数据CD输入到延迟电路。

Claims (21)

1.一种使用存储器控制电路来控制帧存储器的方法，包括：
按帧的顺序接收代表组成多个所述帧的每一个的像素的值的数据，并将所述数据提供到所述帧存储器；以及
产生指定要被存取的所述帧存储器的地址的地址信号以及命令从或到所述帧存储器读取或写入的控制信号，并将所产生的地址和控制信号提供到所述帧存储器，以使得从所述帧存储器读取代表组成先前被写入到所述帧存储器的先前帧的像素的值的数据，并将代表组成所述先前帧之后的下一个帧的像素的值的数据写入到所述帧存储器，
其中，执行所述产生和提供，以使得在开始接收代表组成所述下一个帧的像素的值的数据之前，从所述帧存储器读取代表组成所述先前帧的所述像素的一部分的值的第一数据。
2.如权利要求1所述的方法，进一步包括在开始接收代表组成所述下一个帧的像素的值的数据之前，接收同步信号，
其中，所述产生和提供包括：当接收到所述同步信号时，产生指定起始地址的第一地址信号以及命令读取的第一控制信号，并且提供所述第一地址信号和所述第一控制信号，以使得所述帧存储器从所述起始地址开始的第一地址范围读取所述第一数据。
3.如权利要求1所述的方法，其中：
所述多个帧的每一个包括多条线；
所述接收包括按所述线的顺序接收代表组成所述多条线的每一条的像素的值的数据；
所述第一数据代表组成所述先前帧的所述多条线的第一条的第一部分的像素的值；以及
执行所述产生和提供，以使得在接收代表组成所述下一个帧的所述多条线的第一条的像素的值的数据期间，读取代表组成所述先前帧的所述多条线的所述第一条的剩余部分的剩余像素的值的数据和代表组成所述先前帧的所述多条线的第二条的所述第一部分的像素的值的数据。
4.如权利要求3所述的方法，进一步包括在开始接收代表组成所述下一个帧的像素的值的数据之前，接收同步信号，
其中，所述产生和提供包括：
当接收到所述同步信号时，产生指定起始地址的第二地址信号以及命令读取的第二控制信号，并且提供所述第二地址信号和所述第二控制信号，以使得所述帧存储器从第二地址范围读取所述第一数据，所述第二地址范围包括从所述起始地址开始的存储所述第一数据所需的第一数量的地址；以及
在开始接收代表组成所述下一个帧的所述多条线的所述第一条的像素的值的数据之后，至少产生指定所述第二地址范围之后的开始地址的第三地址信号以及命令读取的第三控制信号，并且提供所述第三地址信号和所述第三控制信号，以使得所述帧存储器从第三地址范围读取数据，所述第三地址范围包括从所述开始地址开始的存储代表组成所述多条线的一条的像素的值的数据所需的指定数量的地址。
5.如权利要求4所述的方法，其中所述产生和提供进一步包括：
在开始接收代表组成所述下一个帧的所述多条线的第二条到最后一条的每一条的像素的值的数据之后，至少产生第四地址信号和第四控制信号，其中，所述第四地址信号指定在开始接收代表组成所述下一个帧的所述多条线的先前一条的像素的值的数据之后读取的地址范围之后的第二开始地址，所述第四控制信号命令读取，并且提供所述第四地址信号和所述第四控制信号，以使得所述帧存储器从第四地址范围读取数据，所述第四地址范围包括从所述第二开始地址开始的所述指定数量的地址。
6.如权利要求3所述的方法，其中所述产生和提供进一步包括：
在读取代表组成在所述先前帧之前的帧的所述多条线的最后一条的最后一个像素的值的数据之后，产生指定起始地址的第五地址信号以及命令读取的第五控制信号，并且提供所述第五地址信号和所述第五控制信号，以使得所述帧存储器从第五地址范围读取数据，所述第五地址范围包括从所述起始地址开始的存储所述第一数据所需的第一数量的地址，以及
在开始接收代表组成所述下一个帧的所述多条线的所述第一条的像素的值的数据之后，至少产生指定所述第五地址范围之后的第三开始地址的第六地址信号以及命令读取的第六控制信号，并且提供所述第六地址信号和所述第六控制信号，以使得所述帧存储器从第六地址范围读取数据，所述第六地址范围包括从所述第三开始地址开始的存储代表组成所述多条线的一条的像素的值的数据所需的指定数量的地址。
7.如权利要求1到6任意一项所述的方法，进一步包括：
在开始接收代表组成所述下一个帧的像素的值的数据之前，将从所述帧存储器读取的所述第一数据存储在FIFO中；以及
在开始接收代表组成所述下一个帧的像素的值的数据之后，从所述FIFO读取所述第一数据。
8.如权利要求7所述的方法，进一步包括：
将从所述FIFO读取的所述第一数据输出到处理电路；以及
延迟代表组成所述下一个帧的像素的值的所述数据，以产生延迟数据，并将所述延迟数据输出到所述处理电路，以使得所述处理电路开始同时接收所述第一数据和所述延迟数据。
9.一种存储器控制电路，其产生用于指定要被存取的帧存储器的地址的地址信号以及用于命令从或到所述帧存储器读取或写入的控制信号，所述存储器控制电路包括：
数据输入端，所述数据输入端按帧的顺序接收代表组成多个所述帧的每一个的像素的值的数据；
数据提供端，所述数据提供端将所述数据提供到所述帧存储器；
地址端，所述地址端将所述地址信号提供到所述帧存储器；以及
控制端，所述控制端将所述控制信号提供到所述帧存储器，
其中，所述存储器控制电路产生所述地址和控制信号，并将所述地址和控制信号提供到所述帧存储器，以使得：
从所述帧存储器读取代表组成先前被写入到所述帧存储器的先前帧的像素的值的数据，并将代表组成在所述先前帧之后的下一个帧的像素的值的数据写入到所述帧存储器；以及
在所述存储器控制电路开始接收代表组成所述下一个帧的像素的值的数据之前，从所述帧存储器读取代表组成所述先前帧的所述像素的一部分的值的第一数据。
10.如权利要求9所述的存储器控制电路，进一步包括同步端，所述同步端在所述存储器控制电路开始接收代表组成所述下一个帧的像素的值的所述数据之前，接收同步信号，其中：
当接收到所述同步信号时，所述存储器控制电路产生指定起始地址的第一地址信号以及命令读取的第一控制信号，并且将所述第一地址信号和所述第一控制信号提供到所述帧存储器，以使得所述帧存储器从所述起始地址开始的第一地址范围读取所述第一数据。
11.如权利要求9所述的存储器控制电路，其中：
所述多个帧的每一个包括多条线；
所述存储器控制电路按所述线的顺序接收代表组成所述多条线的每一条的像素的值的数据；
所述第一数据代表组成所述先前帧的所述多条线的第一条的第一部分的像素的值；以及
所述存储器控制电路产生所述地址和控制信号，并将所述地址和控制信号提供到所述帧存储器，以使得在所述存储器控制电路接收代表组成所述下一个帧的所述多条线的第一条的像素的值的数据的时段期间，读取代表组成所述先前帧的所述多条线的所述第一条的剩余部分的剩余像素的值的数据以及代表组成所述先前帧的所述多条线的第二条的所述第一部分的像素的值的数据。
12.如权利要求11所述的存储器控制电路，进一步包括同步端，所述同步端在所述存储器控制电路开始接收代表组成所述下一个帧的像素的值的数据之前，接收同步信号，其中：
当接收到所述同步信号时，所述存储器控制电路产生指定起始地址的第二地址信号以及命令读取的第二控制信号，并且提供所述第二地址信号和所述第二控制信号，以使得所述帧存储器从第二地址范围读取所述第一数据，所述第二地址范围包括从所述起始地址开始的存储所述第一数据所需的第一数量的地址；以及
在所述存储器控制电路开始接收代表组成所述下一个帧的所述多条线的所述第一条的像素的值的数据之后，所述存储器控制电路至少产生指定所述第二地址范围之后的开始地址的第三地址信号以及命令读取的第三控制信号，并且提供所述第三地址信号和所述第三控制信号，以使得所述帧存储器从第三地址范围读取数据，所述第三地址范围包括从所述开始地址开始的存储代表组成所述多条线的一条的像素的值的数据所需的指定数量的地址。
13.如权利要求12所述的存储器控制电路，其中：
在所述存储器控制电路开始接收代表组成所述下一个帧的所述多条线的第二条到最后一条的每一条的像素的值的数据之后，所述存储器控制电路至少产生第四地址信号和第四控制信号，其中，所述第四地址信号指定在所述存储器控制电路开始接收代表组成所述下一个帧的所述多条线的先前一条的像素的值的数据之后读取的地址范围之后的第二开始地址，所述第四控制信号命令读取，并且提供所述第四地址信号和所述第四控制信号，以使得所述帧存储器从第四地址范围读取数据，所述第四地址范围包括从所述第二开始地址开始的所述指定数量的地址。
14.如权利要求11所述的存储器控制电路，其中：
在从所述帧存储器读取代表组成在所述先前帧之前的帧的所述多条线的最后一条的最后一个像素的值的数据之后，所述存储器控制电路产生指定起始地址的第五地址信号以及命令读取的第五控制信号，并且提供所述第五地址信号和所述第五控制信号，以使得所述帧存储器从第五地址范围读取数据，所述第五地址范围包括从所述起始地址开始的存储所述第一数据所需的第一数量的地址；以及
在所述存储器控制电路开始接收代表组成所述下一个帧的所述多条线的所述第一条的像素的值的数据之后，所述存储器控制电路至少产生指定所述第五地址范围之后的第三开始地址的第六地址信号以及命令读取的第六控制信号，并且提供所述第六地址信号和所述第六控制信号，以使得所述帧存储器从第六地址范围读取数据，所述第六地址范围包括从所述第三开始地址开始的存储代表组成所述多条线的一条的像素的值的数据所需的指定数量的地址。
15.如权利要求9到14任何一项所述的存储器控制电路，进一步包括FIFO，其中，在所述存储器控制电路开始接收代表组成所述下一个帧的像素的值的数据之前，所述存储器控制电路将从所述帧存储器读取的所述第一数据存储在所述FIFO中，并且在所述存储器控制电路开始接收代表组成所述下一个帧的像素的值的数据之后，从所述FIFO读取所述第一数据。
16.一种图像处理装置，包括：
帧存储器；
存储器控制电路，所述存储器控制电路产生用于指定要被存取的所述帧存储器的地址的地址信号以及用于命令从或到所述帧存储器读取或写入的控制信号，所述存储器控制电路包括：
数据输入端，所述数据输入端按帧的顺序接收代表组成多个所述帧的每一个的像素的值的数据，以及数据提供端，所述数据提供端将所述数据提供到所述帧存储器；以及
地址端，所述地址端将所述地址信号提供到所述帧存储器，以及控制端，所述控制端将所述控制信号提供到所述帧存储器；以及
图像处理电路，
其中：
所述存储器控制电路产生所述地址和控制信号并将所述地址和控制信号提供到所述帧存储器，以使得从所述帧存储器读取代表组成先前被写入到所述帧存储器的先前帧的像素的值的数据，并将代表组成所述先前帧之后的下一个帧的像素的值的数据写入到所述帧存储器；
所述图像处理电路接收从所述帧存储器读取的代表组成所述下一个帧的像素的值的数据和代表组成所述先前帧的像素的值的数据，并使用两个所述数据来执行处理；以及
所述存储器控制电路进一步产生所述地址和控制信号并将所述地址和控制信号提供到所述帧存储器，以使得在所述存储器控制电路开始接收代表组成所述下一个帧的像素的值的数据之前，从所述帧存储器读取代表组成所述先前帧的所述像素的一部分的值的第一数据。
17.如权利要求16所述的图像处理装置，其中：
所述存储器控制电路进一步包括同步端，所述同步端在所述存储器控制电路开始接收代表组成所述下一个帧的像素的值的所述数据之前，接收同步信号；以及
当接收到所述同步信号时，所述存储器控制电路产生指定起始地址的第一地址信号以及命令读取的第一控制信号，并且将所述第一地址信号和所述第一命令信号提供到所述帧存储器，以使得所述帧存储器从所述起始地址开始的第一地址范围读取所述第一数据。
18.如权利要求16所述的图像处理装置，其中：
所述多个帧的每一个包括多条线；
所述存储器控制电路按所述线的顺序接收代表组成所述多条线的每一条的像素的值的数据；
所述第一数据代表组成所述先前帧的所述多条线的第一条的第一部分的像素的值；以及
所述存储器控制电路产生所述地址和控制信号，并将所述地址和控制信号提供到所述帧存储器，以使得在所述存储器控制电路接收代表组成所述下一个帧的所述多条线的第一条的像素的值的数据的时段期间，读取代表组成所述先前帧的所述多条线的所述第一条的剩余部分的剩余像素的值的数据以及代表组成所述先前帧的所述多条线的第二条的所述第一部分的像素的值的数据。
19.如权利要求18所述的图像处理装置，其中：
所述存储器控制电路进一步包括同步端，所述同步端在所述存储器控制电路开始接收代表组成所述下一个帧的像素的值的数据之前，接收同步信号；
当接收到所述同步信号时，所述存储器控制电路产生指定起始地址的第二地址信号以及命令读取的第二控制信号，并且提供所述第二地址信号和所述第二控制信号，以使得所述帧存储器从第二地址范围读取所述第一数据，所述第二地址范围包括从所述起始地址开始的存储所述第一数据所需的第一数量的地址；以及
在所述存储器控制电路开始接收代表组成所述下一个帧的所述多条线的所述第一条的像素的值的数据之后，所述存储器控制电路至少产生指定所述第二地址范围之后的开始地址的第三地址信号以及命令读取的第三控制信号，并且提供所述第三地址信号和所述第三控制信号，以使得所述帧存储器从第三地址范围读取数据，所述第三地址范围包括从所述开始地址开始的存储代表组成所述多条线的一条的像素的值的数据所需的指定数量的地址。
20.如权利要求16到19任何一项所述的图像处理装置，其中：
所述存储器控制电路进一步包括FIFO；以及
在所述存储器控制电路开始接收代表组成所述下一个帧的像素的值的数据之前，所述存储器控制电路将从所述帧存储器读取的所述第一数据存储在所述FIFO中，并且在所述存储器控制电路开始接收代表组成所述下一个帧的像素的值的数据之后，从所述FIFO读取所述第一数据。
21.如权利要求20所述的图像处理装置，进一步包括延迟电路，所述延迟电路延迟代表组成所述下一个帧的像素的值的所述数据，以产生延迟数据，其中所述图像处理电路开始同时接收所述延迟数据和从所述FIFO读取的所述第一数据。
CN200910005455.1A 2008-01-18 2009-01-19 控制帧存储器的方法、存储器控制电路以及图像处理装置 Active CN101488337B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-009203 2008-01-18
JP2008009203A JP2009169257A (ja) 2008-01-18 2008-01-18 メモリ制御回路および画像処理装置
JP2008009203 2008-01-18

Publications (2)

Publication Number Publication Date
CN101488337A true CN101488337A (zh) 2009-07-22
CN101488337B CN101488337B (zh) 2013-04-24

Family

ID=40876121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910005455.1A Active CN101488337B (zh) 2008-01-18 2009-01-19 控制帧存储器的方法、存储器控制电路以及图像处理装置

Country Status (3)

Country Link
US (1) US8194090B2 (zh)
JP (1) JP2009169257A (zh)
CN (1) CN101488337B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881273A (zh) * 2012-09-10 2013-01-16 中国航空工业集团公司洛阳电光设备研究所 一种面向异步视频的嵌入式图像处理方法
CN104603867A (zh) * 2012-09-07 2015-05-06 夏普株式会社 存储器控制装置、便携终端、存储器控制程序以及计算机可读取的记录介质
CN104620308A (zh) * 2012-05-01 2015-05-13 三星显示有限公司 帧存储器的控制电路、显示设备及帧存储器的控制方法
CN112309343A (zh) * 2019-08-02 2021-02-02 堺显示器制品株式会社 显示装置
WO2022042764A3 (zh) * 2020-08-26 2022-04-14 长鑫存储技术有限公司 存储器
US11837322B2 (en) 2020-08-26 2023-12-05 Changxin Memory Technologies, Inc. Memory devices operating on different states of clock signal
US11854662B2 (en) 2020-08-26 2023-12-26 Changxin Memory Technologies, Inc. Memory
US11886357B2 (en) 2020-08-26 2024-01-30 Changxin Memory Technologies, Inc. Memory for reducing cost and power consumption

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011048031A (ja) * 2009-08-25 2011-03-10 Toshiba Corp ディスプレイ信号出力装置および表示装置
JP5255089B2 (ja) 2011-04-14 2013-08-07 川崎マイクロエレクトロニクス株式会社 画像処理装置
KR101907073B1 (ko) * 2011-12-22 2018-10-11 에스케이하이닉스 주식회사 펄스신호 생성회로, 버스트 오더 제어회로 및 데이터 출력회로
KR102254684B1 (ko) 2014-07-15 2021-05-21 삼성전자주식회사 이미지 장치 및 그 구동 방법
CN114005395A (zh) * 2021-10-11 2022-02-01 珠海亿智电子科技有限公司 图像实时显示容错系统、方法及芯片

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710879A (en) 1980-06-20 1982-01-20 Mitsubishi Electric Corp Picture memory device
US4482979A (en) 1982-02-04 1984-11-13 May George A Video computing system with automatically refreshed memory
JPS5954095A (ja) 1982-09-20 1984-03-28 Toshiba Corp ビデオｒａｍリフレッシュ方式
US4587559A (en) 1983-03-11 1986-05-06 Welch Allyn, Inc. Refreshing of dynamic memory
JPS60113395A (ja) 1983-11-25 1985-06-19 Hitachi Ltd メモリ制御回路
JPS6251095A (ja) 1985-08-29 1987-03-05 Nec Corp 画像メモリ駆動方式
JPH08123953A (ja) 1994-10-21 1996-05-17 Mitsubishi Electric Corp 画像処理装置
JPH08204921A (ja) 1995-01-31 1996-08-09 Sony Corp スキャナ装置
JPH0934422A (ja) * 1995-07-19 1997-02-07 Sony Corp 映像信号処理方法及び映像装置
US6014472A (en) * 1995-11-14 2000-01-11 Sony Corporation Special effect device, image processing method, and shadow generating method
US5767862A (en) * 1996-03-15 1998-06-16 Rendition, Inc. Method and apparatus for self-throttling video FIFO
JP3727711B2 (ja) * 1996-04-10 2005-12-14 富士通株式会社 画像情報処理装置
JP3157484B2 (ja) * 1997-06-27 2001-04-16 三洋電機株式会社 インターネット情報表示装置
JP3359270B2 (ja) 1997-10-24 2002-12-24 キヤノン株式会社 メモリー制御装置と液晶表示装置
JP2000029782A (ja) * 1998-07-14 2000-01-28 Canon Inc メモリ制御方法及び装置
JP2000284771A (ja) 1999-03-31 2000-10-13 Fujitsu General Ltd 映像データ処理装置
JP2000315386A (ja) 1999-04-30 2000-11-14 Sony Corp メモリのアドレシング方法およびデータ処理装置
US6496192B1 (en) * 1999-08-05 2002-12-17 Matsushita Electric Industrial Co., Ltd. Modular architecture for image transposition memory using synchronous DRAM
US6768490B2 (en) * 2001-02-15 2004-07-27 Sony Corporation Checkerboard buffer using more than two memory devices
US7205993B2 (en) * 2001-02-15 2007-04-17 Sony Corporation Checkerboard buffer using two-dimensional buffer pages and using memory bank alternation
JP3679025B2 (ja) 2001-05-23 2005-08-03 三菱電機株式会社 映像信号処理装置
JP2003068072A (ja) 2001-08-30 2003-03-07 Fujitsu General Ltd フレームメモリ回路
JP4613034B2 (ja) * 2004-06-03 2011-01-12 パナソニック株式会社 表示パネルドライバ装置
JP4649956B2 (ja) * 2004-11-04 2011-03-16 セイコーエプソン株式会社 動き補償
JP2006267172A (ja) * 2005-03-22 2006-10-05 Kawasaki Microelectronics Kk 画像表示装置および画像データ補正回路
US7542010B2 (en) * 2005-07-28 2009-06-02 Seiko Epson Corporation Preventing image tearing where a single video input is streamed to two independent display devices
JP4964091B2 (ja) 2007-10-30 2012-06-27 川崎マイクロエレクトロニクス株式会社 メモリアクセス方法およびメモリ制御装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104620308A (zh) * 2012-05-01 2015-05-13 三星显示有限公司 帧存储器的控制电路、显示设备及帧存储器的控制方法
CN104603867A (zh) * 2012-09-07 2015-05-06 夏普株式会社 存储器控制装置、便携终端、存储器控制程序以及计算机可读取的记录介质
CN104603867B (zh) * 2012-09-07 2016-08-17 夏普株式会社 存储器控制装置和便携终端
CN102881273A (zh) * 2012-09-10 2013-01-16 中国航空工业集团公司洛阳电光设备研究所 一种面向异步视频的嵌入式图像处理方法
CN112309343A (zh) * 2019-08-02 2021-02-02 堺显示器制品株式会社 显示装置
CN112309343B (zh) * 2019-08-02 2023-04-07 堺显示器制品株式会社 显示装置
WO2022042764A3 (zh) * 2020-08-26 2022-04-14 长鑫存储技术有限公司 存储器
US11837322B2 (en) 2020-08-26 2023-12-05 Changxin Memory Technologies, Inc. Memory devices operating on different states of clock signal
US11854662B2 (en) 2020-08-26 2023-12-26 Changxin Memory Technologies, Inc. Memory
US11886357B2 (en) 2020-08-26 2024-01-30 Changxin Memory Technologies, Inc. Memory for reducing cost and power consumption
US11914417B2 (en) 2020-08-26 2024-02-27 Changxin Memory Technologies, Inc. Memory

Also Published As

Publication number Publication date
US8194090B2 (en) 2012-06-05
US20090184971A1 (en) 2009-07-23
CN101488337B (zh) 2013-04-24
JP2009169257A (ja) 2009-07-30

Similar Documents

Publication Publication Date Title
CN101488337B (zh) 控制帧存储器的方法、存储器控制电路以及图像处理装置
US20060028851A1 (en) Multi-bank memory accesses using posted writes
CN100444282C (zh) 减少动态随机存取内存dram电力消耗的方法和电路
KR100455882B1 (ko) 데이터를동시에입력및출력하는2포트반도체기억장치
CN100488231C (zh) 信号处理设备及显示设备
JP4337081B2 (ja) フレームメモリアクセス方法及び回路
CN102117244B (zh) Soc中支持多个音视频ip核寻址的ddr2的控制方法
CN101425040B (zh) 存储器的存取方法、存储控制电路和存储系统
JP2002328837A (ja) メモリ・コントローラ
CN101404145B (zh) 液晶显示控制系统
CN104239246A (zh) 提供多端口功能的存储装置与方法
CN101452695B (zh) 数据存取装置及方法
JP5919918B2 (ja) メモリ制御装置及びマスクタイミング制御方法
JP3532350B2 (ja) データトレース装置
US20040179016A1 (en) DRAM controller with fast page mode optimization
CN101373587B (zh) 显示单元的信号处理设备及处理显示设备中的数据的方法
US20120105914A1 (en) Memory control circuit, control method therefor, and image processing apparatus
US11705179B2 (en) Semiconductor device, semiconductor system including the same and operating method for a semiconductor system
JP2008041142A (ja) メモリアクセス方法
US11373698B2 (en) Semiconductor device, semiconductor system including the same and operating method for a semiconductor system
JP5394562B2 (ja) メモリインターフェースおよび画像処理装置
JP2605058B2 (ja) 映像処理システム
JPH05101650A (ja) ダイナミツクメモリのリフレツシユ方式
JP5322519B2 (ja) メモリ制御装置
JP2000207882A (ja) シンクロナスｄｒａｍ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant