JP2000315386A

JP2000315386A - メモリのアドレシング方法およびデータ処理装置

Info

Publication number: JP2000315386A
Application number: JP11123994A
Authority: JP
Inventors: Tomoji Miyazawa; 智司宮澤; Satoshi Takagi; 聡高木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-04-30
Filing date: 1999-04-30
Publication date: 2000-11-14

Abstract

(57)【要約】【課題】ＳＤＲＡＭをメインメモリとして利用する際
に、リフレッシュ処理を不要とする。【解決手段】複数のバンクを有するＳＤＲＡＭの各バ
ンクの夫々に対し、カラム方向に複数の領域が設けられ
る（図１Ａ）。領域の夫々には、複数バンクを通して１
フレーム分のデータが格納可能である。１フレーム目
は、ローアドレスが指定され、次にフレームに対応した
カラムアドレスが指定されてアクセスがなされ、１本の
ローアドレスのアクセス毎に次々にバンクが切り替えら
れる。次のフレームも同様にして、ローアドレスが指定
され、次にフレームに対応したカラムアドレスが指定さ
れ、アクセスがなされる。カラム方向にフレームが区別
されているため、フレーム毎に同一のローアドレスがア
クセスされる。ＳＤＲＡＭのリフレッシュ処理の間隔が
フレーム間隔よりも長ければ、ＳＤＲＡＭのリフレッシ
ュ処理が不要となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば記録媒体
に音声データおよび画像データを記録し、記録媒体から
音声データおよび画像データを再生するのに適用される
メモリのアドレシング方法およびデータ処理装置に関す
る。

【０００２】

【従来の技術】ディジタルＶＴＲ(Video Tape Recorde
r) に代表されるように、ディジタル画像信号を記録媒
体に記録し、また、記録媒体から再生するようなデータ
記録再生装置が知られている。ディジタル画像記録機器
における記録処理部は、入力処理部とメイン処理部と出
力処理部とに大きく分けることができる。入力処理部
は、ビデオおよびオーディオのディジタルデータを所定
長のパケットに格納する。メイン処理部は、パケット単
位にデータの内容を示す情報を付加し、エラー訂正符号
の符号化を行う。出力処理部は、パケット化されたデー
タ、エラー訂正符号のパリティ等に対して、同期パター
ン、ＩＤを付加してシンクブロックを構成し、シンクブ
ロックをデータの種別に応じてグループ化し、その単位
でシリアルデータに変換する。出力処理部に対して、記
録媒体としてのテープに記録するための回転ヘッドが接
続される。

【０００３】ディジタルデータをパケットに格納する処
理や、エラー訂正符号化の処理等では、メインメモリを
介してデータが処理される。メインメモリとしては、大
量のオーディオデータ、ビデオデータを格納する必要が
あるために大容量メモリが使用される。現在の技術で
は、記録処理部を集積回路の構成としても、メインメモ
リは、大容量のため、同一半導体基板に集積することは
難しく、また、コストが上昇する。そこで、メインメモ
リとしては、記録処理部から独立した単独のデバイス
（素子）を用いることとなる。

【０００４】また、メインメモリは、例えばビデオデー
タのフレームレートに応じた速度で、大量のデータが入
出力されるため、より高速動作が要求される。そのた
め、従来では、メインメモリにＳＲＡＭ(Static Random
Access Memory) が用いられていた。一般的にＳＲＡＭ
は、アクセス速度が高速である反面、高価で大容量化が
難しいため、図１５に一例が示される用に、比較的小容
量のＳＲＡＭを複数個、用いることが行われていた。

【０００５】図１５において、ビデオデータおよびオー
ディオデータを処理するための集積回路（ＡＳＩＣ：Ap
plication Specific Integrated Circuit ）３０１に対
して４個のＳＲＡＭ３００Ａ、３００Ｂ、３００Ｃおよ
び３００Ｄが接続される。ＳＲＡＭ３００Ａ〜３００Ｄ
のそれぞれは、ＡＳＩＣ３０１から供給されるチップセ
レクト信号ＣＳ０、ＣＳ１、ＣＳ２およびＣＳ３によっ
て選択され、選択されたＳＲＡＭに対してＡＳＩＣ３０
１からコントロール信号およびデータが供給される。あ
るいは、チップセレクト信号ＣＳ０〜ＣＳ３によって選
択されたＳＲＡＭに対してコントロール信号が供給さ
れ、そのＳＲＡＭからデータが読み出される。

【０００６】図１６は、ＳＲＡＭ３００Ａ〜３００Ｄに
よるメモリマップの一例を概略的に示す。ＳＲＡＭ３０
０Ａ〜３００Ｄのそれぞれに、１フレーム分のビデオお
よびオーディオデータが格納される。例えば、チップセ
レクト信号ＣＳ０〜ＣＳ３を順に出力していくことで、
ＳＲＡＭ３００Ａ〜３００Ｄに順にアクセスされ、１フ
レーム分のデータが順に読み出される。ＳＲＡＭ３００
Ａ〜３００Ｄに対するデータの書き込みも、読み出しと
同様に、チップセレクト信号ＣＳ０〜ＣＳ３に基づき、
順に行われる。

【０００７】ところで、上述したように、ＳＲＡＭは高
価であるため、なるべく低いコストでメインメモリを構
成しようとすると、ＤＲＡＭ(Dynamic RAM) 、ＥＤＯ(E
xtended data out) −ＲＡＭ、ＳＤＲＡＭ(Synchronous
Dynamic Random Access Memory)といったＤＲＡＭ系の
デバイスを用いることが現実的である。さらに、速度を
考慮すると、ＳＤＲＡＭを選択することが妥当である。

【０００８】ＳＤＲＡＭなどのＤＲＡＭ系デバイスを使
用する場合、いくつかの技術的に難しい点がある。すな
わち、アドレス空間がバンク、カラム（行）、ロー
（列）と分かれており、上述のＳＲＡＭのような線形な
空間ではない。カラムとローは、Ｘ軸とＹ軸のような関
係にあって、両者を指定することによってデータをアク
セスできる。先ず、ローアドレスを与え、次にカラムア
ドレスを与えるようになされる。カラムアドレスの変化
に対して出力は瞬時に追随することができる。しかも、
ローアドレスを決定しておけば、複数ワード例えば８ワ
ードをまとめて出力として得ることが可能である（バー
スト出力）。一方、ローアドレスの変化に対しては一定
の遅延（コマンド遅れ時間）の後に出力が変化すること
になる。これは、ローアドレスを頻繁に切り換える状況
では、効率が悪くデータ出力が遅くなることを意味す
る。

【０００９】また、ＳＤＲＡＭの場合には、カラムとロ
ーで構成されるＲＡＭが複数存在し、そのようなＲＡＭ
がバンクと呼ばれる。長いワードにわたって連続的にデ
ータを得ようとする場合、アドレス制御としては、カラ
ムアドレスのみではデータを格納しきれないために、一
つのローを次々と切り替える必要がある。しかしなが
ら、この方法では、上述したようにコマンドの遅れ時間
が生じ、アドレス効率が悪い。そのような場合には、別
のバンクに切り替え、そのバンクでローアドレスを指定
することによってコマンドの遅れ時間をなくすことがで
きる。

【００１０】また、メインメモリは、ビデオデータ、オ
ーディオデータのような複数のデータをそれぞれ処理す
る複数のデータ処理回路によって共有される。複数のデ
ータ処理回路からメインメモリに対するアクセス要求が
衝突する場合もあるので、調停用回路を複数のデータ処
理回路とメインメモリとの間に設けられる。調停ブロッ
クは、内部ブロックからライト要求を受け取った場合、
ＳＤＲＡＭに対してバスの空きを生じないように、ライ
トデータを供給する必要がある。また、調停ブロックが
他のブロックからのアクセス要求を処理できない場合に
は、その状態を内部ブロックに対して教える必要があ
る。そのための信号として、ビジー信号が使用される。
ビジー信号が例えばハイレベルであったら、ＳＤＲＡＭ
に対してアクセスできない期間と定義する。

【００１１】図１７は、ＳＤＲＡＭをアクセスする処理
例えば８ワードを書込む時の処理を概略的に示す。図１
７Ａは、クロックｃｋｍを示し、図１７Ｂは、バンク切
り替えを伴う場合の処理を示す。まず、バンクＡに対し
てコマンドＡＣＴによってローアドレスを与えると、バ
ンクＡでは、ＡＣＴより遅れたコマンドＷＴによってバ
ースト単位例えば８ワードの書込みを開始する。遅れ時
間を考慮して、バンクＡに対する書込みが終了する前
に、コマンドＡＣＴをバンクＢに対して与える。それに
よって、バンクＡのバースト単位の書込みが終了したら
連続してバンクＢに対して、バースト単位の８ワードを
書込むことができる。この方法によると、ローアドレス
を変更するためのプリチャージ等による待ち時間の影響
を受けないようにできる。

【００１２】一方、バンク切り替えを採用しない場合に
は、同一のバンク例えばバンクＡのみに対してバースト
単位が書込まれる。図１７Ｃに示すように、この場合で
は、バースト単位の書込みが終了してから所定時間後に
コマンドＡＣＴによってローアドレスを与えるので、次
のバースト単位が書かれるまでの遅れが発生する。

【００１３】したがって、ＳＤＲＡＭに対して効率の良
いアクセスを行うためには、特に、単位時間当たりのデ
ータ量の多いビデオデータを格納するような場合におい
て、ＳＤＲＡＭのバンクを考慮する必要がある。また、
上述した調停処理を行う調停ブロックでは、バンク切替
を行っての書き込み要求があった場合には、ＳＤＲＡＭ
に対してバスの空きが生じないようにデータを出力でき
る必要がある。

【００１４】ところで、近年では、ＳＤＲＡＭの大容量
化が急速に進行していると共に、ＳＤＲＡＭの設計プロ
セスの世代交代も激しい。そのため、記憶容量の小さい
ＳＤＲＡＭが却って入手しづらいという現象が生じてい
る。したがって、実際に必要とされる記憶容量が小さく
ても、必要以上の記憶容量を持つＳＤＲＡＭを使用せざ
るを得なくなることも有りうる。このような場合に、Ｓ
ＤＲＡＭ上の空きメモリ空間を利用して、オーディオ信
号をディレイさせる方式が提案されている。

【００１５】すなわち、ビデオ信号は、オーディオ信号
と比較してデータ量が非常に多いため、ビデオ信号に対
する処理は、オーディオ信号の処理に対して遅延するこ
とになる。そこで、ＳＤＲＡＭに数フレーム分のオーデ
ィオ信号を格納し、ビデオ信号に合わせてディレイさせ
て読み出すことで、この遅延を相殺し、ビデオ信号とオ
ーディオ信号とのタイミングを合わせる。

【００１６】一方、ＳＤＲＡＭは、格納されたデータを
保持するために、所定以内の間隔でリフレッシュ処理を
行う必要がある。リフレッシュ処理を指示するリフレッ
シュコマンドによって、１つのローのセルがリフレッシ
ュされる。１つのバンクにローが４０９６（列）あるＳ
ＤＲＡＭでは、所定間隔、例えば６４ｍｓｅｃの間に、
４０９６回のリフレッシュ処理を行う必要がある。この
仕様によれば、ＳＤＲＡＭに書き込んだデータを、書き
込んでから６４ｍｓｅｃ以内に読み出すのであればデー
タが保持され、リフレッシュ処理が不要となるが、６４
ｍｓｅｃを越えてしまうと、データが失われる。

【００１７】ところが、上述した、ＳＤＲＡＭにおける
オーディオ信号のディレイを行うということは、すなわ
ち、オーディオ信号をＳＤＲＡＭに書き込んでから読み
出すまでの間隔が長くなるということになる。したがっ
て、上述したＳＤＲＡＭにおけるリフレッシュ処理の仕
様を満たさなくなる可能性がある。例えば、ビデオ方式
が６２５ライン／５０Ｈｚのシステムを考えた場合、１
フレームの間隔が４０ｍｓｅｃになる。例えば、２フレ
ーム分のディレイを与える場合、オーディオ信号の書き
込みから読み出しまでの間隔が８０ｍｓｅｃとなり、リ
フレッシュ処理が必要となる。

【００１８】リフレッシュ処理には、数クロック以上の
期間を要し、リフレッシュ処理を行っている間は、ＳＤ
ＲＡＭに対するアクセスが禁止される。例えば、１つの
リフレッシュコマンドにより、ＳＤＲＡＭの入出力にお
いて、１０クロック分のデータ転送ができなくなるもの
とする。ＳＤＲＡＭのデータバスのビット幅が３２ビッ
トであるとして、リフレッシュコマンドにより転送でき
ない１秒あたりのデータ量を計算すると、（４０９６／０．０６４〔ｓｅｃ〕）×１０〔ＣＬＫ〕×３２〔ビット〕＝２０．４８Ｍｂｉｔ／ｓｅｃ・・・（１）このようになる。ビットレートに換算すると、２０．４
８Ｍｂｐｓである。

【００１９】これに対し、オーディオ信号のサンプリン
グ周波数が４８ＫＨｚ、量子化ビット数が１６ビットで
あるとすると、オーディオ信号のデータレートは、４８〔ＫＨｚ〕×１６〔ビット〕＝７６８Ｋｂｐｓ・・・（２）となる。実際の処理では、オーディオ信号に対してエラ
ー訂正のための外符号パリティが付加され、例えば２倍
のデータ量となり、データレートが略１．５Ｍｂｐｓと
なる。さらに、オーディオ信号は、複数チャンネルが同
時に扱われる。８チャンネルのオーディオ信号が同時に
扱われるとすると、オーディオ信号の全体的なデータレ
ートは、１２Ｍｂｐｓ程度となる。上述した式（１）の
結果と比較すると、リフレッシュ処理により転送が禁止
されるデータ量は、オーディオ信号のデータ転送量と同
程度あるいはそれ以上となる。例えば、若し、ＳＤＲＡ
Ｍにおいて、リフレッシュ処理を行う必要が無ければ、
さらに多チャンネルを同時に扱うことができることにな
る。

【００２０】

【発明が解決しようとする課題】ＳＤＲＡＭは、全く同
一のデータを読み出さなくても、同一のローアドレスを
アクセスしていれば、リフレッシュ処理をする必要が無
いことは、周知である。しかしながら、従来では、ＳＤ
ＲＡＭのメモリマップは、上述の図１５および図１６に
示した、ＳＲＡＭを用いたメインメモリにおけるメモリ
マップが踏襲されていたため、メインメモリに複数フレ
ームのオーディオデータを格納してオーディオデータの
ディレイを行うためには、リフレッシュ処理を行う必要
があるという問題点があった。

【００２１】以下に、この点について説明する。図１６
に示すＳＲＡＭの例では、先ず、チップセレクト信号Ｃ
Ｓ０〜ＣＳ３でＳＲＡＭ３００Ａ〜３００Ｄの何れかが
選択されることでフレームの選択がなされ、次に、選択
されたＳＲＡＭに対してアドレスが指定されて、アクセ
スが行われる。

【００２２】図１８は、従来の技術により、ＳＲＡＭで
の使用に準えて設計されたＳＤＲＡＭのメモリマップを
概略的に示す。この例では、ＳＤＲＡＭ３５０のメモリ
空間は、バンク０〜３の４バンクから構成される。各々
のバンクは、ローアドレス方向に、フレーム０〜３の４
つの領域に分割される。例えばローアドレスの上位２ビ
ットを用いて、各バンクにおけるフレーム０〜３の領域
を区別する。

【００２３】例えばフレーム０のデータをアクセスする
際には、先ず、バンク０が指定されると共に、ローアド
レスの上位２ビットでフレーム０の領域が指定される。
そして、ローアドレスの上位２ビット未満のビットで、
フレーム０の領域内における例えば最初のローアドレス
が指定され、続けてカラムアドレスが順次、指定され、
カラム方向にバースト的にアクセスがなされる。バンク
０において、１本のローをアクセスし終えると、バンク
がバンク１に切り替えられ、バンク１の最初のローアド
レスが指定され、カラム方向へのアクセスがなされる。
こうして、バンク３までのアクセスがなされると、バン
ク０に戻り、最初のローアドレスの次のローアドレスが
アクセスされる。

【００２４】このようなメモリマップで、上述したよう
な、オーディオ信号に対してフレーム単位にディレイを
与えようとした場合、４フレーム後に同一のローアドレ
スにアクセスすることになる。したがって、ＳＤＲＡＭ
３５０のリフレッシュ処理が不可欠であるという問題点
があった。

【００２５】このように、従来では、ＳＤＲＡＭに複数
フレームのデータをマッピングする場合において、ロー
アドレスによってフレームを区別していた。そのため、
異なるフレームのデータにアクセスするような場合に、
同一のローアドレスにアクセスすることができないた
め、オーディオ信号に複数フレーム分のディレイを与え
る際に、ＳＤＲＡＭのリフレッシュ処理が必要になって
しまうという問題点があった。

【００２６】したがって、この発明の目的は、ＳＤＲＡ
Ｍをメインメモリとして利用する際に、リフレッシュ処
理を不要としたメモリのアドレシング方法およびデータ
処理装置を提供することにある。

【００２７】

【課題を解決するための手段】この発明は、上述した課
題を解決するために、第１のアドレスを指定し、次に第
１のアドレスに対して第２のアドレスを指定することで
アドレスが指定されるメモリにアドレスの割り付けを行
うメモリのアドレシング方法であって、第２のアドレス
で規定される境界でメモリ領域を複数に分割し、分割さ
れたそれぞれの領域毎に第１のアドレスの順にデータを
格納するようにしたことを特徴とするメモリのアドレシ
ング方法である。

【００２８】また、この発明は、第１のアドレスを指定
し、次に第１のアドレスに対して第２のアドレスを指定
することでアドレスが指定されるメモリを備えるデータ
処理装置において、メモリは、第２のアドレスで規定さ
れる境界でメモリ領域を複数に分割し、分割されたそれ
ぞれの領域毎に第１のアドレスの順にデータを格納する
ようにアドレスが割り付けられることを特徴とするデー
タ処理装置である。

【００２９】上述したように、この発明は、第１のアド
レスを指定し、次に第１のアドレスに対して第２のアド
レスを指定することでアドレスが指定されるメモリのメ
モリ領域を、第２のアドレスで規定される境界で複数に
分割し、分割されたそれぞれの領域毎に第１のアドレス
の順にデータを格納するようにしているため、同一の第
１のアドレスをメモリ領域が第２のアドレスで規定され
る境界で分割された単位でアクセスできる。

【００３０】

【発明の実施の形態】以下、この発明の実施の一形態
を、図面を参照しながら説明する。この発明では、例え
ばディジタルＶＴＲに組み込まれ、ディジタルデータを
パケットに格納する処理や、エラー訂正符号化の処理等
を行う際に用いられるメインメモリにおいて、カラム方
向にフレーム領域を複数設け、カラムアドレスでフレー
ムデータの格納領域を区別する。

【００３１】図１は、この発明によるメモリのアドレシ
ングの概略を、従来の例と対比させて示す。図１Ａは、
この発明によるアドレシングがなされたメモリ１のメモ
リマップを概略的に示し、図１Ｂは、従来の技術による
アドレシングがなされたメモリ２のメモリマップを概略
的に示す。

【００３２】この例では、メモリ１および２としてＳＤ
ＲＡＭを用いている。従来技術とこの発明とで共通する
構成として、図１Ａおよび図１Ｂに示されるように、メ
モリ１および２は、バンク０〜３の４バンクを有すると
共に、フレーム０〜３の４フレーム分のデータを格納可
能にされている。格納されるデータは、例えば１フレー
ムのビデオデータに対応したオーディオデータである。
各々のバンクは、フレーム０〜３に対応して境界が設け
られ、４つの領域に分かれており、それぞれの領域にお
いてバンク０〜３を合わせて１フレームに対応したデー
タが格納される。

【００３３】従来では、図１Ｂに示されるように、ロー
方向にフレーム０〜３の領域を区別しており、１本のロ
ーをアクセスする毎にバンクを切り替えていた。４フレ
ーム分のメモリ領域が設けられたこの例では、同一のロ
ーアドレスがアクセスされるのは、４フレーム後であ
る。

【００３４】この発明によるメモリアドレシング方法で
は、図１Ａに一例が示されるように、カラム方向にフレ
ーム０〜３のデータの格納領域を区別する。すなわち、
ロー方向に、所定のカラム幅で各々のフレームに対応し
た領域が設定される。所定の領域のデータにアクセスす
る際には、先ずローアドレスを指定し、指定されたロー
アドレスに対してカラムアドレスを指定する。カラムア
ドレスを、カラム方向に設けられた境界までアクセスす
ると、次のバンクに切り替える。バンクが一巡すると、
次のローアドレスが指定され、同様のアクセスがなされ
る。こうして、１フレーム分のデータがアクセスされる
と、ローアドレスが最初に戻され、次のフレームに対応
するカラムアドレスが指定され、次のフレームに対応す
るデータへのアクセスが行われる。したがって、この発
明によるアドレシング方法によれば、同一のローアドレ
スにアクセスされるのが１フレーム後となる。

【００３５】上述したこの発明による方法でアドレシン
グされたメモリ１をメインメモリに適用したディジタル
ＶＴＲについて以下に説明する。このディジタルＶＴＲ
は、放送局の環境で使用して好適なもので、互いに異な
る複数のフォーマットのビデオ信号の記録・再生を可能
とするものである。例えば、ＮＴＳＣ方式に基づいたイ
ンターレス走査で有効ライン数が４８０本の信号（４８
０ｉ信号）およびＰＡＬ方式に基づいたインターレス走
査で有効ライン数が５７６本の信号（５７６ｉ信号）の
両者を殆どハードウエアを変更せずに記録・再生するこ
とが可能とされる。さらに、インターレス走査でライン
数が１０８０本の信号（１０８０ｉ信号）、プログレッ
シブ走査（ノンインターレス）でライン数がそれぞれ４
８０本、７２０本、１０８０本の信号（４８０ｐ信号、
７２０ｐ信号、１０８０ｐ信号）などの記録・再生も行
うようにできる。

【００３６】また、ディジタルＶＴＲでは、ビデオ信号
およびオーディオ信号は、ＭＰＥＧ２方式に基づき圧縮
符号化される。周知のように、ＭＰＥＧ２は、動き補償
予測符号化と、ＤＣＴによる圧縮符号化とを組み合わせ
たものである。ＭＰＥＧ２のデータ構造は、階層構造を
なしており、下位から、ブロック層、マクロブロック
層、スライス層、ピクチャ層、ＧＯＰ(Group Of Pictur
e)層およびシーケンス層となっている。

【００３７】ブロック層は、ＤＣＴを行う単位であるＤ
ＣＴブロックからなる。マクロブロック層は、複数のＤ
ＣＴブロックで構成される。スライス層は、ヘッダ部
と、行間をまたがらない任意個のマクロブロックより構
成される。ピクチャ層は、ヘッダ部と、複数のスライス
とから構成される。ピクチャは、１画面に対応する。Ｇ
ＯＰ(Group Of Picture)層は、ヘッダ部と、フレーム内
符号化に基づくピクチャであるＩピクチャと、予測符号
化に基づくピクチャであるＰおよびＢピクチャとから構
成される。

【００３８】Ｉピクチャ(Intra-coded picture：イント
ラ符号化画像) は、符号化されるときその画像１枚の中
だけで閉じた情報を使用するものである。従って、復号
時には、Ｉピクチャ自身の情報のみで復号できる。Ｐピ
クチャ(Predictive-coded picture ：順方向予測符号化
画像）は、予測画像（差分をとる基準となる画像）とし
て、時間的に前の既に復号されたＩピクチャまたはＰピ
クチャを使用するものである。動き補償された予測画像
との差を符号化するか、差分を取らずに符号化するか、
効率の良い方をマクロブロック単位で選択する。Ｂピク
チャ(Bidirectionally predictive-coded picture ：両
方向予測符号化画像）は、予測画像（差分をとる基準と
なる画像）として、時間的に前の既に復号されたＩピク
チャまたはＰピクチャ、時間的に後ろの既に復号された
ＩピクチャまたはＰピクチャ、並びにこの両方から作ら
れた補間画像の３種類を使用する。この３種類のそれぞ
れの動き補償後の差分の符号化と、イントラ符号化の中
で、最も効率の良いものをマクロブロック単位で選択す
る。

【００３９】従って、マクロブロックタイプとしては、
フレーム内符号化(Intra) マクロブロックと、過去から
未来を予測する順方向(Foward)フレーム間予測マクロブ
ロックと、未来から過去を予測する逆方向(Backward)フ
レーム間予測マクロブロックと、前後両方向から予測す
る両方向マクロブロックとがある。Ｉピクチャ内の全て
のマクロブロックは、フレーム内符号化マクロブロック
である。また、Ｐピクチャ内には、フレーム内符号化マ
クロブロックと順方向フレーム間予測マクロブロックと
が含まれる。Ｂピクチャ内には、上述した４種類の全て
のタイプのマクロブロックが含まれる。

【００４０】ＧＯＰには、最低１枚のＩピクチャが含ま
れ、ＰおよびＢピクチャは、存在しなくても許容され
る。最上層のシーケンス層は、ヘッダ部と複数のＧＯＰ
とから構成される。

【００４１】ＭＰＥＧのフォーマットにおいては、スラ
イスが１つの可変長符号系列である。可変長符号系列と
は、可変長符号を復号化しなければデータの境界を検出
できない系列である。

【００４２】また、シーケンス層、ＧＯＰ層、ピクチャ
層、スライス層およびマクロブロック層の先頭には、そ
れぞれ、バイト単位に整列された所定のビットパターン
を有する識別コード（スタートコードと称される）が配
される。なお、上述した各層のヘッダ部は、ヘッダ、拡
張データまたはユーザデータをまとめて記述したもので
ある。シーケンス層のヘッダには、画像（ピクチャ）の
サイズ（縦横の画素数）等が記述される。ＧＯＰ層のヘ
ッダには、タイムコードおよびＧＯＰを構成するピクチ
ャ数等が記述される。

【００４３】スライス層に含まれるマクロブロックは、
複数のＤＣＴブロックの集合であり、ＤＣＴブロックの
符号化系列は、量子化されたＤＣＴ係数の系列を０係数
の連続回数（ラン）とその直後の非０系列（レベル）を
１つの単位として可変長符号化したものである。マクロ
ブロックならびにマクロブロック内のＤＣＴブロックに
は、バイト単位に整列した識別コードが付加されない。

【００４４】マクロブロックは、画面（ピクチャ）を１
６画素×１６ラインの格子状に分割したものである。ス
ライスは、例えばこのマクロブロックを水平方向に連結
してなる。連続するスライスの前のスライスの最後のマ
クロブロックと、次のスライスの先頭のマクロブロック
とは連続しており、スライス間でのマクロブロックのオ
ーバーラップを形成することは、許されていない。ま
た、画面のサイズが決まると、１画面当たりのマクロブ
ロック数は、一意に決まる。

【００４５】一方、復号および符号化による信号の劣化
を避けるためには、符号化データ上で編集することが望
ましい。このとき、ＰピクチャおよびＢピクチャは、そ
の復号に、時間的に前のピクチャあるいは前後のピクチ
ャを必要とする。そのため、編集単位を１フレーム単位
とすることができない。この点を考慮して、１つのＧＯ
Ｐが１枚のＩピクチャからなるようにしている。

【００４６】また、例えば１フレーム分の記録データが
記録される記録領域が所定のものとされる。ＭＰＥＧ２
では、可変長符号化を用いているので、１フレーム期間
に発生するデータを所定の記録領域に記録できるよう
に、１フレーム分の発生データ量が制御される。さら
に、磁気テープへの記録に適するように、１スライスを
１マクロブロックから構成すると共に、１マクロブロッ
クを、所定長の固定枠に当てはめる。

【００４７】図２は、ディジタルＶＴＲの記録側の構成
の一例を示す。記録時には、所定のインタフェース例え
ばＳＤＩ(Serial Data Interface) の受信部を介してデ
ィジタルビデオ信号が端子１０１から入力される。ＳＤ
Ｉは、（４：２：２）コンポーネントビデオ信号とディ
ジタルオーディオ信号と付加的データとを伝送するため
に、ＳＭＰＴＥによって規定されたインターフェイスで
ある。入力ビデオ信号は、ビデオエンコーダ１０２にお
いてＤＣＴ(Discrete Cosine Transform) の処理を受
け、係数データに変換され、係数データが可変長符号化
される。ビデオエンコーダ１０２からの可変長符号化
（ＶＬＣ）データは、ＭＰＥＧ２に準拠したエレメンタ
リストリームである。この出力は、セレクタ１０３の一
方の入力端に供給される。

【００４８】一方、入力端子１０４を通じて、ＡＮＳＩ
／ＳＭＰＴＥ３０５Ｍによって規定されたインターフ
ェイスである、ＳＤＴＩ(Serial Data Transport Inter
face) のフォーマットのデータが入力される。この信号
は、ＳＤＴＩ受信部１０５で同期検出される。そして、
バッファに一旦溜め込まれ、エレメンタリストリームが
抜き出される。抜き出されたエレメンタリストリーム
は、セレクタ１０３の他方の入力端に供給される。

【００４９】セレクタ１０３で選択され出力されたエレ
メンタリストリームは、ストリームコンバータ１０６に
供給される。ストリームコンバータ１０６では、ＭＰＥ
Ｇ２の規定に基づきＤＣＴブロック毎に並べられていた
ＤＣＴ係数を、１マクロブロックを構成する複数のＤＣ
Ｔブロックを通して、周波数成分毎にまとめ、まとめた
周波数成分を並べ替える。並べ替えられた変換エレメン
タリストリームは、パッキングおよびシャフリング部１
０７に供給される。

【００５０】エレメンタリストリームのビデオデータ
は、可変長符号化されているため、各マクロブロックの
データの長さが不揃いである。パッキングおよびシャフ
リング部１０７では、マクロブロックが固定枠に詰め込
まれる。このとき、固定枠からはみ出たオーバーフロー
部分は、固定枠のサイズに対して空いている領域に順に
詰め込まれる。また、タイムコード等のシステムデータ
が入力端子１０８からパッキングおよびシャフリング部
１０７に供給され、ピクチャデータと同様にシステムデ
ータが記録処理を受ける。また、走査順に発生する１フ
レームのマクロブロックを並び替え、テープ上のマクロ
ブロックの記録位置を分散させるシャフリングが行われ
る。シャフリングによって、変速再生時に断片的にデー
タが再生される時でも、画像の更新率を向上させること
ができる。

【００５１】パッキングおよびシャフリング部１０７か
らのビデオデータおよびシステムデータ（以下、特に必
要な場合を除き、システムデータを含む場合も単にビデ
オデータと言う。）が外符号エンコーダ１０９に供給さ
れる。ビデオデータおよびオーディオデータに対するエ
ラー訂正符号としては、積符号が使用される。積符号
は、ビデオデータまたはオーディオデータの２次元配列
の縦方向に外符号の符号化を行い、その横方向に内符号
の符号化を行い、データシンボルを２重に符号化するも
のである。外符号および内符号としては、リードソロモ
ンコード(Reed-Solomon code) を使用できる。

【００５２】外符号エンコーダ１０９の出力がシャフリ
ング部１１０に供給され、複数のＥＣＣブロックにわた
ってシンクブロック単位で順番を入れ替える、シャフリ
ングがなされる。シンクブロック単位のシャフリングに
よって特定のＥＣＣブロックにエラーが集中することが
防止される。シャフリング部１１０でなされるシャフリ
ングをインターリーブと称することもある。シャフリン
グ部１１０の出力が混合部１１１に供給され、オーディ
オデータと混合される。なお、混合部１１１は、後述の
ように、メインメモリにより構成される。

【００５３】１１２で示す入力端子からオーディオデー
タが供給される。本例のディジタルＶＴＲでは、非圧縮
のディジタルオーディオ信号が扱われる。ディジタルオ
ーディオ信号は、入力側のＳＤＩ受信部（図示しない）
またはＳＤＴＩ受信部１０５で分離されたもの、または
オーディオインタフェースを介して入力されたものであ
る。入力ディジタルオーディオ信号が遅延部１１３を介
してＡＵＸ付加部１１４に供給される。遅延部１１３
は、オーディオ信号とビデオ信号と時間合わせ用のもの
である。入力端子１１５から供給されるオーディオＡＵ
Ｘは、補助的データであり、オーディオデータのサンプ
リング周波数等のオーディオデータに関連する情報を有
するデータである。オーディオＡＵＸは、ＡＵＸ付加部
１１４にてオーディオデータに付加され、オーディオデ
ータと同等に扱われる。

【００５４】ＡＵＸ付加部１１４からのオーディオデー
タおよびＡＵＸ（以下、特に必要な場合を除き、ＡＵＸ
を含む場合も単にオーディオデータと言う。）が外符号
エンコーダ１１６に供給される。外符号エンコーダ１１
６は、オーディオデータに対して外符号の符号化を行
う。外符号エンコーダ１１６の出力がシャフリング部１
１７に供給され、シャフリング処理を受ける。オーディ
オシャフリングとして、シンクブロック単位のシャフリ
ングと、チャンネル単位のシャフリングとがなされる。

【００５５】シャフリング部１１７の出力が混合部１１
１に供給され、ビデオデータとオーディオデータが１チ
ャンネルのデータとされる。混合部１１１の出力がＩＤ
付加部１１８が供給され、ＩＤ付加部１１８にて、シン
クブロック番号を示す情報等を有するＩＤが付加され
る。ＩＤ付加部１１８の出力が内符号エンコーダ１１９
に供給され、内符号の符号化がなされる。さらに、内符
号エンコーダ１１９の出力が同期付加部１２０に供給さ
れ、シンクブロック毎の同期信号が付加される。同期信
号が付加されることによってシンクブロックが連続する
記録データが構成される。この記録データが記録アンプ
１２１を介して回転ヘッド１２２に供給され、磁気テー
プ１２３上に記録される。回転ヘッド１２２は、実際に
は、隣接するトラックを形成するヘッドのアジマスが互
いに異なる複数の磁気ヘッドが回転ドラムに取り付けら
れたものである。

【００５６】記録データに対して必要に応じてスクラン
ブル処理を行っても良い。また、記録時にディジタル変
調を行っても良く、さらに、パーシャル・レスポンスク
ラス４とビタビ符号を使用しても良い。

【００５７】図３は、ディジタルＶＴＲの再生側の構成
の一例を示す。磁気テープ１２３から回転ヘッド１２２
で再生された再生信号が再生アンプ１３１を介して同期
検出部１３２に供給される。再生信号に対して、等化や
波形整形などがなされる。また、ディジタル変調の復
調、ビタビ復号等が必要に応じてなされる。同期検出部
１３２は、シンクブロックの先頭に付加されている同期
信号を検出する。同期検出によって、シンクブロックが
切り出される。

【００５８】同期検出ブロック１３２の出力が内符号エ
ンコーダ１３３に供給され、内符号のエラー訂正がなさ
れる。内符号エンコーダ１３３の出力がＩＤ補間部１３
４に供給され、内符号によりエラーとされたシンクブロ
ックのＩＤ例えばシンクブロック番号が補間される。Ｉ
Ｄ補間部１３４の出力が分離部１３５に供給され、ビデ
オデータとオーディオデータとが分離される。上述した
ように、ビデオデータは、ＭＰＥＧのイントラ符号化で
発生したＤＣＴ係数データおよびシステムデータを意味
し、オーディオデータは、ＰＣＭ(Pulse Code Modulati
on) データおよびＡＵＸを意味する。

【００５９】分離部１３５からのビデオデータがデシャ
フリング部１３６において、シャフリングと逆の処理が
なされる。デシャフリング部１３６は、記録側のシャフ
リング部１１０でなされたシンクブロック単位のシャフ
リングを元に戻す処理を行う。デシャフリング部１３６
の出力が外符号デコーダ１３７に供給され、外符号によ
るエラー訂正がなされる。訂正できないエラーが発生し
た場合には、エラーの有無を示すエラーフラグがエラー
有りを示すものとされる。

【００６０】外符号デコーダ１３７の出力がデシャフリ
ングおよびデパッキング部１３８に供給される。デシャ
フリングおよびデパッキング部１３８は、記録側のパッ
キングおよびシャフリング部１０７でなされたマクロブ
ロック単位のシャフリングを元に戻す処理を行う。ま
た、デシャフリングおよびデパッキング部１３８では、
記録時に施されたパッキングを分解する。すなわち、マ
クロブロック単位にデータの長さを戻して、元の可変長
符号（不等長データ）を復元する。さらに、デシャフリ
ングおよびデパッキング部１３８において、システムデ
ータが分離され、出力端子１３９に取り出される。

【００６１】デシャフリングおよびデパッキング部１３
８の出力が補間部１４０に供給され、エラーフラグが立
っている（すなわち、エラーのある）データが修整され
る。すなわち、変換前に、マクロブロックデータの途中
にエラーがあるとされた場合には、エラー箇所以降の周
波数成分のＤＣＴ係数が復元できない。そこで、例えば
エラー箇所のデータをブロック終端符号（ＥＯＢ）に置
き替え、それ以降の周波数成分のＤＣＴ係数をゼロとす
る。同様に、高速再生時にも、シンクブロック長に対応
する長さまでのＤＣＴ係数のみを復元し、それ以降の係
数は、ゼロデータに置き替えられる。さらに、補間部１
４０では、ビデオデータの先頭に付加されているヘッダ
がエラーの場合に、ヘッダ（シーケンスヘッダ、ＧＯＰ
ヘッダ、ピクチャヘッダ、ユーザデータ等）を回復する
処理もなされる。

【００６２】ＤＣＴブロックに跨がって、ＤＣＴ係数が
ＤＣ成分および低域成分から高域成分へと並べられてい
るため、このように、ある箇所以降からＤＣＴ係数を無
視しても、マクロブロックを構成するＤＣＴブロックの
それぞれに対して、満遍なくＤＣならびに低域成分から
のＤＣＴ係数を行き渡らせることができる。

【００６３】補間部１４０の出力がストリームコンバー
タ１４１に供給される。ストリームコンバータ１４１で
は、記録側のストリームコンバータ１０６と逆の処理が
なされる。すなわち、ＤＣＴブロックに跨がって周波数
成分毎に並べられていたＤＣＴ係数を、ＤＣＴブロック
毎に並び替える。これにより、再生信号がＭＰＥＧ２に
準拠したエレメンタリストリームに変換される。

【００６４】また、ストリームコンバータ１４１の入出
力は、記録側と同様に、マクロブロックの最大長に応じ
て、十分な転送レート（バンド幅）を確保しておく。マ
クロブロックの長さを制限しない場合には、画素レート
の３倍のバンド幅を確保するのが好ましい。

【００６５】ストリームコンバータ１４１の出力がビデ
オデコーダ１４２に供給される。ビデオデコーダ１４２
は、エレメンタリストリームを復号し、ビデオデータを
出力する。すなわち、ビデオデコーダ１４２は、逆量子
化処理と、逆ＤＣＴ処理とがなされる。復号ビデオデー
タが出力端子１４３に取り出される。外部とのインタフ
ェースには、例えばＳＤＩが使用される。また、ストリ
ームコンバータ１４１からのエレメンタリストリームが
ＳＤＴＩ送信部１４４に供給される。ＳＤＴＩ送信部１
４４には、経路の図示を省略しているが、システムデー
タ、再生オーディオデータ、ＡＵＸも供給され、ＳＤＴ
Ｉフォーマットのデータ構造を有するストリームへ変換
される。ＳＤＴＩ送信部１４４からのストリームが出力
端子１４５を通じて外部に出力される。

【００６６】分離部１３５で分離されたオーディオデー
タがデシャフリング部１５１に供給される。デシャフリ
ング部１５１は、記録側のシャフリング部１１７でなさ
れたシャフリングと逆の処理を行う。デシャフリング部
１１７の出力が外符号デコーダ１５２に供給され、外符
号によるエラー訂正がなされる。外符号デコーダ１５２
からは、エラー訂正されたオーディオデータが出力され
る。訂正できないエラーがあるデータに関しては、エラ
ーフラグがセットされる。

【００６７】外符号デコーダ１５２の出力がＡＵＸ分離
部１５３に供給され、オーディオＡＵＸが分離される。
分離されたオーディオＡＵＸが出力端子１５４に取り出
される。また、オーディオデータが補間部１５５に供給
される。補間部１５５では、エラーの有るサンプルが補
間される。補間方法としては、時間的に前後の正しいデ
ータの平均値で補間する平均値補間、前の正しいサンプ
ルの値をホールドする前値ホールド等を使用できる。補
間部１５５の出力が出力部１５６に供給される。出力部
１５６は、エラーであり、補間できないオーディオ信号
の出力を禁止するミュート処理、並びにビデオ信号との
時間合わせのための遅延量調整処理がなされる。出力部
１５６から出力端子１５７に再生オーディオ信号が取り
出される。

【００６８】なお、図２および図３では省略されている
が、入力データと同期したタイミング信号を発生するタ
イミング発生部、記録再生装置の全体の動作を制御する
システムコントローラ（マイクロコンピュータ）等が備
えられている。

【００６９】ディジタルＶＴＲでは、磁気テープへの信
号の記録は、回転する回転ヘッド上に設けられた磁気ヘ
ッドにより、斜めのトラックを形成する、ヘリカルスキ
ャン方式によって行われる。磁気ヘッドは、回転ドラム
上の、互いに対向する位置に、それぞれ複数個が設けら
れる。すなわち、磁気テープが回転ヘッドに１８０°程
度の巻き付け角で以て巻き付けられている場合、回転ヘ
ッドの１８０°の回転により、同時に複数本のトラック
を形成することができる。また、磁気ヘッドは、互いに
アジマスの異なる２個で一組とされる。複数個の磁気ヘ
ッドは、隣接するトラックのアジマスが互いに異なるよ
うに配置される。

【００７０】図４は、上述した回転ヘッドにより磁気テ
ープ上に形成されるトラックフォーマットの一例を示
す。これは、１フレーム当たりのビデオおよびオーディ
オデータが８トラックで記録される例である。例えばフ
レーム周波数が２９．９７Ｈｚ、レートが５０Ｍｂｐ
ｓ、有効ライン数が４８０本で有効水平画素数が７２０
画素のインターレス信号（４８０ｉ信号）およびオーデ
ィオ信号が記録される。また、フレーム周波数が２５Ｈ
ｚ、レートが５０Ｍｂｐｓ、有効ライン数が５７６本で
有効水平画素数が７２０画素のインターレス信号（５７
６ｉ信号）およびオーディオ信号も、図４と同一のテー
プフォーマットによって記録できる。

【００７１】互いに異なるアジマスの２トラックによっ
て１セグメントが構成される。すなわち、８トラック
は、４セグメントからなる。セグメントを構成する１組
のトラックに対して、アジマスと対応するトラック番号

〔０〕とトラック番号〔１〕が付される。図４に示され
る例では、前半の８トラックと、後半の８トラックとの
間で、トラック番号が入れ替えられると共に、フレーム
毎に互いに異なるトラックシーケンスが付される。これ
により、アジマスが異なる１組の磁気ヘッドのうち一方
が、例えば目詰まりなどにより読み取り不能状態に陥っ
ても、前フレームのデータを利用してエラーの影響を小
とできる。

【００７２】トラックのそれぞれにおいて、両端側にビ
デオデータが記録されるビデオセクタが配され、ビデオ
セクタに挟まれて、オーディオデータが記録されるオー
ディオセクタが配される。なお、この図４および後述す
る図５は、テープ上のオーディオセクタの配置を示すも
のである。

【００７３】図４のトラックフォーマットでは、８チャ
ンネルのオーディオデータを扱うことができるようにさ
れている。Ａ１〜Ａ８は、それぞれオーディオデータの
１〜８ｃｈのセクタを示す。オーディオデータは、セグ
メント単位で配列を変えられて記録される。オーディオ
データは、１フィールド期間で発生するオーディオサン
プル（例えばフィールド周波数が２９．９７Hzで、サン
プリング周波数が４８ｋHzの場合には、８００サンプル
または８０１サンプル）が偶数番目のサンプルと奇数番
目のサンプルとにわけられ、各サンプル群とＡＵＸによ
って積符号の１ＥＣＣブロックが構成される。

【００７４】図４では、１フィールド分のオーディオデ
ータが４トラックに記録されるので、オーディオデータ
の１チャンネル当たりの２個のＥＣＣブロックが４トラ
ックに記録される。２個のＥＣＣブロックのデータ（外
符号パリティを含む）が４個のセクタに分割され、図４
に示すように、４トラックに分散されて記録される。２
個のＥＣＣブロックに含まれる複数のシンクブロックが
シャフリングされる。例えばＡ１の参照番号が付された
４セクタによって、チャンネル１の２ＥＣＣブロックが
構成される。

【００７５】また、ビデオデータは、この例では、１ト
ラックに対して４ＥＣＣブロック分のデータがシャフリ
ング（インターリーブ）され、ＵｐｐｅｒＳｉｄｅお
よびＬｏｗｅｒＳｉｄｅで各セクタに分割され記録さ
れる。ＬｏｗｅｒＳｉｄｅのビデオセクタには、所定
位置にシステム領域が設けられる。

【００７６】なお、図４において、ＳＡＴ１（Ｔｒ）お
よびＳＡＴ２（Ｔｍ）は、サーボロック用の信号が記録
されるエリアである。また、各記録エリアの間には、所
定の大きさのギャップ（Ｖｇ１，Ｓｇ１，Ａｇ，Ｓｇ
２，Ｓｇ３およびＶｇ２）が設けられる。

【００７７】図４は、１フレーム当たりのデータを８ト
ラックで記録する例であるが、記録再生するデータのフ
ォーマットによっては、１フレーム当たりのデータを４
トラック、６トラックなどでの記録することができる。
図５Ａは、１フレームが６トラックのフォーマットであ
る。この例では、トラックシーケンスが

〔０〕のみとさ
れる。

【００７８】図５Ｂに示すように、テープ上に記録され
るデータは、シンクブロックと称される等間隔に区切ら
れた複数のブロックからなる。図５Ｃは、シンクブロッ
クの構成を概略的に示す。詳細は後述するが、シンクブ
ロックは、同期検出するためのＳＹＮＣパターン、シン
クブロックのそれぞれを識別するためのＩＤ、後続する
データの内容を示すＤＩＤ、データパケットおよびエラ
ー訂正用の内符号パリティから構成される。データは、
シンクブロック単位でパケットとして扱われる。すなわ
ち、記録あるいは再生されるデータ単位の最小のものが
１シンクブロックである。シンクブロックが多数並べら
れて（図５Ｂ）、例えばビデオセクタが形成される（図
５Ａ）。

【００７９】図６は、記録／再生の最小単位である、ビ
デオデータのシンクブロックのデータ構成をより具体的
に示す。ディジタルＶＴＲにおいては、記録するビデオ
データのフォーマットに適応して１シンクブロックに対
して１個乃至は２個のマクロブロックのデータ（ＶＬＣ
データ）が格納されると共に、１シンクブロックのサイ
ズが扱うビデオ信号のフォーマットに応じて長さが変更
される。図６Ａに示されるように、１シンクブロック
は、先頭から、２バイトのＳＹＮＣパターン、２バイト
のＩＤ、１バイトのＤＩＤ、例えば１１２バイト〜２０
６バイトの間で可変に規定されるデータ領域および１２
バイトのパリティ（内符号パリティ）からなる。なお、
データ領域は、ペイロードとも称される。

【００８０】先頭の２バイトのＳＹＮＣパターンは、同
期検出用であり、所定のビットパターンを有する。固有
のパターンに対して一致するＳＹＮＣパターンを検出す
ることで、同期検出が行われる。

【００８１】図７Ａは、ＩＤ０およびＩＤ１のビットア
サインの一例を示す。ＩＤは、シンクブロックが固有に
持っている重要な情報を持っており、各２バイト（ＩＤ
０およびＩＤ１）が割り当てられている。ＩＤ０は、１
トラック中のシンクブロックのそれぞれを識別するため
の識別情報（ＳＹＮＣＩＤ）が格納される。ＳＹＮＣ
ＩＤは、例えば各セクタ内のシンクブロックに対して
付された通し番号である。ＳＹＮＣＩＤは、８ビット
で表現される。ビデオのシンクブロックとオーディオの
シンクブロックとでそれぞれ別個にＳＹＮＣＩＤが付
される。

【００８２】ＩＤ１は、シンクブロックのトラックに関
する情報が格納される。ＭＳＢ側をビット７、ＬＳＢ側
をビット０とした場合、このシンクブロックに関して、
ビット７でトラックの上側（Ｕｐｐｅｒ）か下側（Ｌｏ
ｗｅｒ）かが示され、ビット５〜ビット２で、トラック
のセグメントが示される。また、ビット１は、トラック
のアジマスに対応するトラック番号が示され、ビット０
は、このシンクブロックがビデオデータおよびオーディ
オデータを区別するビットである。

【００８３】図７Ｂは、ビデオの場合のＤＩＤのビット
アサインの一例を示す。ＤＩＤは、ペイロードに関する
情報が格納される。上述したＩＤ１のビット０の値に基
づき、ビデオおよびオーディオで、ＤＩＤの内容が異な
る。ビット７〜ビット４は、未定義（Ｒｅｓｅｒｖｅ
ｄ）とされている。ビット３および２は、ペイロードの
モードであり、例えばペイロードのタイプが示される。
ビット３および２は、補助的なものである。ビット１で
ペイロードに１個あるいは２個のマクロブロックが格納
されることが示される。ビット０でペイロードに格納さ
れるビデオデータが外符号パリティであるかどうかが示
される。

【００８４】図７Ｃは、オーディオの場合のＤＩＤのビ
ットアサインの一例を示す。ビット７〜ビット４は、Ｒ
ｅｓｅｒｖｅｄとされている。ビット３でペイロードに
格納されているデータがオーディオデータであるか、一
般的なデータであるかどうかが示される。ペイロードに
対して、圧縮符号化されたオーディオデータが格納され
ている場合には、ビット３がデータを示す値とされる。
ビット２〜ビット０は、ＮＴＳＣ方式における、５フィ
ールドシーケンスの情報が格納される。すなわち、ＮＴ
ＳＣ方式においては、ビデオ信号の１フィールドに対し
てオーディオ信号は、サンプリング周波数が４８ｋＨｚ
の場合、８００サンプルおよび８０１サンプルの何れか
であり、このシーケンスが５フィールド毎に揃う。ビッ
ト２〜ビット０によって、シーケンスの何処に位置する
かが示される。

【００８５】図６に戻って説明すると、図６Ｂ〜図６Ｅ
は、上述のペイロードの例を示す。図６Ｂおよび図６Ｃ
は、ペイロードに対して、１および２マクロブロックの
ビデオデータ（不等長データ）が格納される場合の例を
それぞれ示す。図６Ｂに示される、１マクロブロックが
格納される例では、先頭の３バイトに、そのマクロブロ
ックに対応する不等長データの長さを示すデータ長標識
ＬＴが配される。なお、データ長標識ＬＴには、自分自
身の長さを含んでも良いし、含まなくても良い。また、
図６Ｃに示される、２マクロブロックが格納される例で
は、先頭に第１のマクロブロックのデータ長標識ＬＴが
配され、続けて第１のマクロブロックが配される。そし
て、第１のマクロブロックに続けて第２のマクロブロッ
クの長さを示すデータ長標識ＬＴが配され、続けて第２
のマクロブロックが配される。データ長標識ＬＴは、デ
パッキングのために必要な情報である。

【００８６】図６Ｄは、ペイロードに対して、ビデオＡ
ＵＸ（補助的）データが格納される場合の例を示す。先
頭のデータ長標識ＬＴには、ビデオＡＵＸデータの長さ
が記される。このデータ長標識ＬＴに続けて、５バイト
のシステム情報、１２バイトのＰＩＣＴ情報、および９
２バイトのユーザ情報が格納される。ペイロードの長さ
に対して余った部分は、Ｒｅｓｅｒｖｅｄとされる。

【００８７】図６Ｅは、ペイロードに対してオーディオ
データが格納される場合の例を示す。オーディオデータ
は、ペイロードの全長にわたって詰め込むことができ
る。オーディオ信号は、圧縮処理などが施されない、例
えばＰＣＭ形式で扱われる。これに限らず、所定の方式
で圧縮符号化されたオーディオデータを扱うようにもで
きる。

【００８８】本例のディジタルＶＴＲにおいては、各シ
ンクブロックのデータの格納領域であるペイロードの長
さは、ビデオシンクブロックとオーディオシンクブロッ
クとでそれぞれ最適に設定されているため、互いに等し
い長さではない。また、ビデオデータを記録するシンク
ブロックの長さと、オーディオデータを記録するシンク
ブロックの長さとを、信号フォーマットに応じてそれぞ
れ最適な長さに設定される。これにより、複数の異なる
信号フォーマットを統一的に扱うことができる。

【００８９】図８Ａは、ＭＰＥＧエンコーダのＤＣＴ回
路から出力されるビデオデータ中のＤＣＴ係数の順序を
示す。ＤＣＴブロックにおいて左上のＤＣ成分から開始
して、水平ならびに垂直空間周波数が高くなる方向に、
ＤＣＴ係数がジグザグスキャンで出力される。その結
果、図８Ｂに一例が示されるように、全部で６４個（８
画素×８ライン）のＤＣＴ係数が周波数成分順に並べら
れて得られる。

【００９０】このＤＣＴ係数がＭＰＥＧエンコーダのＶ
ＬＣ部によって可変長符号化される。すなわち、最初の
係数は、ＤＣ成分として固定的であり、次の成分（ＡＣ
成分）からは、ゼロのランとそれに続くレベルに対応し
てコードが割り当てられる。従って、ＡＣ成分の係数デ
ータに対する可変長符号化出力は、周波数成分の低い
（低次の）係数から高い（高次の）係数へと、ＡＣ₁，
ＡＣ₂，ＡＣ₃，・・・と並べられたものである。可変
長符号化されたＤＣＴ係数をエレメンタリストリームが
含んでいる。

【００９１】ストリームコンバータ１０６では、供給さ
れた信号のＤＣＴ係数の並べ替えが行われる。すなわ
ち、それぞれのマクロブロック内で、ジグザグスキャン
によってＤＣＴブロック毎に周波数成分順に並べられた
ＤＣＴ係数がマクロブロックを構成する各ＤＣＴブロッ
クにわたって周波数成分順に並べ替えられる。

【００９２】図９は、このストリームコンバータ１０６
におけるＤＣＴ係数の並べ替えを概略的に示す。（４：
２：２）コンポーネント信号の場合に、１マクロブロッ
クは、輝度信号Ｙによる４個のＤＣＴブロック（Ｙ₁，
Ｙ₂，Ｙ₃およびＹ₄）と、色度信号Ｃｂ，Ｃｒのそれ
ぞれによる２個ずつのＤＣＴブロック（Ｃｂ₁，Ｃ
ｂ₂，Ｃｒ₁およびＣｒ₂）からなる。

【００９３】上述したように、ビデオエンコーダ１０２
では、ＭＰＥＧ２の規定に従いジグザグスキャンが行わ
れ、図９Ａに示されるように、各ＤＣＴブロック毎に、
ＤＣＴ係数がＤＣ成分および低域成分から高域成分に、
周波数成分の順に並べられる。一つのＤＣＴブロックの
スキャンが終了したら、次のＤＣＴブロックのスキャン
が行われ、同様に、ＤＣＴ係数が並べられる。

【００９４】すなわち、マクロブロック内で、ＤＣＴブ
ロックＹ₁，Ｙ₂，Ｙ₃およびＹ₄、ＤＣＴブロックＣ
ｂ₁，Ｃｂ₂，Ｃｒ₁およびＣｒ₂のそれぞれについ
て、ＤＣＴ係数がＤＣ成分および低域成分から高域成分
へと周波数順に並べられる。そして、連続したランとそ
れに続くレベルとからなる組に、〔ＤＣ，ＡＣ₁，ＡＣ
₂，ＡＣ₃，・・・〕と、それぞれ符号が割り当てられ
るように、可変長符号化されている。

【００９５】ストリームコンバータ１０６では、可変長
符号化され並べられたＤＣＴ係数を、一旦可変長符号を
解読して各係数の区切りを検出し、マクロブロックを構
成する各ＤＣＴブロックに跨がって周波数成分毎にまと
める。この様子を、図９Ｂに示す。最初にマクロブロッ
ク内の８個のＤＣＴブロックのＤＣ成分をまとめ、次に
８個のＤＣＴブロックの最も周波数成分が低いＡＣ係数
成分をまとめ、以下、順に同一次数のＡＣ係数をまとめ
るように、８個のＤＣＴブロックに跨がって係数データ
を並び替える。

【００９６】並び替えられた係数データは、ＤＣ
（Ｙ₁），ＤＣ（Ｙ₂），ＤＣ（Ｙ₃），ＤＣ
（Ｙ₄），ＤＣ（Ｃｂ₁），ＤＣ（Ｃｂ₂），ＤＣ（Ｃ
ｒ₁），ＤＣ（Ｃｒ₂），ＡＣ₁（Ｙ₁），ＡＣ₁（Ｙ
₂），ＡＣ₁（Ｙ₃），ＡＣ₁（Ｙ₄），ＡＣ₁（Ｃｂ
₁），ＡＣ₁（Ｃｂ₂），ＡＣ₁（Ｃｒ₁），ＡＣ
₁（Ｃｒ₂），・・・である。ここで、ＤＣ、ＡＣ₁、
ＡＣ₂、・・・は、図８を参照して説明したように、ラ
ンとそれに続くレベルとからなる組に対して割り当てら
れた可変長符号の各符号である。

【００９７】ストリームコンバータ１０６で係数データ
の順序が並べ替えられた変換エレメンタリストリーム
は、パッキングおよびシャフリング部１０７に供給され
る。マクロブロックのデータの長さは、変換エレメンタ
リストリームと変換前のエレメンタリストリームとで同
一である。また、ビデオエンコーダ１０２において、ビ
ットレート制御によりＧＯＰ（１フレーム）単位に固定
長化されていても、マクロブロック単位では、長さが変
動している。パッキングおよびシャフリング部１０７で
は、マクロブロックのデータを固定枠に当てはめる。

【００９８】図１０は、パッキングおよびシャフリング
部１０７でのマクロブロックのパッキング処理を概略的
に示す。マクロブロックは、所定のデータ長を持つ固定
枠に当てはめられ、パッキングされる。このとき用いら
れる固定枠のデータ長を、記録および再生の際のデータ
の最小単位であるシンクブロックのデータ長と一致させ
ている。これは、シャフリングおよびエラー訂正符号化
の処理を簡単に行うためである。図１０では、簡単のた
め、１フレームに８マクロブロックが含まれるものと仮
定する。

【００９９】可変長符号化によって、図１０Ａに一例が
示されるように、８マクロブロックの長さは、互いに異
なる。この例では、固定枠である１シンクブロックのデ
ータ領域の長さと比較して、マクロブロック＃１のデー
タ，＃３のデータおよび＃６のデータがそれぞれ長く、
マクロブロック＃２のデータ，＃５のデータ，＃７のデ
ータおよび＃８のデータがそれぞれ短い。また、マクロ
ブロック＃４のデータは、１シンクブロックと略等しい
長さである。

【０１００】パッキング処理によって、マクロブロック
が１シンクブロック長の固定長枠に詰め込まれる。過不
足無くデータを詰め込むことができるのは、１フレーム
期間で発生するデータ量が固定量に制御されているから
である。図１０Ｂに一例が示されるように、１シンクブ
ロックと比較して長いマクロブロックは、シンクブロッ
ク長に対応する位置で分割される。分割されたマクロブ
ロックのうち、シンクブロック長からはみ出た部分（オ
ーバーフロー部分）は、先頭から順に空いている領域
に、すなわち、長さがシンクブロック長に満たないマク
ロブロックの後ろに、詰め込まれる。

【０１０１】図１０Ｂの例では、マクロブロック＃１
の、シンクブロック長からはみ出た部分が、先ず、マク
ロブロック＃２の後ろに詰め込まれ、そこがシンクブロ
ックの長さに達すると、マクロブロック＃５の後ろに詰
め込まれる。次に、マクロブロック＃３の、シンクブロ
ック長からはみ出た部分がマクロブロック＃７の後ろに
詰め込まれる。さらに、マクロブロック＃６のシンクブ
ロック長からはみ出た部分がマクロブロック＃７の後ろ
に詰め込まれ、さらにはみ出た部分がマクロブロック＃
８の後ろに詰め込まれる。こうして、各マクロブロック
がシンクブロック長の固定枠に対してパッキングされ
る。

【０１０２】各マクロブロックに対応する不等長データ
の長さは、ストリームコンバータ１０６において予め調
べておくことができる。これにより、このパッキング部
１０７では、ＶＬＣデータをデコードして内容を検査す
ること無く、マクロブロックのデータの最後尾を知るこ
とができる。

【０１０３】図１１は、ディジタルＶＴＲで使用される
エラー訂正符号の一例を示し、図１１Ａは、ビデオデー
タに対するエラー訂正符号の１ＥＣＣブロックを示し、
図１１Ｂは、オーディオデータに対するエラー訂正符号
の１ＥＣＣブロックを示す。図１１Ａにおいて、ＶＬＣ
データがパッキングおよびシャフリング部１０７からの
データである。ＶＬＣデータの各行に対して、ＳＹＮＣ
パターン、ＩＤ、ＤＩＤが付加され、さらに、内符号の
パリティが付加されることによって、１ＳＹＮＣブロッ
クが形成される。

【０１０４】すなわち、ＶＬＣデータの配列の垂直方向
に整列する所定数のシンボル（バイト）から１０バイト
の外符号のパリティが生成され、その水平方向に整列す
る、ＩＤ、ＤＩＤおよびＶＬＣデータ（または外符号の
パリティ）の所定数のシンボル（バイト）から内符号の
パリティが生成される。図１１Ａの例では、１０個の外
符号パリティのシンボルと、１２個の内符号のパリティ
のシンボルとが付加される。具体的なエラー訂正符号と
しては、リードソロモン符号が使用される。また、図１
１Ａにおいて、１ＳＹＮＣブロック内のＶＬＣデータの
長さが異なるのは、５９．９４Hz、２５Hz、２３．９７
６Hzのように、ビデオデータのフレーム周波数が異なる
のと対応するためである。

【０１０５】図１１Ｂに示すように、オーディオデータ
に対する積符号もビデオデータに対するものと同様に、
１０シンボルの外符号のパリティおよび１２シンボルの
内符号のパリティを生成するものである。オーディオデ
ータの場合は、サンプリング周波数が例えば４８ｋHzと
され、１サンプルが２４ビットに量子化される。１サン
プルを他のビット数例えば１６ビットに変換しても良
い。上述したフレーム周波数の相違に応じて、１ＳＹＮ
Ｃブロック内のオーディオデータの量が相違している。
前述したように、１フィールド分のオーディオデータ／
１チャンネルによって２ＥＣＣブロックが構成される。
１ＥＣＣブロックには、偶数番目および奇数番目の一方
のオーディオサンプルとオーディオＡＵＸとがデータと
して含まれる。

【０１０６】図１２は、記録側構成のより具体的な構成
を示す。図１２において、１６４がＩＣに対して外付け
のメインメモリ１６０のインタフェースである。メイン
メモリ１６０は、ＳＤＲＡＭで構成され、上述の図１Ａ
に示したメインメモリ１に対応するものである。インタ
フェース１６４によって、メインメモリ１６０の書込み
／読出し動作が制御される。また、パッキング部１０７
ａ、ビデオシャフリング部１０７ｂ、パッキング部１０
７ｃによって、パッキングおよびシャフリング部１０７
が構成される。

【０１０７】図１３は、メインメモリ１６０のアドレス
構成の一例を示す。メインメモリ１６０は、例えばＳＤ
ＲＡＭで構成される。メインメモリ１６０は、ビデオ領
域２５０、オーバーフロー領域２５１およびオーディオ
領域２５２を有する。ビデオ領域２５０は、４つのバン
ク（ｖｂａｎｋ＃０、ｖｂａｎｋ＃１、ｖｂａｎｋ＃２
およびｖｂａｎｋ＃３）からなる。４バンクのそれぞれ
は、１等長化単位のディジタルビデオ信号が格納でき
る。１等長化単位は、発生するデータ量を略目標値に制
御する単位であり、例えばビデオ信号の１ピクチャ（Ｉ
ピクチャ）である。図１３中の、部分Ａは、ビデオ信号
の１シンクブロックのデータ部分を示す。１シンクブロ
ックには、フォーマットによって異なるバイト数のデー
タが挿入される（図１１Ａ参照）。複数のフォーマット
に対応するために、最大のバイト数以上であって、処理
に都合の良いバイト数例えば２５６バイトが１シンクブ
ロックのデータサイズとされている。

【０１０８】ビデオ領域の各バンクは、さらに、パッキ
ング用領域２５０Ａと内符号化エンコーダへの出力用領
域２５０Ｂとに分けられる。オーバーフロー領域２５１
は、上述のビデオ領域に対応して、４つのバンクからな
る。さらに、オーディオデータ処理用の領域２５２をメ
インメモリ１６０が有する。領域２５２も、上述のビデ
オ領域に対応して、４つのバンクからなる。

【０１０９】この発明によるオーディオデータのメイン
メモリ１６０に対するアドレシングの一例について、図
１Ａのメモリマップを図１３に当てはめて説明する。こ
こでは、図１３に記されている番号＃０〜＃３２７６７
をそれぞれ１本のローと見做し、メインメモリ１６０の
ロー方向の絶対アドレスとする（以下、絶対ローアドレ
スと呼ぶ）。また、横方向がカラム方向に対応するもの
と考える。オーディオデータ処理用の領域２５２の４つ
のバンクのそれぞれは、図１Ａを用いて既に説明したよ
うに、メインメモリ１６０すなわちＳＤＲＡＭのカラム
方向に、ビデオのフレームに対応した境界が設けられ、
フレーム単位で区別される。

【０１１０】領域２５２は、例えば、ロー方向に４分割
されてなる４つのバンクから構成される。領域２５２に
は、４フレーム分のオーディオデータが格納可能とされ
ており、カラムアドレスによって境界が設けられて領域
２５２が４等分され、４等分されたそれぞれの領域に１
フレームずつが割り当てられる。

【０１１１】この一例のようにメモリマップを構成する
と、例えば、絶対ローアドレス＃０〜＃３２３７６７を
２進表記し、上位２ビットで領域２５０、２５１および
２５２を区別することができる。さらに、領域２５０、
２５１および２５２の各領域において、上位側から３、
４ビット目をそれぞれの領域の各バンクを区別する２ビ
ットとし、下位側の１２ビットで各バンク内での相対的
なローアドレスを表すことが可能である。

【０１１２】ビデオデータは、各マクロブロックのデー
タ長標識ＬＴを参照することによって、パッキング部１
０７ａが固定枠長データと、固定枠を越える部分である
オーバーフローデータとをメインメモリ１６０の別々の
領域２５０および２５１に分けて記憶する。固定枠長デ
ータは、シンクブロックのデータ領域の長さ以下のデー
タであり、以下、ブロック長データと称する。ブロック
長データを記憶する領域は、各バンクのパッキング処理
用領域２５０Ａである。ブロック長より短いデータ長の
場合には、メインメモリ１６０の対応する領域に空き領
域を生じる。ビデオシャフリング部１０７ｂが書込みア
ドレスを制御することによってシャフリングを行う。こ
こで、ビデオシャフリング部１０７ｂは、ブロック長デ
ータのみをシャフリングし、オーバーフロー部分は、シ
ャフリングせずに、オーバーフローデータに割り当てら
れた領域に書込まれる。

【０１１３】次に、パッキング部１０７ｃが外符号エン
コーダ１０９へのメモリにオーバーフロー部分をパッキ
ングして読み込む処理を行う。すなわち、メインメモリ
１６０から外符号エンコーダ１０９に用意されている１
ＥＣＣブロック分のメモリに対してブロック長のデータ
を読み込み、若し、ブロック長のデータに空き領域が有
れば、そこにオーバーフロー部分を読み込んでブロック
長にデータが詰まるようにする。そして、１ＥＣＣブロ
ック分のデータを読み込むと、読み込み処理を一時中断
し、外符号エンコーダ１０９によって外符号のパリティ
を生成する。外符号パリティは、外符号エンコーダ１０
９のメモリに格納する。外符号エンコーダ１０９の処理
が１ＥＣＣブロック分終了すると、外符号エンコーダ１
０９からデータおよび外符号パリティを内符号を行う順
序に並び替えて、メインメモリ１６０のパッキング処理
用領域２５０Ａと別の出力用領域２５０Ｂに書き戻す。
ビデオシャフリング部１１０は、この外符号の符号化が
終了したデータをメインメモリ１６０へ書き戻す時のア
ドレスを制御することによって、シンクブロック単位の
シャフリングを行う。

【０１１４】このようにブロック長データとオーバーフ
ローデータとを分けてメインメモリ１６０の第１の領域
２５０Ａへのデータの書込み（第１のパッキング処
理）、外符号エンコーダ１０９へのメモリにオーバーフ
ローデータをパッキングして読み込む処理（第２のパッ
キング処理）、外符号パリティの生成、データおよび外
符号パリティをメインメモリ１６０の第２の領域２５０
Ｂに書き戻す処理が１ＥＣＣブロック単位でなされる。
外符号エンコーダ１０９がＥＣＣブロックのサイズのメ
モリを備えることによって、メインメモリ１６０へのア
クセスの頻度を少なくすることができる。

【０１１５】そして、１ピクチャに含まれる所定数のＥ
ＣＣブロック（例えば３２個のＥＣＣブロック）の処理
が終了すると、１ピクチャのパッキング、外符号の符号
化が終了する。そして、インタフェース１６４を介して
メインメモリ１６０の領域２５０Ｂから読出したデータ
がＩＤ付加部１１８、内符号エンコーダ１１９、同期付
加部１２０で処理され、並列直列変換部１２４によっ
て、同期付加部１２０の出力データがビットシリアルデ
ータに変換される。出力されるシリアルデータがパーシ
ャル・レスポンスクラス４のプリコーダ１２５により処
理される。この出力が必要に応じてディジタル変調さ
れ、記録アンプ１２１を介して回転ヘッドに供給され
る。

【０１１６】なお、ＥＣＣブロック内にヌルシンクと称
する有効なデータが配されないシンクブロックを導入
し、記録ビデオ信号のフォーマットの違いに対してＥＣ
Ｃブロックの構成の柔軟性を持たせるようにしても良
い。ヌルシンクは、パッキングおよびシャフリングブロ
ック１０７のパッキング部１０７ａにおいて生成され、
メインメモリ１６０に書込まれる。従って、ヌルシンク
がデータ記録領域を持つことになるので、これをオーバ
ーフロー部分の記録用シンクとして使用することができ
る。

【０１１７】オーディオデータの場合では、１フィール
ドのオーディオデータの偶数番目のサンプルと奇数番目
のサンプルとがそれぞれ別のＥＣＣブロックを構成す
る。ＥＣＣの外符号の系列は、入力順序のオーディオサ
ンプルで構成されるので、外符号系列のオーディオサン
プルが入力される毎に外符号エンコーダ１１６が外符号
パリティを生成する。外符号エンコーダ１１６の出力を
メインメモリ１６０の領域２５２に書込む時のアドレス
制御によって、シャフリング部１１７がシャフリング
（チャンネル単位およびシンクブロック単位）を行う。

【０１１８】さらに、１２６で示すＣＰＵインタフェー
スが設けられ、システムコントローラとして機能するＣ
ＰＵ１２７からのデータを受け取ることが可能とされて
いる。このデータとしては、シャフリングテーブルデー
タ、記録ビデオ信号のフォーマットに関連するパラメー
タ等である。シャフリングテーブルデータがビデオ用シ
ャフリングテーブル（ＲＡＭ）１２８ｖおよびオーディ
オ用シャフリングテーブル（ＲＡＭ）１２８ａに格納さ
れる。シャフリングテーブル１２８ｖは、ビデオシャフ
リング部１０７ｂおよび１１０のシャフリングのための
アドレス変換を行う。シャフリングテーブル１２８ａ
は、オーディオシャフリング１１７のためのアドレス変
換を行う。

【０１１９】図１４は、メインメモリ１６０への一例の
アクセスを示すタイムチャートである。図１４におい
て、ライトで示される期間は、メインメモリ１６０に対
してデータの書き込みを行う期間であり、リードで示さ
れる期間は、メインメモリ１６０からデータの読み出し
を行う期間である。また、斜線で示されるブロックは、
互いに同一フレームのデータブロックであって、メイン
メモリ１６０の同一バンクに対してアクセスされる。フ
レーム毎にバンクが切り替えられてアクセスが行われ
る。なお、図１４Ａは、１フレームの期間に対応したフ
レームパルスである。ここでは、ビデオ信号のシステム
として６２５本／５０Ｈｚのシステムを想定する。この
場合、フレームパルスは、４０ｍｓｅｃを周期とする。

【０１２０】なお、メインメモリ１６０へのアクセスに
対して調停処理を行う場合には、この図１４に示される
ように、ある一定の周期、例えばビデオフレーム周期の
期間において、連続的な処理とバースト的な処理とを行
う場合が多い。

【０１２１】オーディオデータは、外符号パリティの付
加やシャフリング処理などを施されて、メインメモリ１
６０に書き込まれる。この実施の一形態では、オーディ
オデータが非圧縮で扱われ、ビデオのフレームとの関連
性が殆ど無いため、図１４Ｄに示されるように、オーデ
ィオデータは、連続的にメインメモリ１６０に書き込ま
れる。

【０１２２】一方、ビデオデータは、上述した第１のパ
ッキング処理により、図１４Ｂに示されるように、オー
ディオデータより若干遅延され、フレームパルスのタイ
ミングでメインメモリ１６０に書き込まれる。１フレー
ム分のデータに対する第１のパッキング処理が終了した
ビデオデータは、第２のパッキング処理により、１ＥＣ
Ｃブロック単位でメインメモリ１６０から読み出され
る。読み出されたデータは、パッキングおよび外符号パ
リティの付加がなされ、メインメモリ１６０に書き戻さ
れる（図１４Ｃ）。

【０１２３】なお、これら第１および第２のパッキング
処理に要する時間で、記録側システム全体の処理の遅延
量が決まることになる。すなわち、ある処理量を１フレ
ームかけて行う場合に比して、等しい処理量を０．５フ
レームかけて行う場合には、メインメモリ１６０に対す
る転送データレートが２倍になる。そのため、第１およ
び第２のパッキング処理にどれだけの時間をかけるか
は、メインメモリ１６０とのバス幅を考慮して決められ
る。

【０１２４】１フレーム分のデータがメインメモリ１６
０に書き戻されると、ビデオデータおよびオーディオデ
ータは、図１４Ｅに示されるように、アジマスの異なる
２つの磁気ヘッドのそれぞれに対応してシンクブロック
単位で読み出され、ＩＤ、内符号パリティ、同期パター
ンの付加などの所定の処理を経てＲＦデータとされ、回
転ヘッド１２２により磁気テープ１２３への記録がなさ
れる。ＲＦデータは、回転ヘッド１２２に設けられた２
つの磁気ヘッドがトラックをトレースしているときに出
力される。したがって、メインメモリ１６０からのデー
タの読み出しは、記録を行う磁気ヘッドの数や、１フレ
ーム当たりのトラック数、磁気テープ１２３の回転ヘッ
ド１２２に対する巻き付け角などに依存する。図１４Ｅ
の例では、８トラックで１フレームのデータが記録され
るトラックフォーマットとなっている。

【０１２５】ここで、上述の図１４を参照しながら、メ
インメモリ１６０に対する、同一フレームデータによる
アクセスタイミングについて考える。上述したように、
フレーム間隔は、４０ｍｓｅｃであり、メインメモリ１
６０であるＳＤＲＡＭは、１本のローに付き、６４ｍｓ
ｅｃに１回のリフレッシュ処理が必要であるものとす
る。

【０１２６】先ず、上述の図１Ｂに示した、従来の技術
に基づきメインメモリ１６０のメモリマップを構成した
場合について説明する。上述したように、ロー方向にフ
レームを区別する従来のメモリマップでは、同一のフレ
ームのデータにアクセスすることで、同一のローアドレ
スにアクセスすることができる。

【０１２７】第１のパッキング処理でメインメモリ１６
０に書き込まれたビデオデータは、第２のパッキング処
理によりメインメモリ１６０から読み出される。図１４
Ｂおよび図１４Ｃに示されるように、第１のパッキング
処理による書き込みの最初から、第２のパッキング処理
による読み出しの最後までの最悪値で見ても、略１．５
フレーム分の間隔であり、時間に換算すると略６０ｍｓ
ｅｃとなる。これは、メインメモリ１６０においてリフ
レッシュ処理の不要な時間である。

【０１２８】次に、第２のパッキング処理が終わってメ
インメモリ１６０に書き込まれたビデオデータを、図１
４Ｅに示されるＲＦ出力とするために読み出す。この場
合にも、ビデオデータの書き込みの最初から読み出しの
最後までは、最悪値でも略１．５フレーム分、略６０ｍ
ｓｅｃであり、メインメモリ１６０のリフレッシュ処理
が不要である。

【０１２９】このように、ビデオデータの処理に関して
は，リフレッシュ処理が不要であり、メインメモリ１６
０のビデオ領域２５０のメモリマップは、従来と同様
に、ロー方向にフレームを区別するようなアドレシング
とすることができる。

【０１３０】一方、オーディオデータに関しては、メイ
ンメモリ１６０を利用してディレイされ、対応するフレ
ームのビデオデータと同一のトラックに記録されるよう
に、ＲＦデータ出力としてメインメモリ１６０から読み
出される。したがって、オーディオデータの、メインメ
モリ１６０に対する書き込みと、メインメモリ１６０か
らの読み出しとは、最悪値で３フレーム、すなわち１２
０ｍｓｅｃにもなってしまい、リフレッシュ処理が必要
となる。

【０１３１】次に、上述の図１Ａに示した、この発明に
よるメモリアドレシングにより、メインメモリ１６０に
おけるオーディオデータ処理用の領域２５２のメモリマ
ップを構成した場合について説明する。この発明による
メモリアドレシングでは、カラム方向にフレームが区別
されているため、フレーム単位で同一のローアドレスを
アクセスすることができる。

【０１３２】図１４で明らかなように、フレームパルス
に同期して、異なるフレームに対応する領域のアクセス
が行われる。フレームに対応する領域がカラム方向に区
別されているため、異なるフレームに対応する領域のア
クセスを行うためには、カラムアドレスを設定する必要
がある。ＳＤＲＡＭにおいては、上述したように、ロー
アドレスが設定されてから、カラムアドレスが設定され
る。そのため、フレームパルスに同期して、同一のロー
アドレスがアクセスされることになる。

【０１３３】この例では、フレームパルスの間隔が４０
ｍｓｅｃであるのに対して、メインメモリ１６０である
ＳＤＲＡＭにおいて、１本のローのリフレッシュ処理を
行う必要がある間隔は、６４ｍｓｅｃである。したがっ
て、この発明によるメモリアドレシングを利用した場合
には、オーディオデータをディレイさせる場合でも、メ
インメモリ１６０のリフレッシュ処理を行う必要がなく
なる。また、リフレッシュ処理が必要無くなるのに伴
い、メインメモリ１６０に対するリフレッシュコマンド
を発行する必要が無くなる。

【０１３４】なお、上述では、メインメモリの空き領域
を利用してオーディオデータをディレイさせるように説
明したが、これはこの例には限定されない。この発明
は、例えば、メインメモリの空き領域を利用して、ビデ
オデータやその他のデータをディレイさせるシステムに
も適用することができる。

【０１３５】

【発明の効果】以上説明したように、この発明によれ
ば、ＳＤＲＡＭからなるメインメモリのメモリマップ
を、カラム方向にフレームを区別するように構成してい
る。そのため、フレーム単位に同一のローアドレスが設
定され、フレーム間隔がＳＤＲＡＭのリフレッシュ間隔
よりも短い場合、ＳＤＲＡＭのリフレッシュ処理を行う
必要が無いという効果がある。

【０１３６】また、リフレッシュ処理を行う必要がない
ため、従来リフレッシュ処理に要していた分のクロック
を、データ転送や他の処理に割り当てることができ、Ｓ
ＤＲＡＭをより効率的に利用することができる効果があ
る。

【０１３７】さらに、リフレッシュ処理を行わないよう
にすることで、ＳＤＲＡＭに対するアクセスを効率よく
行うことができ、ＳＤＲＡＭのクロックを下げることが
できるという効果がある。

【０１３８】さらにまた、ＳＤＲＡＭのクロックを下げ
ることができるため、消費電力の削減を行うことがで
き、また、クロック周波数の信号による不要輻射などの
問題を抑えることができるという効果がある。

【図面の簡単な説明】

【図１】この発明によるメインメモリのメモリマップの
概略を従来の例と対比させて示す略線図である。

【図２】この発明による方法でアドレシングされたメイ
ンメモリを採用したディジタルＶＴＲの記録側の構成を
示すブロック図である。

【図３】この発明によるブロック間インタフェースを採
用したディジタルＶＴＲの再生側の構成を示すブロック
図である。

【図４】トラックフォーマットの一例を示す略線図であ
る。

【図５】トラックフォーマットの他の例を示す略線図で
ある。

【図６】シンクブロックの構成の複数の例を示す略線図
である。

【図７】シンクブロックに付加されるＩＤおよびＤＩＤ
の内容を示す略線図である。

【図８】ビデオエンコーダの出力の方法と可変長符号化
を説明するための略線図である。

【図９】ビデオエンコーダの出力の順序の並び替えを説
明するための略線図である。

【図１０】順序の並び替えられたデータをシンクブロッ
クにパッキングする処理を説明するための略線図であ
る。

【図１１】ビデオデータおよびオーディオデータに対す
るエラー訂正符号を説明するための略線図である。

【図１２】記録信号処理部のより具体的なブロック図で
ある。

【図１３】使用するメモリのメモリ空間を示す略線図で
ある。

【図１４】メインメモリ１６０への一例のアクセスを示
すタイムチャートである。

【図１５】ＳＲＡＭを用いてメインメモリを構成する従
来技術を説明するためのブロック図である。

【図１６】ＳＲＡＭを用いてメインメモリを構成した場
合のメモリマップの一例を示す略線図である。

【図１７】メモリアクセスの一例および他の例を説明す
るためのタイミングチャートである。

【図１８】従来の技術によりＳＲＡＭでの使用に準えて
設計されたＳＤＲＡＭのメモリマップを概略的に示す略
線図である。

【符号の説明】

１０７・・・パッキングおよびシャフリング部、１０
９、１１６・・・外符号エンコーダ、１１０、１１７・
・・シャフリング部、１１８・・・ＩＤ付加部、１２０
・・・同期付加部、１６０・・・メインメモリ

Claims

【特許請求の範囲】

【請求項１】第１のアドレスを指定し、次に上記第１
のアドレスに対して第２のアドレスを指定することでア
ドレスが指定されるメモリにアドレスの割り付けを行う
メモリのアドレシング方法であって、第２のアドレスで規定される境界でメモリ領域を複数に
分割し、分割されたそれぞれの上記領域毎に第１のアド
レスの順にデータを格納するようにしたことを特徴とす
るメモリのアドレシング方法。
【請求項２】請求項１に記載のメモリのアドレシング
方法において、上記メモリは、複数のバンクから構成され、該複数のバ
ンクのそれぞれが上記境界でメモリ領域を複数に分割さ
れることを特徴とするメモリのアドレシング方法。
【請求項３】第１のアドレスを指定し、次に上記第１
のアドレスに対して第２のアドレスを指定することでア
ドレスが指定されるメモリを備えるデータ処理装置にお
いて、上記メモリは、第２のアドレスで規定される境界でメモ
リ領域を複数に分割し、分割されたそれぞれの上記領域
毎に第１のアドレスの順にデータを格納するようにアド
レスが割り付けられることを特徴とするデータ処理装
置。
【請求項４】請求項３に記載のデータ処理装置におい
て、上記メモリは、複数のバンクから構成され、該複数のバ
ンクのそれぞれが上記境界でメモリ領域を複数に分割さ
れることを特徴とするデータ処理装置。