CN112309343A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112309343A
CN112309343A CN202010761125.1A CN202010761125A CN112309343A CN 112309343 A CN112309343 A CN 112309343A CN 202010761125 A CN202010761125 A CN 202010761125A CN 112309343 A CN112309343 A CN 112309343A
Authority
CN
China
Prior art keywords
data line
line driving
signal
data
correction time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010761125.1A
Other languages
English (en)
Other versions
CN112309343B (zh
Inventor
矢吹治人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Publication of CN112309343A publication Critical patent/CN112309343A/zh
Application granted granted Critical
Publication of CN112309343B publication Critical patent/CN112309343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本实施方式的显示装置具备：显示面板；将扫描线信号依次输出到多条扫描线的扫描线驱动部；与两条以上的对象数据线连接且向对象数据线输出数据线信号的多个数据线驱动部；向多个数据线驱动部发送图像信号的时序控制部。针对多个数据线驱动部的每一个单独设定有第一修正时间，针对两条以上的对象数据线的每一条单独设定有第二修正时间。时序控制部在基于第一时钟信号从与沿行方向排列的像素组有关的发送起始时间点延迟了第一修正时间后，向每个数据线驱动部发送图像信号，多个数据线驱动部的每一个在基于与第一时钟信号同步的第二时钟信号从与连接至对象数据线的对象像素有关的输出基准时间点延迟了第二修正时间后，输出数据线信号。

Description

显示装置
技术领域
本公开涉及一种显示装置。
背景技术
在具备液晶显示面板或有机EL显示面板等显示面板的显示装置中，主要在配置成矩阵状的多个像素上分别设置开关元件、例如薄膜晶体管(TFT)。显示面板具备设置在多个像素的每行上的多条扫描线以及设置在每列上的多条数据线。施加到与排列在各行上的TFT的栅极连接的扫描线上的扫描线信号使其信号电平按顺序从低电平向高电平转变，并且TFT响应于该电平转变而成为导通状态。另一方面，各数据线与排列在各列上的多个TFT的每一个的源极(或漏极)连接。将具有如下电平(例如电位)的数据线信号施加至各数据线，所述电平与由扫描线信号选择的像素(包括成为导通状态下的TFT的像素)所应具有的亮度相对应。
例如在液晶显示面板中，基于被施加至导通状态的TFT的数据线信号的电位来向包括该TFT的像素的液晶层施加电压。而且，通过该施加的电压，液晶层的电容(以及与液晶层并列设置的辅助电容)被充电或放电。因此，在TFT切换成断开状态之后，施加至液晶层的电压也会被保持一个静止图像(帧)的显示期间。各个像素以基于该保持的电压的透过度来使光透过。
并且在有机EL显示面板中，各个像素包括栅极和源极分别与扫描线和数据线连接的选择TFT、以及、连接在选择TFT与有机EL元件之间的驱动TFT。连接在驱动TFT的源极－栅极间的保持电容基于被施加至导通状态的选择TFT的数据线信号的电位被充放电。充放电后的保持电容所具有的电压会被保持1帧的显示期间，并且有机EL元件以与基于该电压的驱动TFT的漏极電流对应的亮度发光。
因此，为了在液晶显示装置等显示装置的各个像素中获得期望的亮度，需要配合扫描线信号的电平转变的时序，对数据线施加与亮度对应的电位，所述亮度是包括通过该电平转变而变为导通状态的TFT的像素应具有的亮度。但是，各扫描线具有电阻成分和电容成分，因此，扫描线信号随着在扫描线上的传输而容易产生波形的变化(变钝)。当在扫描线上扫描线信号的波形发生变化时，在与一条扫描线连接的各个像素之间TFT的导通和断开的时序变为互不相同，会随着各个像素间的充电状态的偏差而产生亮度不均以及/或者颜色不均等显示不均。
发明内容
本公开的目的在于提供一种显示装置，该显示装置在通过修正数据线信号的电平转变的时序从而降低扫描线信号的波形变化等传输延迟所导致的显示不均的情况下，在抑制结构的复杂化和制造成本的上升的同时进行基于大范围修正量的修正从而高精度地降低显示不均。
本公开的一个实施方式所涉及的显示装置具备：显示面板，其包括配置成矩阵状的多个像素、与沿所述多个像素的行方向排列的像素组连接的多条扫描线、以及与沿所述多个像素的列方向排列的像素组连接的多条数据线；扫描线驱动部，其向所述多条扫描线依次输出用于选择所述沿行方向排列的像素组的扫描线信号；多个数据线驱动部，它们分别与所述多条数据线中的两条以上的对象数据线连接，且向所述两条以上的对象数据线的每一条输出数据线信号，所述数据线信号用于向由所述扫描线信号选择出来的像素组中的与所述两条以上的对象数据线连接的两个以上的对象像素提供期望的电压；以及时序控制部，其向所述多个数据线驱动部的每一个发送图像信号，并且对所述扫描线驱动部和所述多个数据线驱动部的工作时序进行控制，所述图像信号是作为所述数据线信号的基础的信号，且为包括各个像素应具有的亮度的信号。针对所述多个数据线驱动部的每一个单独地设定有表示发送所述图像信号时的延迟量的第一修正时间，针对所述两条以上的对象数据线的每一条单独地设定有表示输出所述数据线信号时的延迟量的第二修正时间，所述时序控制部针对沿行方向排列的每组像素组，以如下方式向所述多个数据线驱动部的每一个发送图像信号：在基于第一时钟信号从与该像素组有关的发送起始时间点延迟了针对该数据线驱动部设定的所述第一修正时间后，开始发送所述图像信号，所述多个数据线驱动部的每一个以如下方式向所述两条以上的对象数据线的每一条输出所述数据线信号：在基于第二时钟信号从与所述两个以上的对象像素有关的输出基准时间点延迟了针对该对象数据线设定的所述第二修正时间后，开始输出所述数据线信号，其中，所述第二时钟信号与所述第一时钟信号同步。
附图说明
图1是示意性地示出本公开的一个实施方式的显示装置的构成的一例的图。
图2是示出本公开的一个实施方式所涉及的显示面板的像素电路的一例的电路图。
图3A是示出可由扫描线信号的波形的变形而产生的像素的选择期间的延迟的时序图。
图3B是示出与一条扫描线连接的像素组中的选择期间的延迟时间的变化的图。
图4A是示出本公开的一个实施方式所涉及的时序控制部中的修正时间的一例的图。
图4B是示出本公开的一个实施方式所涉及的时序控制部和数据线驱动部中的修正时间的一例的图。
图5是示出本公开的一个实施方式所涉及的时序控制部的构成的一例的框图。
图6是示出本公开的一个实施方式所涉及的数据线驱动部的构成的一例的框图。
图7A是示出本公开的一个实施方式所涉及的从时序控制部向各数据线驱动部送出图像信号的送出时序的一例的图。
图7B是示出本公开的一个实施方式所涉及的从一个数据线驱动部向各数据线输出数据线信号的输出时序的一例的图。
图7C是示出本公开的一个实施方式所涉及的从多个数据线驱动部向各数据线输出数据线信号的输出时序的一例的图。
图8A是示意性地示出本公开的一个实施方式的显示装置的构成的其他例的图。
图8B是示出本公开的一个实施方式所涉及的时序控制部和数据线驱动部中的修正时间的其他例的图。
图8C是示出本公开的一个实施方式所涉及的向多个数据线驱动部输入图像信号的输入时序和向各数据线输出数据线信号的输出时序的其他例的图。
图9是示意性地示出本公开的其他实施方式的显示装置的构成的一例的图。
具体实施方式
以下，参照附图，对本公开的显示装置进行说明。另外，本公开的显示装置并不限于解释为以下说明的实施方式和参照的各附图的记载。
[整体构成]
图1示意性地示出本公开的一个实施方式的显示装置1的构成的一例。图2示出电路图，该电路图示出显示装置1所具备的显示面板2的像素电路21a的一例。如图1和图2所示，显示装置1具备：显示面板2，其包括配置成矩阵状的多个像素21；扫描线驱动部3a、3b，它们输出用于选择沿多个像素21的行方向排列的像素组的扫描线信号3S；多个数据线驱动部4，它们沿多个像素21的行方向排列；以及时序控制部5，其对扫描线驱动部3a、3b以及多个数据线驱动部4的工作时序进行控制。显示面板2还包括：多条扫描线S，它们与沿多个像素21的行方向排列的像素组连接；以及多条数据线D，它们与沿多个像素21的列方向排列的像素组连接。
多条扫描线S分别与扫描线驱动部3a、3b连接，多条数据线D分别与多个数据线驱动部4中的任意1个连接。扫描线驱动部3a、3b向多条扫描线S依次输出扫描线信号3S。扫描线信号3S选择与各扫描线S连接的沿行方向排列的像素21的组。多个数据线驱动部4的每一个与多条数据线D中的两条以上的数据线(在图1的例子中为一组数据线D1～Dn)连接。与各数据线驱动部4连接的数据线也被称为该数据线驱动部4的“对象数据线”。各数据线驱动部4向各个对象数据线分别输出数据线信号4S。被输出到各数据线驱动部4的两条以上的对象数据线的数据线信号4S用于向由扫描线信号3S选择出来的像素21的组中的与该两条以上的对象数据线连接的两个以上的对象像素提供与各个像素应具有的亮度对应的期望的电压。
时序控制部5生成图像信号PS并分别发送给多个数据线驱动部4，其中，图像信号PS是作为数据线信号4S的基础的信号，且为包括各像素21应具有的亮度的信号。时序控制部5与图像信号PS一起地生成用于对显示面板2的图像显示进行控制的控制信号CS1、CS2。控制信号CS1被输出到扫描线驱动部3a、3b，扫描线驱动部3a、3b基于控制信号CS1对扫描线信号3S的输出动作进行控制。控制信号CS2与图像信号PS一起被输出到数据线驱动部4。数据线驱动部4基于图像信号PS和控制信号CS2生成数据线信号4S，基于控制信号CS2对数据线信号4S的输出进行控制。
显示面板2的“扫描期间”是被分配用于向在各行上排列的像素21的组写入像素数据的期间。例如，一个扫描期间可相当于表示扫描线信号3S的输出时期的扫描线时钟信号的1个周期。另一方面，“水平期间”是从时序控制部5向各数据线驱动部4送出用于向与各数据线驱动部4连接的全部数据线D1～Dn提供期望的电压所需的图像信号PS的期间。另外，水平期间包括图像信号PS从时序控制部5送出的期间(以下、也称为显示期间)和不送出图像信号PS的空白期间。空白期间是在各数据线驱动部4上没有收到图像信号PS的期间。各数据线驱动部4在一个水平期间中的显示期间，完成与自身的对象像素有关的图像信号PS的接收之后，在之后的经过了规定的空白期间之后接收下一个水平期间的图像信号PS。另外，在空白期间也可以送出数据线驱动部4用的控制信号和伪信号等。
在图1的例子中，在显示面板2的行方向上的两端部中的一方配置扫描线驱动部3a，另一方配置扫描线驱动部3b，具备两个扫描线驱动部。多条扫描线S的每一条的两端与扫描线驱动部3a、3b中的任意一个连接。分别从扫描线驱动部3a、3b输出的扫描线信号3S被输入到各扫描线S中的任意一端S1。另外，扫描线驱动部也可以仅配置在显示面板2的行方向的方端部。并且，虽然在图1中分别在显示面板2的两端部通过一个块来描绘扫描线驱动部3a、3b，但是也可以在显示面板2的行方向的两端部或一个端部具备分开形成的任意的多个扫描线驱动部3。
扫描线驱动部3a、3b由例如放大电路和寄存器电路等构成。扫描线驱动部3a、3b可以集成在一个半导体集成电路装置(IC)中，也可以使用所谓扫描线驱动器IC作为扫描线驱动部3a、3b。在该情况下，例如扫描线驱动器IC可以经由柔性配线板与显示面板2连接。扫描线驱动部3a、3b可以形成在显示面板2的周缘部。
在图1的例子中，沿行方向设置有12个数据线驱动部4(数据线驱动部4a、4b、…、4k、4m(除了4l))。多个数据线驱动部4的数量不限于12个，在显示装置1上可以设置2以上的任意数量的数据线驱动部4。另外在以下的说明中，在无需限定多个数据线驱动部4中的某一个的情况下，各个数据线驱动部(例如数据线驱动部4a)也被简单地称为数据线驱动部4。
各数据线驱动部4上连接有由数据线D1至数据线Dn的规定的数量的数据线组构成的对象数据线。另外，在各个数据线驱动部4a～4f中，数据线D1和数据线Dn分别是各数据线驱动部的对象数据线中的、距离扫描线驱动部3a最近的数据线、和距离扫描线驱动部3a最远的数据线，其中，扫描线驱动部3a是扫描线驱动部3a、3b中的距离各数据线驱动部近的一个。另一方面，在各个数据线驱动部4g～4m中，数据线D1和数据线Dn分别是各数据线驱动部的对象数据线中的、距离扫描线驱动部3b最远的数据线和距离扫描线驱动部3b最近的数据线，其中，扫描线驱动部3b是扫描线驱动部3a、3b中的距离各数据线驱动部近的一个。
多个数据线驱动部4分别如后述的一例所示，可以由例如图像信号等的接收电路、移位寄存器、线存储器、电平转移电路、以及数字－模拟转换器(D/A转换器)等构成。各数据线驱动部4可以集成在一个半导体集成电路装置(IC)中，也可以使用所谓源极驱动器IC或数据驱动器IC作为数据线驱动部4。在该情况下，例如源极驱动器IC可以经由柔性配线板与显示面板2连接。
时序控制部5作为例如包括配线基板以及其表面上安装的特定用途IC(ASIC)或专用IC等主要部件以及其周边部件的模块基板(Tcon基板)实现。作为时序控制部5的构成要素，后述的图像处理电路、线存储器、时序生成电路、输出缓冲器等也可以由ASIC或专用IC等内部电路实现。在时序控制部5中，图像信号PS以及各控制信号CS1、CS2适时地生成，然后被送出到扫描线驱动部3a、3b或数据线驱动部4。时序控制部5经由例如柔性配线板与各数据线驱动部4和扫描线驱动部3a、3b分别电连接。
显示面板2可以包括任意的多条扫描线S和任意的多条数据线D。例如，在全高清(FHD)的显示面板中，设置有1920×3＝5760条数据线D。在分别具有FHD的4倍、16倍的分辨率的所谓4K显示面板、所谓8K显示面板中，分别设置有11520条、23040条数据线D。并且，设置有1080条、2160条、或4320条等数量的扫描线S。
显示面板2只要是包括配置成矩阵状的像素的显示面板即可，没有特别限定，但是，例示液晶显示面板或有机EL显示面板作为显示装置1的显示面板2。图1和图2示出显示装置1是液晶显示装置的例子。因此，图2中与像素电路21a一起示出有液晶层22。在以下的说明中也是，设显示面板2为液晶显示面板，来说明本实施方式的显示装置1。
如图2所示，多个像素21的每一个设置有像素电路21a。像素电路21a包括TFT21b和辅助电容21c。TFT21b的栅极与扫描线S连接。TFT21b的源极或漏极中的一方与数据线D连接，另一方与辅助电容21c连接，并且与液晶层22连接。液晶层22被未图示的像素电极和对置电极夹持，分别为像素电极与TFT21b连接，对置电极与共用电极23连接。辅助电容21c中的TFT21b和相反的电极与电容电极24连接。
在被施加至扫描线S的扫描线信号3S的电平转变为例如TFT21b的栅极阈值以上的电平时TFT21b成为导通状态，液晶层22和辅助电容21c基于数据线信号4S的电平(电位)被充电或放电。而且，优选在TFT21b处于导通状态期间，液晶层22的像素电极到达与数据线信号4S的电相位相同的电位。在扫描线信号3S的电平转变为不足TFT21b的栅极阈值时TFT21b转变为断开状态，但是，利用辅助电容21c等的电容成分而夹持液晶层22的电极之间的电位差被大致维持。其结果为，在多个像素21的每一个中，液晶层22以基于TFT21b导通时的数据线信号4S的电平的透过度使光透过，在显示面板2上显示期望的图像。
其中，扫描线S和数据线D等可以通过在玻璃基板等上成膜钨或铝等金属膜而形成，具有电阻成分和电容成分。因此，在例如扫描线S中传输的扫描线信号3S中，信号波形可随着传输而变形，发生所谓变钝。参照图3A和图3B，对扫描线信号3S的波形的变钝导致的对显示面板2的显示的影响进行说明。
图3A是示出可以由扫描线信号3S的波形的变形而产生的像素21的选择期间的延迟的时序图。在图3A的上段示出有第n扫描期间T(n)、以及其前后的扫描期间的数据线信号4S的电平的变化(V(n-1)→V(n)→V(n+1))。图3A的中段和下段示出有图1的A部和B部各自的扫描线信号3S的波形3S_a和波形3S_b。另外，波形3S_a的脉冲宽度(使TFT导通的电平的期间)在图3A的例子中设为与一个扫描期间相同，但是不限于此。可以设为比一个扫描期间长，也可以设为比一个扫描期间短。并且，也可以在两个以上的扫描期间连续地选择(重叠驱动)。相对于波形3S_a由伴随扫描线S的传输的波形的变形来决定3S_b波形。例如若是波形3S_a的脉冲宽度贯穿两个以上的扫描期间，则波形3S_b的脉冲宽度也贯穿两个以上的扫描期间。
如图3A所示，在图1的A部、即、各扫描线S中靠近扫描线驱动部3a或扫描线驱动部3b的部分中，扫描线信号3S具有大致矩形的波形。因此，在位于A部的像素中，在与扫描线信号3S的上升、即一个扫描期间(第n扫描期间)的开始大致同时地，扫描线信号3S的电平超过TFT的栅极阈值Vth。而且，在与扫描线信号3S的下降、即一个扫描期间(第n扫描期间)的结束大致同时地，扫描线信号3S的电平低于栅极阈值Vth。因此，TFT在与第n扫描期间T(n)大致相同的期间Ta的期间成为导通状态，该期间Ta成为该像素的选择期间。因此，选择出来的像素在期间Ta，以对应于数据线信号4S的电平V(n)的电压被适当地充电。
另一方面，在图1的B部、即各扫描线S中距离扫描线驱动部3a、3b都比较远的部分，扫描线信号3S的波形如图3A的下段所示变形。因此，在比扫描线信号3S的上升起始时间点延迟的时间点，扫描线信号3S的电平超过TFT的栅极阈值，在比扫描线信号3S的下降起始时间点延迟的时间点，扫描线信号3S的电平低于TFT的栅极阈值。因此，在比第n扫描期间Tn延迟的期间Tb的期间，选择B部附近的像素。但是，在期间Tb结束之前，数据线信号4S已经使其电平向电平V(n+1)变化，B部附近的像素不能以与电平V(n)对应的电压被适当地充电。因此，即使对A部附近的像素和B部附近的像素提供大致相同电平的数据线信号4S，也会在A部附近的显示与B部附近的显示之间产生显示不均。一个扫描期间的时间越短则这样的显示不均越容易变得显著。即，如8K显示面板等这样像素数越多、以及/或者、120Hz驱动等这样单位时间的显示图像数(帧率)越多，则越容易发生扫描线信号3S的波形的变形导致的与显示相关的问题。
图3B示出有与一条扫描线连接的像素组中的选择期间的延迟时间的变化。在图3B中，横轴表示显示面板2的行方向上的位置。即，横轴的两端部的延迟时间表示显示面板2的行方向的两端部的像素的延迟时间，横轴的中央部的延迟时间表示显示面板2的行方向的中央部的像素的延迟时间。如图3B所示，越是位于扫描线驱动部3a或扫描线驱动部3b的近位的像素，其延迟时间越短，越是位于远位的像素，延迟时间越长。即，在显示面板2的行方向的两端部分别配置有扫描线驱动部的显示装置1中，在显示面板2的行方向的中央部的像素处，选择期间的延迟时间最大。
在显示面板的各个像素的选择期间相对于扫描期间延迟的情况下，通过与该延迟时间相对应地对数据线信号相对于该扫描期间的输出时期进行调整，从而有时能够防止显示不均的发生。但是，在如图3B所示显示面板具有行方向的像素组在选择期间内不均匀的延迟特性的情况下，即使以使得全部数据线一致的方式调整数据线信号的输出时期，也难以获得在显示面板的行方向上均匀的显示。
因此，在本实施方式的显示装置1中，为了使来自数据线信号4S的期望的电压的提供期间与伴随扫描线信号3S的传输延迟的多个像素21的每一个的选择期间的延迟相适应，针对每条数据线D，使数据线信号4S的输出时期较规定的基准时间点(例如各水平期间的起始时间点)延迟。即，数据线信号4S的输出时期与扫描线信号3S的传输延迟相对应地被延迟。另外，在本公开中，扫描线信号3S的“传输延迟”不但包括扫描线信号3S的上升时期或下降时期的延迟，如前文所述还包括带来像素21的选择期间的延迟的扫描线信号3S的波形的变形(变钝)。
再次参照图3B，选择期间的延迟时间到达最大值Tdm。因此，在具有图3B所示的延迟特性的显示面板2中，为了充分抑制由于扫描线信号3S的传输延迟导致的显示不均，优选可以使数据线信号4S延迟最大，即例如从各水平期间的起始开始延迟了时间Tdm。延迟时间的最大值Tdm依赖于显示面板2的画面尺寸和扫描线S的材质等，但是通过本发明人的调查，发现了在70型并且8K的液晶显示面板中可以是至少0.5μsec以上的时间。
另一方面，作为延迟与扫描线信号3S的传输延迟相对应的时间然后向各数据线D输出数据线信号4S的方案，可以想到在数据线驱动部4上设置保持一个水平期间的图像数据的两个线存储器。例如，从时序控制部5发送的图像信号PS所包含的一个水平期间的图像数据被存储在第一个线存储器中。而且，与输出到各数据线D的数据线信号4S相对应的各图像数据从该第一个线存储器以期望的延迟时间隔开间隔地依次地被取入第二个线存储器，并从该第二个线存储器中输出。其结果为，能够从特定的时期、例如各水平期间的起始时间点延迟了与各数据线D相对应的延迟时间后，开始将数据线信号4S输出到各数据线D。
但是，在这样使用两个线存储器的方法中，各图像数据被取入到第二个线存储器的时期限于各水平期间的显示期间的中断的空白期间内。其理由是：在下一个水平期间，该水平期间的图像数据必须被取入第一个线存储器中，因此，必须将存储在第一个线存储器中的紧前一个水平期间的全部的图像数据都取入到第二个线存储器中。因此，在使用两个线存储器的方法中，能够在数据线驱动部4中实现的延迟时间被限定于小于在一水平期间不从时序控制部5送来图像信号PS的空白期间的长度。
空白期间的长度依赖于行方向的像素数、帧率、图像信号PS的传输速率等。例如，在8K显示面板、帧率为120Hz以及传输速率为3.42GHz的情况下，空白期间还不足0.3μsec。因此，只是设置两个线存储器，则如前文所述有时不能充分地修正达到0.5μsec以上的扫描线信号3S的传输延迟。若是进一步增设线存储器，则虽然也能够修正空白期间的长度以上的传输延迟，但是数据线驱动部4的电路规模会增大。如前文所述，数据线驱动部4由数据驱动器IC等实现，但是在数据线驱动器IC中主要使用例如150nm左右的不那么微细的设计规则。因此，增设一个线存储器导致的电路规模的増大会在放大驱动器IC的芯片尺寸的同时使成本上升。
因此，在本实施方式中，针对扫描线信号3S的传输延迟的、输出到各数据线D的数据线信号4S的延迟的生成分别在时序控制部5和数据线驱动部4中进行。即，数据线信号4S的输出时期的修正分为两个阶段(后述的第一修正和第二修正)进行。
图4A示出本实施方式的显示装置1的时序控制部5中的修正时间(第一修正时间CT1)的一例。并且，图4B示出控制部5和数据线驱动部4中的修正时间的一例。在图4A和图4B中，与图3B相同地，横轴表示图1的显示面板2的行方向上的位置，该横轴上示出的4a～4m(除了4l)表示从图1的显示面板2的左端向右端排列的12个数据线驱动部4a～4m。
在显示装置1中，由时序控制部5首先进行各个数据线驱动部单位的修正(第一修正)。具体而言，在从发送起始时间点延迟了第一修正时间CT1后，开始向数据线驱动部4a～4m的每一个送出该水平期间的图像信号，在发送起始时间点向多个数据线驱动部4发送对应沿行方向排列的像素组的量的图像信号，第一修正时间CT1分别针对数据线驱动部4a～4m单独设定。即，第一修正时间CT1表示时序控制部5发送图像信号时的延迟量。第一修正时间CT1基于扫描线S(参照图1)上的扫描线信号3S的传输延迟来设定。
例如，针对各数据线驱动部4的第一修正时间CT1可以是各数据线驱动部4的对象数据线中的与距离扫描线驱动部3a或扫描线驱动部3b最近的数据线(以下，称为数据线Dc)连接的像素的选择期间的延迟时间。并且，第一修正时间CT1可以是数据线Dc与扫描线S的交点处的扫描线信号3S成为规定的电平(电位)为止的上升时间或下降时间。第一修正时间CT1(以及后述的第二修正时间CT2)可以是一边以适应扫描线信号3S的传输延迟的方式使数据线信号4S的延迟时间变化一边基于关于显示不均进行的检查的结果而决定的时间。并且，第一修正时间CT1可以是通过计算而决定的时间，所述计算使用了从数据线Dc与扫描线S的交点到扫描线S的一端S1为止的扫描线S的时间常数。但是，第一修正时间CT1只要是具有与扫描线信号3S的传输延迟的关联性的时间即可，不限定于这里所例示的时间。
在图4A的例子中，针对图1的例子的距离扫描线驱动部3a或扫描线驱动部3b最近的数据线驱动部4a、4m的第一修正时间CT1是0。从数据线驱动部4b开始到数据线驱动部4f，第一修正时间CT1相对于各数据线驱动部逐步增加，从数据线驱动部4g到数据线驱动部4k，第一修正时间CT1相对于各数据线驱动部逐步减少。在数据线驱动部4d和数据线驱动部4e之间、数据线驱动部4f和数据线驱动部4g之间以及数据线驱动部4h和数据线驱动部4i之间，第一修正时间CT1相同。根据显示面板2上的扫描线信号3S的延迟特性而任意地设定针对各数据线驱动部4的第一修正时间CT1。
在时序控制部5中，对各数据线驱动部单位进行修正。因此，通过设置一个各数据线驱动部用的线存储器，从而能够使向各数据线驱动部送出图像信号的送出从向多个数据线驱动部4发送对应沿行方向排列的像素组的量的图像信号的发送起始时间点延迟与一个水平期间的长度相当的时间。因此，如图4A所示，能够将针对数据线驱动部4f、4g的第一修正时间CT1设定为与修正对象的延迟时间的最大值Tdm大致相同的时间。
并且，在构成时序控制部5的ASIC等中适用例如55nm等微细设计规则。因此，即使增设线存储器，ASIC等的芯片尺寸也不会显著増大而不易导致成本上升。此外，在时序控制部5上，原本出于第一修正以外的目的而相对于各数据线驱动部4设置有多个线存储器。因此，也能够将这些线存储器中的任意一个共用为用于第一修正的线存储器。在该情况下，甚至可以不需要增设用于进行第一修正的线存储器。
如图4A所示，在时序控制部5中，能够以第一修正时间CT1来实现扫描线信号3S的传输延迟的修正所要求的大部分的延迟，但是第一修正时间CT1是针对每个数据线驱动部4a～4m设定的离散的修正时间。另一方面，如以上参照的图3B所示，扫描线信号3S的延迟量在显示面板2的行方向上连续地变化。因此，只是在基于图4A所示的第一修正时间CT1的修正下，在数据线驱动部4a～4m彼此的边界部分的像素之间会发生亮度不均(所谓分块)等。但是，在时序控制部5中，难以生成包括数据线D的每一条的延迟信息的图像信号。因此，在本实施方式中，在由时序控制部5进行的每个数据线驱动部4a～4m的延迟的基础上，还在数据线驱动部4a～4m中，进行延迟每条数据线D的数据线信号4S的、针对扫描线信号3S的传输延迟的修正(第二修正)。
图4B在第一修正时间CT1之外，还示出总修正时间CT3。总修正时间CT3针对在图4B的横轴上排列的数据线驱动部4a～4m的每一个的对象数据线(例如图1的与数据线驱动部4a连接的数据线D1～Dn的数据线组)作图。例如，在图4B中，在数据线驱动部4b与数据线驱动部4c的边界部处第一修正时间CT1增加的位置的总修正时间CT3c是针对与数据线驱动部4c连接的数据线中的数据线D1的总修正时间。
总修正时间CT3是将第一修正时间CT1和在数据线驱动部4a～4m的每一个中针对输出到对象数据线的各个数据线信号4S进行的第二修正的修正时间(第二修正时间CT2)组合后的修正时间。在图4B的例子中，总修正时间CT3是第一修正时间CT1与第二修正时间CT2之和，总修正时间CT3与第一修正时间CT1的差是第二修正时间CT2。分别对数据线驱动部4a～4m的每一个的两条以上的对象数据线(例如数据线D1～Dn)设定第二修正时间CT2。第二修正时间CT2表示基于扫描线S的扫描线信号的传输延迟设定的、各数据线驱动部4a～4m分别输出数据线信号4S时的延迟量。
例如，针对各数据线D的第二修正时间CT2可以是与各数据线D连接的像素的选择期间的延迟时间。并且第二修正时间CT2可以是各数据线D与扫描线S的交点处的扫描线信号3S成为规定的电平(电位)为止的上升时间或下降时间。第二修正时间CT2可以是通过计算而决定的时间，所述计算使用了从各数据线D与扫描线S的交点到扫描线S的一端S1为止的扫描线S的时间常数。但是，第二修正时间CT2只要是与扫描线信号3S的传输延迟具有关联性的时间即可，不限定于这里所例示的时间。
这样，除了通过时序控制部5进行的第一修正之外，还在各数据线驱动部4a～4m中，进行针对每个输出到各数据线D的数据线信号4S的第二修正。向各数据线D输出数据线信号4S的输出时期通过将第一修正时间CT1和第二修正时间CT2组合后的总修正时间CT3来修正。作为其结果，针对沿行方向排列的每组像素组，从向距离扫描线驱动部3a(或扫描线驱动部3b)最近的数据线(数据线Dc)输出数据线信号4S的输出时间点延迟了针对其他各数据线D的总修正时间CT3与针对数据线Dc的总修正时间CT3的差值后，开始将数据线信号4S输出到该各数据线D。向一个数据线驱动部4的各个对象数据线，以针对该各对象数据线的第二修正时间CT2的差值，在彼此不同的时间输出数据线信号4S。即，向设定了同一个第一修正时间CT1的各数据线驱动部4的每条对象数据线，以针对该各对象数据线的第二修正时间CT2的差值，在彼此不同的时间输出数据线信号4S。另一方面，向设定了同一个第二修正时间CT2的每条数据线D，以针对与该各数据线D连接的数据线驱动部4的每一个设定的第一修正时间CT1的差值，在彼此不同的时间输出数据线信号4S。
例如，如前文所述，图4B中修正时间CT3c是针对数据线驱动部4c的对象数据线中的数据线D1的总修正时间。并且，修正时间CT3e是针对数据线驱动部4e的对象数据线中的数据线D1的总修正时间。数据线驱动部4e配置成比数据线驱动部4c远离配置有扫描线驱动部(在图1的例子中，扫描线驱动部3a、3b中的距离数据线驱动部4c和数据线驱动部4e较近一方的扫描线驱动部3a)的显示面板2的端部。比数据线驱动部4c的对象数据线D1延迟修正时间CT3e与修正时间CT3c的差值向数据线驱动部4e的对象数据线D1输出数据线信号。
这样，关于沿行方向排列的一组像素组，多条数据线D中的一条数据线(以下，称为数据线Dx)被输出数据线信号4S的时间点与其他数据线(以下，称为数据线Dy)被输出数据线信号4S的时间点之间的时间差Tdd与分别针对数据线Dx、数据线Dy的总修正时间CT3彼此的差相等。即，时间差Tdd与如下所述的差相等，所述差为针对数据线Dx所连接的数据线驱动部设定的第一修正时间CT1与针对数据线Dx设定的第二修正时间CT2之和、与针对数据线Dy所连接的数据线驱动部设定的第一修正时间CT1与针对数据线Dy设定的第二修正时间CT2之和的差。
并且如图1所示，在多个数据线驱动部4在显示面板2上沿行方向排列，扫描线驱动部3a(以及/或扫描线驱动部3b)配置在显示面板2的行方向的端部的情况下，第一修正时间CT1和第二修正时间CT2分别可以以下述方式设定。针对在两个数据线驱动部中配置成比一个数据线驱动部(第一数据线驱动部)远离配置有扫描线驱动部3a(或扫描线驱动部3b)的显示面板2的端部的数据线驱动部(第二数据线驱动部)设定有第一修正时间CT1，该第一修正时间CT1与针对第一数据线驱动部设定的第一修正时间CT1相等或大于针对第一数据线驱动部设定的第一修正时间CT1。另外，第一和第二数据线驱动部分别可以是数据线驱动部4a～4m中的任意一个，也可以是相邻的数据线驱动部。并且，如图1所示在显示面板2的两端部配置有扫描线驱动部(扫描线驱动部3a和扫描线驱动部3b)的情况下，上述的作为距离第一数据线驱动部和第二数据线驱动部远近的对象的扫描线驱动部是距离第一和第二数据线驱动部较近一方的扫描线驱动部。
关于第二修正时间CT2，针对各数据线驱动部的两条对象数据线中配置成比一条对象数据线(第一对象数据线)远离配置有扫描线驱动部3a(或扫描线驱动部3b)的显示面板2的端部的对象数据线(第二对象数据线)设定有第二修正时间CT2，该第二修正时间CT2与针对第一对象数据线设定的第二修正时间CT2相等或大于针对第二对象数据线设定的第二修正时间CT2。另外，第一和第二对象数据线可以是与各数据线驱动部4连接的数据线D1～Dn中的任意一个，也可以是相邻的数据线。并且，如图1所示在显示面板2的两端部配置有扫描线驱动部(扫描线驱动部3a和扫描线驱动部3b)的情况下，上述的作为距离第一对象数据线和第二对象数据线远近的对象的扫描线驱动部是距离第一和第二对象数据线较近一方的扫描线驱动部。
在数据线驱动部4a～4m的每一个中，能够使用例如前述那样的两个线存储器，针对输出到各数据线D的每个数据线信号4S，通过精细的增减步骤、即关于修正时间微细的增减步骤(单位长度)来进行修正。因此，能够使总修正时间CT3接近连续地变化的扫描线信号3S的延迟时间特性。而且，由时序控制部5来进行修正量大的修正，因此，即使在例如数据线驱动部4只具备两个线存储器的情况下，也能够充分地修正超过空白期间的程度的较大的扫描线信号3S的传输延迟。因此，能够不导致数据线驱动部4的成本升高地较佳地抑制显示不均的发生。
[时序控制部]
图5示出本实施方式所涉及的时序控制部5的构成的一例。时序控制部5包括接收电路51、图像处理电路52、图像信号存储电路54、输出缓冲器55、第一时序生成电路56以及控制信号生成电路57。控制信号生成电路57生成控制信号CS1并向扫描线驱动部3a、3b送出，并且生成控制信号CS2并向各数据线驱动部4送出。另外，控制信号CS2也可以内置在图像信号PS中，向数据线驱动部4a～4m送出。
图像信号存储电路54和输出缓冲器55分别设置在每个数据线驱动部4a～4m中。因此，图像信号存储电路54和输出缓冲器55分别设置有多个。在图1的例子的显示装置1中，各输出缓冲器55的输出分别被输出到数据线驱动部4a～4m。
从未图示的主机电路向时序控制部5输入影像数据和同步信号等。通过接收电路51接收输入的影像数据和同步信号等，然后输入到图像处理电路52中。图像处理电路52以显示图像单位进行伽马变换、过驱动变换以及抖动变换等来生成图像信号，并将所生成的图像信号分配给各数据线驱动部单位，然后输出到各图像信号存储电路54。
各图像信号存储电路54由存储一个水平期间的图像信号的线存储器构成。在各数据线驱动部4a～4m分别连接有960条数据线D的情况下，各图像信号存储电路54具备960条相当的存储器电容。各图像信号存储电路54在最大一个水平期间保持从图像处理电路52输入的图像信号。以下，以各图像信号存储电路54是双端口方式的线存储器、即、使用能够同时进行写入和读出，并且，能够独立地控制写入和读出的地址的类型的线存储器的情况为例举例进行说明。当然，也可以使用其他类型的线存储器。
第一时序生成电路56基于前述的第一修正时间CT1和规定的频率的第一时钟信号CK1来生成针对多个数据线驱动部(在图1的例子的显示装置1中为数据线驱动部4a～4m)的每一个的第一时序信号TS1。图5的例子的时序控制部5还具备生成第一时钟信号CK1的时钟生成电路58和存储第一修正时间CT1的修正时间存储部59(第一修正时间存储部)。第一修正时间CT1的信息可以存储在未图示的FLASH存储器等非易失性存储器中，在该情况下，在时序控制部5的起动时，可以从非易失性存储器向修正时间存储部59传输第一修正时间CT1的信息。
时钟生成电路58的原振荡可以利用水晶等振荡元件，也可以利用在接收电路51中，与影像数据等一并从未图示的主机系统接收的时钟。也可以以该原振荡为基础通过PLL(Phase Locked Loop)等倍频电路或分频电路等转换成期望的频率，还可以通过施加SS(Spread Spectrum)从而实现EMI降低。
第一时序生成电路56通过参照例如修正时间存储部59从而掌握针对数据线驱动部4a～4m的每一个的第一修正时间CT1。并且，第一时序生成电路56基于由接收电路51接收到的水平同步信号来确定向多个数据线驱动部4发送对应沿行方向排列的像素组的量的图像信号的发送起始时期(该发送起始时期在以下也简单称为“各行的图像信号发送起始时期”)。各行的图像信号发送起始时期是例如距离扫描线驱动部3a或扫描线驱动部3b最近的数据线驱动部的水平期间的起始时间点。进而，第一时序生成电路56通过计数第一时钟信号CK1从而对从各行的图像信号发送起始时期开始后的时间的经过进行计时。然后，当从各行的图像信号发送起始时期每经过与针对数据线驱动部4a～4m的每一个的第一修正时间CT1相对应的时间时，第一时序生成电路56向各图像信号存储电路54依次送出第一时序信号TS1。
各图像信号存储电路54基于从第一时序生成电路56发送的第一时序信号TS1，开始读出存储的图像信号，开始向对应的各输出缓冲器55输出图像信号。来自图像处理电路52的图像信号、被输入到图像信号存储电路54中的图像信号以及从图像信号存储电路54中输出的图像信号是被序列化后的数字信号。在各行的图像信号发送起始时期，图像信号存储电路54从图像信号存储电路54的最初的地址开始依次开始写入来自图像处理电路52的图像信号。然后，图像信号存储电路54在从图像信号的写入开始经过了与第一修正时间CT1相对应的时间时，从最初的地址开始依次读出。
各输出缓冲器55向数据线驱动部4a～4m分别送出图像信号。因此，从各行的图像信号发送起始时期延迟与各个数据线驱动部4a～4m相对应的第一修正时间CT1，从各输出缓冲器向各个数据线驱动部4a～4m送出各数据线驱动部的该水平期间的图像信号PS。例如，这样，由时序控制部5进行每个数据线驱动部4a～4m的针对扫描线信号3S的传输延迟的第一修正。
这样，在本实施方式的显示装置1中，时序控制部5针对沿行方向排列的每组像素组，从向多个数据线驱动部4发送与该像素组有关的图像信号PS的发送起始时间点延迟了针对多个数据线驱动部4的每一个设定的第一修正时间CT1后，开始分别向该数据线驱动部4发送图像信号PS。此时，时序控制部5基于第一时钟信号CK1以第一修正时间CT1，使得向多个数据线驱动部4的每一个发送的图像信号PS延迟。
另外，用于生成第一时序信号TS1的时钟信号可以作为控制信号CS2的一部分，或者内置在图像信号PS中被送出到数据线驱动部4a～4m中。
[数据线驱动部]
图6示出本实施方式所涉及的数据线驱动部4的构成的一例。数据线驱动部4包括接收电路41、移位寄存器42、第二时序生成电路43、第一图像数据存储电路45、第二图像数据存储电路44、电平转移电路46、D/A转换器47以及输出缓冲器48。提供给数据线驱动部4的图像信号PS和控制信号CS2通过接收电路41被接收，并被发送给其他各电路。
包括各水平期间的各像素21(参照图1)的亮度信息(灰度信息)的例如10比特的图像数据从图像信号PS中被提取并被串行输出到第二图像数据存储电路44。另一方面，与图像数据同步的同步信号被输入到移位寄存器42，基于同步信号的控制信号从移位寄存器42输入到第二图像数据存储电路44中。第二图像数据存储电路44由例如存储一个水平期间的图像数据的线存储器构成。第二图像数据存储电路44对从图像信号PS中提取的两个以上的对象像素的每一个的图像数据进行存储，其中，该图像信号PS与连接至各数据线驱动部4的对象数据线(例如图1的例子的数据线驱动部4a中的从数据线D1到数据线Dn的数据线)的两个以上的对象像素有关。第二图像数据存储电路44将串行发送过来的图像数据依序取入到用于各个对象数据线的存储空间中并锁存。要锁存串行发送过来的各图像数据的存储空间受到来自移位寄存器42的控制信号的控制。第二图像数据存储电路44将锁存在各存储空间的各图像数据并行输出到第一图像数据存储电路45。
第一图像数据存储电路45由例如存储一个水平期间的图像数据的线存储器构成。与第二图像数据存储电路44相同地，第一图像数据存储电路45对从图像信号PS中提取的两个以上的对象像素的每一个的图像数据进行存储，所述图像信号PS与连接至各数据线驱动部4的对象数据线的两个以上的对象像素有关。第一图像数据存储电路45分别针对每个图像数据，将与各对象数据线相对应的图像数据，存储到被设置于各对象数据线的存储空间中。第一图像数据存储电路45在每个存储空间中具有供图像数据输入的数据端口I1～In以及控制端口L1～Ln。从第二时序生成电路43向控制端口L1～Ln输入第二时序信号TS2。在向各个控制端口L1～Ln输入第二时序信号TS2的上升沿或下降沿的时序，被施加到对应的各个输入端口I1～In的图像数据被锁存在对应的存储空间中。
第二时序生成电路43基于针对各对象数据线的前述的第二修正时间CT2和第二时钟信号CK2生成第二时序信号TS2。在图6的例子中，数据线驱动部4还具备存储第二修正时间CT2的修正时间存储部49(第二修正时间存储部)。例如，第二时序生成电路43通过参照修正时间存储部49来掌握针对各对象数据线的第二修正时间CT2。并且，第二时序生成电路43基于由接收电路41接收到的起始脉冲等控制信号，来掌握与连接至对象数据线(数据线D1～Dn)的两个以上的对象像素有关的输出基准时间点。
“输出基准时间点”是在各水平期间不进行第二修正的情况下开始向对象数据线输出数据线信号4S的时期。“输出基准时间点”只要在各数据线驱动部4之间与“输出基准时间点”的决定基准一致即可，可以是各数据线驱动部4的水平期间内的任意的时期。例如，输出基准时间点可以是各数据线驱动部4开始接收与自身的对象像素有关的图像信号PS的时间点(第一时间点)、即、前述的显示期间的起始时间点。并且，输出基准时间点可以是各数据线驱动部4结束接收与自身的对象像素有关的图像信号PS的时间点(第二时间点)、即、前述的空白期间的起始时间点。或者，输出基准时间点可以是从第一时间点或第二时间点开始经过了规定的时间之后的时间点(第三时间点)。“规定的时间”可以任意地决定，例如，是预先设定为如下的时间，即，各数据线驱动部4的每个构成要素的从输入到输出为止的延迟时间或与该各延迟时间的总时间相当的时间。“规定的时间”存储在例如第二时序生成电路43或修正时间存储部49中。
第二时序生成电路43通过计数第二时钟信号CK2从而对输出基准时间点之后的时间进行计时。在从输出基准时间点开始每经过与针对各对象数据线的第二修正时间CT2相对应的时间时，第二时序生成电路43向第一图像数据存储电路45的控制端口L1～Ln依次送出第二时序信号TS2。
当控制端口L1～Ln分别被输入第二时序信号TS2时，第一图像数据存储电路45将分别被施加到对应的输入端口I1～In的两个以上的对象像素的每一个的图像数据锁存到存储空间中。然后，第一图像数据存储电路45将锁存的图像数据输出到电平转移电路46。这样第二图像数据存储电路45基于第二时序信号TS2，锁存并输出基于针对各数据线驱动部4的一个水平期间的图像信号PS的图像数据。
从第一图像数据存储电路45向每条对象数据线输出的图像数据通过电平转移电路46、D/A转换器47被施加规定的转换，作为数据线信号4S从输出缓冲器55向对象数据线(例如数据线D1～Dn)输出。从第一图像数据存储电路45输出的各图像数据无需单独地进行有意的延迟地输出到各对象数据线。因此，输出到各对象数据线的各数据线信号4S分别从输出基准时间点延迟与第二修正时间CT2相对应的时间后被输出。这样，各数据线驱动部4以如下方式向各个对象数据线输出数据线信号4S：在基于第二时钟信号CK2从与两个以上的对象像素有关的输出基准时间点延迟了针对该对象数据线设定的第二修正时间CT2后，开始输出数据线信号4S。
在输出基准时间点是前述的第二时间点的情况下，响应于第二时序信号TS2的输入，第一图像数据存储电路45锁存各图像数据的时期被归纳在各数据线驱动部4的各水平期间各数据线驱动部4不接收图像信号PS的空白期间内。如前文所述，这是因为当超过空白期间时，在第二图像数据存储电路44中，开始下一个水平期间的图像数据的锁存。因此，向第一图像数据存储电路45的各个控制端口L1～Ln的第二时序信号TS2的最早输入时期和最晚输入时期之间的时间差比空白期间短。即，第二修正时间CT2的最大值比各水平期间的空白期间短。
在本实施方式中，在各数据线驱动部4中，使用第二时钟信号CK2生成第二时序信号TS2。即，各数据线驱动部4基于第二时钟信号CK2来决定延迟了第二修正时间CT2后开始向各数据线的每一个输出数据线信号4S的时期。另外，当通过输出电路的转换速率的调整等来控制数据线信号的输出时，有时延迟量由于温度特性以及/或者制造偏差以及/或者变化前后的目标电压等而发生变动，从而没有进行准确的修正。修正量的面板面内分布应平滑地连续，但是例如显示面板2中位于相邻位置的各数据线驱动部彼此的边界中修正量不连续地(断层状地)急剧变化时，会发生前述的被称为分块的显示质量上的显著的缺陷。但是在本实施方式中，由于延迟的数据线信号4S的输出时期使用时钟信号在数字的区域来决定，因为能够稳定地进行精细的修正。
在图6的例子中，从通过接收电路41接收到的图像信号PS或控制信号CS2中提取第二时钟信号CK2并提供给第二时序生成电路43。第二时钟信号CK2可以通过时序控制部5(参照图5)生成，也可以在未图示的主机系统中生成，并经由时序控制部5发送给数据线驱动部4。另外，第二时钟信号CK2也可以在数据线驱动部4内生成。
在本实施方式的显示装置1中，通过时序控制部5进行第一修正，通过数据线驱动部4进行第二修正，因此，用于各修正中的时序的生成的时钟信号之间的共用性较高在能够准确地进行修正这一点上是优选的。因此，优选用于时序控制部5的第一时钟信号CK1(参照图5)与用于数据线驱动部4的第二时钟信号CK2同步。第一时钟信号CK1和第二时钟信号CK2可以是例如通过由同一个原振荡电路生成的时钟信号、对原振荡的时钟信号进行倍频或分频后的时钟信号、或者、对原振荡的时钟信号进行倍频和分频后的时钟信号来进行同步。
并且，在对第一时钟信号CK1和第二时钟信号CK2施加前述的SS的情况下，也可以是通过由同一个SSCG(扩频时钟发生器：Spread Spectrum Clock Generator、SS时钟生成电路)生成的时钟信号、对由同一个SSCG生成的时钟信号进行倍频或分频后的时钟信号、或者、对由同一个SSCG生成的时钟信号进行倍频和分频后的时钟信号来进行同步。
另外，由不同的SSCG生成的时钟没有同步，因此即使长时间下的平均频率相同，但是由于SS轮廓相位不同，因此，各瞬间的时钟频率容易不同。因此，若是使用由不同的SSCG生成的时钟来生成时序信号则误差容易变大。并且，一般来说，SS的调制频率(ModulationFrequency)是kHz数量级，因此，容易与成为相同kHz数量级的频率的扫描线驱动周期发生干渉。在例如±0.5％、30kHz、三角波调制(Triangular Modulation)的SS的情况下，瞬间误差的最大值有时会达到83.3ns。
例如在图4B中，若是关注数据线驱动部4a与数据线驱动部4b的边界部，则数据线驱动部4a的右侧的总修正时间CT3aR仅由第二修正时间CT2构成，数据线驱动部4b的左侧的总修正时间CT3bL仅由第一修正时间CT1构成。因此，第一时钟信号CK1与第二时钟信号CK2之间的共用性较低，则会在总修正时时间CT3aR与总修正时间CT3bL之间产生误差，图4B的修正时间的曲线在数据线驱动部4a与数据线驱动部4b之间的边界处不连续地急剧变化。如前文所述，若是在位于相邻位置的数据线驱动部彼此的边界处修正量不连续地(断层状地)急剧变化，则容易发生分块等。本发明人通过调查发现：在例如70型并且8K的液晶显示面板中进行120Hz驱动的情况下，当在相邻的数据线驱动部之间断层状地变化的修正量的变化幅度为大约5ns以上时，开始视觉辨认出分块的症状。因此，优选前述的第一时序生成电路56(参照图5)使用用于第二时序生成电路43的第二时钟信号CK2以及与原振荡电路共用或是与SSCG共用的第一时钟信号CK1来生成第一时序信号TS1。另外，两个时钟信号可以未必共用原振荡电路或SSCG。
并且，从时序控制部5向数据线驱动部4送出图像信号PS主要使用传送时钟来进行，因此，该传送时钟可以用于第一时钟信号CK1以及/或者第二时钟信号CK2。例如，第二时钟信号CK2以及/或者第一时钟信号CK1可以是用于从时序控制部5向多个数据线驱动部4送出图像信号PS的传送时钟的倍频时钟信号、或分频时钟信号、或倍频和分频时钟信号。能够容易地获得适于第一修正以及/或者第二修正的时钟信号。另外，在从时序控制部5向数据线驱动部4送出图像信号PS时使用的传送时钟可以是使图像信息和控制信息等传送对象内置到数据信号的时钟嵌入方式。
另外，在图5和图6中，第一修正时间CT1和第二修正时间CT2分别存储在各存储部中，但是与第一修正时间CT1相当的第一时钟信号CK1的时钟数、以及/或者与第二修正时间CT2相当的第二时钟信号CK2的时钟数也可以存储在各存储部中。并且，也可以是第一修正时间CT1或与第一修正时间CT1相当的第一时钟信号CK1的时钟数存储在未图示的FLASH存储器等非易失性存储器中，在时序控制部5起动时从非易失性存储器向修正时间存储部59传输。并且，也可以是第二修正时间CT2或与第二修正时间CT2相当的第二时钟信号CK2的时钟数存储在未图示的FLASH存储器等非易失性存储器中，在时序控制部5起动时从非易失性存储器向时序控制部5传输，进一步与控制信号CS2等一起从时序控制部5向数据线驱动部4发送。
在本实施方式中，各数据线驱动部4只具有两个存储图像数据的线存储器作为第一图像数据存储电路45和第二图像数据存储电路44，但是，由于通过时序控制部5进行第一修正，因此，能够使与数据线信号4S的输出时期有关的修正时间变得比以往长。例如，如前文所述，能够从向一条数据线的数据线信号的输出延迟了比各水平期间的空白期间长的时间后，开始向其他数据线输出数据线信号。
[第一修正的例子]
图7A示出从本实施方式的显示装置的时序控制部向各数据线驱动部送出图像信号的送出时序的一例。图7A示出图1的例子显示装置1的时序控制部5进行第一修正并向各数据线驱动部4送出的图像信号PS。在图7A中，PS(4a)～PS(4f)表示分别向数据线驱动部4a～4f送出的各图像信号。在参照图7A的(或者参照图7C或图8C)以下的说明中，时序控制部5中的“各行的图像信号发送起始时期”是向数据线驱动部4a发送图像信号PS的发送起始时间点。即，在图7A、图7C以及图8C中，与数据线驱动部4a有关的第一修正时间是0。
图7A示出在连续的任意的三个水平期间SP0～SP2向各数据线驱动部4送出的图像信号PS。水平期间SP0～SP2的开始时序在每个数据线驱动部4中不同，图7A所示的水平期间SP0～SP2表示数据线驱动部4a的水平期间(图7B、图7C以及图8C中也是一样的)。省略数据线驱动部4a以外的数据线驱动部4的水平期间SP0～SP2的图示。PD0_x～PD2_x(x：a～f)表示分别在水平期间SP0～SP2中被送出到各数据线驱动部的图像信号应包括的图像数据。因此，各数据线驱动部4的水平期间SP1的开始时序是各图像信号PS(4a)～PS(4f)的图像数据PD1_x的开始的时间点，各数据线驱动部4的水平期间SP2的开始时序是各图像信号PS(4a)～PS(4f)的图像数据PD2_x的开始的时间点。并且“BP”是各水平期间中的空白期间。另外，在图7A中，被输入到时序控制部5内的各图像信号存储电路54(参照图5)的各个第一时序信号TS1统一表示在一行中。
在图7A中，数据线驱动部4a的水平期间SP1的起始时间点是与在水平期间SP1被送出的图像信号PS有关的行的图像信号发送起始时期。并且，数据线驱动部4a的水平期间SP2的起始时间点是与在水平期间SP2被送出的图像信号PS有关的行的图像信号发送起始时期。如图7A所示，当数据线驱动部4a的水平期间SP1开始时，时序信号TS1被输入数据线驱动部4a用的图像信号存储电路54中。然后，相对于数据线驱动部4a，送出包括图像数据PD1_a的图像信号PS(4a)。之后，从数据线驱动部4a的水平期间SP1开始之后，经过针对数据线驱动部4b的第一修正时间CT1b之后，第一时序信号TS1被输入到数据线驱动部4b用的图像信号存储电路54中。然后，相对于数据线驱动部4b，送出包括图像数据PD1_b的图像信号PS(4b)。之后，从数据线驱动部4a的水平期间SP1开始之后，经过针对各个数据线驱动部4c～4f的第一修正时间CT1c～CT1f之后，第一时序信号TS1被依次输入到数据线驱动部4c～4f用的图像信号存储电路54中。然后，相对于各个数据线驱动部4c～4f，依次送出包括对应的图像数据(图像数据PD1_c～PD1_f中的任意一个)的图像信号PS(4c)～PS(4f)。另外，针对数据线驱动部4d和数据线驱动部4e设定相同的第一修正时间CT1d。这样，也可以针对相邻的多个数据线驱动部4设定相同的第一修正时间。
在水平期间SP2也是，从数据线驱动部4a的水平期间SP2开始之后，在经过针对各数据线驱动部4a～4f的第一修正时间之后，第一时序信号TS1被依次输入到数据线驱动部4a～4f用的图像信号存储电路54中。然后，相对于各个数据线驱动部4a～4f，依次送出包括对应的图像数据(图像数据PD2_a～PD2_f中的任意一个)的图像信号PS(4a)～PS(4f)。这样，在时序控制部5中进行第一修正。
如图7A所示，针对各数据线驱动部4a～4f的最长的第一修正时间CT1f比空白期间BP的长度长。在时序控制部5进行的第一修正中，能够使从数据线驱动部4中的任意一个输出的数据线信号4S从例如距离扫描线驱动部3a或扫描线驱动部3b最近的数据线驱动部的水平期间的起始时间点延迟了超过空白期间的长度的时间。
[第二修正的例子]
图7B示出从本实施方式的显示装置的一个数据线驱动部向各数据线输出的数据线信号的输出时序的一例。图7B作为一例示出图1的显示装置1的数据线驱动部4a进行的第二修正。在图7B中，与图7A相同的记号或符号表示与图7A中所示的期间、信号或数据相同的期间、信号或数据。在图7B中“a_i”(i是整数)表示被输出到数据线驱动部4a的对象数据线D1～Dn中的数据线Di的数据线信号。并且，V0_ai表示基于在水平期间SP0被送出的图像信号PD0_a输出到数据线Di的数据线信号的电平(电位)。V1_ai表示基于在水平期间SP1被送出的图像信号PD1_a输出到数据线Di的数据线信号的电平(电位)。
在图7B的例子中，在数据线驱动部4a上连接有960条数据线。在图7B中，在各水平期间SP0、SP1的空白期间BP的起始时间点，开始具有在该水平期间SP0、SP1的电平(基于在该水平期间SP0、SP1被送出的图像信号输出的数据线信号的电平)的数据线信号的输出。即，在图7B的例子中，前述的各输出基准时间点是作为空白期间BP的起始时间点的第二时间点。
在水平期间SP0的输出基准时间点TPsa(作为水平期间SP0的空白期间BP的起始时间点的第二时间点)，具有水平期间SP0的电平V0_a1的数据线信号a_1被输出到数据线驱动部4a的数据线D1。即，针对数据线D1的第二修正时间是0。从输出基准时间点TPsa开始仅延迟针对数据线D2的第二修正时间，具有水平期间SP0的电平V0_a2的数据线信号a_2被输出到数据线D2。之后，在从输出基准时间点TPsa延迟了针对各数据线的第二修正时间的时期，具有水平期间SP0的电平的数据线信号a_30、a_60等被依次输出到对应的各数据线。然后，从输出基准时间点TPsa开始经过了针对数据线Dn的第二修正时间CT2n之后，具有水平期间SP0的电平V0_a960的数据线信号a_960被输出到数据线Dn。在水平期间SP1也与水平期间SP0相同地，分别具有水平期间SP1的电平V1_a1～V1_a960的数据线信号a1～a960从水平期间SP1的输出基准时间点TPsa延迟了第二修正时间后，开始输出到各数据线。这样，在各数据线驱动部4中进行第二修正。
如图7B所示，针对各数据线的第二修正时间中的最长的第二修正时间CT2n比空白期间BP的长度短。在本实施方式中，这样，针对各数据线的第二修正时间的长度比空白期间BP的长度短。
另外，在第二修正中，第二修正时间CT2(参照图4B)可以针对数据线D1～Dn分别设定，但是也可以如后文所述，数据线D1～Dn以每到规定的条数被分割为规定数量的组，针对各组设定一个第二修正时间CT2。即，也可以对一组内的数据线D输出延迟了彼此相同的延迟量(第二修正时间CT2)后的数据线信号。在该情况下，属于各组的数据线的数量可以在组之间彼此相同，也可以不同。
也可以不同于图7B的例子，输出基准时间点是前述的显示期间的起始时间点、即作为空白期间BP的结束时间点的第一时间点TPsa1。或者，输出基准时间点也可以是从第一时间点TPsa1或第二时间点(图7B的例子中的输出基准时间点TPsa)开始经过了规定的时间Tw1或规定的时间Tw2后的第三时间点TPsa3。
[总修正(第一修正+第二修正)的例子]
在图7C中示出从本实施方式的显示装置中的多个数据线驱动部的每一个向各数据线输出的数据线信号的输出时序的一例。图7C大体是将图7A和图7B进行了组合。并且，在图7C的例子中，使用图4A和图4B所示的第一修正时间CT1和第二修正时间CT2进行第一修正和第二修正。在图7C中，与图7A和图7B相同的记号或符号表示与图7A和图7B中示出的期间、信号、数据或电平相同的期间、信号、数据或电平。另外，在图7C中，“b_1”～“f_1”表示分别被输出到数据线驱动部4b～4f的每一个的对象数据线中的数据线D1的数据线信号。并且，“f_960”表示被输出到数据线驱动部4f的对象数据线中的数据线Dn的数据线信号。与图7B相同地，在图7C的例子中，数据线驱动部4a～4f的每一个连接有960条数据线。来自数据线驱动部4a的数据线信号a_i(i是整数)的输出与图7B相同，因此省略其说明。
比向数据线驱动部4a的图像信号PS的送出延迟数据线驱动部4a与数据线驱动部4b之间的第一修正时间CT1(参照图4)的时间差，从时序控制部5向数据线驱动部4b送出图像信号PS。在图7A和图7C中，由于针对数据线驱动部4a的第一修正时间CT1是0，因此，与数据线驱动部4a相比，延迟针对数据线驱动部4b的第一修正时间CT1b后向数据线驱动部4b输入与各水平期间相对应的图像信号PS。因此，数据线驱动部4b从比数据线驱动部4a的输出基准时间点TPsa延迟第一修正时间CT1b后的输出基准时间点TPsb开始输出具有各水平期间SP0、SP1的电平V0_b1、V1_b1的数据线信号b_1。另外，在数据线驱动部4b、4d、4f中，针对各数据线驱动部4的数据线中的数据线D1的第二修正时间CT2是0(参照图4B)。虽然未图示，但是对数据线驱动部4b的对象数据线中的数据线D1以外的数据线也是从输出基准时间点TPsb延迟了针对各数据线的第二修正时间CT2后，开始输出数据线信号。
在数据线驱动部4c中，针对数据线驱动部4c的对象数据线中的数据线D1的第二修正时间CT2大于0(参照图4B的CT3c)。因此，比数据线驱动部4a的输出基准时间点TPsa延迟了总修正时间CT3c后，开始输出具有各水平期间SP0、SP1的电平V0_c1、V1_c1的数据线信号c_1，其中，总修正时间CT3c为针对数据线驱动部4c的第一修正时间CT1与针对数据线D1的第二修正时间CT2(＞0)之和。
虽然分别针对数据线驱动部4d和数据线驱动部4e的第一修正时间CT1相同(参照图4A)，但是关于第二修正时间CT2，数据线驱动部4e的数据线D1比数据线驱动部4d的数据线D1长(参照图4B)。因此，具有各水平期间SP0、SP1的电平V0_e1、V1_e1的数据线信号e_1比具有各水平期间SP0、SP1的电平V0_d1、V1_d1的数据线信号d_1延迟地输出。虽然未图示，但是数据线驱动部4c～4e的对象数据线中的数据线D1以外的各数据线也是，通过第一修正和第二修正，从数据线驱动部4a的输出基准时间点TPsa延迟后，开始分别输出数据线信号。
在数据线驱动部4f中也是，从数据线D1到数据线Dn，通过第一修正和第二修正，从数据线驱动部4a的输出基准时间点TPsa延迟后，开始输出数据线信号f_1～f_960。在图7C的例子中，如针对数据线驱动部4f的数据线Dn的总修正时间CT3f那样，几个总修正时间的长度比空白期间BP长。这样，在本实施方式中，能够使输出到各数据线D的数据线信号4S在大范围内以微小的增减步骤延迟。
虽然没有在图7A～图7C中示出，但是在数据线驱动部4g～4m(除了4l)中也是，相同地被输出到各数据线的数据线信号的输出被延迟。原理上，越是从数据线驱动部4m的数据线Dn朝向数据线驱动部4g的数据线D1，总修正时间越长。
[修正时间的其他例子]
参照图8A～图8C对本实施方式的显示装置所涉及的修正时间的其他例子进行说明。图8A示意性地示出作为本实施方式的其他例子的显示装置1a的构成。图8A所示的显示装置1a的构成在具备数据线驱动部4a～4z(除了4l和4n)的24个数据线驱动部4这一点不同于图1的例子的显示装置1。除了数据线驱动部4的数量以外，显示装置1a具有与图1的显示装置1相同的结构。因此，省略关于显示装置1a的结构和构成要素的说明。
图8B示出图8A的例子的时序控制部5和数据线驱动部4a～4z的修正时间的一例。图8B以与图4B相同的方法示出第一修正时间CT1、第二修正时间CT2以及总修正时间CT3。在图8B的横轴上排列的“4a”～“4z”意为各数据线驱动部。图8B的横轴与图4B相同地，表示沿扫描线S的显示面板2的行方向上的位置。
在图8B的例子中，被输出到数据线驱动部4a的对象数据线的数据线信号组不接受时序控制部5进行的第一修正，仅通过数据线驱动部4a进行的使用第二修正时间CT2的第二修正来修正。并且，被输出到数据线驱动部4b～4f的每一个的对象数据线的数据线信号组中能够混合仅接受第一修正的数据线信号(例如，被输出到距离图8A中的扫描线驱动部3a最近的数据线的数据线信号等)和接受第一修正和第二修正的两者的数据线信号。并且，被输出到数据线驱动部4g～4i的每一个的对象数据线的数据线信号组全部通过第一修正和第二修正来修正。另一方面，在图8B的例子中，被输出到数据线驱动部4k和4m的每一个的对象数据线的数据线信号群组不接受第二修正而仅接受第一修正。
这样，总修正时间CT3的详细内容能够任意地分配为第一修正时间CT1和第二修正时间CT2。不过，在各数据线驱动部4只具备两个(例如，前述的第一和第二图像数据存储电路45、44)能够保持一个水平期间的图像数据的存储单元的情况下，优选第二修正时间CT2小于空白期间的长度。
并且，显示装置1a(以及图1的例子的显示装置1)仅在显示面板2的行方向的一端具备扫描线驱动部3a或扫描线驱动部3b的情况下，以与图8B相同的方法示出的第一修正时间CT1、第二修正时间CT2以及总修正时间CT3可以成为不具有右上部和左上部的两者的形状。并且，显示装置1a(以及图1的例子的显示装置1)与图8A相同地，在显示面板2的行方向的两端具有扫描线驱动部3a、3b的情况下也是，以与图8B相同的方法示出的第一修正时间CT1和总修正时间CT3可以是左右非对称的形状。即，在显示面板2上的扫描线信号3S的延迟特性是在显示面板2的左右非对称的情况下，各修正时间可以根据该延迟特性来设定。
图8C示出向图8A的例子的多个数据线驱动部4a～4m输入图像信号的输入时序和向各数据线D输出数据线信号的输出时序的一例。图8C所示的数据线信号的输出时序通过使用图8B所示的修正时间的第一和第二修正来修正。图8C所示的各图像信号和各数据线信号以与图7C相同的方法示出，在图8C中与图7C相同的记号或符号表示与图7C中示出的期间、信号、数据或电平相同的期间、信号、数据或电平。在图8C中，PS_4a～PS_4c和PS_4j～PS_4m(除了PS_4l)表示分别被输入到数据线驱动部4a～4c和数据线驱动部4j～4m的各图像信号。在图8C中，“j_1”和“k_1”表示被输出到数据线驱动部4j和数据线驱动部4k的对象数据线中的数据线D1的数据线信号。并且，“j_960”和“m_960”表示被输出到数据线驱动部4j和数据线驱动部4m的每一个的对象数据线中的数据线Dn的数据线信号。与图7C相同地，在图8C的例子中，数据线驱动部4a～4z的每一个连接有960条对象数据线。
如图8C所示，由于各数据线驱动部4a～4m通过时序控制部5进行第一修正，因此，在各水平期间SP0、SP1，包括对应的图像数据(水平期间SP0中图像数据PD0_a～PD0_m、水平期间SP1中图像数据PD1_a～PD1_m)的像素信号PS_4a～PS_4m在彼此不同的时序被输入。然后，在各数据线驱动部4a～4m进行使用第二修正时间的第二修正，数据线信号被输出到各数据线D。
虽然在图8B中没有示出细节，但是，在图8C的例子中，与数据线驱动部4a连接的960条数据线组被分为各为30条的组，对各组设定第二修正时间。因此，如图8C所示，在数据线信号a_1和数据线信号a_2中，在相同的时期，信号电平从水平期间SP0的电平V0_a1和V0_a2向水平期间SP1的电平V1_a1和V1_a2切换。然后，在数据线信号a_31中，向水平期间SP1的电平V1_a31的切换时期仅比向数据线信号a_1的电平V1_a1的切换时期稍稍延迟。该延迟时间是针对被输出数据线信号a_31的数据线的第二修正时间。在图8C的例子中，使具有各水平期间的电平的各数据线信号的输出针对每组数据线，以这样针对每组设定的第二修正时间被延迟。可以是越是位于距离扫描线驱动部(图8A的例子中，两个扫描线驱动部3a、3b中的距离各组较近的扫描线驱动部)远的数据线的组，每组的第二修正时间越是增加。
在图8C的例子中，在数据线信号b_1和数据线信号c_1中，总修正时间进一步增加。这样，总修正时间一直增加到数据线信号j_960。然后，相对于从数据线信号k_1到数据线信号m_960，如从图8B也理解的，仅进行第一修正，在从数据线信号k_1到数据线信号m_960之间，延迟量没有增减。例如，扫描线信号3S在扫描线S上传输了一定的距离以上后，由于伴随进一步传输的波形的变化对各个像素的选择期间产生的影响有时会变小到能够忽视的程度。因此，针对位于距离扫描线驱动部(在图8A的例子中，两个扫描线驱动部3a、3b中的较近的扫描线驱动部)远的数据线组、例如与被输入扫描线信号的一端S1距离640mm以上的数据线组的修正时间(总修正时间)也可以设为固定。
[其他实施方式]
图9示意性地示出本公开的其他实施方式的显示装置1b的构成的一例。在本实施方式的显示装置1b中，数据线驱动部4a～4m(除了4l)分别通过两个总线BU1、BU2与时序控制部5连接这一点与图1所示的一个实施方式的显示装置1不同。本实施方式的显示装置1b与图1的显示装置1除了这一点以外具有相同的结构和构成要素，因此，在显示装置1b中省略关于与显示装置1相同的构成要素的说明。
在本实施方式中，分别在两个总线BU1、BU2中，图像信号PS从时序控制部5传送到各数据线驱动部4a～4m。两个总线BU1、BU2用于针对彼此不同的数据线D(例如偶数列的数据线和奇数列的数据线)传送图像信号PS。这样，通过使用具备两个总线BU1、BU2的、所谓双通道方式，能够使传送图像信号PS所需的传输速率减半，能够容易并且适当地传送图像信号PS。
在本实施方式中，与图1的一个实施方式相同地，通过数据线驱动部4a～4m的每一个的第二修正，各水平期间的数据线信号的输出时期在每条数据线D中不同。但是，优选分别在两个总线BU1、BU2中传输的图像信号PS彼此的相位是相同的。并且，优选在两个总线各自的传送中，在使用使传送时钟内置在传送对象的数据信号中的时钟嵌入方式的情况下，在各总线中传送的图像信号PS分别内置的传送时钟彼此共用原振荡电路。通过这样设置，能够避免数据线驱动部4的每一个的接收电路的复杂化。并且，如前文所述，在传送时钟用于第一时钟信号CK1(参照图5)以及/或者第二时钟信号CK2(参照图6)的情况下，能够进行前述目的的准确的修正。
〔总结〕
(1)本公开的一个实施方式的显示装置具备：显示面板，其包括配置成矩阵状的多个像素、与沿所述多个像素的行方向排列的像素组连接的多条扫描线以及与沿所述多个像素的列方向排列的像素组连接的多条数据线；扫描线驱动部，其向所述多条扫描线依次输出用于选择所述沿行方向排列的像素组的扫描线信号；多个数据线驱动部，它们分别与所述多条数据线中的两条以上的对象数据线连接，且向所述两条以上的对象数据线的每一条输出数据线信号，所述数据线信号用于向由所述扫描线信号选择出来的像素组中的与所述两条以上的对象数据线连接的两个以上的对象像素提供期望的电压；以及时序控制部，其向所述多个数据线驱动部的每一个发送图像信号，并且对所述扫描线驱动部和所述多个数据线驱动部的工作时序进行控制，所述图像信号是作为所述数据线信号的基础的信号，且为包括各个像素应具有的亮度的信号，针对所述多个数据线驱动部的每一个单独地设定有表示发送所述图像信号时的延迟量的第一修正时间，针对所述两条以上的对象数据线的每一条单独地设定有表示输出所述数据线信号时的延迟量的第二修正时间，所述时序控制部针对沿行方向排列的每组像素组，以如下方式向所述多个数据线驱动部的每一个发送图像信号：在基于第一时钟信号从与该像素组有关的发送起始时间点延迟了针对该数据线驱动部设定的所述第一修正时间后，开始发送所述图像信号，所述多个数据线驱动部的每一个以如下方式向所述两条以上的对象数据线的每一条输出所述数据线信号：在基于第二时钟信号从与所述两个以上的对象像素有关的输出基准时间点延迟了针对该对象数据线设定的所述第二修正时间后，开始输出所述数据线信号，其中，所述第二时钟信号与所述第一时钟信号同步。
根据(1)的构成，能够在抑制结构的复杂化和制造成本的上升的同时，针对大范围的延迟高精度地降低显示装置中由于扫描线信号的传输延迟所导致的显示不均。
(2)在上述(1)的方式的显示装置中，也可以是与所述两个以上的对象像素有关的输出基准时间点是所述数据线驱动部开始接收与所述两个以上的对象像素有关的所述图像信号的第一时间点、完成接收与所述两个以上的对象像素有关的所述图像信号的第二时间点、或者、从所述第一时间点或所述第二时间点开始经过了规定的时间后的第三时间点。根据该方式，能够在各数据线驱动部中，在基于图像信号的接收时期的时期将数据线信号输出到对象数据线。
(3)在上述(1)或(2)的方式的显示装置中，也可以是关于所述沿行方向排列的一组像素组，所述数据线信号被输出到所述多条数据线中的一条数据线的时间点与所述数据线信号被输出到所述多条数据线中的其他数据线的时间点之间的时间差与如下所述的差相等，所述差为针对所述一条数据线所连接的所述数据线驱动部设定的所述第一修正时间和针对所述一条数据线设定的所述第二修正时间之和、与针对所述其他数据线所连接的所述数据线驱动部设定的所述第一修正时间和针对所述其他数据线设定的所述第二修正时间之和的差。根据该方式，有时能够更有效地抑制显示不均。
(4)在上述(1)至(3)中的任意一个方式的显示装置中，也可以是所述多个数据线驱动部在所述显示面板上沿所述行方向排列，所述扫描线驱动部配置在所述显示面板上的所述行方向的端部，关于所述多个数据线驱动部中的相邻的第一数据线驱动部和第二数据线驱动部，针对所述第二数据线驱动部设定的所述第一修正时间与针对所述第一数据线驱动部设定的所述第一修正时间相等或是大于针对所述第一数据线驱动部设定的所述第一修正时间，所述第二数据线驱动部与所述第一数据线驱动部，配置在距配置有所述扫描线驱动部的所述端部更远处，关于所述两条以上的对象数据线中的相邻的第一对象数据线和第二对象数据线，针对所述第二对象数据线设定的所述第二修正时间与针对所述第一对象数据线设定的所述第二修正时间相等或是大于针对所述第一对象数据线设定的所述第二修正时间，所述第二对象数据线与所述第一对象数据线相比，配置在距离配置有所述扫描线驱动部的所述端部更远处。根据该方式，能够在与扫描线信号的传输延迟相对应的适当的时期向各个像素提供期望的电压。
(5)在上述(1)～(4)中的任意一个方式的显示装置中，也可以是与所述两个以上的对象像素有关的输出基准时间点是所述数据线驱动部完成接收与所述两个以上的对象像素有关的所述图像信号的时间点，所述数据线驱动部完成接收与所述两个以上的对象像素有关的所述图像信号后，在经过了规定的空白期间后接收下一个所述图像信号，所述第二修正时间的最大值比所述空白期间短。根据该方式，能够在数据线驱动部中适当地取入各水平期间的图像数据。
(6)在上述(1)～(5)中的任意一个方式的显示装置中，也可以是所述时序控制部具备：第一时序生成电路，其基于针对所述多个数据线驱动部的每一个设定的所述第一修正时间和所述第一时钟信号来生成第一时序信号；以及图像信号存储电路，其基于所述第一时序信号，将针对所述多个数据线驱动部的每一个的所述图像信号锁存并输出。根据该方式，能够通过时序控制部容易地进行图像信号的延迟。
(7)在上述(1)～(6)中的任意一个方式的显示装置中，也可以是所述多个数据线驱动部的每一个具备：第二时序生成电路，其基于针对所述两条以上的对象数据线的每一条设定的所述第二修正时间和所述第二时钟信号来生成第二时序信号；以及第一图像数据存储电路，其基于所述第二时序信号，将从与所述两个以上的对象像素有关的所述图像信号中提取的所述两个以上的对象像素的每一个的图像数据锁存并输出。根据该方式，能够通过数据线驱动部容易地进行数据线信号的延迟。
(8)在上述(7)的方式的显示装置中，也可以是所述多个数据线驱动部的每一个还具备存储所述两个以上的对象像素的每一个的图像数据的第二图像数据存储电路。根据该方式，能够通过数据线驱动部容易地进行数据线信号的延迟。
(9)在上述(1)～(8)中的任意一个方式的显示装置中，也可以是所述第一时钟信号和所述第二时钟信号是共用原振荡电路的时钟信号、或者是将共用原振荡电路的时钟信号倍频以及/或者分频后的时钟信号。根据该方式，能够更加准确地进行使用第一修正时间和第二修正时间的修正。
(10)在上述(1)～(9)中的任意一个方式的显示装置中，也可以是所述第一时钟信号和所述第二时钟信号是共用SSCG(扩展频谱时钟生成器：Spread Spectrum ClockGenerator)的时钟信号、或者是将共用SSCG的时钟信号倍频以及/或者分频后的时钟信号。根据该方式，能够在降低EMI的同时更加准确地进行使用第一修正时间和第二修正时间的修正。

Claims (10)

1.一种显示装置，其特征在于，具备：
显示面板，其包括配置成矩阵状的多个像素、与沿所述多个像素的行方向排列的像素组连接的多条扫描线以及与沿所述多个像素的列方向排列的像素组连接的多条数据线；
扫描线驱动部，其向所述多条扫描线依次输出用于选择沿所述行方向排列的像素组的扫描线信号；
多个数据线驱动部，它们分别与所述多条数据线中的两条以上的对象数据线连接，且向所述两条以上的对象数据线的每一条输出数据线信号，所述数据线信号用于向由所述扫描线信号选择出来的像素组中的与所述两条以上的对象数据线连接的两个以上的对象像素提供期望的电压；以及
时序控制部，其向所述多个数据线驱动部的每一个发送图像信号，并且对所述扫描线驱动部和所述多个数据线驱动部的工作时序进行控制，所述图像信号是作为所述数据线信号的基础的信号，且为包括各个像素应具有的亮度的信号，
针对所述多个数据线驱动部的每一个单独地设定有表示发送所述图像信号时的延迟量的第一修正时间，
针对所述两条以上的对象数据线的每一条单独地设定有表示输出所述数据线信号时的延迟量的第二修正时间，
所述时序控制部针对沿行方向排列的每组像素组，以如下方式向所述多个数据线驱动部的每一个发送图像信号：在基于第一时钟信号从与该像素组有关的发送起始时间点延迟了针对该数据线驱动部设定的所述第一修正时间后，开始发送所述图像信号，
所述多个数据线驱动部的每一个以如下方式向所述两条以上的对象数据线的每一条输出所述数据线信号：在基于第二时钟信号从与所述两个以上的对象像素有关的输出基准时间点延迟了针对该对象数据线设定的所述第二修正时间后，开始输出所述数据线信号，其中，所述第二时钟信号与所述第一时钟信号同步。
2.根据权利要求1所述的显示装置，其特征在于，
与所述两个以上的对象像素有关的输出基准时间点是所述数据线驱动部开始接收与所述两个以上的对象像素有关的所述图像信号的第一时间点、完成接收与所述两个以上的对象像素有关的所述图像信号的第二时间点、或者、从所述第一时间点或所述第二时间点开始经过了规定的时间后的第三时间点。
3.根据权利要求1或2所述的显示装置，其特征在于，
关于在所述行方向上排列的一组像素组，所述数据线信号被输出到所述多条数据线中的一条数据线的时间点与所述数据线信号被输出到所述多条数据线中的其他数据线的时间点之间的时间差与如下所述的差相等，所述差为针对所述一条数据线所连接的所述数据线驱动部设定的所述第一修正时间和针对所述一条数据线设定的所述第二修正时间之和与针对所述其他数据线所连接的所述数据线驱动部设定的所述第一修正时间和针对所述其他数据线设定的所述第二修正时间之和的差。
4.根据权利要求1至3中的任一项所述的显示装置，其特征在于，
所述多个数据线驱动部在所述显示面板上沿所述行方向排列，
所述扫描线驱动部配置在所述显示面板上的所述行方向的端部，
关于所述多个数据线驱动部中的相邻的第一数据线驱动部和第二数据线驱动部，针对所述第二数据线驱动部设定的所述第一修正时间与针对所述第一数据线驱动部设定的所述第一修正时间相等或是大于针对所述第一数据线驱动部设定的所述第一修正时间，所述第二数据线驱动部与所述第一数据线驱动部相比，配置在距配置有所述扫描线驱动部的所述端部更远处，
关于所述两条以上的对象数据线中的相邻的第一对象数据线和第二对象数据线，针对所述第二对象数据线设定的所述第二修正时间与针对所述第一对象数据线设定的所述第二修正时间相等或是大于针对所述第一对象数据线设定的所述第二修正时间，所述第二对象数据线与所述第一对象数据线相比，配置在距配置有所述扫描线驱动部的所述端部更远处。
5.根据权利要求1至4中的任一项所述的显示装置，其特征在于，
与所述两个以上的对象像素有关的输出基准时间点是所述数据线驱动部完成接收与所述两个以上的对象像素有关的所述图像信号的时间点，
所述数据线驱动部完成接收与所述两个以上的对象像素有关的所述图像信号后，在经过规定的空白期间后接收下一个所述图像信号，
所述第二修正时间的最大值比所述空白期间短。
6.根据权利要求1至5中的任一项所述的显示装置，其特征在于，
所述时序控制部具备：
第一时序生成电路，其基于针对所述多个数据线驱动部的每一个设定的所述第一修正时间和所述第一时钟信号来生成第一时序信号；以及
图像信号存储电路，其基于所述第一时序信号，将针对所述多个数据线驱动部的每一个的所述图像信号锁存并输出。
7.根据权利要求1至6中的任一项所述的显示装置，其特征在于，
所述多个数据线驱动部的每一个具备：
第二时序生成电路，其基于针对所述两条以上的对象数据线的每一条设定的所述第二修正时间和所述第二时钟信号来生成第二时序信号；以及
第一图像数据存储电路，其基于所述第二时序信号，将从与所述两个以上的对象像素有关的所述图像信号中提取的所述两个以上的对象像素的每一个的图像数据锁存并输出。
8.根据权利要求7所述的显示装置，其特征在于，
所述多个数据线驱动部的每一个还具备存储所述两个以上的对象像素的每一个的图像数据的第二图像数据存储电路。
9.根据权利要求1至8中的任一项所述的显示装置，其特征在于，
所述第一时钟信号和所述第二时钟信号是共用原振荡电路的时钟信号、或者是将共用原振荡电路的时钟信号倍频以及/或者分频后的时钟信号。
10.根据权利要求1至9中的任一项所述的显示装置，其特征在于，
所述第一时钟信号和所述第二时钟信号是共用扩展频谱时钟生成器SSCG的时钟信号、或者是将共用扩展频谱时钟生成器的时钟信号倍频以及/或者分频后的时钟信号。
CN202010761125.1A 2019-08-02 2020-07-31 显示装置 Active CN112309343B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962881941P 2019-08-02 2019-08-02
US62/881941 2019-08-02

Publications (2)

Publication Number Publication Date
CN112309343A true CN112309343A (zh) 2021-02-02
CN112309343B CN112309343B (zh) 2023-04-07

Family

ID=74259357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010761125.1A Active CN112309343B (zh) 2019-08-02 2020-07-31 显示装置

Country Status (2)

Country Link
US (1) US11145269B2 (zh)
CN (1) CN112309343B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113570997A (zh) * 2021-07-30 2021-10-29 北京京东方显示技术有限公司 一种显示装置
CN115985223A (zh) * 2023-03-21 2023-04-18 惠科股份有限公司 显示设备及其驱动方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033617A (ko) * 2020-09-08 2022-03-17 삼성디스플레이 주식회사 표시 장치
KR20220063870A (ko) * 2020-11-10 2022-05-18 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치
CN112634821B (zh) * 2020-12-25 2022-05-13 京东方科技集团股份有限公司 数据显示方法及装置、可读存储介质

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282950A (zh) * 1999-07-30 2001-02-07 夏普株式会社 液晶显示装置
JP2003208141A (ja) * 2002-10-28 2003-07-25 Sharp Corp 表示装置および表示方法
CN1987990A (zh) * 2005-12-22 2007-06-27 株式会社日立显示器 显示装置
CN101295113A (zh) * 2007-04-27 2008-10-29 三星Sdi株式会社 液晶显示器
US20090002264A1 (en) * 2007-06-29 2009-01-01 Novatek Microelectronics Corp. Display apparatus and method for driving display panel thereof
CN101339733A (zh) * 2007-07-03 2009-01-07 恩益禧电子股份有限公司 显示装置
CN101488337A (zh) * 2008-01-18 2009-07-22 川崎微电子股份有限公司 控制帧存储器的方法、存储器控制电路以及图像处理装置
CN103198803A (zh) * 2013-03-27 2013-07-10 京东方科技集团股份有限公司 一种显示基板的驱动控制单元、驱动电路及驱动控制方法
CN103310751A (zh) * 2012-03-16 2013-09-18 精工爱普生株式会社 信号处理装置、液晶装置、电子设备及信号处理方法
US20150049076A1 (en) * 2013-08-16 2015-02-19 Samsung Electronics Co., Ltd Display driving circuit and display device
CN104821145A (zh) * 2014-01-31 2015-08-05 拉碧斯半导体株式会社 显示设备的驱动器
US20150310827A1 (en) * 2014-04-28 2015-10-29 Samsung Display Co., Ltd. Organic light-emitting display device
CN105390101A (zh) * 2014-08-26 2016-03-09 拉碧斯半导体株式会社 显示设备的驱动器
KR20160043265A (ko) * 2014-10-13 2016-04-21 엘지디스플레이 주식회사 표시장치
JP2016180944A (ja) * 2015-03-25 2016-10-13 シチズンホールディングス株式会社 表示装置
US20170011703A1 (en) * 2015-07-10 2017-01-12 Lapis Semiconductor Co., Ltd. Display device driver
CN106448551A (zh) * 2015-08-10 2017-02-22 三星显示有限公司 显示设备
CN108877703A (zh) * 2017-05-09 2018-11-23 拉碧斯半导体株式会社 显示装置以及显示控制器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8379787B2 (en) * 2007-11-15 2013-02-19 Mediatek Inc. Spread spectrum clock generators
TWI453715B (zh) * 2011-08-09 2014-09-21 Raydium Semiconductor Corp 自動調整訊號偏移之裝置
JP2013120981A (ja) * 2011-12-06 2013-06-17 Renesas Electronics Corp データドライバ、表示パネル駆動装置及び表示装置
KR20130134814A (ko) * 2012-05-31 2013-12-10 삼성디스플레이 주식회사 액정 표시 장치
TWI506610B (zh) * 2013-02-20 2015-11-01 Novatek Microelectronics Corp 顯示驅動裝置及顯示面板的驅動方法
KR20150060360A (ko) * 2013-11-26 2015-06-03 삼성디스플레이 주식회사 표시 장치
US20160365042A1 (en) * 2015-06-15 2016-12-15 Apple Inc. Display Driver Circuitry With Gate Line and Data Line Delay Compensation
US10978011B2 (en) * 2019-02-20 2021-04-13 Sakai Display Products Corporation Liquid-crystal display apparatus and method for correcting image signal

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282950A (zh) * 1999-07-30 2001-02-07 夏普株式会社 液晶显示装置
JP2003208141A (ja) * 2002-10-28 2003-07-25 Sharp Corp 表示装置および表示方法
CN1987990A (zh) * 2005-12-22 2007-06-27 株式会社日立显示器 显示装置
CN101295113A (zh) * 2007-04-27 2008-10-29 三星Sdi株式会社 液晶显示器
US20090002264A1 (en) * 2007-06-29 2009-01-01 Novatek Microelectronics Corp. Display apparatus and method for driving display panel thereof
CN101339733A (zh) * 2007-07-03 2009-01-07 恩益禧电子股份有限公司 显示装置
CN101488337A (zh) * 2008-01-18 2009-07-22 川崎微电子股份有限公司 控制帧存储器的方法、存储器控制电路以及图像处理装置
CN103310751A (zh) * 2012-03-16 2013-09-18 精工爱普生株式会社 信号处理装置、液晶装置、电子设备及信号处理方法
CN103198803A (zh) * 2013-03-27 2013-07-10 京东方科技集团股份有限公司 一种显示基板的驱动控制单元、驱动电路及驱动控制方法
US20150049076A1 (en) * 2013-08-16 2015-02-19 Samsung Electronics Co., Ltd Display driving circuit and display device
CN104821145A (zh) * 2014-01-31 2015-08-05 拉碧斯半导体株式会社 显示设备的驱动器
US20150310827A1 (en) * 2014-04-28 2015-10-29 Samsung Display Co., Ltd. Organic light-emitting display device
CN105390101A (zh) * 2014-08-26 2016-03-09 拉碧斯半导体株式会社 显示设备的驱动器
KR20160043265A (ko) * 2014-10-13 2016-04-21 엘지디스플레이 주식회사 표시장치
JP2016180944A (ja) * 2015-03-25 2016-10-13 シチズンホールディングス株式会社 表示装置
US20170011703A1 (en) * 2015-07-10 2017-01-12 Lapis Semiconductor Co., Ltd. Display device driver
CN106448551A (zh) * 2015-08-10 2017-02-22 三星显示有限公司 显示设备
CN108877703A (zh) * 2017-05-09 2018-11-23 拉碧斯半导体株式会社 显示装置以及显示控制器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113570997A (zh) * 2021-07-30 2021-10-29 北京京东方显示技术有限公司 一种显示装置
CN115985223A (zh) * 2023-03-21 2023-04-18 惠科股份有限公司 显示设备及其驱动方法
CN115985223B (zh) * 2023-03-21 2023-08-25 惠科股份有限公司 显示设备及其驱动方法

Also Published As

Publication number Publication date
US20210035518A1 (en) 2021-02-04
US11145269B2 (en) 2021-10-12
CN112309343B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN112309343B (zh) 显示装置
CN110875015B (zh) 栅极驱动器和包括栅极驱动器的显示装置
JP4822406B2 (ja) 表示制御駆動装置および表示システム
US9734757B2 (en) Gate driver integrated circuit, and image display apparatus including the same
KR100965571B1 (ko) 액정표시장치와 그 구동방법
US8547316B2 (en) Display apparatus
US20040252112A1 (en) Display device and display control circuit
JP5475993B2 (ja) ディスプレイ装置及びその駆動方法
US9691341B2 (en) Data driver and display apparatus including the same
US20100026730A1 (en) Display device and driver
WO2015040971A1 (ja) 画像表示装置
KR102399178B1 (ko) 데이터 드라이버 및 이를 갖는 표시장치
US11315517B2 (en) Data driver and display apparatus that reduces deterioration of image quality due to decrease in pixel charging rate during supply of gradation voltage signal
CN112216239A (zh) 源极驱动器和显示装置
KR101429909B1 (ko) 액정 표시 장치
US9087493B2 (en) Liquid crystal display device and driving method thereof
CN111179799B (zh) 显示装置以及显示面板的驱动方法
US9111499B2 (en) Liquid crystal display device
JP4748225B2 (ja) 集積回路装置、電気光学装置及び電子機器
US20050110750A1 (en) Apparatus and method of processing signals
JP2001282171A (ja) 画像表示装置およびその駆動制御回路
US20020118152A1 (en) Liquid crystal display
CN110226198B (zh) 显示装置及其驱动方法
CN111210785B (zh) 显示装置以及数据驱动器
JP5556062B2 (ja) 集積回路装置、電気光学装置及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant