CN113570997A - 一种显示装置 - Google Patents

Abstract

本发明提供了一种显示装置，涉及显示技术领域，该显示装置可以避免显示时产生明暗条纹，从而大幅提高显示效果。该显示装置包括：显示面板和与所述显示面板绑定的驱动单元；所述显示面板包括多条数据线；多条所述数据线与所述驱动单元电连接；所述驱动单元被配置为：设定各所述数据线的数据传输起始时刻，以使得各所述数据线的数据信号同时传输至所述显示面板。本发明适用于显示装置的制作。

Description

一种显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示装置。

背景技术

目前8K大尺寸显示装置开发过程中，例如75寸、86寸等产品开发过程中，因显示装置的尺寸过大，常导致显示时产生明暗条纹，造成显示效果差。

发明内容

本发明的实施例提供一种显示装置，该显示装置可以避免显示时产生明暗条纹，从而大幅提高显示效果。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供了一种显示装置，该显示装置包括：显示面板和与所述显示面板绑定的驱动单元；

所述显示面板包括多条数据线；多条所述数据线与所述驱动单元电连接；

所述驱动单元被配置为：设定各所述数据线的数据传输起始时刻，以使得各所述数据线的数据信号同时传输至所述显示面板。

可选的，所述驱动单元包括一个驱动芯片；

所述驱动芯片被配置为：向多条所述数据线传输数据信号；其中，多条所述数据线中，以任一条所述数据线为基准数据线，所述基准数据线的数据传输起始时刻为基准时刻；

在多条所述数据线中，所述基准数据线的线长最长的情况下，多条所述数据线中除所述基准数据线以外的数据线的数据传输起始时刻迟于所述基准时刻，以使得与所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

在多条所述数据线中，所述基准数据线的线长最短的情况下，多条所述数据线中除所述基准数据线以外的数据线的数据传输起始时刻早于所述基准时刻，以使得与所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

在多条所述数据线中，所述基准数据线的线长处于中间的情况下，多条所述数据线中，比所述基准数据线的线长短的数据线的数据传输起始时刻迟于所述基准时刻；多条所述数据线中，比所述基准数据线的线长还长的数据线的数据传输起始时刻早于所述基准时刻，以使得与所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板。

可选的，所述驱动单元包括多个驱动芯片；

多条所述数据线分为多组，各所述驱动芯片均电连接一组数据线；多个所述驱动芯片中，以任一个所述驱动芯片为基准驱动芯片，除所述基准驱动芯片以外的其余驱动芯片为调节驱动芯片；与所述基准驱动芯片电连接的一组数据线中，最早数据传输起始时刻为第一时刻，最迟数据传输起始时刻为第二时刻；线长最长的数据线为第一数据线，线长最短的数据线为第二数据线，以使得分别与不同所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

在与各所述调节驱动芯片电连接的数据线中线长最短的数据线的长度大于所述第一数据线的长度的情况下，与各所述调节驱动芯片电连接的一组数据线中，最早数据传输起始时刻早于所述第一时刻；

在与各所述调节驱动芯片电连接的数据线中线长最长的数据线的长度小于所述第二数据线的长度的情况下，与各所述调节驱动芯片电连接的一组数据线中，最迟数据传输起始时刻迟于所述第二时刻；

在与第一部分所述调节驱动芯片电连接的数据线中线长最短的数据线的长度大于第一数据线的长度、与第二部分所述调节驱动芯片电连接的数据线中线长最长的数据线的长度小于第二数据线的长度的情况下，与第一部分所述调节驱动芯片电连接的一组数据线中，最早数据传输起始时刻早于所述第一时刻；与第二部分所述调节驱动芯片电连接的一组数据线中，最迟数据传输起始时刻迟于所述第二时刻。

可选的，与任一所述驱动芯片电连接的多条数据线中，以任一条所述数据线为基准数据线，所述基准数据线的数据传输起始时刻为基准时刻；

所述驱动芯片被配置为：在多条所述数据线中，所述基准数据线的线长最长的情况下，多条所述数据线中除所述基准数据线以外的数据线的数据传输起始时刻迟于所述基准时刻，以使得与任一所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

在多条所述数据线中，所述基准数据线的线长最短的情况下，多条所述数据线中除所述基准数据线以外的数据线的数据传输起始时刻早于所述基准时刻，以使得与任一所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

在多条所述数据线中，所述基准数据线的线长处于中间的情况下，多条所述数据线中，比所述基准数据线的线长短的数据线的数据传输起始时刻迟于所述基准时刻；多条所述数据线中，比所述基准数据线的线长还长的数据线的数据传输起始时刻早于所述基准时刻，以使得与任一所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板。

可选的，位于所述显示面板同一侧的多个所述驱动芯片按照第一方向排列，并按照所述第一方向排序，位于第一序列的所述驱动芯片为第一驱动芯片，位于最后序列的所述驱动芯片为第二驱动芯片，位于中间序列的所述驱动芯片为第三驱动芯片；

在所述基准驱动芯片为所述第一驱动芯片的情况下，按照所述第一方向排列的与所有所述调节驱动芯片电连接的所有数据线的数据传输起始时刻依次递增；

在所述基准驱动芯片为所述第二驱动芯片的情况下，按照所述第一方向排列的与所有所述调节驱动芯片电连接的所有数据线的数据传输起始时刻依次递减；

在所述基准驱动芯片为所述第三驱动芯片的情况下，按照所述第一方向排列的、与位于所述第一驱动芯片和所述第三驱动芯片之间的所有所述调节驱动芯片电连接的所有数据线的数据传输起始时刻依次递减；按照所述第一方向排列的、与位于所述第三驱动芯片和所述第二驱动芯片之间的所有所述调节驱动芯片电连接的所有数据线的数据传输起始时刻依次递增。

可选的，所述显示装置还包括时序控制单元，所述时序控制单元被配置为：向所述驱动单元提供图像数据信号；

所述驱动单元包括至少一个驱动芯片和至少一个寄存器；所述寄存器根据所述图像数据信号，控制所述驱动芯片调整向各所述数据线传输数据信号的数据传输起始时刻。

可选的，所述寄存器根据所述图像数据信号的第一参数，控制所述驱动芯片延迟N倍向各所述数据线传输数据信号的数据传输起始时刻，或者提前M倍向各所述数据线传输数据信号的数据传输起始时刻；其中，N、M均为正整数。

可选的，所述第一参数包括三个控制位，不同所述控制位组成多种状态，每种状态对应不同倍数的延迟或提前。

可选的，所述寄存器根据所述图像数据信号的第二参数，控制所述驱动芯片按照模式一、模式二、模式三中的任一种模式调整各数据线的数据传输起始时刻；其中，多条所述数据线中，以任一条所述数据线为基准数据线，所述基准数据线的数据传输起始时刻为基准时刻；

所述模式一为：在多条所述数据线中，所述基准数据线的线长最长的情况下，多条所述数据线中除所述基准数据线以外的数据线的数据传输起始时刻迟于所述基准时刻，以使得与所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

所述模式二为：在多条所述数据线中，所述基准数据线的线长最短的情况下，多条所述数据线中除所述基准数据线以外的数据线的数据传输起始时刻早于所述基准时刻，以使得与所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

所述模式三为：在多条所述数据线中，所述基准数据线的线长处于中间的情况下，多条所述数据线中，比所述基准数据线的线长短的数据线的数据传输起始时刻迟于所述基准时刻；多条所述数据线中，比所述基准数据线的线长还长的数据线的数据传输起始时刻早于所述基准时刻，以使得与所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板。

可选的，所述驱动单元包括多个驱动芯片；所述寄存器根据所述图像数据信号的第二参数，控制各所述驱动芯片按照模式四、模式五、模式六中的任一种模式调整各数据线的数据传输起始时刻；

多条所述数据线分为多组，各所述驱动芯片均电连接一组数据线；多个所述驱动芯片中，以任一个所述驱动芯片为基准驱动芯片，除所述基准驱动芯片以外的其余驱动芯片为调节驱动芯片；与所述基准驱动芯片电连接的一组数据线中，最早数据传输起始时刻为第一时刻，最迟数据传输起始时刻为第二时刻；线长最长的数据线为第一数据线，线长最短的数据线为第二数据线，以使得分别与不同所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

所述模式四为：在与各所述调节驱动芯片电连接的数据线中线长最短的数据线的长度大于所述第一数据线的长度的情况下，与各所述调节驱动芯片电连接的一组数据线中，最早数据传输起始时刻早于所述第一时刻；

所述模式五为：在与各所述调节驱动芯片电连接的数据线中线长最长的数据线的长度小于所述第二数据线的长度的情况下，与各所述调节驱动芯片电连接的一组数据线中，最迟数据传输起始时刻迟于所述第二时刻；

所述模式六为：在与第一部分所述调节驱动芯片电连接的数据线中线长最短的数据线的长度大于第一数据线的长度、与第二部分所述调节驱动芯片电连接的数据线中线长最长的数据线的长度小于第二数据线的长度的情况下，与第一部分所述调节驱动芯片电连接的一组数据线中，最早数据传输起始时刻早于所述第一时刻；与第二部分所述调节驱动芯片电连接的一组数据线中，最迟数据传输起始时刻迟于所述第二时刻；

各所述驱动芯片均按照模式一、模式二、模式三中的任一种模式调整各数据线的数据传输起始时刻。

可选的，所述第二参数包括两个控制位，不同所述控制位组成多种状态，每种状态对应所述模式一、所述模式三、所述模式四、所述模式六中的任一种；

或者，每种状态对应所述模式二、所述模式三、所述模式五、所述模式六中的任一种。

可选的，所述显示装置还包括电阻补偿单元，所述电阻补偿单元与多条数据线形成多个支路，所述电阻补偿单元被配置为根据不同的控制信号，形成不同的补偿电阻，以使得各所述支路的阻值相同。

本发明的实施例提供了一种显示装置，该显示装置包括：显示面板和与显示面板绑定的驱动单元；显示面板包括多条数据线；多条数据线与驱动单元电连接；驱动单元被配置为：设定各数据线的数据传输起始时刻，以使得各数据线的数据信号同时传输至显示面板。

本申请提供的显示装置中，驱动单元被配置为：设定各数据线的数据传输起始时刻，这样可以使得不同线长的数据线的数据传输起始时刻不同，例如可以使得线长较长的数据线的数据传输起始时刻早于线长较短的数据线的数据传输起始，线长较短的数据线的数据传输起始时刻迟于线长较短的数据线的数据传输起始，从而实现不同线长的数据线的数据信号同时传输至显示面板，避免显示时产生明暗条纹，进而大幅提高显示效果。

上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种显示装置的结构示意图；

图2为相关技术中的一种显示装置的结构示意图；

图3为USI-T协议示意图；

图4为相关技术中的一种显示装置效果图；

图5为本发明实施例提供的另一种显示装置的结构示意图；

图6为本发明实施例提供的一种延迟或提前倍数示意图；

图7为本发明实施例提供的另一种延迟或提前倍数示意图；

图8为本发明实施例提供的又一种延迟或提前倍数示意图；

图9为本发明实施例提供的电阻补偿单元的结构示意图；

图10为图9的等效电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的实施例中，采用“第一”、“第二”、“第三”等字样对功能和作用基本相同的相同项或相似项进行区分，仅为了清楚描述本发明实施例的技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

在本发明的实施例中，“多个”的含义是两个或两个以上，“至少一个”的含义是一个或一个以上，除非另有明确具体的限定。

本发明实施例提供了一种显示装置，参考图1所示，该显示装置包括：显示面板1和与显示面板1绑定的驱动单元2；显示面板1包括多条数据线；多条数据线与驱动单元2电连接；驱动单元2被配置为：设定各数据线的数据传输起始时刻，以使得各数据线的数据信号同时传输至显示面板1。

对于上述显示面板和与显示面板绑定的驱动单元中，显示面板和驱动单元的具体位置关系不做限定，示例的，驱动单元2可以如图1所示，设置在显示面板1的一侧、且与显示面板1的一侧绑定；或者，驱动单元还可以围绕显示面板设置、与显示面板的周侧均绑定；当然，还可以是其它设置方式，这里不再一一列举，具体可以根据实际要求确定。

上述驱动单元的个数可以根据需要来确定，这里不做具体限定。示例的，驱动单元2可以如图1所示，设置为单个；当然也可以设置为多个。

上述驱动单元的类型可以根据需要来确定，这里不做具体限定。示例的，驱动单元可以为COF(Chip OnFilm，覆晶薄膜)。

上述对于显示面板与驱动单元绑定的具体方式不做限定。示例的，显示面板与驱动单元可以直接绑定；或者，显示面板可以通过FPC(Flexible Printed Circuit，柔性电路板)与驱动单元绑定。

上述显示装置的类型也不做限定，其可以是LCD(Liquid Crystal Display，液晶显示器)，还可以是OLED(Organic Light Emitting Diode,有机发光二极管)显示装置。

上述各数据线的数据传输起始时刻为各数据线接收的图像数据信号传输的起始时刻，图像数据信号的传输过程如图2所示。

参考图2所示，前端系统(图2中未示出)与Tcon(Timer Control Register，时序控制单元)3的接口11电连接，Tcon3通过接口12与FPC4电连接，FPC4通过接口13与PCB5(Printed CircuitBoard，印刷电路板)电连接，PCB5与COF21-COF32均电连接，COF21-COF32设置在显示面板1的一侧、且与显示面板1的一侧绑定。图2以COF21-COF32从显示面板1的左侧向右侧依次排布12列为例进行绘示。

参考图2所示，前端系统通过接口11向Tcon3传输图像数据信号，Tcon3接收图像数据信号、并通过接口12向FPC4传输图像数据信号，FPC4接收图像数据信号、并通过接口13向PCB5传输图像数据信号，PCB5向COF21-COF32分别传输图像数据信号，COF21-COF32向显示面板1传输图像数据信号，用于显示。

上述图像数据信号可以按照如图3所示的USI-T(Unified Standard Interface，通用串行接口)协议进行传输。参考图3所示，USI-T协议包括Frame Configureration Data(帧配置数据)，Frame Configureration Data中的AD表示标志位，D0-D8表示数据线0-8，N/A表示不用的寄存器，PPCC_M[0]、PPCC_M[1]、和PPCC_B[0]和PPCC_B[1]均为用于设定图像数据信号传输起始时刻延迟或提前的倍数的寄存器，PPCC_SHIFT[0]和PPCC_SHIFT[1]为用于通过不同模式调整数据线的数据传输起始时刻的寄存器，其中[0]代表低电平、[1]代表高电平，Reserved代表保留位，该保留位可以被任一寄存器使用。

参考图2所示，图像数据信号向COF21传输的路径比向COF27传输的路径长，使得COF21和COF27电连接的数据线的数据传输起始时刻相同时，数据先经由COF27电连接的数据线传输至显示面板1，导致显示面板1出现如图4所示的明暗条纹，显示效果差。

本申请提供的显示装置中，驱动单元被配置为：设定各数据线的数据传输起始时刻，这样可以使得不同线长的数据线的数据传输起始时刻不同，例如可以使得线长较长的数据线的数据传输起始时刻早于线长较短的数据线的数据传输起始，线长较短的数据线的数据传输起始时刻迟于线长较短的数据线的数据传输起始，从而实现不同线长的数据线的数据信号同时传输至显示面板，避免显示时产生明暗条纹，进而大幅提高显示效果。

可选的，图1以驱动单元2包括一个驱动芯片、且驱动芯片位于显示面板左端为例进行绘示，对于位于显示面板其它位置的驱动芯片均可以以此为例，这里不再赘述。

这里对于上述驱动芯片的类型不做具体限定。示例的，驱动芯片可以为COF。

图1以驱动芯片连接三条数据线R1、R2和R3为例进行绘示，其中，R1为线长最长的数据线，R2为线长最短的数据线，R3为线长处于中间的数据线。该驱动芯片被配置为：向数据线R1、R2和R3传输数据信号。

在数据线R1、R2和R3中，基准数据线为数据线R1、且其数据传输起始时刻为基准时刻的情况下，数据线R2和R3的线长均小于数据线R1的线长，因此数据线R2和R3的数据传输起始时刻均迟于基准时刻，从而保证数据线R1、R2和R3的数据信号同时传输至显示面板。

在数据线R1、R2和R3中，基准数据线为数据线R2、且其数据传输起始时刻为基准时刻的情况下，数据线R1和R3的线长均大于数据线R1的线长，因此数据线R1和R3的数据传输起始时刻均早于基准时刻，从而保证数据线R1、R2和R3的数据信号同时传输至显示面板。

在数据线R1、R2和R3中，基准数据线为数据线R3、且其数据传输起始时刻为基准时刻的情况下，数据线R1的线长大于数据线R3的线长，因此数据线R1的数据传输起始时刻早于基准时刻；数据线R2的线长小于数据线R3的线长，因此数据线R2的数据传输起始时刻迟于基准时刻，从而保证数据线R1、R2和R3的数据信号同时传输至显示面板。

对于上述数据传输起始时刻均早于基准时刻，或者数据传输起始时刻均迟于基准时刻都不做具体限定，示例的，数据传输起始时刻可以早于基准时刻2UI(Unit Delay，单位延迟)，数据传输起始时刻可以迟于基准时刻-4UI。

可选的，图5以驱动单元2包括三个驱动芯片，分别为位于显示面板左端的驱动芯片21、位于显示面板中间的驱动芯片22和位于显示面板右端的驱动芯片23为例进行绘示，对于位于显示面板其它位置的驱动芯片均可以以此为例，这里不再赘述。

这里对于上述三个驱动芯片的类型均不做具体限定，示例的，三个驱动芯片均可以为COF。

多条数据线分为多组，每组数据线至少包括一条线长最长的数据线、线长最短的数据线和线长位于中间的数据线。图5以驱动芯片21电连接线长最长的数据线R4、线长最短的数据线R5和线长位于中间的数据线R6，驱动芯片23电连接数据线最长的数据线R10、线长最短的数据线R11和线长位于中间的数据线R12，驱动芯片22电连接线长相同且最长的数据线R7和R9、线长最短的数据线R8为例进行绘示。需要说明的是，数据线R4-R12的线长可以均不同，也可以有部分相同，这里不做具体限定。

在基准驱动芯片为驱动芯片21的情况下，驱动芯片22和驱动芯片23均为调节驱动芯片。此时数据线R4为第一数据线、且其数据传输起始时刻为第一时刻，数据线R5为第二数据线、且其数据传输起始时刻为第二时刻。在数据线R7-R12中，假设在数据线R10最长，数据线R8的线长最短、且数据线R8的线长大于数据线R4的线长的情况下，数据线R10的数据传输起始时刻早于第一时刻，以使得数据线R4-R12的数据信号同时传输至显示面板。基准驱动芯片为驱动芯片23以此为例，这里不再赘述。

在基准驱动芯片为驱动芯片21的情况下，驱动芯片22和驱动芯片23均为调节驱动芯片。此时数据线R4为第一数据线、且其数据传输起始时刻为第一时刻，数据线R5为第二数据线、且其数据传输起始时刻为第二时刻。在数据线R7-R12中，假设在数据线R8的线长最短，数据线R10最长、且数据线R10的线长小于数据线R5的线长的情况下，数据线R8的数据传输起始时刻迟于第二时刻，以使得数据线R4-R12的数据信号同时传输至显示面板。基准驱动芯片为驱动芯片23以此为例，这里不再赘述。

在基准驱动芯片为驱动芯片22的情况下，驱动芯片21为第一部分调节驱动芯片、驱动芯片23为第二部分调节驱动芯片。此时数据线R7或R9为第一数据线、且其数据传输起始时刻为第一时刻，数据线R8为第二数据线、且其数据传输起始时刻为第二时刻。现以第一部分为如图5所示的驱动芯片22左侧部分、第二部分为驱动芯片22右侧部分为例进行说明，当然还可以是第一部分为如图5所示的驱动芯片22右侧部分、第二部分为驱动芯片22左侧部分，这里不做限定。假设在数据线R5的线长大于第一数据线的长度、数据线R10的线长小于第二数据线的长度的情况下，数据线R4的数据传输起始时刻早于第一时刻，数据线R11的数据传输起始时刻迟于第二时刻，以使得数据线R4-R12的数据信号同时传输至显示面板。

可选的，下面以图5中与驱动芯片21电连接的三条数据线R4、R5和R6中，数据线R4的线长最长、数据线R5的线长最短、数据线R6的线长位于中间为例进行说明。

驱动芯片21被配置为：在数据线R4、R5和R6中，数据线R4为基准数据线、且其数据传输起始时刻为基准时刻的情况下，数据线R5和R6的数据传输起始时刻均迟于基准时刻；在数据线R5为基准数据线、且其数据传输起始时刻为基准时刻的情况下，数据线R4和R6的数据传输起始时刻均早于基准时刻；在数据线R6为基准数据线、且其数据传输起始时刻为基准时刻的情况下，数据线R5的数据传输起始时刻迟于基准时刻、数据线R4的数据传输起始时刻早于基准时刻，以使得数据线R4、R5和R6的数据信号同时传输至显示面板。

需要说明的是，图5中与驱动芯片22电连接的数据线R7-R9、与驱动芯片23电连接的数据线R10-R12以此类推，这里不再赘述。

可选的，参考图5所示，位于显示面板1同一侧的驱动芯片21、驱动芯片22和驱动芯片23按照第一方向(图5所示的OA方向)排列，并按照第一方向排序，位于第一序列的驱动芯片21为第一驱动芯片，位于最后序列的驱动芯片23为第二驱动芯片，位于中间序列的驱动芯片22为第三驱动芯片。

在基准驱动芯片为驱动芯片21的情况下，驱动芯片22和驱动芯片23均为调节驱动芯片，按照第一方向排列的数据线R7-R12的数据传输起始时刻依次递增，以使得数据线R4-R12的数据信号同时传输至显示面板。

在基准驱动芯片为驱动芯片23的情况下，驱动芯片21和驱动芯片22均为调节驱动芯片，按照第一方向排列的数据线R4-R9的数据传输起始时刻依次递减，以使得数据线R4-R12的数据信号同时传输至显示面板。

在基准驱动芯片为驱动芯片22的情况下，按照第一方向排列的数据线R4-R6的数据传输起始时刻依次递减，数据线R10-R12的数据传输起始时刻依次递增，以使得数据线R4-R12的数据信号同时传输至显示面板。

可选的，参考图1所示，显示装置1还包括时序控制单元3，时序控制单元3被配置为：向驱动单元2提供图像数据信号。

驱动单元2包括至少一个驱动芯片21和至少一个寄存器31；寄存器31根据图像数据信号，控制驱动芯片21调整向各数据线传输数据信号的数据传输起始时刻。从而通过寄存器实现对各数据线传输数据信号的数据传输起始时刻的控制。

上述对于时序控制单元的具体类型不做限定，示例的，时序控制单元可以为Tcon。

上述对于寄存器的具体类型不做限定，示例的，寄存器可以为PPCC(ProgrammingPanel Charge Compensation，可编程面板充电补偿)寄存器。

可选的，寄存器根据图像数据信号的第一参数，控制驱动芯片延迟N倍向各数据线传输数据信号的数据传输起始时刻，或者提前M倍向各数据线传输数据信号的数据传输起始时刻；其中，N、M均为正整数。从而通过寄存器的第一参数实现对各数据线传输数据信号的数据传输起始时刻的控制。

可选的，第一参数包括三个控制位，不同控制位组成多种状态，每种状态对应不同倍数的延迟或提前。

将上述第一参数设置在PPCC_F寄存器中，得到三个控制位PPCC_F<0>、PPCC_F<1>和PPCC_F<2>，这三个控制位可以组成八种状态，八种状态对应的不同倍数的延迟或提前如表一所示。

表一

表一中，L表示PPCC_F寄存器接收到的低电平信号，H表示PPCC_F寄存器接收到的高电平信号，-2UI表示数据线传输数据信号的数据传输起始时刻提前2个单位，2UI表示数据线传输数据信号的数据传输起始时刻延迟2个单位，其它延迟或提前倍数以此类推，这里不再赘述。

将上述第一参数设置在PPCC_B寄存器中，得到三个控制位PPCC_B<0>、PPCC_B<1>和PPCC_B<2>，这三个控制位可以组成八种状态，八种状态对应的不同倍数的延迟或提前如表二所示。

表二

表二中，L表示PPCC_B寄存器接收到的低电平信号，H表示PPCC_B寄存器接收到的高电平信号，-2UI表示数据线传输数据信号的数据传输起始时刻提前2个单位，2UI表示数据线传输数据信号的数据传输起始时刻延迟2个单位，其它延迟或提前倍数以此类推，这里不再赘述。

可选的，寄存器根据图像数据信号的第二参数，控制驱动芯片按照模式一、模式二、模式三中的任一种模式调整各数据线的数据传输起始时刻；其中，多条数据线中，以任一条数据线为基准数据线，基准数据线的数据传输起始时刻为基准时刻。从而通过寄存器的第二参数实现对各数据线传输数据信号的数据传输起始时刻的控制。

图1以驱动芯片连接三条数据线R1、R2和R3为例进行绘示，其中，R1为线长最长的数据线，R2为线长最短的数据线，R3为线长处于中间的数据线。该驱动芯片被配置为：向数据线R1、R2和R3传输数据信号。

模式一为：在数据线R1、R2和R3中，基准数据线为数据线R1、且其数据传输起始时刻为基准时刻的情况下，数据线R2和R3的线长均小于数据线R1的线长，因此数据线R2和R3的数据传输起始时刻均迟于基准时刻，从而保证数据线R1、R2和R3的数据信号同时传输至显示面板。

模式二为：在数据线R1、R2和R3中，基准数据线为数据线R2、且其数据传输起始时刻为基准时刻的情况下，数据线R1和R3的线长均大于数据线R1的线长，因此数据线R1和R3的数据传输起始时刻均早于基准时刻，从而保证数据线R1、R2和R3的数据信号同时传输至显示面板。

模式三为：在数据线R1、R2和R3中，基准数据线为数据线R3、且其数据传输起始时刻为基准时刻的情况下，数据线R1的线长大于数据线R3的线长，因此数据线R1的数据传输起始时刻早于基准时刻；数据线R2的线长小于数据线R3的线长，因此数据线R2的数据传输起始时刻迟于基准时刻，从而保证数据线R1、R2和R3的数据信号同时传输至显示面板。

可选的，图5以驱动单元2包括三个驱动芯片，分别为位于显示面板左端的驱动芯片21、位于显示面板中间的驱动芯片22和位于显示面板右端的驱动芯片23为例进行绘示，对于位于显示面板其它位置的驱动芯片均可以以此为例，这里不再赘述。寄存器根据图像数据信号的第二参数，控制各驱动芯片按照模式四、模式五、模式六中的任一种模式调整各数据线的数据传输起始时刻。从而通过寄存器的第二参数实现对各数据线传输数据信号的数据传输起始时刻的控制。

多条数据线分为多组，每组数据线至少包括一条线长最长的数据线、线长最短的数据线和线长位于中间的数据线。图5以驱动芯片21电连接线长最长的数据线R4、线长最短的数据线R5和线长位于中间的数据线R6，驱动芯片23电连接数据线最长的数据线R10、线长最短的数据线R11和线长位于中间的数据线R12，驱动芯片22电连接线长相同且最长的数据线R7和R9、线长最短的数据线R8为例进行绘示。需要说明的是，数据线R4-R12的线长可以均不同，也可以有部分相同，这里不做具体限定。

模式四为：在基准驱动芯片为驱动芯片21或驱动芯片23的情况下，数据线R4为第一数据线、且其数据传输起始时刻为第一时刻，数据线R5为第二数据线、且其数据传输起始时刻为第二时刻。在数据线R7-R12中，假设在数据线R10最长，数据线R8的线长最短、且数据线R8的线长大于数据线R4的线长的情况下，数据线R10的数据传输起始时刻早于第一时刻，以使得数据线R4-R12的数据信号同时传输至显示面板。

模式五为：在基准驱动芯片为驱动芯片21或驱动芯片23的情况下，数据线R4为第一数据线、且其数据传输起始时刻为第一时刻，数据线R5为第二数据线、且其数据传输起始时刻为第二时刻。在数据线R7-R12中，假设在数据线R8的线长最短，数据线R10最长、且数据线R10的线长小于数据线R5的线长的情况下，数据线R8的数据传输起始时刻迟于第二时刻，以使得数据线R4-R12的数据信号同时传输至显示面板。

在基准驱动芯片为驱动芯片22的情况下，以第一部分为如图5所示的驱动芯片22左侧部分、第二部分为驱动芯片22右侧部分为例进行说明，当然还可以是第一部分为如图5所示的驱动芯片22右侧部分、第二部分为驱动芯片22左侧部分，这里不做限定。模式六为：在基准驱动芯片为驱动芯片22的情况下，数据线R7或R9为第一数据线、且其数据传输起始时刻为第一时刻，数据线R8为第二数据线、且其数据传输起始时刻为第二时刻。假设在数据线R5的线长大于第一数据线的长度、数据线R10的线长小于第二数据线的长度的情况下，数据线R4的数据传输起始时刻早于第一时刻，数据线R11的数据传输起始时刻迟于第二时刻，以使得数据线R4-R12的数据信号同时传输至显示面板。

各驱动芯片均按照上述模式一、模式二、模式三中的任一种模式调整各数据线的数据传输起始时刻。

可选的，第二参数包括两个控制位，不同控制位组成多种状态，每种状态对应模式一、模式三、模式四、模式六中的任一种。

或者，每种状态对应模式二、模式三、模式五、模式六中的任一种。

将上述第二参数设置在PPCC_SHIFT寄存器中，得到两个控制位PPCC_SHIFT<0>、PPCC_SHIFT<1>，这两个控制位可以组成六种模式调整各数据线的数据传输起始时刻，这六种模式如表三所示。

表三

表三中，L表示PPCC_SHIFT寄存器接收到的低电平信号，H表示PPCC_B寄存器接收到的高电平信号。

上述各驱动芯片参照不同模式中的任一种时，其延迟或提前倍数可以如图6-图8所示。

参考图5和图6所示，假设线长最长的数据线位于如图5所示的最后序列，线长最长的数据线的数据传输起始时刻最早，该数据传输起始时刻可以提前2UI、4UI、6UI或8UI，且当其传输一定时间后，各个提前倍数均可以不变或者叠加，例如2UI的提前倍数可以仍为2UI，或者变成4UI、5UI、8UI或者10UI。

参考图5和图7所示，假设线长最长的数据线位于如图5所示的第一序列，线长最长的数据线的数据传输起始时刻最早，该数据传输起始时刻可以提前2UI、4UI、6UI或8UI，且当其传输一定时间后，各个提前倍数均可以不变或者叠加，例如2UI的提前倍数可以仍为2UI，或者变成4UI、5UI、8UI或者10UI。

参考图5和图8所示，假设线长最长的数据线分别位于如图5所示的第一序列和最后序列时，线长最长的数据线的数据传输起始时刻最早，该数据传输起始时刻可以提前2UI、4UI、6UI或8UI，且当其传输一定时间后，各个提前倍数均可以不变或者叠加，例如2UI的提前倍数可以仍为2UI，或者变成4UI、5UI、8UI或者10UI。

可选的，显示装置还包括电阻补偿单元，电阻补偿单元与多条数据线形成多个支路，电阻补偿单元被配置为根据不同的控制信号，形成不同的补偿电阻，以使得各支路的阻值相同。这样可以减小数据线的电阻对数据线传输数据信号的影响。

参考图9所示，该电阻补偿单元包括：

多个输入端单元63，各输入端单元63包括第一输入端和第二输入端。

电阻单元64，电阻单元64包括多个第一电阻r1和多个第二电阻r2，多个第一电阻r1依次串联，每两个相邻的第一电阻r1之间串联有第二电阻r2；第一电阻r1分别与第一输入端和第二输入端电连接。

控制单元，控制单元包括第一级控制单元51、第二级控制单元52和第三级控制单元53。第一级控制单元51包括多个第一晶体管单元61，多个第一晶体管单元61与多个输入端单元63对应。第一晶体管单元61包括第一晶体管T1和第二晶体管T2，第一晶体管T1的第一极和第二晶体管T2的第一极分别与不同的输入端电连接；第一晶体管T1的第二极和第二晶体管T2的第二极电连接、且电连接第二级控制单元52。

第二级控制单元52包括i列第二晶体管单元62，第二晶体管单元62包括第三晶体管T3和第四晶体管T4。

第一列第三晶体管T3的第一极和第四晶体管T4的第一极分别电连接不同的第一晶体管单元61；第一列第三晶体管T3的第二极和第四晶体管T4的第二极电连接、且电连接第二列第三晶体管T3的第一极或第四晶体管T4的第一极。

第m列中，每相邻的第三晶体管T3的第一极和第四晶体管T4的第一极分别电连接不同的m-1列第二晶体管单元62；每相邻的第三晶体管T3的第二极和第四晶体管T4的第二极电连接、且与第m+1列的第二晶体管单元62的第三晶体管T3的第一极或者第四晶体管T4的第一极电连接；其中，m为大于或等于2、小于或等于i-1的正整数。

第i列每相邻的第三晶体管T3的第一极和第四晶体管T4的第一极分别电连接不同的i-1列第二晶体管单元62；每相邻的第三晶体管T3的第二极和第四晶体管T4的第二极电连接、且与第三级控制单元53电连接。

第三级控制单元53包括第五晶体管，第五晶体管的第一极电连接第i列第二晶体管单元62，第五晶体管的第二极电连接信号放大器54。

上述对于电阻补偿单元的具体位置、控制方式等均不做具体限定，示例的，电阻补偿单元可以设置在COF上，并由COF产生控制信号，COF向与各个晶体管的控制极电连接的数据线输入控制信号，控制各个晶体管打开或闭合，从而控制电阻补偿单元根据不同的控制信号形成不同的补偿电阻。

本文中所称的“实施例”意味着，结合实施例描述的特定特征、结构或者特性包括在本申请的至少一个实施例中。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下被实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (12)

1.一种显示装置，其特征在于，包括：显示面板和与所述显示面板绑定的驱动单元；

所述显示面板包括多条数据线；多条所述数据线与所述驱动单元电连接；

所述驱动单元被配置为：设定各所述数据线的数据传输起始时刻，以使得各所述数据线的数据信号同时传输至所述显示面板。

2.根据权利要求1所述的显示装置，其特征在于，所述驱动单元包括一个驱动芯片；

所述驱动芯片被配置为：向多条所述数据线传输数据信号；其中，多条所述数据线中，以任一条所述数据线为基准数据线，所述基准数据线的数据传输起始时刻为基准时刻；

在多条所述数据线中，所述基准数据线的线长最长的情况下，多条所述数据线中除所述基准数据线以外的数据线的数据传输起始时刻迟于所述基准时刻，以使得与所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

在多条所述数据线中，所述基准数据线的线长最短的情况下，多条所述数据线中除所述基准数据线以外的数据线的数据传输起始时刻早于所述基准时刻，以使得与所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

在多条所述数据线中，所述基准数据线的线长处于中间的情况下，多条所述数据线中，比所述基准数据线的线长短的数据线的数据传输起始时刻迟于所述基准时刻；多条所述数据线中，比所述基准数据线的线长还长的数据线的数据传输起始时刻早于所述基准时刻，以使得与所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板。

3.根据权利要求1所述的显示装置，其特征在于，所述驱动单元包括多个驱动芯片；

多条所述数据线分为多组，各所述驱动芯片均电连接一组数据线；多个所述驱动芯片中，以任一个所述驱动芯片为基准驱动芯片，除所述基准驱动芯片以外的其余驱动芯片为调节驱动芯片；与所述基准驱动芯片电连接的一组数据线中，最早数据传输起始时刻为第一时刻，最迟数据传输起始时刻为第二时刻；线长最长的数据线为第一数据线，线长最短的数据线为第二数据线，以使得分别与不同所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

在与各所述调节驱动芯片电连接的数据线中线长最短的数据线的长度大于所述第一数据线的长度的情况下，与各所述调节驱动芯片电连接的一组数据线中，最早数据传输起始时刻早于所述第一时刻；

在与各所述调节驱动芯片电连接的数据线中线长最长的数据线的长度小于所述第二数据线的长度的情况下，与各所述调节驱动芯片电连接的一组数据线中，最迟数据传输起始时刻迟于所述第二时刻；

在与第一部分所述调节驱动芯片电连接的数据线中线长最短的数据线的长度大于第一数据线的长度、与第二部分所述调节驱动芯片电连接的数据线中线长最长的数据线的长度小于第二数据线的长度的情况下，与第一部分所述调节驱动芯片电连接的一组数据线中，最早数据传输起始时刻早于所述第一时刻；与第二部分所述调节驱动芯片电连接的一组数据线中，最迟数据传输起始时刻迟于所述第二时刻。

4.根据权利要求3所述的显示装置，其特征在于，与任一所述驱动芯片电连接的多条数据线中，以任一条所述数据线为基准数据线，所述基准数据线的数据传输起始时刻为基准时刻；

所述驱动芯片被配置为：在多条所述数据线中，所述基准数据线的线长最长的情况下，多条所述数据线中除所述基准数据线以外的数据线的数据传输起始时刻迟于所述基准时刻，以使得与任一所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

在多条所述数据线中，所述基准数据线的线长最短的情况下，多条所述数据线中除所述基准数据线以外的数据线的数据传输起始时刻早于所述基准时刻，以使得与任一所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

在多条所述数据线中，所述基准数据线的线长处于中间的情况下，多条所述数据线中，比所述基准数据线的线长短的数据线的数据传输起始时刻迟于所述基准时刻；多条所述数据线中，比所述基准数据线的线长还长的数据线的数据传输起始时刻早于所述基准时刻，以使得与任一所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板。

5.根据权利要求4所述的显示装置，其特征在于，位于所述显示面板同一侧的多个所述驱动芯片按照第一方向排列，并按照所述第一方向排序，位于第一序列的所述驱动芯片为第一驱动芯片，位于最后序列的所述驱动芯片为第二驱动芯片，位于中间序列的所述驱动芯片为第三驱动芯片；

在所述基准驱动芯片为所述第一驱动芯片的情况下，按照所述第一方向排列的与所有所述调节驱动芯片电连接的所有数据线的数据传输起始时刻依次递增；

在所述基准驱动芯片为所述第二驱动芯片的情况下，按照所述第一方向排列的与所有所述调节驱动芯片电连接的所有数据线的数据传输起始时刻依次递减；

在所述基准驱动芯片为所述第三驱动芯片的情况下，按照所述第一方向排列的、与位于所述第一驱动芯片和所述第三驱动芯片之间的所有所述调节驱动芯片电连接的所有数据线的数据传输起始时刻依次递减；按照所述第一方向排列的、与位于所述第三驱动芯片和所述第二驱动芯片之间的所有所述调节驱动芯片电连接的所有数据线的数据传输起始时刻依次递增。

6.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括时序控制单元，所述时序控制单元被配置为：向所述驱动单元提供图像数据信号；

所述驱动单元包括至少一个驱动芯片和至少一个寄存器；所述寄存器根据所述图像数据信号，控制所述驱动芯片调整向各所述数据线传输数据信号的数据传输起始时刻。

7.根据权利要求6所述的显示装置，其特征在于，所述寄存器根据所述图像数据信号的第一参数，控制所述驱动芯片延迟N倍向各所述数据线传输数据信号的数据传输起始时刻，或者提前M倍向各所述数据线传输数据信号的数据传输起始时刻；其中，N、M均为正整数。

8.根据权利要求7所述的显示装置，其特征在于，所述第一参数包括三个控制位，不同所述控制位组成多种状态，每种状态对应不同倍数的延迟或提前。

9.根据权利要求6所述的显示装置，其特征在于，所述寄存器根据所述图像数据信号的第二参数，控制所述驱动芯片按照模式一、模式二、模式三中的任一种模式调整各数据线的数据传输起始时刻；其中，多条所述数据线中，以任一条所述数据线为基准数据线，所述基准数据线的数据传输起始时刻为基准时刻；

所述模式一为：在多条所述数据线中，所述基准数据线的线长最长的情况下，多条所述数据线中除所述基准数据线以外的数据线的数据传输起始时刻迟于所述基准时刻，以使得与所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

所述模式二为：在多条所述数据线中，所述基准数据线的线长最短的情况下，多条所述数据线中除所述基准数据线以外的数据线的数据传输起始时刻早于所述基准时刻，以使得与所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

所述模式三为：在多条所述数据线中，所述基准数据线的线长处于中间的情况下，多条所述数据线中，比所述基准数据线的线长短的数据线的数据传输起始时刻迟于所述基准时刻；多条所述数据线中，比所述基准数据线的线长还长的数据线的数据传输起始时刻早于所述基准时刻，以使得与所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板。

10.根据权利要求6所述的显示装置，其特征在于，所述驱动单元包括多个驱动芯片；所述寄存器根据所述图像数据信号的第二参数，控制各所述驱动芯片按照模式四、模式五、模式六中的任一种模式调整各数据线的数据传输起始时刻；

多条所述数据线分为多组，各所述驱动芯片均电连接一组数据线；多个所述驱动芯片中，以任一个所述驱动芯片为基准驱动芯片，除所述基准驱动芯片以外的其余驱动芯片为调节驱动芯片；与所述基准驱动芯片电连接的一组数据线中，最早数据传输起始时刻为第一时刻，最迟数据传输起始时刻为第二时刻；线长最长的数据线为第一数据线，线长最短的数据线为第二数据线，以使得分别与不同所述驱动芯片电连接的所有所述数据线的数据信号同时传输至所述显示面板；

所述模式四为：在与各所述调节驱动芯片电连接的数据线中线长最短的数据线的长度大于所述第一数据线的长度的情况下，与各所述调节驱动芯片电连接的一组数据线中，最早数据传输起始时刻早于所述第一时刻；

所述模式五为：在与各所述调节驱动芯片电连接的数据线中线长最长的数据线的长度小于所述第二数据线的长度的情况下，与各所述调节驱动芯片电连接的一组数据线中，最迟数据传输起始时刻迟于所述第二时刻；

所述模式六为：在与第一部分所述调节驱动芯片电连接的数据线中线长最短的数据线的长度大于第一数据线的长度、与第二部分所述调节驱动芯片电连接的数据线中线长最长的数据线的长度小于第二数据线的长度的情况下，与第一部分所述调节驱动芯片电连接的一组数据线中，最早数据传输起始时刻早于所述第一时刻；与第二部分所述调节驱动芯片电连接的一组数据线中，最迟数据传输起始时刻迟于所述第二时刻；

各所述驱动芯片均按照模式一、模式二、模式三中的任一种模式调整各数据线的数据传输起始时刻。

11.根据权利要求9或10所述的显示装置，其特征在于，所述第二参数包括两个控制位，不同所述控制位组成多种状态，每种状态对应所述模式一、所述模式三、所述模式四、所述模式六中的任一种；

或者，每种状态对应所述模式二、所述模式三、所述模式五、所述模式六中的任一种。

12.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括电阻补偿单元，所述电阻补偿单元与多条数据线形成多个支路，所述电阻补偿单元被配置为根据不同的控制信号，形成不同的补偿电阻，以使得各所述支路的阻值相同。

Images