CN101459426B - 能够校正扭曲占空比的延迟锁相环时钟信号产生电路 - Google Patents

能够校正扭曲占空比的延迟锁相环时钟信号产生电路 Download PDF

Info

Publication number
CN101459426B
CN101459426B CN2008102156930A CN200810215693A CN101459426B CN 101459426 B CN101459426 B CN 101459426B CN 2008102156930 A CN2008102156930 A CN 2008102156930A CN 200810215693 A CN200810215693 A CN 200810215693A CN 101459426 B CN101459426 B CN 101459426B
Authority
CN
China
Prior art keywords
clock signal
internal
dll
internal clock
generating circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008102156930A
Other languages
English (en)
Other versions
CN101459426A (zh
Inventor
柳敏永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101459426A publication Critical patent/CN101459426A/zh
Application granted granted Critical
Publication of CN101459426B publication Critical patent/CN101459426B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)
  • Pulse Circuits (AREA)

Abstract

一种能够校正扭曲占空比的延迟锁相环时钟信号产生电路。该延迟锁相环时钟信号产生电路包括：占空比校正缓冲器，用于接收第一时钟信号和第二时钟信号，产生第一内部时钟信号和第二内部时钟信号，以及基于由第一内部时钟信号的占空比所控制的参考信号来校正第一和第二内部时钟信号的占空比；以及边缘触发单元，其用于产生延迟锁相环时钟信号，该延迟锁相环时钟信号在第一内部时钟信号有效时转换到第一电平，并在第二内部时钟信号有效时转换到第二电平。

Description

能够校正扭曲占空比的延迟锁相环时钟信号产生电路
技术领域
本申请涉及一种半导体集成电路，尤其是涉及一种DLL(延迟锁相环，Delay Locked Loop)时钟信号产生电路。 
背景技术
一般说来，在传统的时钟同步电路中，时钟信号被用作同步内部电路与外部电路的参考信号。理想地，可以采用传统时钟同步电路来提供无错、高速的操作。当从半导体集成电路之外提供的时钟信号被该半导体集成电路在内部使用时，会导致由该内部电路内的信号路径引起的时钟歪斜(clock skew)。可以采用例如DLL电路和PLL(锁相环，Phase LockedLoop)电路的时钟同步电路，通过补偿该时钟歪斜将内部时钟信号与外部时钟信号同步。 
同时，对于在时钟信号的上升沿和下降沿都进行高速数据输入及输出操作的系统(例如，DDR(双倍数据速率，Double Data Rate))中的时钟信号，保持50％的占空比是重要的，以便确保充足的有效数据窗口。为了不管外部时钟信号的占空比如何都产生具有50％占空比的时钟信号，或者补偿该占空比的变化，传统半导体集成电路会包括占空比校正电路(DCC，Duty Correction Circuit)，其用于与例如DLL电路协同工作。 
例如，可以将反馈型占空比校正电路设置到时钟缓冲器的输出端，或者可以将占空比校正电路设置到时钟缓冲器的输入端。 
图1是示出传统DLL时钟信号产生电路的框图。在本实施例中，占空比校正电路1被设置于时钟缓冲器2的输入端处。参考图1，DLL时钟信号产生电路4还包括DLL时钟信号驱动器3。 
占空比校正单元1输出第一参考信号“RVREF”和第二参考信号“FVREF”，以响应于占空比校正使能信号“DCC_EN”校正第一内部时钟信号“RCLK1”的占空比。 
时钟缓冲器2接收第一时钟信号“CLK”和第二时钟信号“CLKB”， 并产生利用第一和第二参考信号“RVREF”和“FVREF”校正了占空比的第一内部时钟信号“RCLK1”。 
DLL时钟信号驱动器3根据低功耗模式(power-down mode)信号“PWDNB”、命令时钟信号“BCK0”及复位信号“RESET”接收第一内部时钟信号“RCLK1”，并驱动各种时钟信号“CLKIN”、“REFCLK”及“CONTCLK”。 
通过校正从外部电路提供的第一时钟信号“CLK”和第二时钟信号“CLKB”的占空比，输出第一内部时钟信号“RCLK1”作为DLL时钟信号。然而，当第一时钟信号“CLK”和第二时钟信号“CLKB”的占空因数(duty cycle)减小时，则可能产生具有扭曲占空比的DLL时钟信号。 
更具体地说，因为第一时钟信号“CLK”和与第一时钟信号“CLK”互补的第二时钟信号“CLKB”二者的转换时间(transition time)是在占空比校正范围以外，所以时钟缓冲器2的输出信号“RCLK1”的占空比被扭曲。 
如上所述，可以使用占空比校正单元1对扭曲的占空比进行校正。然而，当扭曲程度超过占空比校正电路的临界值时，第一内部时钟信号“RCLK1”仍会具有扭曲的占空比。因此，在用于高速工作的高频率期间，数据有效窗口(tDV)会由于这样发生的DLL时钟信号的扭曲占空比而减小，这会导致装置故障。 
发明内容
这里说明了一种能够产生具有校正占空比的DLL时钟信号的DLL时钟信号产生电路。 
根据一个方面，一种延迟锁相环时钟信号产生电路，包括：占空比校正缓冲器，用于接收第一时钟信号和第二时钟信号，响应于第一时钟信号和第二时钟信号产生第一内部时钟信号，并且响应于第一时钟信号和第二时钟信号产生第二内部时钟信号，并且根据基于第一内部时钟信号的占空比所产生的参考信号来校正第一和第二内部时钟信号的占空比；以及边缘触发单元，其与占空比校正缓冲器耦接，边缘触发单元用于产生延迟锁相环时钟信号，延迟锁相环时钟信号在第一内部时钟信号有效时转换到第一电平，并在第二内部时钟信号有效时转换到第二电平。 
根据一个方面，一种DLL(延迟锁相环)时钟信号产生电路，其包括：占空比校正缓冲器，其用于接收第一时钟信号和第二时钟信号，产生第一内部时钟信号和第二内部时钟信号，并基于由第一内部时钟信号的占空比控制的参考信号来校正第一和第二内部时钟信号的占空比；以及DLL时钟信号的边缘触发单元，其在第一内部时钟信号有效时具有第一电平，而在第二内部时钟信号有效时具有第二电平。 
根据另一个方面，一种在DLL(延迟锁相环)中使用的边缘触发单元，其包括：第一节点；上拉单元，用于根据第一内部时钟信号对第一节点进行上拉操作；下拉单元，其用于根据第二内部时钟信号对第一节点进行下 拉操作；以及锁定单元，其与上拉单元和下拉单元耦接，该锁定单元用于锁定第一节点上的信号，并经由上拉和下拉操作输出具有校正了的占空因数的DLL时钟信号。 
根据又一个实施例，一种用于校正内部DLL时钟信号的占空因数的方法，包括：接收第一和第二输入时钟信号，该第一和第二输入时钟信号彼此异相；基于第一和第二输入时钟信号的转换定时分别产生第一和第二内部时钟信号；基于第一内部时钟信号来控制第一和第二输入时钟信号的占空因数，从而控制第一和第二内部时钟信号的占空因数；基于第一和第二内部时钟信号的转换定时产生内部DLL时钟信号。 
下面，在“具体实施方式”部分，说明这些以及其它的特性、方面及实施例。 
附图说明
根据下面结合附图的详细说明，将更清楚地理解本公开主题上面和其它的方面、特征和其它优点，其中： 
图1是示出传统DLL时钟信号产生电路的框图； 
图2是示出根据一个实施例的DLL时钟信号产生电路的框图； 
图3是示出可以包括在图2的电路中的边缘触发单元的详细电路图； 
图4是示出可以包括在图2的电路中的DLL时钟信号驱动器的详细电路图； 
图5是示出图1的DLL时钟信号产生单元的操作的时间图； 
图6是示出图2的DLL时钟信号产生电路的操作的时间图；以及 
图7是比较图1和图2的DLL时钟信号产生电路的操作的时间图。 
具体实施方式
根据这里说明的各实施例，可以基于外部时钟信号产生占空比校正了的DLL时钟信号。即，当基于外部时钟信号产生内部时钟信号时，可以通过产生与外部时钟信号的上升沿同步以具有该外部时钟信号的占空比的信号，并使用所产生信号的上升沿来产生另一信号，来产生占空比校正了的DLL时钟信号。
图2是示出根据一个实施例设置的DLL时钟信号产生电路100的图。参考图2，DLL时钟信号产生电路100包括占空比校正缓冲器50、边缘触发单元30以及DLL时钟信号驱动器40。 
占空比校正缓冲器50可以接收第一和第二时钟信号“CLK”和“CLKB”，并输出占空比根据第一和第二参考信号“RVREF”和“FVREF”校正了的第一和第二内部时钟信号“RCLK1”和“FCLK1”。基于第一内部时钟信号“RCLK1”的占空比来控制第一和第二参考信号“RVREF”和“FVREF”。 
占空比校正缓冲器50可以包括占空比校正单元10和时钟缓冲器20。时钟缓冲器20接收第一和第二时钟信号“CLK”和“CLKB”，并提供占空比可以由如下所述的第一和第二参考信号“RVREF”和“FVREF”控制的第一和第二内部时钟信号“RCLK1”和“FCLK1”。这里，第一和第二内部时钟信号“RCLK1”和“FCLK1”分别与互相180°异相的第一和第二时钟信号“CLK”和“CLKB”的上升沿同步地产生。假设该第一和第二时钟信号“CLK”和“CLKB”是从具有固定周期的外部电路提供的。 
占空比校正单元10可被设置为响应于占空比校正使能信号“DCC_EN”运作，并可以接收第一内部时钟信号“RCLK1”作为反馈信号，并输出第一和第二参考信号“RVREF”和“FVREF”。占空比校正单元10可以例如被实现为模拟占空比校正电路。 
更具体地说，占空比校正单元10可以接收第一内部时钟信号“RCLK1”，并且可以检测由第一内部时钟信号“RCLK1”的预定部分所产生的电荷差。例如，占空比校正单元10可以用来在内部时钟信号“RCLK1”为高时检测电荷差。 
然后，可以输出第一和第二参考信号“RVREF”和“FVREF”，以基于所检测到的电荷差来校正第一内部时钟信号“RCLK1”的占空比。 
时钟缓冲器20可以包括第一时钟缓冲器21和第二时钟缓冲器22。此外，时钟缓冲器20可以包括：用于缓冲第一时钟缓冲器21的输出信号的第十九反相器IV19，以及用于缓冲第二时钟缓冲器22的输出信号的第二十反相器IV20。 
在第一和第二参考信号“RVREF”和“FVREF”的控制下，时钟缓冲器20可以通过将时钟信号的高电平部分与低电平部分相比较，并视需 要主动增加或减少其一或另一个，来校正第一和第二内部时钟信号“RCLK1”及“FCLK1”的占空比。 
例如，第一时钟缓冲器21可以被设置为响应于第一参考信号“RVREF”来控制所接收的第一和第二时钟信号“CLK”和“CLKB”的高电平部分的脉冲宽度。此外，第一时钟缓冲器21可以响应于第二参考信号“FVREF”来控制所接收的第一和第二时钟信号“CLK”和“CLKB”的低电平部分的脉冲宽度。因此，第一时钟缓冲器21可以在第一和第二参考信号“RVREF”和“FVREF”的控制下提供占空比校正了的第一内部时钟信号“RCLK1”。 
与第一时钟缓冲器21相似，第二时钟缓冲器22可以响应于第一和第二参考信号“RVREF”及“FVREF”，分别控制所接收的第一和第二时钟信号“CLK”和“CLKB”的高和低电平部分的脉冲宽度。因此，第二时钟缓冲器22在第一和第二参考信号“RVREF”及“FVREF”的控制下，提供占空比校正了的第二内部时钟信号“FCLK1”。 
即，总体而言，第一和第二时钟缓冲器21和22可以在第一和第二参考信号“RVREF”和“FVREF”的控制下提供占空比校正了的第一和第二内部时钟信号“RCLK1”和“FCLK1”。 
然而，当第一和第二时钟信号“CLK”和“CLKB”的占空比被扭曲得超过占空比校正单元10的占空比校正范围时，则可以在占空比被扭曲的状态下产生第一和第二内部时钟信号“RCLK1”和“FCLK1”。 
因此，根据一个实施例的边缘触发单元30可以被设置来使用第一和第二内部时钟信号“RCLK1”和“FCLK1”的上升沿产生占空比被二次校正的DLL时钟信号“Edge_CLK”。 
更详细地说，边缘触发单元30可以产生DLL时钟信号“Edge_CLK”，该信号由第一内部时钟信号“RCLK1”的上升沿触发并启动(activate)，并由第二内部时钟信号“FCLK1”的上升沿触发并关闭(deactivate)。 
在低功耗模式下，边缘触发单元30可以被设置为在固定的低电平产生DLL时钟信号“Edge_CLK”。例如，当低功耗模式信号“PWDNB”位于高电平且半导体集成电路进入该低功耗模式时，可以关闭DLL时钟信号“Edge_CLK”以减少电流消耗(IDD)。 
DLL时钟信号驱动器40可以基于DLL时钟信号“Edge_CLK”、低功耗模式信号“PWDNB”和复位信号“RESET”以产生复数个内部时钟 信号“CLKIN”、“REFCLK”和“CONTCLK”。因为内部时钟信号“CLKIN”、“REFCLK”和“CONTCLK”是基于占空比校正了的DLL时钟信号“Edge_CLK”产生的，所以可以对各内部时钟信号提供校正了的占空比。 
图3是示出图2的边缘触发单元30的详细电路图。参考图3，如上所述，边缘触发单元30可以以这种方式产生DLL时钟信号“Edge_CLK”：该DLL时钟信号“Edge_CLK”维持活动状态(active state)，例如，与第一内部时钟信号“RCLK1”的上升沿同步并且在自此开始的某一延迟时段后转变到高电平；然后被关闭，例如，与第二内部时钟信号“FCLK1”的上升沿同步并且在自此开始的某一延迟时段后转变到低电平。 
边缘触发单元30可以包括上拉单元31、下拉单元32和锁定单元33。上拉单元31可以根据第一内部时钟信号“RCLK1”对第一节点Node1执行上拉操作。上拉单元31可以包括第一反相器IV1、第一延迟单元34、第二反相器IV2、第一PMOS晶体管P1和第二PMOS晶体管P2。 
第一反相器IV1可以接收第一内部时钟信号“RCLK1”。第一延迟单元34可以将第一反相器IV1的输出信号延迟预定时间。第二反相器IV2可以接收第一延迟单元34的输出信号。第一PMOS晶体管P1可以具有施加有第二反相器IV2的输出信号的栅极，以及施加有电源电压VDD的源极。第二PMOS晶体管P2可以具有施加有第一反相器IV1的输出信号的栅极，连接到第一PMOS晶体管P1的漏极的源极，以及连接到第一节点Node1的漏极。 
下拉单元32可以根据第二内部时钟信号“FCLK1”对第一节点Node1执行下拉操作。下拉单元32可以包括第二延迟单元35、第三反相器IV3、第一NMOS晶体管N1和第二NMOS晶体管N2。 
第二延迟单元35可以将第二内部时钟信号“FCLK1”延迟预定时间。第三反相器IV3接收该第二延迟单元35的输出信号。第一NMOS晶体管N1可以具有施加有第二内部时钟信号“FCLK1”的栅极，以及连接到第一节点Node1的漏极。第二NMOS晶体管N2可以具有施加有第三反相器IV3的输出信号的栅极，连接到第一NMOS晶体管N1的源极的漏极，以及施加有地电压VSS的源极。 
第一延迟时间可以由第一延迟单元34和第二延迟单元35的延迟元件的数量控制。
锁定单元33可以锁定第一节点Node1的输出信号，然后产生DLL时钟信号“Edge_CLK”。更具体地说，锁定单元33包括第四到第六反相器IV4到IV6以及第一与非门ND1。第六反相器IV6可以接收低功耗模式信号“PWDNB”。第一与非门ND1可以接收第六反相器IV6的输出信号以及从第一节点Node1提供的信号。第四反相器IV4可以接收第一与非门ND1的输出信号，然后将其提供到第一节点Node1。第五反相器IV5可以接收第一与非门ND1的输出信号，然后产生DLL时钟信号“Edge_CLK”。此外，当接收到有效的低功耗模式信号“PWDNB”时，锁定单元33可以用来提供低电平的DLL时钟信号“Edge_CLK”。 
现将说明边缘触发单元30的详细操作。当第二内部时钟信号“FCLK1”位于高电平时，开启第一NMOS晶体管N1。在已经过去了由第二延迟单元35和第三反相器IV3设定的预定时间之后，开启第二NMOS晶体管N2。当NMOS晶体管N1和N2两者都被开启时，第一节点Node1的电压将经由NMOS晶体管N1和N2被拉到低电平。 
假设低功耗模式信号“PWDNB”位于高电平，即被关闭(deactivated)，则锁定单元33将输出低电平的DLL时钟信号“Edge_CLK”。 
当第一内部时钟信号“RCLK1”转换到高电平时，第一反相器IV1的输出信号转到低电平，并启动第二PMOS晶体管P2。在由第一延迟单元34和第二反相器IV2设定的延迟之后，开启第一PMOS晶体管P1。 
因此，在第一内部时钟信号“RCLK1”转换到高电平之后，第一节点Node1上的电压将由PMOS晶体管P1和P2拉高。然后，锁定单元33将以高电平输出DLL时钟信号“Edge_CLK”。 
即，上拉单元31和下拉单元32分别与第一和第二内部时钟信号“RCLK1”和“FCLK1”的上升沿同步操作。因为边缘触发单元30是由第一内部时钟信号“RCLK1”和第二内部时钟信号“FCLK1”的上升沿触发(或与它们同步)，所以不受第一内部时钟信号“RCLK1”和第二内部时钟信号“FCLK1”的脉冲宽度和占空比影响。因此，可以使用第一内部时钟信号“RCLK1”和第二内部时钟信号“FCLK1”的上升时间来校正DLL时钟信号“Edge_CLK”的占空比。 
如上所述，第一和第二内部时钟信号“RCLK1”和“FCLK1”是与第一和第二时钟信号“CLK”和“CLKB”的上升沿同步产生的，并且在第一和第二时钟信号“CLK”和“CLKB”之间维持180°的相位差。因 此，尽管第一和第二内部时钟信号“RCLK1”和“FCLK1”的占空比可能被扭曲，但仍可以维持第一和第二时钟信号“CLK”和“CLKB”上升沿之间的相位差。因此，如果使用第一和第二内部时钟信号“RCLK1”和“FCLK1”的上升沿来产生DLL时钟信号“Edge_CLK”，则DLL时钟信号“Edge_CLK”可以具有与第一和第二时钟信号“CLK”和“CLKB”的上升沿相同的占空比。 
应该注意：边缘触发单元30可以由混合器实现，但不限于此。 
参考图4，DLL时钟信号驱动器40可以包括第一时钟信号驱动器41和第二时钟信号驱动器42。第一时钟信号驱动器41可以接收DLL时钟信号“Edge_CLK”和低功耗模式信号“PWDNB”，然后基于它们产生第一DLL时钟信号“CLKIN”。第一时钟信号驱动器41可以包括第七到第十一反相器IV7到IV11以及第二与非门ND2。 
当低功耗模式信号“PWDNB”有效时，第一时钟信号驱动器41可以关闭第一DLL时钟信号“CLKIN”，并且在低功耗模式信号“PWDNB”被关闭时，第一时钟信号驱动器41可以产生占空比校正了的第一DLL时钟信号“CLKIN”，其具有与DLL时钟信号“Edge_CLK”相同的时钟周期。 
更详细地说，当低功耗模式信号“PWDNB”为高电平时，第二与非门ND2的输出信号也是高电平，并且第一DLL时钟信号“CLKIN”为低电平。当低功耗模式信号“PWDNB”为低电平时，第二与非门ND2的输出信号是通过将第八反相器IV8的输出信号反相形成的反相信号。因此，第一DLL时钟信号“CLKIN”具有与DLL时钟信号“Edge_CLK”相同的占空比和电压电平。 
第二时钟信号驱动器42可以接收DLL时钟信号“Edge_CLK”、低功耗模式信号“PWDNB”以及复位信号“RESET”，然后基于它们产生第二DLL时钟信号“REFCLK”和第三DLL时钟信号“CONTCLK”。第二时钟信号驱动器42可以包括第十二到第十八反相器IV12到IV18以及第三与非门ND3。 
当低功耗模式信号“PWDNB”或复位模式信号有效时，第二时钟信号驱动器42可以关闭第二和第三DLL时钟信号“REFCLK”和“CONTCLK”，并且当低功耗模式信号“PWDNB”和复位模式信号被关闭时，第二时钟信号驱动器42可以产生占空比校正了的第二和第三 DLL时钟信号“REFCLK”和“CONTCLK”，它们具有与DLL时钟信号“Edge_CLK”相同的时钟周期。 
当低功耗模式信号“PWDNB”位于高电平时，因为第二时钟信号驱动器42以与第一时钟信号驱动器41相同的方式操作，所以第二和第三DLL时钟信号“REFCLK”和“CONTCLK”具有与第一DLL时钟信号“CLKIN”相同的电平。即，第二和第三DLL时钟信号“REFCLK”和“CONTCLK”位于低电平。此外，当复位信号“RESET”位于高电平时，第二和第三DLL时钟信号“REFCLK”和“CONTCLK”位于低电平。当低功耗模式信号“PWDNB”和复位信号“RESET”位于低电平时，第二和第三DLL时钟信号“REFCLK”和“CONTCLK”具有与DLL时钟信号“Edge_CLK”相同的占空比和电压电平。 
在上面的实施例中，为了便于说明，示例性示出三个内部DLL时钟信号和两个时钟信号驱动器；然而，内部DLL时钟信号和时钟信号驱动器的数量可以根据特定实现的要求而更多或更少。 
图5是示出传统时钟信号产生电路的操作的时间图。参考图5，由时钟缓冲器输出第一内部时钟信号“RCLK1”。图5示出由于时钟缓冲器异常操作，第一内部时钟信号“RCLK1”的占空比离开占空比校正电路的占空比校正范围的情况。因此，该占空比并未由该占空比校正电路校正，使得第一内部时钟信号“RCLK1”的时钟周期被反映在DLL时钟信号“CLKIN”上。 
图6是示出DLL时钟信号产生电路100的操作的时间图。参考图2到图4以及图6，从时钟缓冲器20提供的第一和第二内部时钟信号“RCLK1”和“FCLK1”的占空比分别为20比80。然而，如上所述，由边缘触发单元30提供的DLL时钟信号“Edge_CLK”的占空比为50-50。即，因为DLL时钟信号“Edge_CLK”是使用第一和第二内部时钟信号“RCLK1”和“FCLK1”的上升沿产生的，所以DLL时钟信号“Edge_CLK”可以被提供为反映出第一和第二时钟信号“CLK”和“CLKB”的占空比的时钟信号。然后，可以由DLL时钟信号驱动器40基于DLL时钟信号“Edge_CLK”来产生第一时钟信号“N”。在本例中，第一时钟信号“CLKIN”的高和低电平部分为1ns，具有50％的占空比。 
图7是将传统DLL时钟信号产生电路与DLL时钟信号产生电路100的操作进行比较的时间图。
输入具有50％的占空比的第一时钟信号“CLK”和第二时钟信号“CLKB”。根据传统DLL时钟信号产生电路，第一数据(RevAA_VIX＝1.1)指出第一内部时钟信号“RCLK”、第二内部时钟信号“FCLK”和DLL时钟信号“CLKINR”。在第一内部时钟信号“RCLK”占空比为20:80的情况下，DLL时钟信号“CLKINR”的占空比也为20:80，而无占空比校正。 
第二数据(RevCB_VIX＝1.1)指出DLL时钟信号产生电路的第一和第二内部时钟信号“RCLK”和“FCLK”以及DLL时钟信号驱动器40的DLL时钟信号“CLKINR”。尽管第一和第二内部时钟信号“RCLK”和“FCLK”的占空比为20:80，但是边缘触发单元30的输出信号的占空比为50:50，且DLL时钟信号驱动器40的输出信号“CLKINR”的占空比也是50:50。 
由上可见，即使信号具有超出占空比校正电路的占空比校正范围以外的扭曲占空因数，DLL时钟信号产生电路仍可以校正该信号的占空比，这使得可以在高频操作下增加有效数据窗口并且减少数据失效。 
虽然上面说明了某些实施例，但是应该理解所述实施例仅为示例性质。因此，这里所述的系统和方法不应基于所述实施例而受到限制。相反地，当结合上面的说明书及附图时，这里说明的系统和方法应仅受所附权利要求书的限制。

Claims (16)

1.一种延迟锁相环时钟信号产生电路，包括：
占空比校正缓冲器，用于接收第一时钟信号和第二时钟信号，响应于所述第一时钟信号和所述第二时钟信号产生第一内部时钟信号，并且响应于所述第一时钟信号和所述第二时钟信号产生第二内部时钟信号，并且根据基于所述第一内部时钟信号的占空比所产生的参考信号来校正第一和第二内部时钟信号的占空比；以及
边缘触发单元，其与所述占空比校正缓冲器耦接，所述边缘触发单元用于产生延迟锁相环时钟信号，所述延迟锁相环时钟信号在第一内部时钟信号有效时转换到第一电平，并在第二内部时钟信号有效时转换到第二电平。
2.根据权利要求1所述的延迟锁相环时钟信号产生电路，其中，所述占空比校正缓冲器包括：
占空比校正单元，用于接收所述第一内部时钟信号，并响应于占空比校正使能信号输出第一和第二参考信号作为所述参考信号；以及
时钟缓冲器，其与所述占空比校正单元耦接，所述时钟缓冲器用于缓冲所述第一和第二时钟信号，并产生具有根据所述第一和第二参考信号获得的占空比的第一和第二内部时钟信号。
3.根据权利要求1所述的延迟锁相环时钟信号产生电路，其中，所述边缘触发单元还用于基于第一内部时钟信号上升时间与第二内部时钟信号上升时间之间的相位差来控制所述延迟锁相环时钟信号的占空比。
4.根据权利要求1所述的延迟锁相环时钟信号产生电路，其中，所述边缘触发单元还用于基于第一内部时钟信号下降时间与第二内部时钟信号下降时间之间的相位差来控制所述延迟锁相环时钟信号的占空比。
5.根据权利要求1所述的延迟锁相环时钟信号产生电路，其中，所述边缘触发单元还用于在所述第一内部时钟信号转换到有效电平后的预定时间将所述延迟锁相环时钟信号的电平转换到第一电平，并在所述第二内部时钟信号转换到有效电平后的预定时间将所述延迟锁相环时钟信号转换到第二电平。
6.根据权利要求1所述的延迟锁相环时钟信号产生电路，其中，所述边缘触发单元包括：
上拉单元，用于根据所述第一内部时钟信号对第一节点执行上拉操作，所述第一节点是连接所述上拉单元、下拉单元以及锁定单元的节点；
下拉单元，用于根据所述第二内部时钟信号对所述第一节点执行下拉操作；以及
锁定单元，用于锁定第一节点上的信号并输出所述延迟锁相环时钟信号。
7.根据权利要求6所述的延迟锁相环时钟信号产生电路，其中，所述上拉单元用于在所述第一内部时钟信号转换到有效电平后的预定时间对所述第一节点执行上拉操作。
8.根据权利要求7所述的延迟锁相环时钟信号产生电路，其中，所述下拉单元用于在所述第二内部时钟信号转换到有效电平后的预定时间对所述第一节点执行下拉操作。
9.根据权利要求6所述的延迟锁相环时钟信号产生电路，其中，所述锁定单元用于在低功耗模式信号有效时关闭所述延迟锁相环时钟信号，并在所述低功耗模式信号无效时保持第一节点上的电压电平。
10.根据权利要求2所述的延迟锁相环时钟信号产生电路，其中，所述时钟缓冲器包括：
第一时钟缓冲器，用于根据所述第一和第二参考信号，通过接收所述第一和第二时钟信号来校正所述第一内部时钟信号的占空比；以及
第二时钟缓冲器，用于根据所述第一和第二参考信号，通过接收所述第一和第二时钟信号来校正所述第二内部时钟信号的占空比。
11.根据权利要求10所述的延迟锁相环时钟信号产生电路，其中，所述第一时钟缓冲器还用于输出所述第一内部时钟信号，所述第二时钟缓冲器还用于输出所述第二内部时钟信号，且所述第一和第二内部时钟信号之间的相位差与所述第一和第二时钟信号之间的相同。
12.根据权利要求1所述的延迟锁相环时钟信号产生电路，还包括延迟锁相环时钟信号驱动器，其与所述边缘触发单元耦接，所述延迟锁相环时钟信号驱动器用于接收所述延迟锁相环时钟信号并产生时钟信号。
13.根据权利要求1所述的延迟锁相环时钟信号产生电路，其中，所述边缘触发单元包括混合器。
14.一种用于校正内部延迟锁相环时钟信号的占空因数的方法，包括：
接收第一和第二输入时钟信号，所述第一和第二输入时钟信号彼此异相；
基于所述第一和第二输入时钟信号的转换定时分别产生第一和第二内部时钟信号；
基于所述第一内部时钟信号，控制所述第一和第二输入时钟信号的占空因数，从而控制所述第一和第二内部时钟信号的占空因数；
基于所述第一和第二内部时钟信号的转换定时产生所述内部延迟锁相环时钟信号。
15.根据权利要求14所述的用于校正内部延迟锁相环时钟信号的占空因数的方法，其中，产生所述内部延迟锁相环时钟信号还包括基于所述第一内部时钟信号的转换定时将所述内部延迟锁相环时钟信号转换到高电平，并且基于所述第二内部时钟信号的转换定时将所述内部延迟锁相环时钟信号转换到低电平。
16.根据权利要求15所述的用于校正内部延迟锁相环时钟信号的占空因数的方法，其中，产生所述内部延迟锁相环时钟信号还包括将所述第一内部时钟信号的转换延迟预定时间，然后基于所述第一内部时钟信号的转换定时将所述内部延迟锁相环时钟信号转换到高电平，以及将所述第二内部时钟信号的转换延迟预定时间，然后基于所述第二内部时钟信号的转换定时将所述内部延迟锁相环时钟信号转换到低电平。
CN2008102156930A 2007-12-11 2008-09-12 能够校正扭曲占空比的延迟锁相环时钟信号产生电路 Expired - Fee Related CN101459426B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0128297 2007-12-11
KR1020070128297A KR100956771B1 (ko) 2007-12-11 2007-12-11 디엘엘 클럭 생성 회로
KR1020070128297 2007-12-11

Publications (2)

Publication Number Publication Date
CN101459426A CN101459426A (zh) 2009-06-17
CN101459426B true CN101459426B (zh) 2012-10-31

Family

ID=40720973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102156930A Expired - Fee Related CN101459426B (zh) 2007-12-11 2008-09-12 能够校正扭曲占空比的延迟锁相环时钟信号产生电路

Country Status (5)

Country Link
US (1) US7737745B2 (zh)
JP (1) JP2009147926A (zh)
KR (1) KR100956771B1 (zh)
CN (1) CN101459426B (zh)
TW (1) TWI363497B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956771B1 (ko) * 2007-12-11 2010-05-12 주식회사 하이닉스반도체 디엘엘 클럭 생성 회로
KR100933805B1 (ko) * 2008-06-30 2009-12-24 주식회사 하이닉스반도체 듀티비 보정회로 및 그를 포함하는 지연고정루프회로
KR101018690B1 (ko) * 2008-10-31 2011-03-04 주식회사 하이닉스반도체 반도체 장치
KR101003143B1 (ko) * 2009-05-13 2010-12-21 주식회사 하이닉스반도체 반도체 집적 회로
KR101094932B1 (ko) * 2009-07-01 2011-12-15 주식회사 하이닉스반도체 지연고정루프회로
CN102055469B (zh) * 2009-11-05 2014-04-30 中兴通讯股份有限公司 鉴相器及锁相环电路
KR101053543B1 (ko) * 2010-04-30 2011-08-03 주식회사 하이닉스반도체 클럭 듀티 보정회로
US8432208B2 (en) * 2011-09-28 2013-04-30 Microchip Technology Incorporated Maintaining pulse width modulation data-set coherency
KR101284751B1 (ko) * 2012-01-16 2013-07-17 단국대학교 산학협력단 클록 발생회로
KR102016725B1 (ko) * 2013-01-03 2019-09-02 에스케이하이닉스 주식회사 데이터 출력 회로
TWI533608B (zh) 2014-06-30 2016-05-11 友達光電股份有限公司 資料接收器及資料接收方法
KR102618514B1 (ko) * 2016-10-31 2023-12-29 에스케이하이닉스 주식회사 클럭 생성 회로, 이를 이용하는 반도체 장치 및 시스템
KR20210109328A (ko) * 2020-02-27 2021-09-06 에스케이하이닉스 주식회사 클럭 생성 회로, 이를 이용하는 반도체 장치
CN116683896B (zh) * 2022-12-27 2024-04-02 海光集成电路设计(北京)有限公司 一种占空比可调电路、芯片及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963235B2 (en) * 2001-12-21 2005-11-08 Hynix Semiconductor Inc. Delay locked loop circuit with duty cycle correction function
CN1941633A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 延迟锁定回路

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310913A (ja) * 1986-07-02 1988-01-18 Toshiba Corp 雑音除去回路
JP3688392B2 (ja) * 1996-05-31 2005-08-24 三菱電機株式会社 波形整形装置およびクロック供給装置
KR100366626B1 (ko) * 2000-08-14 2003-01-09 삼성전자 주식회사 부정합에 둔감한 듀티사이클 검출회로
US20030052719A1 (en) * 2001-09-20 2003-03-20 Na Kwang Jin Digital delay line and delay locked loop using the digital delay line
DE10330796B4 (de) 2002-10-30 2023-09-14 Hynix Semiconductor Inc. Registergesteuerter Delay Locked Loop mit Beschleunigungsmodus
KR100510063B1 (ko) 2002-12-24 2005-08-26 주식회사 하이닉스반도체 레지스터 제어 지연고정루프
KR100528788B1 (ko) 2003-06-27 2005-11-15 주식회사 하이닉스반도체 지연 고정 루프 및 그 구동 방법
KR100540485B1 (ko) * 2003-10-29 2006-01-10 주식회사 하이닉스반도체 듀티 보정 전압 발생 회로 및 방법
KR100639616B1 (ko) 2004-10-29 2006-10-30 주식회사 하이닉스반도체 반도체 기억 소자에서의 지연 고정 루프 및 그의 록킹 방법
US7449930B2 (en) * 2005-09-29 2008-11-11 Hynix Semiconductor Inc. Delay locked loop circuit
DE102006051284B4 (de) * 2005-10-26 2011-06-16 Samsung Electronics Co., Ltd., Suwon Tastverhältniskorrekturschaltkreis, integrierter Schaltkreis, Phasenregelkreisschaltung, Verzögerungsregelkreisschaltung, Speicherbauelement und Verfahren zum Erzeugen eines Taktsignals
KR20070046341A (ko) * 2005-10-31 2007-05-03 주식회사 하이닉스반도체 듀티 교정 회로
JP5143370B2 (ja) * 2006-03-23 2013-02-13 富士通セミコンダクター株式会社 遅延制御回路
KR100811263B1 (ko) * 2006-06-29 2008-03-07 주식회사 하이닉스반도체 듀티사이클 보정회로 및 이를 이용한 지연고정루프 회로
KR100861919B1 (ko) * 2006-07-18 2008-10-09 삼성전자주식회사 다 위상 신호 발생기 및 그 방법
KR100829453B1 (ko) * 2006-08-11 2008-05-15 주식회사 하이닉스반도체 Ｄｌｌ 회로의 기준 클럭 생성 장치 및 방법
KR100810072B1 (ko) * 2006-09-29 2008-03-05 주식회사 하이닉스반도체 지연고정루프를 구비하는 반도체 메모리 장치 및 그의 구동방법
KR100857429B1 (ko) * 2006-12-18 2008-09-09 주식회사 하이닉스반도체 반도체 메모리 장치의 지연 고정 루프 회로
KR100890041B1 (ko) * 2006-12-29 2009-03-25 주식회사 하이닉스반도체 반도체 소자의 클럭 버퍼 회로
KR101018706B1 (ko) * 2007-03-29 2011-03-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR100894255B1 (ko) * 2007-05-04 2009-04-21 삼성전자주식회사 지연 고정 루프, 이를 포함하는 집적 회로 및 이를구동하는 방법
KR100915813B1 (ko) * 2007-09-04 2009-09-07 주식회사 하이닉스반도체 듀티 싸이클 보정 회로
KR100884590B1 (ko) * 2007-11-02 2009-02-19 주식회사 하이닉스반도체 지연고정회로, 반도체 장치, 반도체 메모리 장치 및 그의 동작방법
KR100910862B1 (ko) * 2007-11-05 2009-08-06 주식회사 하이닉스반도체 반도체 소자와 그의 구동 방법
KR100956771B1 (ko) * 2007-12-11 2010-05-12 주식회사 하이닉스반도체 디엘엘 클럭 생성 회로
KR101013444B1 (ko) * 2008-03-14 2011-02-14 주식회사 하이닉스반도체 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963235B2 (en) * 2001-12-21 2005-11-08 Hynix Semiconductor Inc. Delay locked loop circuit with duty cycle correction function
CN1941633A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 延迟锁定回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-259150A 2007.10.04

Also Published As

Publication number Publication date
TWI363497B (en) 2012-05-01
JP2009147926A (ja) 2009-07-02
KR100956771B1 (ko) 2010-05-12
US20090146706A1 (en) 2009-06-11
US7737745B2 (en) 2010-06-15
KR20090061322A (ko) 2009-06-16
TW200926604A (en) 2009-06-16
CN101459426A (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
CN101459426B (zh) 能够校正扭曲占空比的延迟锁相环时钟信号产生电路
US8775761B2 (en) Semiconductor memory device and semiconductor memory system including the same
KR100962026B1 (ko) 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로
US8054701B2 (en) Delay locked loop and semiconductor memory device with the same
KR100813554B1 (ko) 데이터 출력 스트로브 신호 생성 회로 및 이를 포함하는반도체 메모리 장치
US8384448B2 (en) DLL circuit and method of controlling the same
US7605623B2 (en) Semiconductor memory apparatus with a delay locked loop circuit
US7944260B2 (en) Clock control circuit and a semiconductor memory apparatus having the same
JP2001351381A (ja) クロック発生回路およびそれを備える半導体記憶装置
US20100054055A1 (en) Data input/output circuit
KR101076889B1 (ko) 데이터출력제어회로
US8736330B2 (en) Data output circuit and data output method thereof
US7242636B2 (en) Clock control circuit and semiconductor memory device including the same and input operation method of semiconductor memory device
US7952405B2 (en) Semiconductor device
US8138812B2 (en) Device for generating clock in semiconductor integrated circuit
US7616030B2 (en) Semiconductor device and operation method thereof
US7557632B2 (en) Internal clock generator and method of generating internal clock
US20140368248A1 (en) Flip-flop circuit and duty ratio correction circuit using the same
US20080310574A1 (en) Semiconductor memory device
US7983369B2 (en) Circuit for outputting data of semiconductor memory apparatus
US7738315B2 (en) Circuit for generating output enable signal in semiconductor memory apparatus
KR20090041006A (ko) 지연고정루프 회로
KR20070031599A (ko) Ｄｌｌ의 클럭 버퍼 회로
KR20100078207A (ko) 명령어 생성을 제어하는 반도체 집적 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121031

Termination date: 20130912