CN101335182A - 在半导体器件中形成细微图案的方法 - Google Patents

在半导体器件中形成细微图案的方法 Download PDF

Info

Publication number
CN101335182A
CN101335182A CNA2007103063303A CN200710306330A CN101335182A CN 101335182 A CN101335182 A CN 101335182A CN A2007103063303 A CNA2007103063303 A CN A2007103063303A CN 200710306330 A CN200710306330 A CN 200710306330A CN 101335182 A CN101335182 A CN 101335182A
Authority
CN
China
Prior art keywords
layer
etching
pattern
sept
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007103063303A
Other languages
English (en)
Other versions
CN101335182B (zh
Inventor
金原圭
宣俊劦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101335182A publication Critical patent/CN101335182A/zh
Application granted granted Critical
Publication of CN101335182B publication Critical patent/CN101335182B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种在半导体器件中形成细微图案的方法，包括：在蚀刻目标层上方形成蚀刻停止层和牺牲层；在牺牲层上方形成光刻胶图案；通过使用光刻胶图案作为蚀刻阻挡物蚀刻牺牲层以形成牺牲图案；在牺牲图案的两侧壁上形成间隔物；移除牺牲图案；以及通过使用间隔物作为蚀刻阻挡物来蚀刻蚀刻停止层和蚀刻目标层。

Description

在半导体器件中形成细微图案的方法
相关申请交叉引用
本发明要求2007年6月26日申请的韩国专利申请2007-0062812的优先权，通过引用全文并入。
技术领域
本发明涉及一种制造半导体器件的方法，更特别地涉及一种在半导体器件中制造细微图案的方法。
背景技术
由于半导体器件已经高度集成化，因此需要缩小图案。然而，典型曝光设备的分辨率对于在半导体器件中具体实施在40nm以下的细微图案存有限制。
因此，提出一种两次实施光刻过程的双重图案化方法以形成细微图案。下文中，将参照图1A到1D来说明该双重图案化方法。
图1A到1D是形成典型细微图案的方法的剖面视图。
参照图1A，在蚀刻目标层10上方顺序形成第一硬掩模层11和第二硬掩模层12。
在第二硬掩模层12上方涂布光刻胶层。第一光刻胶层通过利用曝光和显影过程来图案化，以形成第一光刻胶图案13。第一光刻胶图案13可具有符合曝光限制的线宽。
参照图1B，第二硬掩模层12通过利用第一光刻胶图案13作为蚀刻阻挡物来蚀刻，以形成第二硬掩模图案12A。第一光刻胶图案13在形成第二光刻胶图案12A期间移除，或通过后续过程单独移除。
参照图1C，在包括第二硬掩模图案12A的所得表面上方涂布第二光刻胶层。第二光刻胶层利用曝光和显影过程来图案化，以形成第二光刻胶图案14。第二光刻胶图案14也可具有符合曝光限制的线宽。
参照图1D，通过利用第二硬掩模图案12A和第二光刻胶图案14作为蚀刻阻挡物来蚀刻硬掩模层11，以形成第一硬掩模图案11A。第二硬掩模图案12A与第二光刻胶图案14在形成第一硬掩模图案11A期间移除，或通过后续过程单独移除。
虽然没有显示，但通过使用第一蚀刻硬掩模图案11A作为蚀刻阻挡物来蚀刻蚀刻目标层10，以形成蚀刻目标图案。
如上所述，由于蚀刻目标图案通过两次实施光刻过程而形成，因此尽管曝光设备存在限制，仍可形成具有细微线宽的蚀刻目标图案。
该双重图案化方法具有下述限制。
为确保蚀刻目标图案的线宽一致性，应确保第一光刻胶图案13与第二光刻胶图案14的覆盖准确性。换言之，应形成将第一光刻胶图案13之间的间隔划分为二的第二光刻胶图案14。然而，典型曝光设备无法准确控制第一和第二光刻胶图案的位置。而且，两次实施光刻过程也造成成本增加。
发明内容
本发明的实施方案提供一种在半导体器件中形成细微图案的方法。
所述形成细微图案的方法可通过执行光刻过程一次来形成类似于利用双重图案化方法所形成的细微图案。因此，其可确保图案线宽的一致性并降低成本。
根据本发明的一方面，提供一种在半导体器件中形成细微图案的方法。该方法包括：在蚀刻目标层上方形成蚀刻停止层和牺牲层；在牺牲层上方形成光刻胶图案；通过使用光刻胶图案作为蚀刻阻挡物蚀刻牺牲层以形成牺牲图案；在牺牲图案的两侧壁上形成间隔物；移除牺牲图案；以及通过使用间隔物作为蚀刻阻挡物来对蚀刻停止层和蚀刻目标层进行蚀刻。
根据本发明的另一方面，提供一种在半导体器件中形成细微图案的方法。该方法包括：在蚀刻目标层上方形成蚀刻停止层和牺牲层；在牺牲层上方形成光刻胶图案；通过使用光刻胶图案作为蚀刻阻挡物来蚀刻牺牲层以形成牺牲图案；在牺牲图案的两侧壁上形成间隔物；形成包括用于蚀刻停止层的材料的第一材料层，以具有足以补偿当形成间隔物时所损失的蚀刻停止层部分的厚度；在第一材料层上方形成包括用于牺牲层的材料的第二材料层，以具有足以覆盖牺牲图案的厚度；实施平坦化过程直到暴露出牺牲图案；移除牺牲图案和第二材料层；以及使用间隔物作为蚀刻阻挡物来对蚀刻停止层和蚀刻目标层进行蚀刻，以形成具有细微线宽的蚀刻目标图案。
根据本发明的另一方面，提供一种在半导体器件中形成细微图案的方法。该方法包括：在蚀刻目标层上方形成硬掩模层、蚀刻停止层与牺牲层；在牺牲层上方形成光刻胶图案；通过使用光刻胶图案作为蚀刻阻挡物来蚀刻牺牲层以形成牺牲图案；在牺牲图案的两侧壁上形成间隔物；移除牺牲图案；通过使用间隔物作为蚀刻阻挡物来蚀刻蚀刻停止层以形成蚀刻停止图案；以及通过使用蚀刻停止图案作为蚀刻阻挡物来蚀刻硬掩模层和蚀刻目标层以形成具有细微线宽的蚀刻目标图案。
附图说明
图1A至1D是在典型半导体器件中形成细微图案的方法的剖面图。
图2A至2F是根据本发明第一实施方案在半导体器件中形成细微图案的方法的剖面图。
图3A至3C是根据本发明第二实施方案在半导体器件中形成细微图案的方法的剖面图。
具体实施方式
本发明的实施方案涉及在半导体器件中形成细微图案的方法。
图2A到2F是根据本发明第一实施方案在半导体器件中形成细微图案的方法的剖面图。
参照图2A，在蚀刻目标层20上方形成硬掩模层21。在随后的蚀刻目标层20的蚀刻期间，硬掩模层21用作蚀刻阻挡物。必要时，可省略硬掩模层21。
在硬掩模层21上方形成蚀刻停止层22。蚀刻停止层22包含氮化物层或氮氧化硅(SiON)层或二者。形成蚀刻停止层22用以在形成后续的牺牲层和/或形成后续的间隔物期间停止蚀刻。此外，在蚀刻硬掩模层21时，蚀刻停止层22用作蚀刻阻挡物。
在蚀刻停止层22上方形成牺牲层23。牺牲层23具有在蚀刻下层(即蚀刻停止层22)时确保蚀刻容限(etch margin)。优选具有约
Figure A20071030633000071
到约
Figure A20071030633000072
的厚度。由在牺牲层23应通过后续过程移除，因此其优选包含易于通过湿式或干式移除过程移除的材料。具体而言，牺牲层23包含易于移除的原硅酸四乙酯(TEOS)、高纵横比过程(HARP)、电介质上旋涂(SOD)或玻璃上旋涂(SOG)的层。牺牲层23还包含多晶硅层或非晶碳层。
在牺牲层23上方涂布光刻胶层以利用曝光与显影过程形成光刻胶图案24。此时，优选光刻胶图案24具有约1∶2.5到1∶3.5的线对间隔的比率。虽然没有显示，但可在光刻胶图案24下方形成抗反射层。
参照图2B，使用光刻胶图案24作为蚀刻阻挡物来蚀刻牺牲层23，以形成牺牲图案23A。虽然没有显示，但可在光刻胶图案24与牺牲层23之间形成另一硬掩模层，从而蚀刻牺牲层23。因此，当蚀刻牺牲层23时，产生诸如牺牲图案23A变形等的图案失效。牺牲层23通过使用光刻胶图案24作为蚀刻阻挡物来蚀刻。
参照图2C，在移除光刻胶图案24后，在包括牺牲图案23A的所得表面上沉积用于间隔物的材料层。间隔物蚀刻该用于间隔物的材料层以在牺牲图案23A的两侧壁上形成间隔物25。
当蚀刻后续的蚀刻目标图案时，使用间隔物25作为蚀刻阻挡物。因此，使用具有相对高的阶梯覆盖率(例如，大于约0.9的步阶覆盖率)的材料作为用于间隔物的材料层。而且，通过使用具有良好阶梯覆盖率特性的方法(例如，原子层沉积(ALD)法)实施用于间隔物的材料层的沉积。
使用具有高蚀刻速率的蚀刻气体对蚀刻停止层22实施间隔物蚀刻过程，以最小化对下蚀刻停止层22的攻击。
参照图2D，使用湿式或干式移除过程移除牺牲图案23A。特别地，牺牲图案23A由于相对于下蚀刻停止层22具有高蚀刻速率而被移除。例如，在牺牲图案23A包含TEOS、HARP、SOD或SOG层并且蚀刻停止层22包含氮化物层的情况下，可通过实施使用氢氟酸(HF)或缓冲氧化物蚀刻剂(BOE)化学品的湿式移除过程来移除牺牲图案23A。同时，在牺牲图案23A包含非晶碳层的情况下，牺牲层23A可通过使用N2/O2气体的干式移除过程来移除。或者，在牺牲层23A包含多晶硅层的情况下，牺牲层23A可通过使用溴化氢(HBr)气体的干式移除过程来移除。
参照图2E，蚀刻停止层22使用间隔物作为蚀刻阻挡物来蚀刻，以形成蚀刻停止图案22A。
参照图2F，使用蚀刻停止图案22A来蚀刻硬掩模层21，以形成硬掩模图案21A。
虽然没有显示，但蚀刻目标层20使用硬掩模图案21A作为蚀刻阻挡物来蚀刻，以形成具有细微线宽的蚀刻目标图案。
蚀刻目标图案通过使用在牺牲图案23A的两侧壁上自对准的间隔物25来形成。因此，通过实施光刻过程一次，就可形成具有细微线宽的蚀刻目标图案，并且还防止在应用典型双重图案化过程时发生覆盖与成本提高。
图3A到3C是根据本发明第二实施方案在半导体器件中形成细微图案的方法的剖面图。特别地，图3A到3C中所示的过程是通过改进根据本发明第一实施方案的方法所得到。具体而言，图3A到3C中的过程在图2C与图2E中所示的过程之间实施。在本发明的各个实施方案中，相同或类似的附图标记代表相同或类似的元件。
再参照图2C，在牺牲图案23A的两侧壁上形成间隔物25。如上所述，当实施间隔物蚀刻以形成间隔物25时，使用相对于蚀刻停止层22具有高蚀刻速率的蚀刻气体以最小化对蚀刻停止层22的攻击。然而，即使在上述条件下蚀刻间隔物，蚀刻停止层22仍会在一定程度上受损(图2C中的‘A’)。
再参照图2D，当移除牺牲图案23A时，在牺牲图案23A所在的蚀刻停止层22的部分‘B’和在间隔物蚀刻过程期间受损的蚀刻停止层22的一部分之间产生高度差。蚀刻停止层22中的高度差使其在蚀刻后续的蚀刻停止层22时，难以保持所产生的蚀刻停止图案22A的线宽一致性。因此，不易确保蚀刻目标层20的线宽一致性。优选在图2C与图2E中的过程之后，附加实施图3A到3C中的过程。
参照图3A，在包含在间隔物蚀刻过程期间受损的蚀刻停止层22的所得结构上方形成包含用于蚀刻停止层22(例如，氮化物层)的材料的第一材料层31。第一材料层31形成具有与蚀刻停止层22的损失相同的厚度。
参照图3B，实施化学机械抛光(CMP)过程直到暴露出牺牲图案23A。
参照图3C，移除暴露的牺牲图案23A。牺牲图案23A的移除以与图2D中所用的相同方式来实施。当移除牺牲图案23A时，移除包含用于牺牲图案23A的材料的第二材料层32。
后续的过程与图2E到2F中的过程相同。
如上所述，通过图3A到3C的过程，由第一材料层31补偿蚀刻停止层22的损失。牺牲图案23A与第二材料层32一次移除，并因而在蚀刻停止层22中没有高度差。
根据本发明在半导体器件中形成细微图案的方法可形成双重图案化法所能够形成的细微图案，由此确保图案线宽并降低成本。
虽然已经根据特定实施方案描述了本发明，但本发明的上述实施方案仅用在说明而非限制。对本领域技术人员而言，显然可以在不背离如下述权利要求限定的发明精神和范围的情况下，进行各种变化和修改。

Claims (19)

1.一种在半导体器件中形成细微图案的方法，所述方法包括：
在蚀刻目标层上方形成蚀刻停止层和牺牲层；
在所述牺牲层上方形成光刻胶图案；
通过使用所述光刻胶图案作为蚀刻阻挡物来蚀刻所述牺牲层，以形成牺牲图案；
在所述牺牲图案的两侧壁上形成间隔物；
移除所述牺牲图案；以及
通过使用所述间隔物作为蚀刻阻挡物来蚀刻所述蚀刻停止层和所述蚀刻目标层。
2.如权利要求1所述的方法，其中在所述蚀刻目标层与所述蚀刻停止层之间形成第一硬掩模层。
3.如权利要求1所述的方法，其中所述蚀刻停止层包含氮化物层或氮氧化硅(SiON)层。
4.如权利要求1所述的方法，其中所述牺牲层具有约
Figure A2007103063300002C1
到约
Figure A2007103063300002C2
的厚度。
5.如权利要求1所述的方法，其中所述光刻胶图案具有约1∶2.5到约1∶3.5的线对间隔的比率。
6.如权利要求1所述的方法，其中在所述牺牲层与所述光刻胶图案之间形成第二硬掩模层。
7.如权利要求1所述的方法，其中形成所述间隔物包括：
在包含所述牺牲图案的所得结构上方形成用于间隔物的材料层；和
间隔物蚀刻所述用于间隔物的材料层。
8.如权利要求7所述的方法，其中所述用于间隔物的材料层具有大于约0.9的阶梯覆盖率。
9.如权利要求7所述的方法，其中使用原子层沉积(ALD)法来实施所述用于间隔物的材料层的沉积。
10.如权利要求7所述的方法，其中通过使用相对于所述蚀刻停止层具有高蚀刻速率的气体来实施所述间隔物蚀刻。
11.如权利要求1所述的方法，其中所述牺牲层包括原硅酸四乙酯(TEOS)、高纵横比过程(HARP)、介电质上旋涂(SOD)或玻璃上旋涂(SOG)的层。
12.如权利要求1所述的方法，其中移除牺牲层图案包括使用相对于所述蚀刻停止层的高蚀刻速率来实施湿式移除过程。
13.如权利要求12所述的方法，其中所述湿式移除过程使用氢氟酸(HF)、缓冲氧化物蚀刻剂(BOE)化学品或二者来实施。
14.如权利要求1所述的方法，其中所述牺牲图案包含多晶硅层或碳层。
15.如权利要求1所述的方法，其中移除所述牺牲图案包括使用相对于所述蚀刻停止层的高蚀刻速率来实施干式移除过程。
16.如权利要求15所述的方法，其中所述干式移除过程包括使用N2/O2气体的气体混合物或HBr气体来实施。
17.一种在半导体器件中形成细微图案的方法，所述方法包括：
在蚀刻目标层上方形成蚀刻停止层和牺牲层；
在所述牺牲层上方形成光刻胶图案；
通过使用所述光刻胶图案作为蚀刻阻挡物来蚀刻所述牺牲层，以形成牺牲图案；
在所述牺牲图案的两侧壁上形成间隔物；
形成包括用于所述蚀刻停止层的材料的第一材料层，以具有足以补偿在形成所述间隔物时损失的所述蚀刻停止层部分的厚度；
在所述第一材料层上方形成包括用于所述牺牲层的材料的第二材料层，以具有足以覆盖所述牺牲图案的厚度；
实施平坦化过程直到暴露出所述牺牲图案；
移除所述牺牲图案和所述第二材料层；以及
使用所述间隔物作为蚀刻阻挡物来蚀刻所述蚀刻停止层和所述蚀刻目标层，以形成具有细微线宽的蚀刻目标图案。
18.如权利要求17所述的方法，其中所述平坦化过程包括化学机械抛光(CMP)过程。
19.一种在半导体器件中形成细微图案的方法，所述方法包括：
在蚀刻目标层上方形成硬掩模层、蚀刻停止层和牺牲层；
在所述牺牲层上方形成光刻胶图案；
通过使用所述光刻胶图案作为蚀刻阻挡物来蚀刻所述牺牲层，以形成牺牲图案；
在所述牺牲图案的两侧壁上形成间隔物；
移除所述牺牲图案；
通过使用所述间隔物作为蚀刻阻挡物来蚀刻所述蚀刻停止层，以形成蚀刻停止图案；以及
通过使用所述蚀刻停止图案作为蚀刻阻挡物来蚀刻所述硬掩模层和所述蚀刻目标层，以形成具有细微线宽的蚀刻目标图案。
CN2007103063303A 2007-06-26 2007-12-28 在半导体器件中形成细微图案的方法 Expired - Fee Related CN101335182B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070062812A KR100927398B1 (ko) 2007-06-26 2007-06-26 반도체 소자의 미세 패턴 형성 방법
KR1020070062812 2007-06-26
KR10-2007-0062812 2007-06-26

Publications (2)

Publication Number Publication Date
CN101335182A true CN101335182A (zh) 2008-12-31
CN101335182B CN101335182B (zh) 2010-10-13

Family

ID=40161110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103063303A Expired - Fee Related CN101335182B (zh) 2007-06-26 2007-12-28 在半导体器件中形成细微图案的方法

Country Status (5)

Country Link
US (1) US7919414B2 (zh)
JP (1) JP5068156B2 (zh)
KR (1) KR100927398B1 (zh)
CN (1) CN101335182B (zh)
TW (1) TWI368259B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102129968A (zh) * 2010-12-31 2011-07-20 上海集成电路研发中心有限公司 双重图形化方法
CN102148199A (zh) * 2010-02-08 2011-08-10 台湾积体电路制造股份有限公司 静态随机存取存储器的制造方法与半导体装置的制造方法
CN102487016A (zh) * 2010-12-03 2012-06-06 中芯国际集成电路制造(北京)有限公司 晶体管制作方法
CN104851775A (zh) * 2014-02-13 2015-08-19 中芯国际集成电路制造(上海)有限公司 一种修复位于有源区衬底上损伤的方法
CN109920730A (zh) * 2017-12-13 2019-06-21 联华电子股份有限公司 一种图案化方法
CN110911272A (zh) * 2018-09-17 2020-03-24 长鑫存储技术有限公司 在半导体器件中形成微图案的方法
CN112017950A (zh) * 2020-07-17 2020-12-01 中国科学院微电子研究所 一种多重图形化的方法
CN113363139A (zh) * 2020-03-05 2021-09-07 南亚科技股份有限公司 半导体元件结构及其形成方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133664B2 (en) * 2009-03-03 2012-03-13 Micron Technology, Inc. Methods of forming patterns
MY167055A (en) 2009-06-24 2018-08-02 Osg System Products Co Ltd Screw tightening structure, screw and screw tightening tool
US20110294075A1 (en) * 2010-05-25 2011-12-01 United Microelectronics Corp. Patterning method
JP5983322B2 (ja) * 2012-11-05 2016-08-31 大日本印刷株式会社 パターン構造体の形成方法
US9123654B2 (en) * 2013-02-15 2015-09-01 International Business Machines Corporation Trilayer SIT process with transfer layer for FINFET patterning
CN104253027B (zh) * 2013-06-26 2017-08-25 中芯国际集成电路制造(上海)有限公司 双重图形及其形成方法
WO2016086284A1 (en) * 2014-12-03 2016-06-09 Synaptive Medical (Barbados) Inc. Tumor stabilizing apparatus for a medical procedure
TWI757043B (zh) * 2021-01-08 2022-03-01 華邦電子股份有限公司 半導體記憶體結構及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591301A (en) * 1994-12-22 1997-01-07 Siemens Aktiengesellschaft Plasma etching method
KR19990027887A (ko) * 1997-09-30 1999-04-15 윤종용 스페이서를 이용한 반도체장치의 미세 패턴 형성방법
US6274421B1 (en) * 1998-01-09 2001-08-14 Sharp Laboratories Of America, Inc. Method of making metal gate sub-micron MOS transistor
KR20030002145A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 반도체소자의 패턴 형성 방법
JP2004228228A (ja) * 2003-01-21 2004-08-12 Toshiba Corp 形状シミュレーション方法、形状シミュレーションプログラム及びマスクパターン作成方法
US7473644B2 (en) 2004-07-01 2009-01-06 Micron Technology, Inc. Method for forming controlled geometry hardmasks including subresolution elements
US7087532B2 (en) 2004-09-30 2006-08-08 International Business Machines Corporation Formation of controlled sublithographic structures
US7253118B2 (en) 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7393789B2 (en) * 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
KR20070051196A (ko) * 2005-11-14 2007-05-17 삼성전자주식회사 반도체 장치의 패턴 형성 방법

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702568A (zh) * 2010-02-08 2016-06-22 台湾积体电路制造股份有限公司 静态随机存取存储器的制造方法与半导体装置的制造方法
CN102148199A (zh) * 2010-02-08 2011-08-10 台湾积体电路制造股份有限公司 静态随机存取存储器的制造方法与半导体装置的制造方法
US9941173B2 (en) 2010-02-08 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell layout
CN102487016B (zh) * 2010-12-03 2014-03-12 中芯国际集成电路制造(北京)有限公司 晶体管制作方法
CN102487016A (zh) * 2010-12-03 2012-06-06 中芯国际集成电路制造(北京)有限公司 晶体管制作方法
CN102129968A (zh) * 2010-12-31 2011-07-20 上海集成电路研发中心有限公司 双重图形化方法
CN104851775A (zh) * 2014-02-13 2015-08-19 中芯国际集成电路制造(上海)有限公司 一种修复位于有源区衬底上损伤的方法
CN109920730A (zh) * 2017-12-13 2019-06-21 联华电子股份有限公司 一种图案化方法
CN109920730B (zh) * 2017-12-13 2021-04-20 联华电子股份有限公司 一种图案化方法
CN110911272A (zh) * 2018-09-17 2020-03-24 长鑫存储技术有限公司 在半导体器件中形成微图案的方法
CN110911272B (zh) * 2018-09-17 2024-05-03 长鑫存储技术有限公司 在半导体器件中形成微图案的方法
CN113363139A (zh) * 2020-03-05 2021-09-07 南亚科技股份有限公司 半导体元件结构及其形成方法
CN113363139B (zh) * 2020-03-05 2024-03-15 南亚科技股份有限公司 半导体元件结构及其形成方法
CN112017950A (zh) * 2020-07-17 2020-12-01 中国科学院微电子研究所 一种多重图形化的方法

Also Published As

Publication number Publication date
KR20080113857A (ko) 2008-12-31
JP2009010317A (ja) 2009-01-15
TW200901272A (en) 2009-01-01
US20090004862A1 (en) 2009-01-01
TWI368259B (en) 2012-07-11
KR100927398B1 (ko) 2009-11-19
CN101335182B (zh) 2010-10-13
JP5068156B2 (ja) 2012-11-07
US7919414B2 (en) 2011-04-05

Similar Documents

Publication Publication Date Title
CN101335182B (zh) 在半导体器件中形成细微图案的方法
CN101388325A (zh) 形成半导体器件中微图案的方法
CN101388328A (zh) 在半导体器件中形成微图案的方法
US20070232019A1 (en) Method for forming isolation structure in nonvolatile memory device
KR100600044B1 (ko) 리세스게이트를 구비한 반도체소자의 제조 방법
KR100733446B1 (ko) 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
US7897499B2 (en) Method for fabricating a semiconductor device with self-aligned contact
US7700493B2 (en) Method for fabricating semiconductor device
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
KR100994714B1 (ko) 반도체 장치 제조 방법
KR101045092B1 (ko) 반도체 소자 제조 방법
KR100792376B1 (ko) 플래쉬 메모리 소자의 소자분리막 형성방법
KR100792394B1 (ko) 반도체 소자 제조 방법
KR100518605B1 (ko) 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의제조방법
KR20080000785A (ko) 낸드 플래시 메모리 소자의 제조 방법
KR100792439B1 (ko) 반도체소자의 리세스게이트 제조 방법
KR101073135B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100724631B1 (ko) 반도체 소자의 리세스 게이트 제조방법
KR20090067508A (ko) 반도체 소자의 미세패턴 형성방법
CN100570825C (zh) 制造具有凹陷栅极的半导体器件的方法
KR20060113265A (ko) 리세스게이트공정을 이용한 반도체장치의 제조 방법
KR100609130B1 (ko) Ｍｅｅｌ 소자의 제조 방법
KR100876759B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100592771B1 (ko) 이피롬 소자의 제조 방법
KR20060007983A (ko) 플래시 메모리 소자의 플로팅 게이트 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20131228