CN113363139A - 半导体元件结构及其形成方法 - Google Patents

半导体元件结构及其形成方法 Download PDF

Info

Publication number
CN113363139A
CN113363139A CN202110230893.9A CN202110230893A CN113363139A CN 113363139 A CN113363139 A CN 113363139A CN 202110230893 A CN202110230893 A CN 202110230893A CN 113363139 A CN113363139 A CN 113363139A
Authority
CN
China
Prior art keywords
target
spacer
spacer element
semiconductor device
spacers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110230893.9A
Other languages
English (en)
Other versions
CN113363139B (zh
Inventor
周益贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN113363139A publication Critical patent/CN113363139A/zh
Application granted granted Critical
Publication of CN113363139B publication Critical patent/CN113363139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供一种具有精细图案的半导体元件结构及其形成方法，其可防止精细图案的塌陷。该半导体元件结构包括一第一标靶结构和一第二标靶结构，设置于一半导体基板之上。该半导体元件结构也包括一第一间隔元件，设置于该第一标靶结构之上，其中，在剖面图中，该第一间隔元件的一最高点位于该第一标靶结构的一中心线和该第二标靶结构的一中心线之间。

Description

半导体元件结构及其形成方法
技术领域
本公开主张2020年3月5日申请的美国正式申请案第16/810,328号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
背景技术
随着半导体元件结构变得越来越小且集成度越来越高，已经开发出许多用于制造半导体元件结构精细图案的技术。特别地，光刻工艺一般用于制造电子和光电元件于基板上，且通过光刻工艺制备的光刻胶图案在蚀刻或离子植入工艺中用作掩模。随着所需的节距尺寸和临界尺寸(critical dimension；CD)持续缩小，光刻胶图案的精细度成为决定集成度的一个非常重要的因素。然而，用于制造半导体部件的光刻工艺在增加曝光设备的分辨率方面存在限制。
尽管现有具有精细图案的半导体元件结构及其制造方法已经足以满足其预期目的，但其并非在所有方面都完全令人满意。因此，关于使用光刻工艺形成具有精细图案的半导体元件结构的技术，至今仍然有一些问题需要克服。
上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不组成本公开的现有技术，且上文的“现有技术”的任何说明均不应做为本公开的任一部分。
发明内容
本公开的一实施例提供一种半导体元件结构。该半导体元件结构包括一第一内部间隔元件，设置于一半导体基板的一顶表面之上。该第一内部间隔元件包括一第一部分、一第二部分、和位于该第一部分和该第二部分之间的一第三部分。该第一部分的高度和该第二部分的高度小于该第三部分的高度，且该第一部分的宽度随着该第一部分朝向该半导体基板的该顶表面延伸而持续增加。该半导体元件结构也包括一第一外部间隔元件，设置于该第一内部间隔元件的该第二部分之上。
在一些实施例中，该第一内部间隔元件的该第一部分包括与该第三部分的一第一侧壁表面的一较低部分邻接的一第一侧、与该半导体基板的该顶表面邻接的一第二侧、和连接至该第一侧和该第二侧的一外表面。该外表面具有一凸出形状。在一些实施例中，该第一外部间隔元件邻接该第三部分的一第二侧壁表面，且该第一外部间隔元件通过该第二部分与该半导体基板的该顶表面分离。在一些实施例中，该第一内部间隔元件为一应力延伸膜(stress-extension films)，而该第一外部间隔元件为一应力压缩膜(stress-compression films)。在一些实施例中，该第一内部间隔元件为一应力压缩膜，而该第一外部间隔元件为一应力延伸膜。在一些实施例中，该半导体元件结构还包括一第二内部间隔元件和一第二外部间隔元件。该第二内部间隔元件设置于该半导体基板的该顶表面之上，且该第二内部间隔元件包括一第四部分、一第五部分、和位于该第四部分和该第五部分之间的一第六部分。该第四部分的宽度随着该第四部分朝向该半导体基板的该顶表面延伸而持续增加，且该第四部分位于该第一内部间隔元件的该第六部分和该第一部分之间。该第二外部间隔元件设置于该第二内部间隔元件的该第五部分之上。在一些实施例中，该第二内部间隔元件的该第四部分与该第一内部间隔元件的该第一部分分离。
本公开的另一实施例提供一种半导体元件结构。该半导体元件结构包括一标靶层，设置于一半导体基板之上；以及一第一标靶结构，设置于该标靶层之上。该第一标靶结构包括一第一部分、一第二部分、和连接至该第一部分和该第二部分的一第三部分。该第一部分的高度和该第二部分的高度大于该第三部分的高度。该半导体元件结构也包括一第一间隔元件，设置于该第一标靶结构的该第一部分之上；以及一第二间隔元件，设置于该第一标靶结构的该第二部分之上。
在一些实施例中，该第一标靶结构和该标靶层是由相同材料所构成，且该第一间隔元件和该第二间隔元件是由相同的材料所构成。在一些实施例中，在剖面图中，该第一间隔元件的一最高点位于该第一部分的一中心线和该第二部分的一中心线之间。在一些实施例中，在剖面图中，该第二间隔元件的一最高点位于该第一部分的一中心线和该第二部分的一中心线之间。在一些实施例中，该半导体元件结构还包括一第二标靶结构、一第三间隔元件、以及一第四间隔元件。该第二标靶结构设置于该标靶层之上。该第二标靶结构包括一第四部分、一第五部分、和连接至该第四部分和该第五部分的一第六部分，且该第四部分、该第五部分、和该第六部分形成一U形结构。该第三间隔元件设置于该第二标靶结构的该第四部分之上，且该第四间隔元件设置于该第二标靶结构的该第五部分之上。在一些实施例中，该第三间隔元件位于该第二间隔元件和该第四间隔元件之间，在剖面图中，该第三间隔元件的一最高点位于该第四部分的一中心线和该第五部分的一中心线之间。在一些实施例中，位于该第二间隔元件和该第三间隔元件之间的一第一开口比位于该第一间隔元件和该第二间隔元件之间的一第二开口深。在一些实施例中，该半导体元件结构还包括一硬掩模结构，形成于该第一间隔元件和该第一标靶结构的该第一部分之间，且该硬掩模结构相对于该第一间隔元件具有一高度蚀刻选择性。
本公开的又另一实施例提供一种半导体元件结构。该半导体元件结构包括一第一标靶结构和一第二标靶结构，设置于一半导体基板之上。该半导体元件结构也包括一第一间隔元件，设置于该第一标靶结构之上，其中，在剖面图中，该第一间隔元件的一最高点位于该第一标靶结构的一中心线和该第二标靶结构的一中心线之间。
在一些实施例中，该半导体元件结构还包括一第二间隔元件，设置于该第二标靶结构之上，其中，在剖面图中，该第二间隔元件的一最高点位于该第一标靶结构的该中心线和该第二标靶结构的该中心线之间。在一些实施例中，该第一标靶结构相对于该第一间隔元件具有一高度蚀刻选择性。在一些实施例中，该第一标靶结构和该第二标靶结构是由一热可分解材料、一光可分解材料、或一电子束可分解材料所构成。在一些实施例中，该半导体基板的一顶表面暴露于该第一标靶结构和该第二标靶结构之间。
提供了半导体元件结构及其形成方法的实施例。该半导体元件结构的形成方法可包括底切位于一半导体基板之上的一光刻胶图案，以及形成一内部间隔元件于该光刻胶图案的一侧壁表面之上。该内部间隔元件具有一部分延伸至该光刻胶图案的一凹陷(亦即，该底切区域)中以形成一基脚(footing)，且该内部间隔元件的该部分的宽度随着该部分朝向该半导体基板延伸而持续增加。其结果，可防止该内部间隔元件在移除该光刻胶图案之后塌陷。
可选地，该半导体元件结构的形成方法可包括形成一硬掩模柱于一标靶材料之上、形成一间隔物于该硬掩模柱的一侧壁表面之上、以及使用该间隔物作为一掩模来蚀刻该标靶材料和该硬掩模柱以形成一间隔元件于一标靶结构之上。由于该标靶结构的支撑而可防止该间隔元件塌陷。
提本公开供了半导体元件结构及其形成方法的实施例。该半导体元件结构的形成方法可包括底切位于一半导体基板之上的一光刻胶图案，以及形成一内部间隔元件于该光刻胶图案的一侧壁表面之上。该内部间隔元件具有一部分延伸至该光刻胶图案的一凹陷(亦即，该底切区域)中以形成一基脚，且该内部间隔元件的该部分的宽度随着该部分朝向该半导体基板延伸而持续增加。其结果，可防止该内部间隔元件在移除该光刻胶图案之后塌陷。
可选地，该半导体元件结构的形成方法可包括形成一能量可移除图案于一标靶材料之上、形成一间隔物于该能量可移除图案的一侧壁表面之上、形成一介电层围绕该能量可移除图案和该间隔物、以及使用该间隔物作为一掩模来蚀刻该能量可移除图案、该介电层、和该标靶材料以形成一间隔元件于一标靶结构之上。在形成该间隔元件的蚀刻工艺中，由于形成该间隔元件的蚀刻工艺中的高度蚀刻选择性，而可防止间隔元件塌陷。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得优选了解。组成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可做为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
本公开各方面可配合以下附图及详细说明阅读以便了解。要强调的是，依照工业上的标准惯例，各个部件(feature)并未按照比例绘制。事实上，为了清楚的讨论，可能任意的放大或缩小各个部件的尺寸。
图1是根据一些实施例显示一半导体元件结构的剖面图。
图2是根据一些实施例显示一半导体元件结构的剖面图。
图3是根据一些实施例显示一半导体元件结构的剖面图。
图4是根据一些实施例显示一半导体元件结构的剖面图。
图5是根据一些实施例显示一半导体元件结构的形成方法的流程图。
图6是根据一些实施例显示一半导体元件结构的形成方法的流程图。
图7是根据一些实施例显示一半导体元件结构的形成方法的流程图。
图8是根据一些实施例显示形成一半导体元件结构的光刻胶图案的中间阶段剖面图。
图9是根据一些实施例显示底切该光刻胶图案的中间阶段剖面图。
图10是根据一些实施例显示形成内间隔物和外间隔物的中间阶段剖面图。
图11是根据一些实施例显示形成硬掩模柱和光刻胶图案于半导体元件结构之上的中间阶段剖面图。
图12是根据一些实施例显示形成一共形间隔材料于半导体元件结构之上的中间阶段剖面图。
图13是根据一些实施例显示形成一间隔元件于半导体元件结构之上的中间阶段剖面图。
图14是根据一些实施例显示形成硬掩模柱和光刻胶图案于半导体元件结构之上的中间阶段剖面图。
图15是根据一些实施例显示形成一共形间隔材料于半导体元件结构之上的中间阶段剖面图。
图16是根据一些实施例显示形成一间隔元件于半导体元件结构之上的中间阶段剖面图。
图17是根据一些实施例显示形成一能量可移除图案于半导体元件结构之上的中间阶段剖面图。
图18是根据一些实施例显示形成一共形间隔材料于能量可移除图案之上的中间阶段剖面图。
图19是根据一些实施例显示形成一间隔元件于该半导体元件结构之上的中间阶段剖面图。
图20是根据一些实施例显示于半导体元件结构之上形成一介电层围绕该能量可移除图案和该间隔物的中间阶段剖面图。
图21是根据一些实施例显示使用该间隔物作为一蚀刻掩模来蚀刻该能量可移除图案、该介电层和该标标靶材料之后形成半导体元件结构的中间阶段剖面图。
附图标记说明：
10：方法
20：方法
30：方法
100：半导体元件结构
101：半导体基板
101T：顶表面
103：光刻胶图案
103'：经蚀刻的光刻胶图案
103a：较低部分
103b：较高部分
110：底切部分
115a：内部间隔元件
115a1：第一部分
115a2：第二部分
115a3：第三部分
115b：内部间隔元件
115b1：第四部分
115b2：第五部分
115b3：第六部分
115c：内部间隔元件
115d：内部间隔元件
117a：外部间隔元件
117b：外部间隔元件
117c：外部间隔元件
117d：外部间隔元件
150：开口
200a：半导体元件结构
200b：半导体元件结构
201：半导体基板
203：标靶材料
203'：标靶层
203a：标靶结构
203a1：第一部分
203a2：第二部分
203a3：第三部分
203b：标靶结构
203b1：第四部分
203b2：第五部分
203b3：第六部分
205：硬掩模层
205a：硬掩模部分
205b：硬掩模部分
205a1：硬掩模结构
205a2：硬掩模结构
205b1：硬掩模结构
205b2：硬掩模结构
207a：硬掩模柱
207b：硬掩模柱
209a：光刻胶图案
209b：光刻胶图案
210：开口
213：间隔材料
220：缩小的开口
223a：间隔物
223b：间隔物
223c：间隔物
223d：间隔物
223a'：间隔元件
223b'：间隔元件
223c'：间隔元件
223d'：间隔元件
230：开口
240：开口
270：开口
300：半导体元件结构
301：半导体基板
301T：顶表面
303：标靶材料
303a：标靶结构
303b：标靶结构
303c：标靶结构
303d：标靶结构
304a：顶表面
304b：顶表面
305：能量可移除图案
307：间隔材料
307a：间隔物
307b：间隔物
307c：间隔物
307d：间隔物
307a：间隔元件
307a'：间隔元件
307b'：间隔元件
307c'：间隔元件
307d'：间隔元件
308B1：底表面
308B2：底表面
308I：内表面
308O：外表面
309：介电层
310：开口
CL1：中心线
CL2：中心线
CL3：中心线
CL4：中心线
ES：外表面
H1：高度
H2：高度
H3：高度
ML：中线
S1：第一侧
S2：第二侧
S11：步骤
S13：步骤
S15：步骤
S17：步骤
S19：步骤
S21：步骤
S23：步骤
S25：步骤
S27：步骤
S29：步骤
S31：步骤
S33：步骤
S35：步骤
S37：步骤
S39：步骤
SW1：第一侧壁表面
SW2：第二侧壁表面
TP1：最高点
TP2：最高点
TP3：最高点
TP4：最高点
W1：宽度
W2：宽度
具体实施方式
以下公开提供许多不同的实施例或是例子来实行本公开实施例的不同部件。以下描述具体的元件及其排列的例子以简化本公开实施例。当然这些仅是例子且不该以此限定本公开实施例的范围。例如，在描述中提及第一个部件形成于第两个部件“之上”或“上”时，其可能包括第一个部件与第两个部件直接接触的实施例，也可能包括两者之间有其他部件形成而没有直接接触的实施例。另外，本公开可能在不同实施例中重复参照符号及/或标记。这些重复为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间的关系。
此外，其中用到与空间相关的用词，例如：“在…下方”、“下方”、“较低的”、“之上”、“较高的”、及其相似的用词为了便于描述附图中所示的一个元件或部件与另一个元件或部件之间的关系。这些空间关系词是用以涵盖附图所描绘的方位之外的使用中或操作中的元件的不同方位。装置可能被转向不同方位(旋转90度或其他方位)，则其中使用的空间相关形容词也可相同地照着解释。
图1是根据一些实施例显示一半导体元件结构100的剖面图。如图1所示，根据一些实施例，半导体元件结构100包括位于半导体基板101的顶表面101T之上的内部间隔元件115a、115b、115c、115d和外部间隔元件117a、117b、117c、117d。
更具体地，内部间隔元件115a包括第一部分115a1、第二部分115a2、和位于第一部分115a1和第二部分115a2之间的第三部分115a3。类似地，内部间隔元件115b包括第四部分115b1、第五部分115b2、和位于第四部分115b1和第五部分115b2之间的第六部分115b3。
第二部分115a2与第三部分115a3之间以及第三部分115a3与第一部分115a1之间不存在明显的界面。类似地，第四部分115b1和第六部分115b3之间以及第六部分115b3和第五部分115b2之间不存在明显的界面。图1所示的虚线是为了阐明本公开。此外，为了简单和清楚起见，仅在半导体元件结构100的左半部中标记内部间隔元件115a、115b、115c和115d的子部分(sub-portions)。应注意的是，半导体元件结构100的右半部可以具有与半导体元件结构100的左半部相似的部件。
在内部间隔元件115a中，第一部分115a1沿Y方向具有高度H1，第二部分115a2沿Y方向具有高度H2，且第三部分115a3沿Y方向具有高度H3。在一些实施例中，高度H3大于高度H1和高度H2。此外，第一部分115a1具有沿X方向的宽度，且该宽度随着第一部分115a1朝向半导体基板101的顶表面101T延伸而持续增加。
应注意的是，在内部间隔元件115a中，第一部分115a1具有第一侧S1、第二侧S2、和连接至第一侧S1和第二侧S2的外表面ES。在一些实施例中，第一部分115a1的第一侧S1邻接第三部分115a3的第一侧壁表面SW1的较低部分，第一部分115a1的第二侧S2邻接半导体基板101的顶表面101T，且第一部分115a1的外表面ES具有一凸出形状。
内部间隔元件115b、115c和115d的部件可类似于内部间隔元件115a的上述部件，在此不再重复其描述。例如，根据一些实施例，随着第四部分115b1朝向半导体基板101的顶表面101T延伸，第四部分115b1沿着X方向的宽度持续增加。
此外，根据一些实施例，如图1所示，外部间隔元件117a设置于内部间隔元件115a的第二部分115a2之上，且外部间隔元件117b设置于内部间隔元件115b的第五部分115b2之上。更具体地，根据一些实施例，外部间隔元件117a邻接内部间隔元件115a的第三部分115a3的第二侧壁表面SW2，且外部间隔元件117a通过第二部分115a2与半导体基板101的顶表面101T分离。
第一侧壁表面SW1和第二侧壁表面SW2形成第三部分115a3的两个相对侧壁表面。外部间隔元件117b、117c和117d的部件可类似于外部间隔元件117a的上述部件，在此不再重复其描述。此外，内部间隔元件115a、115b、115c和115d与彼此分离。
在一些实施例中，内部间隔元件115a和内部间隔元件115b相对于内部间隔元件115a和内部间隔元件115b之间的中线ML实质上对称。在一些实施例中，外部间隔元件117a和外部间隔元件117b相对于中线ML实质上对称。在一些实施例中，第一部分115a1和第四部分115b1相对于第一部分和第四部分之间的中线实质上对称。
图2是根据一些实施例显示一半导体元件结构200a的剖面图如图2所示，根据一些实施例，半导体元件结构200a包括设置于半导体基板201之上的一标靶层203'以及设置于该标靶层203'之上的标靶结构203a和203b。
标靶结构203a与标靶层203'之间以及标靶结构203b与标靶层203'之间不存在明显的界面。图2所示的虚线是为了阐明本公开。应注意的是，根据一些实施例，标靶结构203a和203b以及标靶层203'是由相同的材料所构成，且是由相同的材料层同时形成。
更具体地，标靶结构203a包括第一部分203a1、第二部分203a2、和位于第一部分203a1和第二部分203a2之间的第三部分203a3。类似地，标靶结构203b包括第四部分203b1、第五部分203b2、和位于第四部分203b1和第五部分203b2之间的第六部分203b3。
第一部分203a1与第三部分203a3之间以及第三部分203a3与第二部分203a2之间不存在明显的界面。类似地，第四部分203b1与第六部分203b3之间以及第六部分203b3与第五部分203b2之间不存在明显的界面。图2所示的虚线是为了阐明本公开。
在标靶结构203a中，第一部分203a1沿Y方向具有高度H1，第二部分203a2沿Y方向具有高度H2，第三部分203a3沿Y方向具有高度H3。在一些实施例中，高度H1与高度H2实质上相同，且高度H3大于高度H1和H2两者。在本公开的上下文中，用词“实质上”是指优选至少90％、更优选95％、甚至更优选98％、且最优选99％。在一些实施例中，第一部分203a1、第二部分203a2、和第三部分203a3形成U形结构。
标靶结构203b的部件可类似于标靶结构203a的上述部件，在此不再重复其描述。例如，根据一些实施例，第四部分203b1、第五部分203b2、和第六部分203b3形成另一U形结构。
在一些实施例中，半导体元件结构200a也包括设置于标靶结构203a的第一部分203a1之上的硬掩模结构205a1、设置于标靶结构203a的第二部分203a2之上的硬掩模结构205a2、设置于标靶结构203b的第四部分203b1之上的硬掩模结构205b1、和设置于标靶结构203b的第五部分203b2之上硬掩模结构205b2。根据一些实施例，硬掩模结构205a1、205a2、205b1和205b2是由相同的材料所构成，且是由相同的材料层同时形成。
在一些实施例中，半导体元件结构200a还包括设置于硬掩模结构205a1之上的间隔元件223a'、设置于硬掩模结构205a2之上的间隔元件223b'、设置于硬掩模结构205b1之上的间隔元件223c'、和设置于硬掩模结构205b2之上的间隔元件223d'。根据一些实施例，间隔元件223a'、223b'、223c'、和223d'是由相同的材料所构成，且是由相同的材料层同时形成。
如图2的剖面图所示，标靶结构203a的第一部分203a1具有中心线CL1，标靶结构203a的第二部分203a2具有中心线CL2，标靶结构203b的第四部分203b1具有中心线CL3，且标靶结构203b的第五部分203b2具有中心线CL4。此外，间隔元件223a'具有一最高点TP1，间隔元件223b'具有一最高点TP2，间隔元件223c'具有一最高点TP3，且间隔元件223d'具有一最高点TP4。
具体地，在图2的剖面图中，根据一些实施例，间隔元件223a'的最高点TP1和间隔元件223b'的最高点TP2位于中心线CL1和中心线CL2之间，且间隔元件223c'的最高点TP3和间隔元件223d'的最高点TP4位于中心线CL3和中心线CL4之间。
此外，在一些实施例中，多个开口270设置于标靶结构203a和203b之上，且多个开口240形成于相邻的标靶结构之间(例如，标靶结构203a和203b之间)。在一些实施例中，其中一个开口270将间隔元件223a'和223b'隔开，另一开口270将间隔元件223c'和223d'隔开，且其中一个开口240将间隔元件223b'和223c'隔开。应注意的是，根据一些实施例，开口240比开口270更深(亦即，在Y方向上延伸至较低的水平)。
图3是根据一些实施例显示一半导体元件结构200b(半导体元件结构200a的替代实施例)的剖面图。为了一致性和清楚起见，将出现于图2和图3两者中的相似组件做相同的标记。图2所示实施例和图3所示实施例之间的不同处在于，在图3中所示的实施例中，并未形成硬掩模结构205a1、205a2、205b1、和205b2。
图4是根据一些实施例显示一半导体元件结构300的剖面图。如图4所示，根据一些实施例，半导体元件结构300包括设置于半导体基板301之上的标靶结构303a、303b、303c、和303d，以及设置于标靶结构303a、303b、303c、和303d之上的间隔元件307a'、307b'、307c'和307d'。
在一些实施例中，间隔元件307a'设置于标靶结构303a之上，间隔元件307b'设置于标靶结构303b之上，间隔元件307c'设置于标靶结构303c之上，且间隔元件307d'设置于标靶结构303d之上。此外，在一些实施例中，开口310将每一对相邻的间隔元件307a'、307b'、307c'、和307d'隔开。在一些实施例中，通过其中一个开口310将每一对相邻的标靶结构303a、303b、303c、和303d隔开，使得半导体基板301的顶表面301T暴露于开口310中。
如图4所示，标靶结构303a具有中心线CL1，标靶结构303b具有中心线CL2，标靶结构303c具有中心线CL3，且标靶结构303d具有中心线CL4。此外，间隔元件307a'具有最高点TP1，间隔元件307b'具有最高点TP2，间隔元件307c'具有最高点TP3，间隔元件307d'具有最高点TP4。
在一些实施例中，如图4所示，根据一些实施例，间隔元件307a'的最高点TP1和间隔元件307b'的最高点TP2位于中心线CL1和中心线CL2之间，且间隔元件307c'的最高点TP3和间隔元件307d'的最高点TP4位于中心线CL3和中心线CL4之间。
图5是根据一些实施例显示该半导体元件结构100的形成方法10的流程图，其中方法10包括步骤S11、S13、S15、S17、和S19。根据一些实施例，将图5的步骤S11至S19结合图8、图9、图10、和图1进行说明，其显示了形成半导体元件结构100的连续的中间阶段剖面图。
如图8所示，提供了半导体基板101。半导体基板101可为集成电路(IC)芯片的一部分，所述集成电路芯片包括各种被动和主动微电子元件，像是电阻器、电容器、电感器、二极管、p-型场效晶体管(p-type field-effect transistors；pFETs)、n-型场效晶体管(n-type field-effect transistors；nFETs)、金属氧化物半导体场效晶体管(metal-oxidesemiconductor field-effect transistors；MOSFETs)、互补式金属氧化物半导体(complementary metal-oxide semiconductor；CMOS)晶体管、双极性接面晶体管(bipolarjunction transistors；BJTs)、横向扩散MOS(laterally-diffused MOS；LDMOS)晶体管、高电压晶体管(high-voltage transistors)、高频率晶体管(high-frequency transistor)、鳍状场效晶体管(fin field-effect transistors；FinFETs)、其他合适的IC元件、或前述的组合。
取决于IC的制造阶段，半导体基板101可包括配置以形成IC部件(例如：掺杂区域、隔离部件、栅极部件、源/漏极部件、内连线部件、其他部件、或前述的组合)的各种材料层(例如：介电层、半导体层、及/或导电层)。为了清楚起见，已经简化了半导体基板101。应注意的是，可在半导体基板101中加入额外的部件，且可在其他实施例中置换、修饰、或移除下述的一些部件。
在一些实施例中，将光刻胶图案103设置于半导体基板101的顶表面101T之上。相应的步骤显示为图5所示方法10中的步骤S11。在一些实施例中，可通过沉积工艺和图案化工艺来形成光刻胶图案103。
用于形成光刻胶图案103的沉积工艺可包括化学气相沉积(chemical vapordeposition；CVD)工艺、高密度等离子体化学气相沉积(high-density plasma chemicalvapor deposition；HDPCVD)工艺、旋涂工艺、或另一种合适的工艺。用于形成光刻胶图案103的图案化工艺可包括光刻工艺。光刻工艺可包括光刻胶涂布(例如：旋涂式涂布)、软烤、掩模对准、曝光、曝光后烘烤、光刻胶显影、冲洗和干燥(例如：硬烤)。
接下来，如图9所示，根据一些实施例，对光刻胶图案103进行湿蚀刻工艺。应注意的是，根据一些实施例，湿蚀刻工艺对经蚀刻的光刻胶图案103'的较高部分103b进行底切，并形成底切部分110于经蚀刻的光刻胶图案103'的较低部分103a内。相应的步骤显示为图5所示方法10中的步骤S13。
在湿蚀刻工艺之后，如图10所示，根据一些实施例，将内部间隔元件115a、115b、115c、115d设置于经蚀刻的光刻胶图案103'的侧壁表面之上，并将外部间隔元件117a、117b、117c、117d设置于内部间隔元件115a、115b、115c、115d之上。相应的步骤显示为图5所示方法10中的步骤S15和S17。
在一些实施例中，内部间隔元件115a、115b、115c、115d和外部间隔元件117a、117b、117c、117d是由介电材料所构成，例如氧化硅、碳化硅、氮化硅、氮氧化硅、一种或多种合适的介电材料、或前述的组合。在一些实施例中，内部间隔元件115a、115b、115c、115d为应力延伸膜，而外部间隔元件117a、117b、117c、117d为应力压缩膜。在一些其他实施例中，内部间隔元件115a、115b、115c、115d为应力压缩膜，而外部间隔元件117a、117b、117c、117d为应力延伸膜。
在一些实施例中，通过沉积工艺和蚀刻工艺来形成内部间隔元件115a、115b、115c、115d。例如，可共形地沉积内部间隔材料(未显示)于经蚀刻的光刻胶图案103'的顶表面和侧壁表面之上以及半导体基板101的顶表面101T之上，且内部间隔材料的一部分可沉积于底切部分110中(参照图9)。接下来，如图10所示，根据一些实施例，通过蚀刻工艺部分地移除内部间隔材料，从而留下内部间隔元件115a、115b、115c、115d。在一些实施例中，蚀刻工艺包括干蚀刻工艺。
接下来，通过沉积工艺和蚀刻工艺来形成外部间隔元件117a、117b、117c、117d。例如，可共形地沉积外部间隔材料(未显示)于经蚀刻的光刻胶图案103'的顶表面之上、内部间隔元件115a、115b、115c、115d的顶表面和侧壁表面之上、和半导体基板101的顶表面101T之上。接下来，如图10所示，根据一些实施例，通过蚀刻工艺部分地移除外部间隔材料，从而留下外部间隔元件117a、117b、117c、117d。在一些实施例中，蚀刻工艺包括干蚀刻工艺。
如上所述，内部间隔元件115a包括第一部分115a1、第二部分115a2、和第三部分115a3，内部间隔元件115b包括第四部分115b1、第五部分115b2、和第六部分115b3。在一些实施例中，第一部分115a1和第四部分115b1被经蚀刻的光刻胶图案103'的较高部分103b覆盖，且第二部分115a2和第五部分115b2分别被外部间隔元件117a和117b覆盖。
在一些实施例中，第一部分115a1和经蚀刻的光刻胶图案103'之间的界面具有面向经蚀刻的光刻胶图案103'的凸形轮廓，且第一部分115a1被第三部分115a3、经蚀刻的光刻胶图案103'、和半导体基板101包围。类似地，在一些实施例中，第四部分115b1和经蚀刻的光刻胶图案103'之间的界面具有面向经蚀刻的光刻胶图案103'的凸形轮廓，且第四部分115b1被第六部分115b3、经蚀刻的光刻胶图案103'、和半导体基板101包围。应注意的是，该结构的右半部可具有与该结构的左半部相似的部件。
在形成外部间隔元件117a、117b、117c、117d之后，如图1所示，根据一些实施例，移除经蚀刻的光刻胶图案103'。相应的步骤显示为图5所示方法10中的步骤S19。可以通过蚀刻工艺来移除经蚀刻的光刻胶图案103'，所述蚀刻工艺像是干蚀刻工艺、湿蚀刻工艺、或前述的组合。在移除经蚀刻的光刻胶图案103'之后，获得多个开口150，且通过其中一个开口150暴露出第一部分115a1和第四部分115b1。在一些实施例中，半导体元件结构100包括位于半导体基板101之上的膜结构(未显示于附图)。在一些实施例中，内部间隔元件115a、115b、115c、和115d形成于膜结构上，用作精细图案的硬掩模，其可用于随后的制造过程中，以图案化相应的精细图案于膜结构中。
由于内部间隔元件115a、115b、115c、和115d有一部分延伸到底切部分110(参照图9)中形成基脚(footings)，因此增加了每一个内部间隔元件115a、115b、115c、和115d的基部宽度(沿X方向)。其结果，可以防止内部间隔元件115a、115b、115c、和115d在随后的制造过程中塌陷，并作为用于图案化膜结构的硬掩模，甚至移除经蚀刻的光刻胶图案103'。此外，外部间隔元件117a、117b、117c、和117d的形成可帮助半导体元件结构100更好地抵抗后续蚀刻工艺(像是干蚀刻工艺)的有害影响。
图6是根据一些实施例显示一半导体元件结构(亦即，半导体元件结构200a或200b)的形成方法20的流程图，其中方法20包括步骤S21、S23、S25、S27和S29。
根据一些实施例，将图6的步骤S21至S29结合图11、图12、图13、和图2进行说明，其显示了形成半导体元件结构200a的连续的中间阶段剖面图。根据一些其他实施例，将图7的步骤S21至S29结合图14、图15、图16、和图3进行说明，其显示了形成半导体元件结构200b的连续的中间阶段剖面图。
如图11所示，提供半导体基板201，并设置一标靶材料203于半导体基板201之上。相应的步骤显示为图6所示方法20的步骤S21。半导体基板201的细节可与半导体基板101的细节相似或相同，在此不再重复其描述。
在一些实施例中，标靶材料203为一介电层。例如，标靶材料203是由氧化硅、碳化硅、氮化硅、氮氧化硅、另一种合适的介电材料、或前述的组合所构成。在一些实施例中，标靶材料203包括内连线结构，其具有形成于标靶材料203中的一个或多个金属化层(例如，铜层)，且该内连线结构用于连接各种电性组件以形成功能电路。在一些实施例中，通过任何合适的工艺来形成标靶材料203，像是沉积、镶嵌、及/或双镶嵌。
仍然参照图11，根据一些实施例，将硬掩模层205设置于标靶材料203之上，并通过使用光刻胶图案209a和209b作为掩模的蚀刻工艺将硬掩模柱207a和207b设置于硬掩模层205之上。在一些实施例中，硬掩模层205和硬掩模柱207a、207b是由介电材料所构成，例如氧化硅、碳化硅、氮化硅、氮氧化硅、一种或多种合适的材料、或前述的组合。
具体地，根据一些实施例，通过沉积工艺和蚀刻工艺来形成硬掩模层205和硬掩模柱207a、207b。例如，可共形地沉积硬掩模材料(未显示)于标靶材料203的顶表面之上，并将光刻胶图案209a和209b设置于硬掩模材料之上。用于形成光刻胶图案209a和209b的一些工艺与用于形成光刻胶图案103的那些工艺相似或相同，在此不再重复其描述。在形成光刻胶图案209a和209b之后，通过干蚀刻工艺移除由光刻胶图案209a和209b暴露的部分硬掩模材料，以形成多个开口210于相邻的硬掩模柱(例如，硬掩模柱207a和207b)之间，如图11所示。相应的步骤显示为图6所示方法20中的步骤S23和步骤S25。
应注意的是，根据一些实施例，标靶材料203没有被开口210暴露。此外，根据一些实施例，硬掩模层205和硬掩模柱207a、207b是由相同的材料所构成且是同时形成。在获得开口210之后，可将光刻胶图案209a和209b移除。
在移除光刻胶图案209a和209b之后，如图12所示，根据一些实施例，共形地沉积间隔材料213于硬掩模柱207a、207b的顶表面和侧壁表面之上以及硬掩模层205的顶表面之上，从而获得缩小的开口220。
在一些实施例中，间隔材料213是由氧化硅、碳化硅、氮化硅、氮氧化硅、另一种合适的材料、或前述的组合所构成，且用于形成间隔材料213的沉积工艺包括CVD工艺、物理气相沉积(physical vapor deposition；PVD)工艺、原子层沉积(atomic layer deposition；ALD)工艺、旋涂工艺、或另一种合适的工艺。在一些实施例中，间隔材料213的材料不同于硬掩模柱207a和207b的材料。应注意的是，硬掩模柱207a和207b的材料相对于间隔材料213的材料具有高度蚀刻选择性。
接下来，如图13所示，根据一些实施例，蚀刻间隔材料213以形成间隔物223a、223b、223c、和223d于硬掩模柱207a、207b的侧壁表面之上。相应的步骤显示为图6所示方法20中的步骤S27。在一些实施例中，蚀刻工艺为非等向性蚀刻工艺，其在所有位置垂直地移除等量的间隔材料213，从而留下间隔物223a、223b、223c、和223d和207b于硬掩模柱207a和207b的侧壁表面之上。在一些实施例中，蚀刻工艺为干蚀刻工艺。
此外，如图13所示，根据一些实施例，移除位于硬掩模柱207a和207b之间一部分的硬掩模层205以形成硬掩模部分205a和205b，在相邻的硬掩模部分(例如，硬掩模部分205a和205b)之间获得多个开口230。在一些实施例中，开口230暴露出标靶材料203。在一些实施例中，间隔物223a、223b、223c、和223d通过硬掩模部分205a和205b与标靶材料203分离。
接下来，如图2所示，根据一些实施例，使用间隔物223a、223b、223c、223d作为掩模来蚀刻硬掩模柱207a和207b、硬掩模部分205a和205b、和标靶材料203。相应的步骤显示为图6所示方法20中的步骤S29。在一些实施例中，蚀刻工艺为干蚀刻工艺。
更具体地，在一些实施例中，根据一些实施例，完全地移除硬掩模柱207a、207b，通过蚀刻硬掩模部分205a、205b和标靶层203'来形成硬掩模结构205a1、205a2、205b1、和205b2，并通过蚀刻标靶材料203以将标靶结构203a、203b设置于标靶层203'之上。此外，略为蚀刻间隔物223a、223b、223c、和223d以形成间隔元件223a'、223b'、223c'、和223d'。应注意的是，在蚀刻工艺期间，硬掩模柱207a、207b的材料相对于间隔物223a、223b、223c、223d的材料(亦即，间隔元件223a'、223b'、223c'、和223d'的材料)具有高度蚀刻选择性。
硬掩模柱207a、207b的材料相对于间隔物223a、223b、223c、223d的材料具有第一蚀刻选择性；硬掩模部分205a、205b的材料相对于间隔物223a、223b、223c、223d的材料具有第二蚀刻选择性，且标靶材料203的材料相对于间隔物223a、223b、223c、223d的材料具有第三蚀刻选择性。在一些实施例中，第一蚀刻选择性、第二蚀刻选择性、和第三蚀刻选择性与彼此相似。
根据一些实施例，因为在蚀刻工艺之前，硬掩模柱207a、207b的顶表面高于标靶材料203的顶表面，所以在蚀刻工艺之后，开口240比开口270深。其结果，由于下层标靶结构203a和203b提供的支撑而可防止间隔元件223a'、223b'、223c'、和223d'塌陷，所述多个标靶结构为从标靶层203'突出的U形结构。
此外，因为在用于形成间隔元件223a'、223b'、223c'、223d'的蚀刻工艺中，硬掩模柱207a、207b，硬掩模部分205a、205b、和标靶材料203相对于间隔物223a、223b、223c、223d具有高度蚀刻选择性，故可防止间隔元件223a'、223b'、223c'、223d'塌陷。
图14、图15、图16和图3显示了形成半导体元件结构200b的连续的中间阶段剖面图。除了未形成硬掩模结构205a1、205a2、205b1、和205b2于间隔元件223a'、223b'、223c'、223d和标靶结构203a、203b之间以外，半导体元件结构200b与半导体元件结构200a相似或相同。
如图14所示，根据一些实施例，将标靶材料203设置于半导体基板201之上，并通过使用光刻胶图案209a和209b作为掩模的蚀刻工艺将硬掩模柱207a和207b设置于标靶材料203之上。相应的步骤显示为图6所示方法20中的步骤S21、S23和S25。在一些实施例中，相较于图11的结构，图14的标靶材料203没有被硬掩模层205覆盖。更明确地，根据一些实施例，硬掩模层205未形成于图14的结构中，且标靶材料203被开口210暴露。
接下来，如图15所示，根据一些实施例，移除光刻胶图案209a和209b，并共形地沉积间隔材料213于硬掩模柱207a、207b的顶表面和侧壁表面之上以及标靶材料203的顶表面之上，以获得缩小的开口220。
如图16所示，根据一些实施例，蚀刻间隔材料213以形成间隔物223a、223b、223c、和223d于硬掩模柱207a、207b的侧壁表面之上。相应的步骤显示为图6所示方法20中的步骤S27。在一些实施例中，相较于图13的结构，图16的间隔物223a、223b、223c、和223d与标靶材料203直接接触。
接下来，如图3所示，根据一些实施例，使用间隔物223a、223b、223c、和223d作为掩模来蚀刻硬掩模柱207a、207b、和标靶材料203，并略为蚀刻间隔物223a、223b、223c、和223d以形成间隔元件223a'、223b'、223c'、和223d'。相应的步骤显示为图6所示方法20中的步骤S29。
更具体地，在一些实施例中，根据一些实施例，完全地移除硬掩模柱207a、207b，并通过蚀刻标靶材料203来形成标靶层203'和标靶层203'之上的标靶结构203a、203b。如上所述，根据一些实施例，相较于半导体元件结构200a，半导体元件结构200b的间隔元件223a'、223b'、223c'、和223d'与标靶结构203a和203b直接接触。
图7是根据一些实施例显示半导体元件结构300的形成方法30的流程图，其中方法30包括步骤S31、S33、S35、S37、和S39。根据一些实施例，将图7的步骤S31至S39结合图17、图18、图19、图20、和图4进行说明，其显示了形成半导体元件结构300的连续的中间阶段剖面图。
如图17所示，提供半导体基板301，并设置一标靶材料303于半导体基板301之上。半导体基板301和标靶材料303的细节可与半导体基板201和标靶材料203的细节相似或相同，在此不再重复其描述。相应的步骤显示为图7所示方法30中的步骤S31。
仍然参照图17，根据一些实施例，将能量可移除图案305设置于标靶材料303之上。相应的步骤显示为图7所示方法30中的步骤S33。在一些实施例中，能量可移除图案305包括热可分解材料。在一些其他实施例中，能量可移除图案305包括光可分解材料、电子束可分解材料、或另一种可应用的能量可分解材料。具体地，在一些实施例中，能量可移除图案305包括基底材料和可分解成孔剂材料，其在暴露于能量来源(例如，热)后实质上被移除。
在一些实施例中，基底材料包括含氢硅酸盐(hydrogen silsesquioxane；HSQ)、甲基倍半硅氧烷(methylsilsesquioxane；MSQ)、多孔聚芳醚(polyarylether；PAE)、多孔SiLK、或多孔二氧化硅(SiO2)，且可分解成孔剂材料包括多孔有机化合物，其可在随后的工艺中提供孔隙度(porosity)给最初由能量可移除图案305占据的空间。
在一些实施例中，通过沉积工艺和图案化工艺来形成能量可移除图案305。沉积工艺可为CVD、PVD、ALD、旋涂、或另一种合适的工艺，且用于形成能量可移除图案305的图案化工艺可包括光刻工艺和蚀刻工艺。光刻工艺可包括光刻胶涂布(例如：旋涂式涂布)、软烤、掩模对准、曝光、曝光后烘烤、光刻胶显影、冲洗和干燥(例如：硬烤)。蚀刻工艺可包括干蚀刻工艺或湿蚀刻工艺。
在一些实施例中，标靶材料203包括热可分解材料、光可分解材料、电子束可分解材料、或另一种可应用的能量可分解材料。应注意的是，根据一些实施例，标靶材料203和能量可移除图案305包括相同或相似的材料。
在形成能量可移除图案305之后，如图18所示，根据一些实施例，共形地沉积间隔材料307于能量可移除图案305的顶表面和侧壁表面之上以及标靶材料303的顶表面之上。
在一些实施例中，间隔材料307是由氧化硅、碳化硅、氮化硅、氮氧化硅、另一种合适的材料、或前述的组合所构成，且用于形成间隔材料307的沉积工艺包括CVD、PVD、ALD、旋涂、或另一种合适的工艺。在一些实施例中，间隔材料307的材料不同于能量可移除图案305的材料。应注意的是，能量可移除图案305的材料相对于间隔材料307的材料具有高度蚀刻选择性。
接下来，如图19所示，根据一些实施例，蚀刻间隔材料307以形成间隔物307a、307b、307c、和307d于能量可移除图案305的侧壁表面之上。相应的步骤显示为图7所示方法30中的步骤S35。在一些实施例中，蚀刻工艺为非等向性蚀刻工艺，其在所有位置垂直地移除等量的间隔材料307，从而留下间隔物307a、307b、307c、和307d于能量可移除图案305的侧壁表面之上。在一些实施例中，蚀刻工艺为干蚀刻工艺。
在形成间隔物307a、307b、307c、和307d后，如图20所示，根据一些实施例，形成围绕能量可移除图案305以及间隔物307a、307b、307c、和307d的介电层309。相应的步骤显示为图7所示方法30中的步骤S37。
在一些实施例中，介电层309包括氧化硅、碳化硅、氮化硅、氮氧化硅、一种或多种合适的介电材料、或前述的组合。在一些实施例中，介电层309的材料不同于间隔物307a、307b、307c、和307d的材料。应注意的是，介电层309的材料相对于间隔物307a、307b、307c、和307d的材料具有高度蚀刻选择性。
在一些实施例中，介电层309包括热可分解材料、光可分解材料、电子束可分解材料、或另一种可应用的能量可分解材料。应注意的是，根据一些实施例，介电层309和能量可移除图案305包括相同的材料或相似的材料。
在一些实施例中，通过沉积工艺和随后的平坦化工艺来形成介电层309。沉积工艺可为CVD、PVD、ALD、旋涂、或另一种可应用的工艺，且平坦化工艺可为一化学机械研磨(chemical mechanical polishing；CMP)工艺。
接下来，如图21所示，根据一些实施例，通过使用间隔元件307a、307b、307c、和307d作为蚀刻掩模来蚀刻能量可移除图案305、介电层309、和标靶材料303。相应的步骤显示为图7所示方法30中的步骤S39。在一些实施例中，蚀刻工艺为干蚀刻工艺。在一些实施例中，参照图21，间隔元件307a'和间隔元件307b'相对于间隔元件307a'和间隔元件307b'之间的中线ML实质上对称。
在一些实施例中，参照图21，在剖面图中，间隔元件307a'和间隔元件307b'分别在最高点TP1和最高点TP2具有圆形顶表面。在一些实施例中，参照图21，间隔元件307a'具有内表面308I和外表面308O，在剖面图中，内表面308I面向中线ML，外表面308O面向相反侧，内表面308I实质上是一非曲面，外表面308O实质上是一曲面，且内表面308I的曲率小于外表面308O的曲率。
在一些实施例中，参照图21，标靶结构303a具有顶表面304a，其具有第一顶部宽度，间隔元件307a'具有底表面308B1，其具有第一底部宽度，顶表面304a接触底表面308B1，且第一顶部宽度与第一底部宽度实质上相同。在一些实施例中，参照图21，标靶结构303b具有顶表面304b，其具有第二顶部宽度，间隔元件307b'具有底表面308B2，其具有第二底部宽度，顶表面304b接触底表面308B2，且第二顶部宽度与第二底部宽度实质上相同。
在一些实施例中，参照图21，开口310具有相同的宽度W1，且标靶结构303a、303b、303c、和303d具有相同的宽度W2。在一些实施例中，宽度W1被设计为与宽度W2相同，亦即相等的间隔和图案。在一些实施例中，半导体元件结构300包括位于半导体基板301之上的膜结构(未显示于附图中)。在一些实施例中，形成标靶结构303a、303b、303c、和303d于膜结构之上，其作为精细图案，可在随后的制造过程中用作硬掩模以图案化相应的精细图案于膜结构中。
在一些实施例中，根据一些实施例，完全地移除能量可移除图案305，并通过蚀刻穿过标靶材料303而形成标靶结构303a、303b、303c、和303d。此外，略为蚀刻间隔物307a、307b、307c、和307d以形成间隔元件307a'、307b'、307c'、和307d'。应注意的是，在蚀刻工艺期间，能量可移除图案305的材料相对于间隔物307a、307b、307c、和307d的材料(亦即，间隔元件307a'、307b'、307c'、和307d的材料)具有高度蚀刻选择性。
能量可移除图案305的材料相对于间隔物307a、307b，307c、307d的材料具有第一蚀刻选择性，介电层309的材料相对于间隔物307a、307b、307c、307d的材料具有第二蚀刻选择性，且标靶材料303的材料相对于间隔物307a、307b、307c、307d的材料具有第三蚀刻选择性。在一些实施例中，第一蚀刻选择性，第二蚀刻选择性、和第三蚀刻选择性与彼此相似。
因为在用于形成间隔元件307a'、307b'、307c'、307d'的蚀刻工艺中，能量可移除图案305、介电层309、和标靶材料303相对于间隔物307a、307b、307c、307d具有高度蚀刻选择性，所以蚀刻工艺可一直向下进行到半导体基板301的顶表面301T，同时防止间隔元件307a'、307b'、307c'、和307d'的塌陷。
本公开的一实施例提供一种半导体元件结构。该半导体元件结构包括一第一内部间隔元件，设置于一半导体基板的一顶表面之上。该第一内部间隔元件包括一第一部分、一第二部分、和位于该第一部分和该第二部分之间的一第三部分。该第一部分的高度和该第二部分的高度小于该第三部分的高度，且该第一部分的宽度随着该第一部分朝向该半导体基板的该顶表面延伸而持续增加。该半导体元件结构也包括一第一外部间隔元件，设置于该第一内部间隔元件的该第二部分之上。
在一些实施例中，该第一内部间隔元件的该第一部分包括与该第三部分的一第一侧壁表面的一较低部分邻接的一第一侧、与该半导体基板的该顶表面邻接的一第二侧、和连接至该第一侧和该第二侧的一外表面。该外表面具有一凸出形状。在一些实施例中，该第一外部间隔元件与该第三部分的一第二侧壁表面邻接，且该第一外部间隔元件通过该第二部分与该半导体基板的该顶表面分离。在一些实施例中，该第一内部间隔元件为一应力延伸膜，而该第一外部间隔元件为一应力压缩膜。在一些实施例中，该第一内部间隔元件为一应力压缩膜，而该第一外部间隔元件为一应力延伸膜。在一些实施例中，该半导体元件结构还包括一第二内部间隔元件和一第二外部间隔元件。该第二内部间隔元件设置于该半导体基板的该顶表面之上，且该第二内部间隔元件包括一第四部分、一第五部分、和位于该第四部分和该第五部分之间的一第六部分。该第四部分的宽度随着该第四部分朝向该半导体基板的该顶表面延伸而持续增加，且该第四部分位于该第一内部间隔元件的该第六部分和该第一部分之间。该第二外部间隔元件设置于该第二内部间隔元件的该第五部分之上。在一些实施例中，该第二内部间隔元件的该第四部分与该第一内部间隔元件的该第一部分分离。
本公开的另一实施例提供一种半导体元件结构。该半导体元件结构包括一标靶层，设置于一半导体基板之上；以及一第一标靶结构，设置于该标靶层之上。该第一标靶结构包括一第一部分、一第二部分、和连接至该第一部分和该第二部分的一第三部分。该第一部分的高度和该第二部分的高度大于该第三部分的高度。该半导体元件结构也包括一第一间隔元件，设置于该第一标靶结构的该第一部分之上；以及一第二间隔元件，设置于该第一标靶结构的该第二部分之上。
在一些实施例中，该第一标靶结构和该标靶层是由相同材料所构成，且该第一间隔元件和该第二间隔元件是由相同的材料所构成。在一些实施例中，在剖面图中，该第一间隔元件的一最高点位于该第一部分的一中心线和该第二部分的一中心线之间。在一些实施例中，在剖面图中，该第二间隔元件的一最高点位于该第一部分的一中心线和该第二部分的一中心线之间。在一些实施例中，该半导体元件结构还包括一第二标靶结构、一第三间隔元件、以及一第四间隔元件。该第二标靶结构设置于该标靶层之上。该第二标靶结构包括一第四部分、一第五部分、和连接至该第四部分和该第五部分的一第六部分，且该第四部分、该第五部分、和该第六部分形成一U形结构。该第三间隔元件设置于该第二标靶结构的该第四部分之上，且该第四间隔元件设置于该第二标靶结构的该第五部分之上。在一些实施例中，该第三间隔元件位于该第二间隔元件和该第四间隔元件之间，且在剖面图中，该第三间隔元件的一最高点位于该第四部分的一中心线和该第五部分的一中心线之间。在一些实施例中，位于该第二间隔元件和该第三间隔元件之间的一第一开口比位于该第一间隔元件和该第二间隔元件之间的一第二开口深。在一些实施例中，该半导体元件结构还包括一硬掩模结构，形成于该第一间隔元件和该第一标靶结构的该第一部分之间，且该硬掩模结构相对于该第一间隔元件具有高度蚀刻选择性。
本公开的又另一实施例提供一种半导体元件结构。该半导体元件结构包括一第一标靶结构和一第二标靶结构，设置于一半导体基板之上。该半导体元件结构也包括一第一间隔元件，设置于该第一标靶结构之上，其中，在剖面图中，该第一间隔元件的一最高点位于该第一标靶结构的一中心线和该第二标靶结构的一中心线之间。
在一些实施例中，该半导体元件结构还包括一第二间隔元件，设置于该第二标靶结构之上，其中，在剖面图中，该第二间隔元件的一最高点位于该第一标靶结构的该中心线和该第二标靶结构的该中心线之间。在一些实施例中，该第一标靶结构相对于该第一间隔元件具有一高度蚀刻选择性。在一些实施例中，该第一标靶结构和该第二标靶结构是由一热可分解材料、一光可分解材料、或一电子束可分解材料所构成。在一些实施例中，该半导体基板的一顶表面暴露于该第一标靶结构和该第二标靶结构之间。
提供了半导体元件结构及其形成方法的实施例。该半导体元件结构的形成方法可包括底切位于一半导体基板之上的一光刻胶图案，以及形成一内部间隔元件于该光刻胶图案的一侧壁表面之上。该内部间隔元件具有一部分延伸至该光刻胶图案的一凹陷(亦即，该底切区域)中以形成一基脚，且该内部间隔元件的该部分的宽度随着该部分朝向该半导体基板延伸而持续增加。其结果，可防止该内部间隔元件在移除该光刻胶图案之后塌陷。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或前述的组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中该的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文该的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的权利要求内。

Claims (20)

1.一种半导体元件结构，包括：
一第一标靶结构和一第二标靶结构，设置于一半导体基板之上；以及
一第一间隔元件，设置于该第一标靶结构之上，其中，在剖面图中，该第一间隔元件的一最高点位于该第一标靶结构的一中心线和该第二标靶结构的一中心线之间。
2.如权利要求1所述的半导体元件结构，还包括：
一第二间隔元件，设置于该第二标靶结构之上，其中，在剖面图中，该第二间隔元件的一最高点位于该第一标靶结构的该中心线和该第二标靶结构的该中心线之间。
3.如权利要求1所述的半导体元件结构，其中该第一标靶结构相对于该第一间隔元件具有一高度蚀刻选择性。
4.如权利要求1所述的半导体元件结构，其中该第一标靶结构和该第二标靶结构是由一热可分解材料、一光可分解材料、或一电子束可分解材料所构成。
5.如权利要求1所述的半导体元件结构，其中该半导体基板的一顶表面暴露于该第一标靶结构和该第二标靶结构之间。
6.如权利要求1所述的半导体元件结构，其中，在剖面图中，该第一间隔元件具有一圆形表面。
7.如权利要求1所述的半导体元件结构，其中，在剖面图中，该第二间隔元件具有一圆形表面。
8.如权利要求2所述的半导体元件结构，其中该第一间隔元件和该第二间隔元件相对于该第一间隔元件和该第二间隔元件之间的一中线实质上对称。
9.如权利要求1所述的半导体元件结构，其中该第一标靶结构具有一第一顶部宽度、该第一间隔元件具有一第一底部宽度，且该第一顶部宽度与该第一底部宽度实质上相同。
10.如权利要求2所述的半导体元件结构，其中该第二标靶结构具有一第二顶部宽度、该第二间隔元件具有一第二底部宽度，且第二顶部宽度与该第二底部宽度实质上相同。
11.如权利要求8所述的半导体元件结构，其中该第一间隔元件具有一内表面和一外表面，在剖面图中，该内表面面向该中线，该内表面实质上为一非曲面，且该外表面实质上为一曲面。
12.如权利要求11所述的半导体元件结构，其中该第一间隔件具有一内表面和一外表面，在剖面图中，该内表面面向该中线，且该内表面的曲率小于该外表面的曲率。
13.一种半导体元件结构的形成方法，包括：
形成一标靶材料于一半导体基板之上；
形成多个能量可移除图案于该标靶材料之上；
分别形成多个间隔物于所述多个能量可移除图案的侧壁表面之上；
形成一介电层围绕所述多个能量可移除图案和所述多个间隔物；以及
通过使用所述多个间隔物作为一蚀刻掩模来蚀刻所述多个能量可移除图案、该介电层、和该标靶材料。
14.如权利要求13所述的半导体元件结构的形成方法，其中分别形成所述多个间隔物于所述多个能量可移除图案的侧壁表面之上包括：
共形地形成一间隔材料于所述多个能量可移除图案的顶表面和侧壁表面之上和该标靶材料的一顶表面之上；以及
进行一非等向蚀刻工艺以移除一部分的该间隔材料，使得所述多个间隔物形成于所述多个能量可移除图案的侧壁表面之上。
15.如权利要求14所述的半导体元件结构的形成方法，其中所述多个能量可移除图案相对于所述多个间隔物具有一第一蚀刻选择性，该介电层相对于所述多个间隔物具有一第二蚀刻选择性，且该第一蚀刻选择性和该第二蚀刻选择性与彼此相似。
16.如权利要求14所述的半导体元件结构的形成方法，其中所述多个能量可移除图案相对于所述多个间隔物具有一第一蚀刻选择性，该标靶材料相对于所述多个间隔物具有一第三蚀刻选择性，且该第一蚀刻选择性和该第三蚀刻选择性与彼此相似。
17.如权利要求14所述的半导体元件结构的形成方法，其中该介电层相对于所述多个间隔物具有一第二蚀刻选择性，该标靶材料相对于所述多个间隔物具有一第三蚀刻选择性，且该第二蚀刻选择性和该第三蚀刻选择性与彼此相似。
18.如权利要求13所述的半导体元件结构的形成方法，其中该介电层和所述多个能量可移除图案包括一热可分解材料。
19.如权利要求13所述的半导体元件结构的形成方法，其中该介电层和所述多个能量可移除图案包括一光可分解材料或一电子束可分解材料。
20.如权利要求13所述的半导体元件结构的形成方法，其中该介电层和所述多个能量可移除图案包括一基底材料和一可分解成孔剂材料，其在暴露于一能量来源后实质上被移除，该基底材料包括含氢硅酸盐、甲基倍半硅氧烷、多孔聚芳醚、多孔SiLK、或多孔二氧化硅，且该可分解成孔剂材料包括一多孔有机化合物。
CN202110230893.9A 2020-03-05 2021-03-02 半导体元件结构及其形成方法 Active CN113363139B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/810,328 US11232952B2 (en) 2020-03-05 2020-03-05 Semiconductor device structure with fine patterns and method for forming the same
US16/810,328 2020-03-05

Publications (2)

Publication Number Publication Date
CN113363139A true CN113363139A (zh) 2021-09-07
CN113363139B CN113363139B (zh) 2024-03-15

Family

ID=77524838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110230893.9A Active CN113363139B (zh) 2020-03-05 2021-03-02 半导体元件结构及其形成方法

Country Status (3)

Country Link
US (1) US11232952B2 (zh)
CN (1) CN113363139B (zh)
TW (1) TWI757085B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335182A (zh) * 2007-06-26 2008-12-31 海力士半导体有限公司 在半导体器件中形成细微图案的方法
CN101335181A (zh) * 2007-06-29 2008-12-31 海力士半导体有限公司 使用间隔物作为蚀刻掩模制造半导体器件的方法
KR20100010777A (ko) * 2008-07-23 2010-02-02 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR101082719B1 (ko) * 2010-11-18 2011-11-15 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
US20150287612A1 (en) * 2014-04-07 2015-10-08 Applied Materials, Inc. Spacer formation
US20180151350A1 (en) * 2016-11-29 2018-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing EUV-Induced Material Property Changes
US20180240667A1 (en) * 2017-02-17 2018-08-23 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US20190318928A1 (en) * 2018-04-12 2019-10-17 International Business Machines Corporation Spacer image transfer with double mandrel
US20200043718A1 (en) * 2016-10-06 2020-02-06 Wonik Ips Co., Ltd. Method for preparing composite membrane

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110294075A1 (en) 2010-05-25 2011-12-01 United Microelectronics Corp. Patterning method
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10573552B2 (en) 2018-03-15 2020-02-25 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN110349845B (zh) 2018-04-04 2020-09-22 联华电子股份有限公司 形成半导体结构的方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335182A (zh) * 2007-06-26 2008-12-31 海力士半导体有限公司 在半导体器件中形成细微图案的方法
CN101335181A (zh) * 2007-06-29 2008-12-31 海力士半导体有限公司 使用间隔物作为蚀刻掩模制造半导体器件的方法
KR20100010777A (ko) * 2008-07-23 2010-02-02 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR101082719B1 (ko) * 2010-11-18 2011-11-15 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
US20150287612A1 (en) * 2014-04-07 2015-10-08 Applied Materials, Inc. Spacer formation
US20200043718A1 (en) * 2016-10-06 2020-02-06 Wonik Ips Co., Ltd. Method for preparing composite membrane
US20180151350A1 (en) * 2016-11-29 2018-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing EUV-Induced Material Property Changes
US20180240667A1 (en) * 2017-02-17 2018-08-23 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US20190318928A1 (en) * 2018-04-12 2019-10-17 International Business Machines Corporation Spacer image transfer with double mandrel

Also Published As

Publication number Publication date
CN113363139B (zh) 2024-03-15
TW202135139A (zh) 2021-09-16
US20210280425A1 (en) 2021-09-09
TWI757085B (zh) 2022-03-01
US11232952B2 (en) 2022-01-25

Similar Documents

Publication Publication Date Title
US8680597B2 (en) Method and apparatus for improving gate contact
US11605540B2 (en) Method for preparing semiconductor device structure with fine boron nitride spacer patterns
US11114542B2 (en) Semiconductor device with reduced gate height budget
CN113363139B (zh) 半导体元件结构及其形成方法
TWI770807B (zh) 半導體元件結構及其製備方法
CN113299639B (zh) 具有微图案的半导体元件结构及其制备方法
US11532506B2 (en) Integrated circuit structure
CN113363237B (zh) 半导体元件结构及其制备方法
TWI785992B (zh) 半導體結構及其製造方法
US11309266B2 (en) Semiconductor device structure with air gap and method for forming the same
US20240087895A1 (en) Semiconductor device structure and method for preparing the same
US11501970B2 (en) Semiconductor device structure with a fine pattern
US20230386902A1 (en) Method for preparing semiconductor device with air spacer
TW202310021A (zh) 半導體結構及其製造方法
TW202312298A (zh) 具有結合線的半導體元件的製備方法
CN116631981A (zh) 半导体元件及其制备方法
US7435642B2 (en) Method of evaluating the uniformity of the thickness of the polysilicon gate layer
KR20100078056A (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant