CN101320181B - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN101320181B
CN101320181B CN2008100986443A CN200810098644A CN101320181B CN 101320181 B CN101320181 B CN 101320181B CN 2008100986443 A CN2008100986443 A CN 2008100986443A CN 200810098644 A CN200810098644 A CN 200810098644A CN 101320181 B CN101320181 B CN 101320181B
Authority
CN
China
Prior art keywords
mentioned
active layer
tft element
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100986443A
Other languages
English (en)
Other versions
CN101320181A (zh
Inventor
境武志
宫泽敏夫
海东拓生
三宅秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Panasonic Intellectual Property Corp of America
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Hitachi Displays Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Publication of CN101320181A publication Critical patent/CN101320181A/zh
Application granted granted Critical
Publication of CN101320181B publication Critical patent/CN101320181B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Abstract

本发明提供一种显示装置，能够减小使用多晶半导体的底栅型TFT元件的电阻性漏电流。本发明的半导体器件，在绝缘基板的表面依次层叠栅电极、栅绝缘膜、半导体层、源电极和漏电极，且具有TFT元件，该TFT元件由上述半导体层用多晶半导体构成的有源层、和分别介于上述有源层与上述源电极之间以及上述有源层与上述漏电极之间的接触层构成，上述源电极和上述漏电极分别具有与上述有源层的同上述栅绝缘膜的交界面相对的第一面、和与上述有源层的蚀刻端面相对的第二面，上述接触层介于上述源电极和上述漏电极的上述第一面与上述有源层之间、以及上述源电极和上述漏电极的上述第二面与上述有源层之间的全部区域。

Description

显示装置及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，尤其是涉及有效适用于内置驱动电路的TFT液晶显示板及其制造方法的技术。
背景技术
以往，TFT元件被广泛应用于CPU、存储器等IC芯片、液晶显示板等半导体器件中。
上述TFT元件的结构是在绝缘基板的表面上层叠有栅电极、栅(极)绝缘膜、半导体层(半导体膜)、源电极以及漏电极，根据它们的层叠顺序的不同，大致可分为顶栅型TFT元件和底栅型TFT元件。上述顶栅型TFT元件的结构为：从上述绝缘基板观察则为在半导体层上层叠有栅绝缘膜和栅电极的TFT元件。上述底栅型TFT元件的结构为：从上述绝缘基板观察则为在栅电极上层叠有栅绝缘膜和半导体层的TFT元件。
上述半导体器件中的上述液晶显示板是在一对基板之间封入了液晶材料而构成的显示板，上述一对基板中的一个基板例如在玻璃基板等绝缘基板的表面上形成有多条扫描信号线、多条图像信号线、配置成矩阵状的多个TFT元件、以及配置成矩阵状的像素电极等。
另外，在具有上述TFT元件的液晶显示板中，以往通常是用于生成施加于上述多条扫描信号线的扫描信号的驱动电路、用于生成施加于上述多条图像信号线的图像信号的驱动电路例如形成在芯片状的驱动IC上，使安装有该驱动IC的COF、TCP等半导体封装件与形成有上述扫描信号线等的基板(以下称为TFT基板)连接。
但是，在近年的液晶显示板中例如也有如下这样的结构：在上述TFT基板(绝缘基板)的显示区域外侧与上述扫描信号线等一起形成了上述各驱动电路，即在上述液晶显示板(TFT基板)中内置有上述各驱动电路。
另外，在上述半导体器件中，要形成底栅型的TFT元件时，以往多是使用例如非晶硅(a-Si)那样的非晶半导体作为半导体层的有源层。但是，在近年的半导体器件中，为了达到工作的高速化等，例如使用多晶硅(poly-Si)那样的多晶半导体作为半导体层的有源层的情况逐渐增多。
发明内容
要在绝缘基板表面形成底栅型TFT元件时，在绝缘基板的表面形成栅电极和栅绝缘膜。接着，依次形成作为半导体层的有源层发挥作用的第一半导体膜以及作为第一半导体层的接触层(扩散层)发挥作用的第二半导体膜，然后对上述各半导体膜进行蚀刻，形成岛状的半导体层。接着，形成了导电膜之后，对该导电膜进行蚀刻而形成源电极和漏电极。接着，利用将源电极和漏电极做成掩模的蚀刻，使层叠于第一半导体膜(有源层)上的第二半导体膜与介于源电极和有源层之间以及介于漏电极和有源层之间的接触层分离。
但是，在以这样的顺序形成的底栅型TFT元件中存在如下问题：若半导体层的有源层是多晶半导体，则例如在该TFT元件为截止状态时，则在漏电极与源电极之间流过的电阻性漏电流变大。
本发明的目的在于提供一种可减小使用多晶半导体的底栅型TFT元件的电阻性漏电流的技术。
本发明的上述以及其他目的和新特征，将通过本说明书的记载以及附图而得以清楚。
下面，概略说明本发明中具有代表性的技术方案。
本发明的显示装置具有绝缘基板，在绝缘基板表面形成有TFT元件。TFT元件具有栅电极、栅绝缘膜、半导体层、源电极和漏电极。半导体层由用多晶半导体构成的有源层、和分别介于有源层与源电极之间以及有源层与漏电极之间的接触层构成。源电极和漏电极分别具有与有源层的同栅绝缘膜的交界面相对的第一面、和与有源层的蚀刻端面相对的第二面。接触层介于源电极和漏电极的第一面与有源层之间、以及源电极和漏电极的第二面与有源层之间。
在源电极和漏电极的第二面与有源层之间介入有与栅绝缘膜不同的绝缘层。
显示装置具有绝缘基板，在绝缘基板表面依次层叠栅电极、栅绝缘膜、半导体层、源电极和漏电极。半导体层由用多晶半导体构成的有源层、和分别介于有源层与源电极之间以及有源层与漏电极之间的接触层构成。源电极和漏电极分别具有与有源层的同栅绝缘膜的交界面相对的第一面、和与有源层的蚀刻端面相对的第二面。接触层介于源电极和漏电极的第一面与有源层之间，在源电极和漏电极与有源层之间中的不存在接触层的区域介入有与栅绝缘膜不同的绝缘层。
接触层、源电极和漏电极的投影到绝缘基板表面的平面形状大致相同。
源电极和漏电极是组成不同的两种以上导电膜的层叠体。
绝缘基板的表面具有多条扫描信号线和多条图像信号线，在由两根扫描信号线和两根图像信号线包围的区域形成有配置成矩阵状的像素，配置成矩阵状的像素形成显示区域。
在像素上形成有由TFT元件构成的开关元件和像素电极。开关元件与图像信号线和像素电极连接。
一种半导体器件，绝缘基板在显示区域的外侧区域配置有具有TFT元件的驱动电路。驱动电路具有多条扫描信号线、多条图像信号线、开关元件和像素电极，并形成于绝缘基板表面。
开关元件是如下这样的TFT元件，依次层叠栅电极、栅绝缘膜、半导体层、源电极和漏电极而成，且半导体层的有源层由非晶半导体构成。
一种显示装置的制造方法，该显示装置是在绝缘基板上形成依次层叠栅电极、栅绝缘膜、半导体层、源电极和漏电极而成的TFT元件，包括如下工序：
第一工序，形成栅电极，
第二工序，在第一工序之后，形成栅绝缘膜，
第三工序，在第二工序之后，使用多晶半导体形成有源层，
第四工序，在第三工序之后，形成与有源层的杂质种类不同或浓度不同的半导体膜和导电膜，
第五工序，在第四工序之后，对导电膜进行蚀刻而形成源电极和漏电极，
第六工序，在第五工序之后，对半导体膜进行蚀刻而形成分别介于源电极与有源层之间以及漏电极与有源层之间的接触层。
在第四工序中，在形成了半导体膜之后，形成绝缘层，将该绝缘膜中的位于有源层上的一部分或全部开口，从而形成导电膜。
在第三工序中，在形成非晶半导体膜，并将该非晶半导体膜的一部分区域或全部区域多晶化之后，进行蚀刻而形成有源层。
根据本发明的半导体器件，在使用多晶半导体作为半导体层的有源层的底栅型TFT元件中，可减少截止时的电阻性漏电流。
根据本发明的半导体器件的制造方法，可容易制造具有如下这样的底栅型TFT元件的半导体器件，该TFT元件使用多晶半导体作为半导体层的有源层、且截止时的电阻性漏电流较小。
附图说明
图1A是表示本发明实施例1的TFT元件的一构成例的示意俯视图。
图1B是图1A的A-A’线剖视图。
图2A是刚刚形成有源层之后的示意剖视图。
图2B是刚刚形成第二半导体膜和导电膜之后的示意剖视图。
图2C是刚刚对导电膜蚀刻后的示意剖视图。
图2D是刚刚对第二半导体膜蚀刻后的示意剖视图。
图3A是表示以往的底栅型TFT元件的一构成例的示意剖视图。
图3B是表示图3A所示的TFT元件的栅极导通时的电流流向的一例子的示意剖视图。
图3C是表示在图3A所示的TFT元件的栅极截止时所产生的现象的一例子的示意剖视图。
图4A是表示实施例1的TFT元件的第一变形例的示意俯视图。
图4B是图4A的B-B’线剖视图。
图5是表示实施例1的TFT元件的第二变形例的示意俯视图。
图6是表示实施例1的TFT元件的第三变形例的示意俯视图。
图7A是表示液晶显示板的概略构成的一例子的示意俯视图。
图7B是图7A的C-C’线剖视图。
图7C是表示图7A的TFT基板的一构成例的示意俯视图。
图8A是表示TFT基板中的显示区域的一个像素的一构成例的示意俯视图。
图8B是图8A的D-D’线剖视图。
图8C是图8A的E-E’线剖视图。
图9是表示实施例1的TFT元件的应用例的示意剖视图。
图10是用于说明图9所示的TFT元件的制造方法的一例子的示意剖视图。
图11是表示本发明实施例2的TFT元件的一构成例的示意剖视图。
图12A是刚刚形成第二半导体膜之后的示意剖视图。
图12B是刚刚形成第三绝缘层之后的示意剖视图。
图12C是刚刚形成源电极和漏电极之后的示意剖视图。
图12D是刚刚对第二半导体膜蚀刻后的示意剖视图。
图13A是表示实施例2的TFT元件的第一变形例的示意剖视图。
图13B是表示实施例2的TFT元件的第二变形例的示意剖视图。
图13C是表示实施例2的TFT元件的第三变形例的示意剖视图。
图14是表示本发明实施例3的TFT元件的一构成例的示意剖视图。
图15A是刚刚形成第三绝缘层之后的示意剖视图。
图15B是刚刚形成第二半导体膜之后的示意剖视图。
图16A是表示实施例3的TFT元件的第一变形例的示意剖视图。
图16B是表示实施例3的TFT元件的第二变形例的示意剖视图。
具体实施方式
以下，对于本发明，参照附图详细说明实施方式(实施例)。
在用于说明实施例的全部附图中，对具有相同功能的部件标注相同的附图标记并省略其重复说明。
实施例1
图1A是表示本发明实施例1的TFT元件的一构成例的示意俯视图。图1B是图1A的A-A’剖视图。
在图1A和图1B中，1表示绝缘基板，2表示栅电极，3表示第一绝缘层(栅绝缘膜)，4表示有源层，4a及4b表示有源层的蚀刻端面，501及502表示接触层，601表示源电极，602表示漏电极，7表示第二绝缘层。
实施例1的TFT元件是底栅型TFT元件，如图1A及图1B所示，在绝缘基板1的表面依次层叠有栅电极2、作为栅绝缘膜发挥作用的第一绝缘层3、半导体层的有源层4和接触层501、502、源电极601以及漏电极602。从绝缘基板1观察，在源电极601以及漏电极602上例如层叠有第二绝缘层7。
半导体层的有源层4是在TFT元件导通时形成沟道区域的层，例如由多晶硅(poly-Si)构成。接触层501和接触层502分别相当于源极扩散区域和漏极扩散区域，例如由非晶硅(a-Si)构成。
在该TFT元件为N沟道MOS(以下称为NMOS)时，有源层4例如是杂质浓度较低的p型(p-型)半导体，接触层501和接触层502例如是杂质浓度较高的n型(n+型)半导体。
在实施例1的TFT元件中，接触层501、502、源电极601及漏电极602直接形成在形成有有源层4的第一绝缘层3上。因此，源电极601具有与有源层4的同栅绝缘膜(第一绝缘层3)的交界面的背面相对的第一面、和与有源层4的蚀刻端面4a相对的第二面。同样，漏电极602具有与有源层4的同栅绝缘膜(第一绝缘层3)的交界面的背面相对的第一面、和与有源层4的蚀刻端面4b相对的第二面。
在实施例1的TFT元件中，接触层501和接触层502的投影到绝缘基板1的平面形状分别是与将源电极601和漏电极602投影到绝缘基板1的平面形状大致相同的形状，也延伸到形成有有源层4的区域的外侧。
即，在实施例1的TFT元件中，在源电极601的第一面与有源层4之间以及第二面与有源层4之间的所有区域均夹入有接触层501。同样，在实施例1的TFT元件中，在漏电极602的第一面与有源层4之间以及第二面与有源层4之间的所有区域均夹入有接触层502。
图2A至图2D是用于说明实施例1的TFT元件的制造方法的一例子的示意剖视图。图2A是刚刚形成有源层之后的示意剖视图。图2B是刚刚形成第二半导体膜和导电膜之后的示意剖视图。图2C是刚刚对导电膜蚀刻后的示意剖视图。图2D是刚刚对第二半导体膜蚀刻后的示意剖视图。图2A至图2D分别是相当于图1A的A-A’截面的剖视图。
要形成实施例1的TFT元件时，例如首先在绝缘基板1的表面形成栅电极2，接着形成具有栅绝缘膜作用的第一绝缘层3。栅电极2的形成方法和所使用的材料(导电膜)可以是选择以往的制造TFT元件时所使用的方法及材料中的任一种。同样，第一绝缘层3的形成方法和所使用的材料(导电膜)可以是选择以往的制造TFT元件时所使用的方法及材料中的任一种。
接着，例如如图2A所示，在第一绝缘层3上形成岛状的有源层4。有源层4例如是这样形成的：在第一绝缘层3的整个表面区域形成非晶硅膜(第一半导体膜)，将该多晶硅膜的一部分或全部区域进行多晶硅化后，对该第一半导体膜进行蚀刻，从而形成有源层4。当然，在本说明书中的蚀刻端面4a、4b是指用上述方法形成有源层4时所产生的侧面。在TFT元件是NMOS，使有源层4为p型(p-型)时，例如在将该多晶硅膜的一部分或全部区域进行多晶硅化后，可以注入杂质而做成p型(p-型)，也可以在形成p型的非晶硅膜后，再进行多晶硅化。
接着，例如如图2B所示，在形成有有源层4的第一绝缘层3的整个表面区域形成第二半导体膜5和导电膜6。因此，要形成导电膜6时，有源层4的蚀刻端面4a、4b被第二半导体膜5覆盖。第二半导体膜5是形成接触层501、502所使用的半导体膜。因此，在TFT元件为NMOS时，例如形成杂质浓度较高的n型(n+型)非晶硅膜来做成第二半导体膜5。导电膜6是形成源电极601和漏电极602所使用的导电膜。此时，第二半导体膜5的形成方法和所使用的材料、导电膜6的形成方法和所使用的材料分别可以是选择以往的制造TFT元件时所使用的方法及材料中的任一种。
接着，例如如图2C所示，对导电膜6进行蚀刻，形成源电极601和漏电极602。
接着，例如如图2D所示，若对第二半导体膜5进行蚀刻，则可得到投影到绝缘基板1的平面形状与源电极601大致相同的接触层501、和投影到绝缘基板1的平面形状与漏电极602大致相同的接触层502。其后，若形成第二绝缘层7，则可得到如图1B所示那样的截面构造的TFT元件。
图3A至图3C是用于说明以往的底栅型TFT元件的概略构成及问题点、实施例1的TFT元件的作用效果的示意剖视图。图3A是表示以往的底栅型TFT元件的一构成例的示意剖视图。图3B是表示图3A所示的TFT元件的栅极导通时的电流流向的一例子的示意剖视图。图3C是表示在图3A所示的TFT元件的栅极截止时所产生的现象的一例子的示意剖视图。图3A至图3C是以往的TFT元件的平面形状为图1A所示形状时的A-A’线剖视图。
以往的底栅型TFT元件的截面构造例如是图3A所示那样的构造，在绝缘基板1的表面依次层叠有栅电极2、第一绝缘层3(栅绝缘膜)、半导体层的有源层4和接触层501、502、源电极601和漏电极602，在这一点上与实施例1的TFT元件相同。
但是，在以往的TFT元件的制造方法中，层叠第一半导体膜和第二半导体膜5并进行蚀刻之后，形成导电膜6，并形成源电极601和漏电极602。因此，在要形成导电膜6时，露出有源层4的蚀刻端面4a、4b。其结果，源电极601的第二面与有源层4的蚀刻端面4a直接接触，漏电极602的第二面与有源层4的蚀刻端面4b直接接触。
如图3A所示那样的截面构造的TFT元件中，例如施加于栅电极2的信号电位变高时，TFT元件导通，在有源层4的靠栅电极2一侧形成反转层(沟道区域)。因此，如图3B所示，有源层4的与栅绝缘膜的交界面一侧形成沟道区域401。其结果，电子自源电极601起通过接触层501、沟道区域401、接触层502流到漏电极602，电流自漏电极602流到源电极601。
与此相反，若施加于栅电极2的信号电位变低，TFT元件变为截止时，有源层4的沟道区域401消失，因此在漏电极602与源电极601之间不流过电流。
但是，在有源层4例如是多晶硅那样的低电阻半导体时，即使施加于栅电极2的信号电压是使TFT元件截止的电压，例如也会产生自漏电极602向源电极601流过漏电流这样的问题。
对于该漏电流，根据本发明人调查的结果发现，例如如图3C所示，在TFT元件截止时，有源层4的靠栅电极2一侧引起空穴而形成疑似沟道区域401’，将会流过通过了该疑似沟道区域401’的空穴的电阻性漏电流。
即，本发明人发现，在以往的底栅型TFT元件中，在有源层4的蚀刻端面4a与源电极601的接触界面、以及蚀刻端面4b与漏电极602的接触界面形成有金属硅化物膜，形成有该金属硅化物膜的区域成为除了接触层501、502以外的低电阻接触区域。因此，即使施加于栅电极2的信号电压为使TFT元件截止的电压，会有电阻性漏电流经疑似沟道区域401’所引起的空穴而流过。
并且，本发明人发现，作为防止上述那样的电阻性漏电流流过的方法，只要如实施例1的TFT元件那样，在有源层4的蚀刻端面4a与源电极601的第二面之间、以及在有源层4的蚀刻端面4b与漏电极602的第二面之间分别夹入接触层501、502即可。
若在有源层4的蚀刻端面4a与源电极601的第二面之间、以及在有源层4的蚀刻端面4b与漏电极602的第二面之间分别夹入接触层501、502，则消除了以往的TFT元件那样的形成有金属硅化物膜的区域(低电阻接触区域)。因此，即使在TFT元件截止时形成疑似沟道区域401’，沿有源层的蚀刻端面4a、4b延伸的接触层501、502会屏蔽电位，从而防止电阻性漏电流经疑似沟道区域401’流过。
实施例1的TFT元件例如可按照参照图2A至图2D所说明的顺序来形成。即，在与以往的TFT元件的制造方法比较时，例如，虽然改变了形成有源层4的工序、形成第二半导体膜5的工序等顺序，但也可用与以往的TFT元件相同的工序数进行制造。因此，可以容易制造出对有源层4使用多晶半导体、且在截止时防止电阻性漏电流流过的TFT元件。
综上可知，要制造具有许多个有源层4使用多晶半导体的TFT元件的半导体器件时，则形成具有实施例1所示那样结构的TFT元件，从而防止在TFT元件截止时流过电阻性漏电流。可以防止在制造这样的半导体器件时制造成本的提高。
图4A是表示实施例1的TFT元件的第一变形例的示意俯视图。图4B是图4A的B-B’剖视图。图5是表示实施例1的TFT元件的第二变形例的示意俯视图。
当说明实施例1的TFT元件的特征时，在图1A和图1B中，以有源层4的整个区域与栅电极2重叠的TFT元件为例。
但是，本发明(实施例1的构成)不限于图1A和图1B所示那样的构成，当然也可以适用于例如如图4A和图4B所示那样的、有源层4与栅电极2立体交叉这种结构的TFT元件。
在图4A所示的TFT元件的俯视图中，源电极601和漏电极602与栅电极2部分重叠。
但是，本发明(实施例1的构成)不限于图4A和图4B所示那样的构成，当然也可以适用于例如如图5所示那样的、沟道长度TrL大于栅电极2的宽度GW、且源电极601和漏电极602不与栅电极2重叠这种结构的TFT元件。
本发明(实施例1的构成)不限于图1A、图4A或图5所示那样的平面构成的TFT元件，只要源电极601和漏电极602是具有面向有源层4的蚀刻端面的面的截面构成，则可以适用于任何平面构成的TFT元件。
图6是表示实施例1的TFT元件的第三变形例的示意俯视图。图6是相当于图4A的B-B’截面的剖视图。
在以往的TFT元件中，用于形成源电极601和漏电极602的导电膜6大多仅是例如铝膜那样的1层导电膜。
但是，在本发明(实施例1的构成)中，要形成导电膜6时，也可以层叠组成不同的2种以上的导电膜。即，实施例1的TFT元件可以例如是图6所示那样，源电极601和漏电极602分别由第一导电膜6a和第二导电膜6b的层叠体构成。此时，例如使第一导电膜6a为MoW膜(Mo：钼，W：钨)、使第二导电膜6b为铝膜时，第一导电膜6a与接触层501、502之间的密接力变大，可以减轻源电极601和漏电极602的剥离。
在图6所示的例子中，是以将组成不同的两种导电膜6a、6b层叠的两层构造为例，但不限于此，当然也可以是层叠三种或三种以上导电膜的多层构造、或使用两种导电膜的三层构造等。
图7A至图7C是表示具有实施例1的TFT元件的半导体器件(液晶显示板)的概略构成的示意图。图7A是表示液晶显示板的概略构成的一例子的示意俯视图。图7B是图7A的C-C’线剖视图。图7C是表示图7A的TFT基板的一构成例的示意俯视图。
在图7A至图7C中，8表示TFT基板，9表示对置基板，10表示液晶材料，11表示密封件，12表示下偏振片，13表示上偏振片，DA表示显示区域，GL表示扫描信号线，DL表示图像信号线，GD表示第一驱动电路，DD表示第二驱动电路。
对于本发明(实施例1的构成)，以往的半导体器件中的只要是如下这样的半导体器件，即例如截面构成为图3A所示截面的底部栅极构造、且是具有有源层4采用多晶半导体的TFT元件的半导体器件，无论其用途如何，任何半导体器件均可应用本发明。即，实施例1的构成不仅适用于集成于CPU、半导体存储器等IC芯片的TFT元件，也适用于形成在TFT液晶显示装置(板)的TFT基板上的TFT元件。
如图7A和图7B所示，TFT液晶显示板例如是在TFT基板8与对置基板9这一对基板之间封入液晶材料10而成的显示板。此时，TFT基板8和对置基板9由以环状设于显示区域DA外侧的密封件11粘结，液晶材料10被密封到由TFT基板8、对置基板9以及密封件11所包围的空间中。
TFT液晶显示板例如是透射型或半透射型显示板时，在TFT基板8的朝向外侧的一面设有下偏振片12，在对置基板9的朝向外侧的一面设有上偏振片13。有时在TFT基板8与下偏振片12之间、对置基板9与上偏振片13之间分别设有1层乃至多层的相位差片。在TFT液晶显示板为反射型显示板时，通常不需要下偏振片12。
如图7C所示，TFT基板8例如具有多条扫描信号线GL、多条图像信号线DL。此时，扫描信号线GL与图像信号线DL隔着绝缘层设置。显示区域DA例如被设定为像素的集合，该像素具有起到开关元件作用的TFT元件，以及与TFT元件的源电极或漏电极连接的像素电极。
如图7C所示，近年的液晶显示板中例如有在TFT基板8的显示区域DA外侧形成第一驱动电路GD和第二驱动电路DD的显示板。第一驱动电路GD是用于进行对施加于各扫描信号线GL的扫描信号的通断进行控制等的集成电路，第二驱动电路DD是用于进行对施加于各图像信号线的图像信号的生成、施加时序进行控制等的集成电路。
在采用以往的液晶显示板时，第一驱动电路GD和第二驱动电路DD多是使用例如在与TFT基板不同的工序制造出的芯片状IC，但在图7C所示的TFT基板8中，与扫描信号线GL、图像信号线DL、开关元件(TFT元件)等一起形成第一驱动电路GD和第二驱动电路DD，并内置于TFT基板8中。
第一驱动电路GD和第二驱动电路DD是集成有TFT元件、电阻元件、电容元件等的电路。与配置于显示区域的TFT元件(开关元件)相比，需要使第一驱动电路GD和第二驱动电路DD的TFT元件极为高速地工作。因此，在使第一驱动电路GD和第二驱动电路DD的TFT元件为底栅型构造时，优选是例如有源层4使用多晶硅，做成如图1A及图1B那样的构成、或是如图4A及图4B那样的构成。
在使第一驱动电路GD和第二驱动电路DD的TFT元件为实施例1所说明的底栅型TFT元件时，配置于显示区域DA的TFT元件(开关元件)也优选是同样的底栅型TFT元件。
图8A是表示TFT基板中的显示区域的一个像素的一构成例的示意俯视图。图8B是图8A的D-D’剖视图。图8C是图8A的E-E’剖视图。
TFT基板8的显示区域DA中的1个像素的构成有各种，但基本上是具有TFT元件(开关元件)、和连接在该TFT元件的源极上的像素电极的构成。
TFT基板8中的各像素的TFT元件为底栅型TFT元件时，1个像素的构成例如有图8A至图8C所示的构成。在显示区域DA中1个像素所占的区域例如相当于两条相邻的扫描信号线GLn、GLn+1、两条相邻的图像信号线DLm、DLm+1所包围的区域。
此时，TFT元件(开关元件)由在玻璃基板等绝缘基板SUB的表面所层叠的扫描信号线GLn+1、第一绝缘层3、半导体层的有源层SC和接触层501、502、源电极SD1和漏电极SD2构成。扫描信号线GLn+1起到TFT元件的栅电极的作用。第一绝缘层3起到TFT元件的栅绝缘膜的作用。
漏电极SD2例如与两条相邻的图像信号线DLm、DLm+1中的一条图像信号线DLm连接，在采用通常的TFT基板8的情况下，漏电极SD2与图像信号线DLm一体形成。源电极SD1通过通孔TH与隔着第二绝缘层7形成的像素电极PX连接。
有源层SC例如可以由与第一驱动电路GD的TFT元件相同的多晶半导体(例如多晶硅)形成，但也可以由非晶硅等非晶半导体形成。
如此，只要显示区域DA的TFT元件(开关元件)与第一驱动电路GD和第二驱动电路DD的TFT元件的构成都是底栅型TFT元件，则能够在形成显示区域DA的TFT元件的工序中，同时形成第一驱动电路GD和第二驱动电路DD的TFT元件。
在由多晶硅形成第一驱动电路GD和第二驱动电路DD的TFT元件的有源层4、由非晶硅形成显示区域DA的TFT元件的有源层SC的情况下，例如在第一绝缘层3的整个表面区域形成非晶硅膜之后，仅使用于形成第一驱动电路GD和第二驱动电路DD的区域的非晶硅为多晶硅即可，因此，能够抑制制造效率的降低和制造成本的升高。
图8A至图8C所示的构成是具有底栅型TFT元件(开关元件)的像素的一构成例，TFT元件的平面形状、配置位置、像素电极PX的平面形状等当然也可以适当改变。
在上述说明中，作为具有实施例1构成的TFT元件的半导体器件的一个例子，列举的是液晶显示板(TFT基板8)，但不限于此，例如CPU、DRAM、或以往的液晶显示装置所使用的驱动IC等芯片状半导体器件(半导体集成电路装置)的TFT元件当然也可以适用实施例1的构成。
图9是表示实施例1的TFT元件的应用例的示意剖视图。图10是用于说明图9所示的TFT元件的制造方法的一例子的示意剖视图。图9和图10是相当于图4A的B-B’线截面的剖视图。
为了防止在实施例1的TFT元件截止时电阻性漏电流流过，使该TFT元件中的有源层4的蚀刻端面4a与源电极601之间夹入接触层501，使有源层4的蚀刻端面4b与漏电极602之间夹入接触层502。作为这样构成的TFT元件的制造方法的一例子，说明了按照图2A至图2D所示顺序的制造方法。
但是，只要实施例1的TFT元件如上述那样在有源层4的蚀刻端面4a与源电极601之间夹入接触层501、在有源层4的蚀刻端面4b与漏电极602之间夹入接触层502即可。因此，如图9所示，实施例1的TFT元件例如也可以是接触层501、502仅形成在有源层4周围这样的截面构造。
要形成具有图9所示截面构造的TFT元件时，例如如图2A所示，将使用多晶硅的有源层4形成为岛状。接着，例如形成用于形成接触层501、502的第二半导体膜5，对该第二半导体膜5进行蚀刻，如图10所示那样，形成覆盖各有源层4(蚀刻端面4a、4b)的岛状半导体膜5。其后，形成导电膜6，并进行蚀刻而形成源电极601和漏电极602，对半导体膜5进行蚀刻而形成接触层501、502，如此即可形成具有图9所示截面构造的TFT元件。
实施例2
图11是表示本发明实施例2的TFT元件的一构成例的示意剖视图。图11是相当于图4A的B-B’截面的剖视图。在图11中，1401、1402表示第三绝缘层。
在实施例2中，基于具有实施例1所说明的构成的TFT元件，对可实现在该TFT元件截止时进一步减小所流过的电阻性漏电流的TFT元件的构成进行说明
例如如图11所示，实施例2的TFT元件的基本构成与实施例1所说明的TFT元件相同，在使用多晶硅的有源层4的蚀刻端面4a与源电极601之间夹入接触层501、在有源层4的蚀刻端面4b与漏电极602之间夹入接触层502。
在实施例2的TFT元件中，在有源层4的蚀刻端面4a与源电极601之间，除了夹入接触层501之外，还夹有第三绝缘层1401。此时，第三绝缘层1401例如夹入于源电极601与接触层501之间，在源电极601的第一面与有源层4之间也存在部分第三绝缘层1401。同样，在有源层4的蚀刻端面4b与漏电极602之间，除了夹入接触层502之外，还夹有第三绝缘层1402。此时，第三绝缘层1402例如夹入于漏电极602与接触层502之间，在漏电极602的第一面与有源层4之间也存在部分第三绝缘层1402。
若做成如此构成，则与实施例1的TFT元件相比，在该TFT元件截止时，有源层4的蚀刻端面4a与源电极601之间、以及有源层4的蚀刻端面4b与漏电极602之间的绝缘效果提高。因此，防止在TFT元件截止时流过电阻性漏电流的效果提高。
图12A至图12D是用于说明实施例2的TFT元件的制造方法的一个例子的示意剖视图。图12A是刚刚形成第二半导体膜之后的示意剖视图。图12B是刚刚形成第三绝缘层之后的示意剖视图。图12C是刚刚形成源电极和漏电极之后的示意剖视图。图12D是刚刚对第二半导体膜蚀刻后的示意剖视图。图12A至图12D分别是相当于图4A的B-B’线截面的剖视图。
要形成实施例2的TFT元件时，例如，首先按照实施例1所说明的顺序，在绝缘基板1的表面形成栅电极2、第一绝缘层3、岛状的有源层4。
接着，例如如图12A所示，在形成有有源层4的第一绝缘层3的整个表面区域形成第二半导体膜5。此时，有源层4的蚀刻端面4a、4b被第二半导体膜5覆盖。
接着，例如如图12B所示，在第二半导体膜5的表面形成第三绝缘层14。第三绝缘层14例如是在第二半导体膜5的整个表面形成了硅氧化膜之后进行蚀刻而形成，在该第三绝缘层14与有源层4重叠的区域，形成有用于确保源电极601与接触层501的连接、以及确保漏电极602与接触层502的连接的窗(开口部)。
接着，形成导电膜6，对该导电膜6进行蚀刻而形成源电极601和漏电极602，然后，例如如图12C所示，对第三绝缘层14进行蚀刻，将除了位于源电极601与第二半导体膜5之间、以及漏电极602与第二半导体膜5之间的部分之外的绝缘膜除去，形成第三绝缘层1401、1402。
接着，例如如图12D所示，对第二半导体膜5进行蚀刻，形成接触层501、502。其后，形成第二绝缘层7，则得到具有图11所示截面构造的TFT元件。
对于实施例2的TFT元件，当然也可以是，在形成源电极601和漏电极602所使用的导电膜6时，例如层叠组成不同的两种以上的导电膜。
在此省略了具体例子的说明，但实施例2的TFT元件的构成当然也可以适用于实施例1所举出那样的液晶显示板的TFT基板8的TFT元件、CPU、DRAM等芯片状半导体器件的TFT元件等。
图13A是表示实施例2的TFT元件的第一变形例的示意剖视图。图13B是表示实施例2的TFT元件的第二变形例的示意剖视图。图13C是表示实施例2的TFT元件的第三变形例的示意剖视图。图13A至图13C分别是相当于图4A的B-B’截面的剖视图。
实施例2的TFT元件是通过在有源层4的蚀刻端面4a与源电极601之间、有源层4的蚀刻端面4b与漏电极602之间分别夹入第三绝缘层1401、1402，从而来防止在TFT元件截止时流过电阻性漏电流。因此，如图13A所示，在实施例2的TFT元件中，例如可以是在有源层4的蚀刻端面4a与源电极601之间、有源层4的蚀刻端面4b与漏电极602之间分别不夹入接触层501、502的构成。
要制造图13A所示构成的TFT元件时，例如，首先，按照与以往的TFT元件的制造方法相同的顺序，连续形成多晶硅半导体膜(第一半导体膜)和第二半导体膜5之后，层叠第二半导体膜5，且形成露出了蚀刻端面4a、4b的有源层4。接着，例如按照图12C所示那样的要点，在与有源层4重叠的区域形成具有窗(开口部)的第三绝缘层14，其中该窗(开口部)用于确保源电极601与接触层501的连接、以及确保漏电极602与接触层502的连接。接着，形成源电极601和漏电极602，对绝缘膜14进行蚀刻而形成第三绝缘层1401、1402。其后，若形成第二绝缘层7，则得到图13A所示那样截面构造的TFT元件。
另外，在按照上述顺序形成TFT元件时，在形成了源电极601和漏电极602的时刻，例如如图13B所示，使用非晶硅的接触层501、502仅形成在有源层4上。因此，若第三绝缘层14例如是光透射率较高的绝缘体，则在形成了源电极601和漏电极602之后，即使不对第三绝缘层14进行蚀刻而使第三绝缘层1401、1402分离也是可以的。此时，TFT元件的截面构成例如成为如图13B所示那样的构成。
在按照上述顺序形成TFT元件时，只要在有源层4的蚀刻端面4a与源电极601之间、有源层4的蚀刻端面4b与漏电极602之间分别夹入第三绝缘层1401、1402即可。因此，要形成第三绝缘层14时，例如可以将该第三绝缘层形成为分别覆盖各有源层4(和第二半导体膜5)的岛状。此时，TFT元件的截面构成例如成为如图13C所示那样的构成。
实施例3
图14是表示本发明实施例3的TFT元件的一构成例的示意剖视图。图14是相当于图4A的B-B’截面的剖视图。
在实施例3中，基于实施例2所说明的TFT元件的构成，对可实现在该TFT元件截止时进一步减小所流过的电阻性漏电流的TFT元件的其他构成进行说明
例如如图14所示，实施例3的TFT元件的基本构成与实施例2所说明的TFT元件相同，在使用多晶硅的有源层4的蚀刻端面4a与源电极601之间夹入第三绝缘层1401、在有源层4的蚀刻端面4b与漏电极602之间夹入第三绝缘层1402。
如图14所示，实施例3的TFT元件与实施例2的TFT元件的不同点在于，有源层4的与第一绝缘层3(栅绝缘膜)的交界面背面处的、介于源电极601与有源层4之间和漏电极602与有源层4之间的、接触层501、502与第三绝缘层1401、1402之间的关系。
在实施例3的TFT元件中，在源电极601的第一面与有源层4之间仅存在仅介入接触层501的区域或仅介入第三绝缘层1401的区域。同样，在漏电极602的第一面与有源层4之间只是存在仅介入接触层502的区域或仅介入第三绝缘层1402的区域。
对于这样构成的TFT元件，也是只要在有源层4的蚀刻端面4a与源电极601之间、在有源层4的蚀刻端面4b与漏电极602之间分别夹入第三绝缘层1401、1402，即可防止在该TFT元件截止时流过电阻性漏电流。
图15A和图15B是表示实施例3的TFT元件的制造方法的一例子的示意剖视图。图15A是刚刚形成第三绝缘层之后的示意剖视图。图15B是刚刚形成第二半导体膜之后的示意剖视图。图15A和图15B分别是相当于图4A的B-B’截面的剖视图。
要形成实施例3的TFT元件时，例如，首先按照实施例1所说明的顺序，在绝缘基板1的表面形成栅电极2、第一绝缘层3、岛状的有源层4。
接着，例如如图15A所示，在形成有有源层4的第一绝缘层的表面形成第三绝缘层14。第三绝缘层14例如是在第二半导体膜5的整个表面形成了硅氧化膜之后进行蚀刻而形成，在该第三绝缘层14与有源层4重叠的区域，形成有用于确保源电极601与接触层501的连接、以及确保漏电极602与接触层502的连接的窗(开口部)。
接着，例如如图15B所示，在第三绝缘层14的开口部形成第二半导体膜5。
其后，虽然省略了图示，但是形成源电极601和漏电极602，对第三绝缘层14进行蚀刻而形成第三绝缘层1401、1402，对第二半导体膜5进行蚀刻而形成接触层501、502。其后，形成第二绝缘层7，则得到具有图14所示截面构造的TFT元件。
对于实施例3的TFT元件，当然也可以是，在形成源电极601和漏电极602所使用的导电膜6时，例如层叠组成不同的两种以上的导电膜。
在此省略了具体例子的说明，但实施例3的TFT元件的构成当然也可以适用于实施例1所举出那样的液晶显示板的TFT基板8的TFT元件、CPU、DRAM等芯片状半导体器件的TFT元件等。
图16A是表示实施例3的TFT元件的第一变形例的示意剖视图。图16B是表示实施例3的TFT元件的第二变形例的示意剖视图。图16A和图16B分别是相当于图4A的B-B’截面的剖视图。
在按照上述顺序形成TFT元件时，在形成了源电极601和漏电极602的时刻，用于形成接触层501、502的第二半导体膜5仅形成在有源层4上。因此，若第三绝缘层14例如是光透射率较高的绝缘体，则在形成了源电极601和漏电极602之后，即使不对第三绝缘层14进行蚀刻而使第三绝缘层1401、1402分离也是可以的。此时，TFT元件的截面构成例如成为如图16A所示那样的构成。
在上述TFT元件的制造方法中，要形成第三绝缘层14时，例如在1个有源层4上形成1个开口部，形成了源电极601和漏电极602之后，使第二半导体膜5与接触层501、502分离。但是，在要形成第三绝缘层14时，也可以是例如在1个有源层4上形成用于形成接触层501的开口部和用于形成接触层502的开口部这两个开口部，在各开口部形成第二半导体膜5。此时，TFT元件的截面构成例如成为如图16B所示那样的构成。
当按照这样的方法形成TFT元件时，例如在形成了源电极601和漏电极602之后，可以省略对第二半导体膜5进行蚀刻而使其与接触层501、502分离的工序。
在此虽然省略了图示，但是对于实施例3的TFT元件，当然也可以是例如如图13C所示那样、第三绝缘层1401、1402仅形成在有源层4周围的构造。
以上，基于上述实施例具体说明了本发明，但本发明不限于上述实施例，在不脱离其要旨的范围内，当然可以进行各种改变。

Claims (12)

1.一种显示装置，具有绝缘基板和形成于上述绝缘基板上的TFT元件，
在上述绝缘基板的表面依次层叠有栅电极、栅绝缘膜、半导体层、绝缘层、源电极和漏电极，
上述半导体层具有：由多晶半导体构成的有源层；和分别介于上述有源层与上述源电极之间以及上述有源层与上述漏电极之间的接触层，
上述接触层是在通过蚀刻形成为岛状的有源层之上形成非晶硅膜而形成的，
在上述非晶硅膜之上形成绝缘层，
在上述绝缘层上形成用于上述源电极以及上述漏电极与上述接触层之间的连接的开口，
在上述非晶硅膜和上述绝缘层之上形成导电膜，
通过蚀刻上述非晶硅膜和上述导电膜，在上述源电极和上述漏电极之下形成上述接触层和上述绝缘层，而且，上述接触层和上述绝缘层设置于通过蚀刻形成为岛状的上述有源层的侧面。
2.根据权利要求1所述的显示装置，其特征在于：
在上述源电极与上述有源层之间以及上述漏电极与上述有源层之间形成的绝缘层是通过在上述非晶硅膜的整个表面上形成硅氧化膜后进行蚀刻而形成的。
3.一种显示装置，具有绝缘基板和形成于上述绝缘基板上的TFT元件，
在上述绝缘基板的表面依次层叠有栅电极、栅绝缘膜、半导体层、源电极和漏电极，
上述半导体层具有：由多晶半导体构成的有源层；和分别介于上述有源层与上述源电极之间以及上述有源层与上述漏电极之间的接触层，
上述接触层是在通过蚀刻形成为岛状的有源层之上形成非晶硅膜而形成的，
在上述非晶硅膜之上形成绝缘层，
在上述绝缘层上形成用于上述源电极以及上述漏电极与上述接触层之间的连接的开口，
在上述非晶硅膜和上述绝缘层之上形成导电膜，
通过蚀刻上述非晶硅膜和上述导电膜，在上述源电极和上述漏电极之下形成上述接触层和绝缘层，
而且，上述接触层和上述绝缘层设置于通过蚀刻形成为岛状的上述有源层的侧面，
在除上述开口以外的上述有源层与上述源电极之间、源层与上述漏电极之间具有上述绝缘层。
4.根据权利要求3所述的显示装置，其特征在于：
俯视观察上述绝缘基板，则
上述接触层、上述源电极和上述漏电极的外形重叠。
5.根据权利要求3所述的显示装置，其特征在于：
上述源电极和上述漏电极是组成不同的两种以上的导电膜的层叠体。
6.根据权利要求3所述的显示装置，其特征在于：
上述绝缘基板具有多个配置成矩阵状的像素电极，并具有包含上述像素电极的像素集合而成的显示区域。
7.根据权利要求3所述的显示装置，其特征在于：
上述TFT元件是开关元件。
8.根据权利要求3所述的显示装置，其特征在于：
上述绝缘基板具有多个配置成矩阵状的像素电极，并具有包含上述像素电极的像素集合而成的显示区域，且在该显示区域的外侧区域上配置有具有TFT元件的驱动电路。
9.根据权利要求3所述的显示装置，其特征在于：
上述绝缘基板具有多个配置成矩阵状的开关元件，上述开关元件的有源层由非晶半导体构成。
10.一种显示装置的制造方法，包括如下工序：
第一工序，在绝缘基板的表面形成栅电极，
第二工序，在上述栅电极之上形成栅绝缘膜，
第三工序，在上述栅绝缘膜之上形成多晶半导体，通过蚀刻形成岛状的有源层，
第四工序，在上述岛状的有源层之上形成与上述有源层的杂质的种类或浓度不同的半导体膜，在通过蚀刻形成的岛状的有源层的侧面形成接触层，
第五工序，在上述半导体层之上形成绝缘层和导电膜，
第六工序，对上述导电膜进行蚀刻而形成源电极和漏电极，
第七工序，对上述半导体膜进行蚀刻而形成分别介于上述源电极与上述有源层之间以及上述漏电极与上述有源层之间的接触层，
在上述绝缘层上设置开口，并连接形成接触层的半导体膜和导电膜。
11.根据权利要求10所述的方法，其特征在于：
在形成上述半导体膜之后，形成绝缘层。
12.根据权利要求10所述的方法，其特征在于：
上述第三工序是在形成非晶半导体膜并将该非晶半导体膜多晶化之后，对其进行蚀刻而形成上述有源层。
CN2008100986443A 2007-06-05 2008-06-03 显示装置及其制造方法 Active CN101320181B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007149249 2007-06-05
JP2007-149249 2007-06-05
JP2007149249A JP5303119B2 (ja) 2007-06-05 2007-06-05 半導体装置

Publications (2)

Publication Number Publication Date
CN101320181A CN101320181A (zh) 2008-12-10
CN101320181B true CN101320181B (zh) 2012-10-31

Family

ID=39791331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100986443A Active CN101320181B (zh) 2007-06-05 2008-06-03 显示装置及其制造方法

Country Status (6)

Country Link
US (1) US8049255B2 (zh)
EP (1) EP2001046A3 (zh)
JP (1) JP5303119B2 (zh)
KR (1) KR100973361B1 (zh)
CN (1) CN101320181B (zh)
TW (1) TWI381529B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5363009B2 (ja) * 2008-02-29 2013-12-11 株式会社ジャパンディスプレイ 表示装置およびその製造方法
CN102668097B (zh) * 2009-11-13 2015-08-12 株式会社半导体能源研究所 半导体器件及其制造方法
KR102089200B1 (ko) 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101698537B1 (ko) * 2010-01-15 2017-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20110090408A (ko) 2010-02-03 2011-08-10 삼성전자주식회사 박막 형성 방법, 표시판용 금속 배선 및 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
TWI500161B (zh) * 2011-06-02 2015-09-11 Au Optronics Corp 混合式薄膜電晶體及其製造方法以及顯示面板
CN102709327B (zh) * 2012-05-16 2015-06-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
JP5991668B2 (ja) * 2012-08-23 2016-09-14 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102038633B1 (ko) 2012-11-13 2019-10-30 삼성전자주식회사 디스플레이 장치의 구동 소자 및 그 제조 방법
JP6227396B2 (ja) * 2013-12-20 2017-11-08 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
CN103715096A (zh) 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法
US9716183B2 (en) * 2014-03-11 2017-07-25 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing same
US10386684B2 (en) * 2014-12-26 2019-08-20 Sharp Kabushiki Kaisha Semiconductor device, display apparatus, and method of manufacturing semiconductor device
CN106663697B (zh) * 2015-03-27 2019-11-12 堺显示器制品株式会社 薄膜晶体管及显示面板
CN105633076A (zh) * 2016-01-04 2016-06-01 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
CN105932066A (zh) * 2016-06-07 2016-09-07 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制备方法
CN105895706A (zh) * 2016-07-01 2016-08-24 深圳市华星光电技术有限公司 薄膜晶体管及显示装置
CN107364248B (zh) * 2017-06-29 2019-04-09 华南理工大学 一种喷墨打印薄膜与基板界面观测与调控的方法
CN107369718A (zh) * 2017-08-07 2017-11-21 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法、液晶显示面板
US10431691B2 (en) * 2017-08-07 2019-10-01 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor and method for manufacturing thin film transistor, and liquid crystal display panel
US10510899B2 (en) 2017-08-07 2019-12-17 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel
US10651257B2 (en) * 2017-12-18 2020-05-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
CN110581177A (zh) * 2019-08-13 2019-12-17 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294811A (en) * 1990-11-30 1994-03-15 Hitachi, Ltd. Thin film semiconductor device having inverted stagger structure, and device having such semiconductor device
US5909615A (en) * 1996-02-28 1999-06-01 International Business Machines Corporation Method for making a vertically redundant dual thin film transistor
CN1499643A (zh) * 2002-11-11 2004-05-26 友达光电股份有限公司 主动式有机发光显示器及其制造方法
CN1619392A (zh) * 2003-11-11 2005-05-25 Lg.菲利浦Lcd株式会社 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法
CN1858911A (zh) * 2005-05-02 2006-11-08 三星电子株式会社 Tft阵列面板、包含它的液晶显示器及tft阵列面板制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01117068A (ja) * 1987-10-29 1989-05-09 Toshiba Corp 薄膜半導体素子
JP2647100B2 (ja) * 1987-11-10 1997-08-27 株式会社東芝 薄膜トランジスタ
EP0493113B1 (en) * 1990-12-28 1997-03-19 Sharp Kabushiki Kaisha A method for producing a thin film transistor and an active matrix substrate for liquid crystal display devices
US5474941A (en) * 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
JPH05283427A (ja) * 1991-02-18 1993-10-29 Hitachi Ltd 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置
US5355002A (en) * 1993-01-19 1994-10-11 Industrial Technology Research Institute Structure of high yield thin film transistors
KR100229676B1 (ko) * 1996-08-30 1999-11-15 구자홍 셀프얼라인 박막트랜지스터 제조방법
JPH1140814A (ja) * 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JP4049422B2 (ja) * 1997-11-18 2008-02-20 三洋電機株式会社 液晶表示装置の製造方法
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same
US6294441B1 (en) * 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2001282139A (ja) * 2000-01-27 2001-10-12 Sharp Corp アクティブマトリックス基板およびその製造方法、並びに、液晶表示装置
WO2005027187A2 (en) * 2003-09-18 2005-03-24 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
JP2005108930A (ja) * 2003-09-29 2005-04-21 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
US7527994B2 (en) * 2004-09-01 2009-05-05 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
KR20070019457A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
JP2007121788A (ja) * 2005-10-31 2007-05-17 Hitachi Displays Ltd アクティブマトリクス基板およびそれを用いた液晶表示装置
KR100671824B1 (ko) * 2005-12-14 2007-01-19 진 장 역 스태거드 박막 트랜지스터 제조 방법
KR100867866B1 (ko) * 2006-09-11 2008-11-07 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294811A (en) * 1990-11-30 1994-03-15 Hitachi, Ltd. Thin film semiconductor device having inverted stagger structure, and device having such semiconductor device
US5909615A (en) * 1996-02-28 1999-06-01 International Business Machines Corporation Method for making a vertically redundant dual thin film transistor
CN1499643A (zh) * 2002-11-11 2004-05-26 友达光电股份有限公司 主动式有机发光显示器及其制造方法
CN1619392A (zh) * 2003-11-11 2005-05-25 Lg.菲利浦Lcd株式会社 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法
CN1858911A (zh) * 2005-05-02 2006-11-08 三星电子株式会社 Tft阵列面板、包含它的液晶显示器及tft阵列面板制造方法

Also Published As

Publication number Publication date
KR100973361B1 (ko) 2010-07-30
US20080303030A1 (en) 2008-12-11
EP2001046A2 (en) 2008-12-10
CN101320181A (zh) 2008-12-10
JP5303119B2 (ja) 2013-10-02
KR20080107281A (ko) 2008-12-10
JP2008305843A (ja) 2008-12-18
TWI381529B (zh) 2013-01-01
TW200915575A (en) 2009-04-01
US8049255B2 (en) 2011-11-01
EP2001046A3 (en) 2011-01-05

Similar Documents

Publication Publication Date Title
CN101320181B (zh) 显示装置及其制造方法
CN103941507B (zh) 一种阵列基板、显示面板及显示装置
US10288967B2 (en) Array substrate, liquid crystal display panel and liquid crystal display device
KR100596143B1 (ko) 액정 표시 장치 및 그 제조 방법
CN102981335A (zh) 像素单元结构、阵列基板和显示装置
CN106483728B (zh) 像素结构、阵列基板和显示装置
CN107121852A (zh) 一种阵列基板及液晶面板
TW574540B (en) Pixel structure of TFT LCD
TW200842471A (en) Active device array substrate
CN103926768A (zh) 一种阵列基板、显示面板和显示装置
CN105572992A (zh) 像素结构、阵列基板及像素结构制作方法
KR100506006B1 (ko) 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조
US10777587B2 (en) Active matrix substrate and display device provided with active matrix substrate
US10833197B2 (en) TFT substrate having compensation capacitance unit for change in capacitance formed between gate electrode and drain electrode
JP3286843B2 (ja) 液晶パネル
JPH0926600A (ja) 液晶表示装置
JPH0380225A (ja) アクティブマトリックス基板
CN105988258A (zh) 显示器面板
CN100593751C (zh) Lcos芯片像素器件结构及其制备方法
US8218097B2 (en) Liquid crystal display
JPH07326767A (ja) 薄膜トランジスタおよびそれを用いた液晶表示装置
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
KR102068962B1 (ko) 액정표시장치용 어레이 기판
US20200051518A1 (en) Semiconductor substrate and driving method
CN1560687B (zh) 画素结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

Owner name: IPS ALPHA SUPPORT CO., LTD.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20111018

Address after: Chiba County, Japan

Applicant after: Hitachi Displays, Ltd.

Co-applicant after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Applicant before: Hitachi Displays, Ltd.

Co-applicant before: IPS pioneer support society

Effective date of registration: 20111018

Address after: Chiba County, Japan

Applicant after: Hitachi Displays, Ltd.

Co-applicant after: IPS Pioneer Support Society

Address before: Chiba County, Japan

Applicant before: Hitachi Displays, Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20081210

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Ion illuminating display device and mfg. method

Granted publication date: 20121031

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231201

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA

Address before: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.