CN100593751C - Lcos芯片像素器件结构及其制备方法 - Google Patents
Lcos芯片像素器件结构及其制备方法 Download PDFInfo
- Publication number
- CN100593751C CN100593751C CN200810053147A CN200810053147A CN100593751C CN 100593751 C CN100593751 C CN 100593751C CN 200810053147 A CN200810053147 A CN 200810053147A CN 200810053147 A CN200810053147 A CN 200810053147A CN 100593751 C CN100593751 C CN 100593751C
- Authority
- CN
- China
- Prior art keywords
- connection plug
- capacitor
- nmos pipe
- row
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000003990 capacitor Substances 0.000 claims abstract description 207
- 239000000758 substrate Substances 0.000 claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 230000000903 blocking effect Effects 0.000 claims description 79
- 238000000034 method Methods 0.000 claims description 33
- 238000001259 photo etching Methods 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 238000005516 engineering process Methods 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- 239000004411 aluminium Substances 0.000 claims description 11
- 238000002360 preparation method Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 2
- 239000010409 thin film Substances 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- HJELPJZFDFLHEY-UHFFFAOYSA-N silicide(1-) Chemical compound [Si-] HJELPJZFDFLHEY-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
LCOS芯片像素器件结构，在一块P型硅衬底上分别按照行与列平行排布若干个像素单元，每行或每列的像素单元包括一由p+-i-P电容器的上极板、薄膜绝缘层、p+-i-P电容器的下极板共同构成的p+-i-P电容器和一NMOS管，所述NMOS管中的NMOS管的漏极与p+-i-P电容器的上极板相连接，每行像素单元中NMOS管的栅极分别向两边延伸直至与左、右两个相邻像素单元中的NMOS管的栅极相连形成一条扫描线，且每行像素单元中的扫描线由一条矩形N型掺杂多晶硅构成；每列像素单元中设置一条信号线，且每列像素单元中NMOS管的源极连接到信号线，并包括所述信号线垂直于所述扫描线。
Description
技术领域
本发明属于信息科学技术学科的微电子应用技术领域，特别是涉及一种LCOS芯片像素器件结构、平面布局及其制备方法的领域。
背景技术
LCOS(Liquid Crystal on Silicon，硅基液晶)显示器技术是LCD(Liquid CrystalDisplay，液晶显示)技术与CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)集成电路技术有机结合的反射型新型显示技术(Chris Chinnock.“Microdisplays and Manufacturing Infrastructure Mature at SID2000”《Information Display》，2000年9，P18)。首先在单晶硅片上运用CMOS工艺制作每行或每列的像素均拥有反射电极的LCOS芯片，然后将LCOS芯片与拥有透明电极的玻璃基板保持适当距离贴合，且在LCOS芯片与拥有透明电极的玻璃基板之间灌入液晶材料，并用适量封结胶把液晶材料固定在LCOS芯片与拥有透明电极的玻璃基板之间形成反射式液晶屏，通过传输不同电压值于LCOS芯片上每行或每列的像素的反射电极，从而控制液晶材料导光强弱，实行对入射光的反射程度调制完成(灰度)图像显示。
图4是公知由数个LCOS芯片像素单元构成的像素电路原理图，即沿LCOS芯片的水平方向设置数条扫描线(31)，沿LCOS芯片的垂直方向设置数列信号线(32)，在扫描线(31)和信号线(32)的每个相交叉部分由1个NMOS管(12)和1个MOS型电容器(20)如图4所示地构成LCOS芯片像素单元(30)；各行LCOS芯片像素单元(30)中NMOS管(N-channel Metal Oxide Semiconductor Transistor，N型沟道金属氧化物半导体晶体管)的栅极(14)连接到各行中的同一扫描线(31)，各列像素单元中NMOS管的源极(11)连接到各列中的同一信号线(32)，各列像素单元中NMOS管的背电极(21)、MOS型电容器的源极(7)、MOS型电容器的漏极(3)、MOS型电容器的背电极(2)互相连接且接到地线(33)，在各个LCOS芯片像素单元(30)中，NMOS管的漏极(8)与MOS型电容器的栅极(19)相连通。
图5是公知LCOS芯片像素单元器件结构截面示意图；如图5所示，设置在P型硅衬底(1)上的1个NMOS管(12)和1个MOS型电容器(20)组成像素单元，其中，NMOS管的有源区(10)由NMOS管的源极(11)、NMOS管的漏极(8)以及NMOS管的源极(11)与NMOS管的源极(8)之间的P型硅衬底(1)部分组成；MOS型电容器的有源区(5)由MOS型电容器的源极(7)、MOS型电容器的漏极(3)以及MOS型电容器的源极(7)与MOS型电容器的漏极(3)之间的P型硅衬底(1)部分组成；并且NMOS管的有源区(10)、NMOS管的背电极(21)、MOS型电容器的有源区(5)、MOS型电容器的背电极(2)设置在P型硅衬底(1)上；NMOS管的源极(11)、NMOS管的漏极(8)、MOS型电容器的源极(7)、MOS型电容器的漏极(3)均为N型半导体，NMOS管的背电极(21)、MOS型电容器的背电极(2)均为P型半导体；NMOS管的栅极(14)设置在NMOS管的源极(11)和NMOS管的漏极(8)之间的区域上，薄膜绝缘层(6)夹置其中；MOS型电容器的栅极(19)设置在MOS型电容器的源极(7)、MOS型电容器的漏极(3)之间的区域上，薄膜绝缘层(6)夹置其中；连接塞B(17)的一端连接MOS型电容器的栅极(19)，连接塞A(15)的一端连接NMOS管的漏极(8)，漏-栅连线(16)连接连接塞A(15)与连接塞B(17)的另一端；连接塞C(18)把连接塞B(17)的另一端与反射电极(13)相连接。
如图4、图5所示，当地线(33)接到地电势，即NMOS管的背电极(21)、MOS型电容器的源极(7)、MOS型电容器的漏极(3)、MOS型电容器的背电极(2)接到地电势，当扫描线(31)施加超过NMOS管栅电压阈值的电势于NMOS管的栅极(14)，NMOS管的源极(11)与NMOS管的漏极(8)之间形成NMOS管的沟道导电层(9)，使NMOS管的源极(11)与NMOS管的漏极(8)之间导通，信号线(32)施加在NMOS管的源极(11)的信号电压就传输到NMOS管的漏极(8)，并通过连接塞A(15)、漏-栅连线(16)、连接塞B(17)传输到MOS型电容器的栅极(19)，当所传输的信号电压电势超过NMOS管栅电压阈值，就在MOS型电容器的源极(7)、MOS型电容器的漏极(3)之间的区域出现MOS型电容器的沟道导电层(4)，由MOS型电容器的沟道导电层(4)、薄膜绝缘层(6)、MOS型电容器的栅极(19)共同构成MOS型电容器(20)的存储电荷的功能结构，该MOS型电容器(20)能够存贮由连接塞B(17)传输过来的、超过NMOS管栅电压阈值的信号电压部分，所存储的信号电压部分同时通过连接塞B(17)、连接塞C(18)传输到反射电极(13)。上述公知LCOS芯片像素单元内部器件的布局与结构占据的空间较大，同时MOS型电容器会减小MOS型电容器存储的信号电压的有效电势幅度。
公开号为CN1556937A的中国专利公开了一种“半导体器件、反射式液晶显示装置和反射式液晶投影仪”的结构，(参见该说明书第3页第26行至说明书第11页第5行)将如图5所示的设置在P型硅衬底(1)上的MOS型电容器的源极(7)和MOS型电容器的漏极(3)取消、NMOS管的背电极(21)与MOS型电容器的背电极(2)合并为一个电极；这样做，尽管消除了MOS型电容器的源极(7)和MOS型电容器的漏极(3)占据的空间，但仍然需要对MOS型电容器的栅极(19)施加超过NMOS管栅电压阈值的电势才能在MOS型电容器的源极(7)、MOS型电容器的漏极(3)之间的区域出现MOS型电容器的沟道导电层(4)，该MOS型电容器的沟道导电层(4)与薄膜绝缘层(6)、MOS型电容器的栅极(19)才能构成电容器，从而减小了MOS型电容器存储的信号电压的有效电势幅度。
总之，公知的像素单元器件结构存在如下问题：
(1)MOS型电容器需要对MOS型电容器的栅极(19)施加超过NMOS管栅电压阈值的电势才能在MOS型电容器的源极(7)、MOS型电容器的漏极(3)之间的区域出现MOS型电容器的导电层(4)，该MOS型电容器的导电层(4)与薄膜绝缘层(6)、MOS型电容器的栅极(19)才能形成电容器，即需要从MOS型电容器所存储的信号电压中分出一部分电势来形成MOS型电容器的导电层(4)，如此就减小了MOS型电容器存储的信号电压的有效电势幅度。
(2)像素单元所在P型硅衬底(1)被分成NMOS管有源区(10)、MOS型电容器的有源区(5)、NMOS管的背电极(21)区、MOS型电容器的背电极(2)区以及这些区之间的隔离区，如此构成的平面布局不利于缩小像素单元尺寸，有碍增加像素单元数目，影响LCOS显示分辨率的提高。
(3)公知LCOS芯片像素单元器件结构截面示意图中，没有设置专门的挡光结构，而实际上LCOS芯片像素单元总是面对强光的照射，光线辐射到NMOS管的有源区
(10)会引起光生载流子，导致形成非NMOS管的栅极(14)作用的、NMOS管的沟道导电层(9)，使NMOS管的源极(11)与NMOS管的漏极(8)之间导通，引起NMOS管失控。
发明内容
针对上述问题，本发明的目的在于克服现有LCOS芯片像素器件结构上的缺陷，提供一种LCOS芯片像素器件结构及其制备方法。
LCOS芯片像素器件结构，在一块P型硅衬底(1)上分别按照行与列平行排布若干个像素单元，其特征在于，每行或每列的像素单元包括一由p+-i-P电容器的上极板(23)、薄膜绝缘层(6)、p+-i-P电容器的下极板(22)共同构成的p+-i-P电容器(24)和一NMOS管(12)，所述NMOS管(12)中的NMOS管的漏极(8)与p+-i-P电容器的上极板(23)相连接，每行像素单元中NMOS管的栅极(14)分别向两边延伸直至与左、右两个相邻像素单元中的NMOS管的栅极(14)相连形成一条扫描线(31)，且每行像素单元中的扫描线(31)由一条矩形N型掺杂多晶硅构成；每列像素单元中设置一条信号线(32)，且每列像素单元中NMOS管的源极(11)连接到信号线(32)，并包括所述信号线(32)垂直于所述扫描线(31)。所述NMOS管(12)中的NMOS管的漏极(8)通过连接塞A(15)、漏-上极板连线(41)、连接塞B(17)与所述p+-i-P电容器(24)中的p+-i-P电容器的上极板(23)相连接，且每列或每行像素单元中所述p+-i-P电容器(24)共用同一p+-i-P电容器的下极板(22)，每列或每行像素单元中P型硅衬底(1)表面嵌入一NMOS管的有源区(10)和一p+-i-P电容器的下极板(22)，所述NMOS管的有源区(10)和所述p+-i-P电容器的下极板(22)的相邻一侧紧密相连，并包括：所述NMOS管的有源区(10)和p+-i-P电容器的下极板(22)之上设置薄膜绝缘层(6)；NMOS管的栅极(14)和电容器的上极板(23)设置在薄膜绝缘层(6)之上；NMOS管的栅极(14)设置在介于NMOS管的源极(11)与NMOS管的漏极(8)之间的P型硅衬底(1)部分的正上方，其间夹置薄膜绝缘层(6)；p+-i-P电容器的上极板(23)设置在p+-i-P电容器的下极板(22)的上方，其间夹置薄膜绝缘层(6)；NMOS管的栅极(14)与p+-i-P电容器的上极板(23)之间绝缘，且p+-i-P电容器的上极板(23)与相邻像素单元中NMOS管的栅极(14)、p+-i-P电容器的上极板(23)之间绝缘；并且包括所述NMOS管的源极(11)和NMOS管的漏极(8)为轻掺杂N型半导体，p+-i-P电容器的下极板(22)为重掺杂P型半导体；所述NMOS管的栅极(14)、p+-i-P电容器的上极板(23)、扫描线(31)采用N型多晶硅层形成；第1层绝缘层(44)设置在NMOS管的栅极(14)和电容器的上极板(23)之上；第2层绝缘层(45)设置在第1层绝缘层(44)之上；漏-上极板连线(41)、连接塞D(25)、连接塞B(17)、连接塞A(15)、连接塞F(29)、信号线(32)设置在第1层绝缘层(44)与第2层绝缘层(45)之间；第3层绝缘层(46)设置在第2层绝缘层(45)之上；连接塞E(26)、连接塞G(42)设置在第2层绝缘层(45)与第3层绝缘层(46)之间；第2挡光层(43)和连接塞C(18)设置在第3层绝缘层(46)之上；连接塞D(25)、连接塞B(17)、连接塞A(15)、连接塞F(29)在第1层金属层形成；连接塞E(26)、连接塞G(42)、公共电极板(52)在第2层金属层形成；第2挡光层(43)和连接塞C(18)用99.99％的铝金属层形成。
所述的LCOS芯片像素器件结构，在每列或每行像素单元中所述NMOS管(12)和p+-i-P电容器(24)之上，第2层绝缘层(45)与第3层绝缘层(46)之间设置第1挡光层(27)，并包括在每行或每列的像素单元中所述第1挡光层(27)上仅存在一个过孔(28)，在每行或每列的像素单元中所述第1挡光层(27)之上设置第2挡光层(43)，且第2挡光层(43)遮盖了所述过孔(28)。
所述的LCOS芯片像素器件结构，在每列像素单元中，第1行与第2行像素单元中的NMOS管(12)共用一个NMOS管的源极(11)和连接塞F(29)，第2行像素单元与第3行像素单元共用一个p+-i-P电容器的下极板(22)和连接塞D(25)，第3行与第4行像素单元中的NMOS管(12)共用一个NMOS管的源极(11)和连接塞F(29)，第4行像素单元与第5行像素单元共用一个p+-i-P电容器的下极板(22)和连接塞D(25)，如此类推该连接关系遍及同一列的各行像素单元；每条扫描线(31)由一条横跨NMOS管的有源区(10)、以所述NMOS管(12)的沟道长度作为宽度、方块电阻1欧姆/方至10欧姆/方的矩形状N型掺杂多晶硅构成，且相邻两条矩形状N型掺杂多晶硅之间保持平行；和每列像素单元中存在一条不跨越扫描线(31)与NMOS管的有源区(10)交叠之区域的信号线(32)，且在该列像素单元中连接塞F(29)均连接到同一条信号线(32)，且相邻的信号线(32)之间不相交。
在所述的LCOS芯片像素器件结构中，连接塞G(42)设置在连接塞B(17)上方，且连接塞G(42)的一端与第1挡光层(27)之间保持绝缘距离，该距离在第1挡光层(27)上形成过孔(28)，且所述过孔(28)为加工工艺所能提供的最小间隙；连接塞G(42)的一端连接连接塞B(17)，连接塞E(26)连接连接塞D(25)和第1挡光层(27)；并包括各个像素中的第1挡光层(27)沿水平、垂直方向延展直至相互连接形成公共电极板(52)。
所述的LCOS芯片像素器件结构，每行或每列的像素单元中所述第2挡光层(43)与相邻像素的第2挡光层之间存在保持绝缘的距离，且该距离为加工工艺所能提供的最小距离，并且所述第2挡光层(43)通过连接塞C(18)与连接塞G(42)的另一端相连。
本发明还提供了一种适于本发明的LCOS芯片像素器件结构的制备方法，其特征在于，包括：
第一步：在P型衬底区(1)进行P型重掺杂制作出p+-i-P电容器的下极板(22)，
第二步：依次沉积薄膜绝缘层(6)、N型掺杂多晶硅层(61)，
第三步：采用光刻工艺和单层多晶硅自对准工艺制作形成NMOS管的栅极(14)和p+-i-P电容器的上极板(23)，
第四步：在P型衬底区(1)进行N型轻掺杂制作NMOS管的源极(11)和NMOS管的漏极(8)，
第五步：沉积第1层绝缘层(44)并采用光刻工艺在第1层绝缘层(44)上刻蚀出NMOS管的漏极接触窗口(63)、NMOS管的源极接触窗口(64)、p+-i-P电容器的上极板接触窗口(65)、p+-i-P电容器的下极板接触窗口(66)，
第六步：制作第1层金属层并采用光刻工艺刻蚀出连接塞A(15)、连接塞B(17)、连接塞D(25)、连接塞F(29)以及漏-上极板连线(41)，
第七步：沉积第2层绝缘层(45)并采用光刻工艺在第2层绝缘层(45)上刻蚀出连接塞D接触窗口(73)、连接塞B接触窗口(74)，
第八步：制作第2层金属层并采用光刻工艺刻蚀出连接塞E(26)、连接塞G(42)和第1挡光层(27)，并且连接塞G(42)的一端与第1挡光层(27)之间保持绝缘距离，该距离在第1挡光层(27)上形成过孔(28)，且所述过孔(28)为加工工艺所能提供的最小间隙，
第九步：沉积第3层绝缘层(46)并采用化学机械抛光工艺整平第3层绝缘层(46)，在整平的第3层绝缘层(46)上采用光刻工艺刻蚀出连接塞C接触窗口(77)，
第十步：采用含AL(铝)为99.99％的纯铝金属材料制作厚度为150纳米至200纳米的第3层金属，并采用光刻工艺在第3层金属上刻蚀出连接塞C(18)、充当第2挡光层(43)的像素电极。
与现有技术相比，本发明所采用的p+-i-P电容器(24)、双层挡光层结构、共用器件的平面布局方式具备以下优点：
(1)在P型衬底上形成p+型重掺杂材料，由于p+型重掺杂材料为导体，可以起到MOS型电容器的沟道导电层(4)的作用，因此使用p+型重掺杂材料制作存储电容器的下电极，就不需要对所制备p+-i-P电容器的上电极施加额外电势来形成下电极，从而扩展了被存储信号电势的有效幅值；
(2)每行或每列的像素(是有意区别才使用“像素”与“像素单元”两种表达的吗？如否，请尽量将说明书与权利要求书中使用的称谓统一)中除NMOS管的有源区外均为p+型重掺杂区，且p+型重掺杂区连成一体，当该p+型重掺杂区接到地电势时，将比图5所示的公知LCOS像素具备更强的电学稳定性和抗噪能力；
(3)p+-i-P电容器比公知LCOS像素中的MOS型电容器(20)占用更小的空间，将有助于实现更高分辨率的LCOS显示；
(4)每行或每列的像素中第1挡光层(27)、连接塞E(26)、连接塞D(25)、p+-i-P电容器的下极板(22)相互连通，当在第1挡光层(27)施加地电势，就形成一个电磁屏蔽空间，可避免像素单元受到干扰，有助于提高显示质量；
(5)所述的双层挡光结构有助于解决漏光问题，尤其是第1挡光层(27)仅有一个过孔(28)，可以把漏光程度控制到最低；
(6)当公共电极板(52)断开与地电势的连接，并接通测试探头，即断开了第1挡光层(27)与地电势的连接，在扫描线(31)和信号线(32)进行电检测时，测量公共电极板(52)的电位，可以检测出在扫描线(31)和信号线(32)与第1挡光层(27)之间是否短路；
(7)N型掺杂多晶硅具有较小的电阻率，采用N型掺杂多晶硅作扫描线，减小了扫描信号电势在每行各像素NMOS管的栅(14)之间传输的延迟时间；
(8)行像素之间通过共用NMOS管的源极(11)、连接塞F(29)，可以提高像素的行数目；
(9)行像素之间通过共用p+-i-P电容器的下极板(22)、连接塞E(26)、连接塞D(25)，可以取道扩大了NMOS背电极(21)区域的作用，有助于增强像素抗噪能力。
附图说明
图1是本发明LCOS芯片像素结构平面布局示意图；其中：8：NMOS管的漏极，10：NMOS管的有源区，11：NMOS管的源极，12：NMOS管，14：NMOS管的栅极，15：连接塞A，18：连接塞C，23：p+-i-P电容器的上极板，24：p+-i-P电容器，26：连接塞E，28：过孔，29：连接塞F，31：扫描线，32：信号线，41：漏-上极板连线，43：第2挡光层。
图2是图1的AA′剖面示意图，也是第十步制作后的LCOS芯片像素单元器件结构的截面示意图；其中：1：P型硅衬底，6：薄膜绝缘层，8：NMOS管的漏极，10：NMOS管的有源区，11：NMOS管的源极，12：NMOS管，14：NMOS管的栅极，15：连接塞A，17：连接塞B，18：连接塞C，22：p+-i-P电容器的下极板，23：p+-i-P电容器的上极板，24：p+-i-P电容器，25：连接塞D，26：连接塞E，27：第1挡光层，28：过孔，29：连接塞F，41：漏-上极板连线，42：连接塞G，43：第2挡光层，44：第1层绝缘层，45：第2层绝缘层，46：第3层绝缘层。
图3是本发明LCOS芯片像素单元构成的数个像素电路原理图；其中：8：NMOS管的漏极，11：NMOS管的源极，12：NMOS管，14：NMOS管的栅极，22：p+-i-P电容器的下极板，23：p+-i-P电容器的上极板，24：p+-i-P电容器，31：扫描线，32：信号线，52：公共电极板，55：本发明的LCOS芯片像素单元；
图4是公知的数个LCOS芯片像素单元构成的像素电路原理图；其中：2：MOS型电容器的背电极，3：MOS型电容器的漏极，7：MOS型电容器的漏极，8：NMOS管的漏极，11：NMOS管的源极，12：NMOS管，14：NMOS管的栅极，20：MOS型电容器，21：NMOS管的背电极；30：LCOS芯片像素单元；31：扫描线，32：信号线，33：地线；
图5是公知的LCOS芯片像素单元器件结构截面示意图；其中：1：P型硅衬底，2：MOS型电容器的背电极，3：MOS型电容器的漏极，4：MOS型电容器的沟道导电层，5：MOS型电容器的有源区，6：薄膜绝缘层，7：MOS型电容器的漏极，8：NMOS管的漏极，9：NMOS管的沟道导电层，10：NMOS管的有源区，11：NMOS管的源极，12：NMOS管，13：反射电极，14：NMOS管的栅极，15：连接塞A，16：漏-栅连线，17：连接塞B，18：连接塞C，19：MOS型电容器的栅极，20：MOS型电容器；21：NMOS管的背电极。
图6至图14以及图2为制备过程中LCOS芯片像素单元器件结构逐步叠加的截面示意图；
图6是第一步制作后的LCOS芯片像素单元器件结构的截面示意图；其中：1：P型硅衬底，22：p+-i-P电容器的下极板。
图7是第二步制作后的LCOS芯片像素单元器件结构的截面示意图，其中：1：P型硅衬底，6：薄膜绝缘层，22：p+-i-P电容器的下极板，61：N型掺杂多晶硅层。
图8是第三步制作后的LCOS芯片像素单元器件结构的截面示意图，其中：1：P型硅衬底，6：薄膜绝缘层，14：NMOS管的栅极，22：p+-i-P电容器的下极板，23：p+-i-P电容器的上极板。
图9是第四步制作后的LCOS芯片像素单元器件结构的截面示意图，其中：1：P型硅衬底，6：薄膜绝缘层，8：NMOS管的漏极，11：NMOS管的源极，14：NMOS管的栅极，22：p+-i-P电容器的下极板，23：p+-i-P电容器的上极板。
图10是第五步制作后的LCOS芯片像素单元器件结构的截面示意图，其中：1：P型硅衬底，6：薄膜绝缘层，8：NMOS管的漏极，11：NMOS管的源极，14：NMOS管的栅极，22：p+-i-P电容器的下极板，23：p+-i-P电容器的上极板，44：第1层绝缘层，63：NMOS管的漏极接触窗口，64：NMOS管的源极接触窗口，65：p+-i-P电容器的上极板接触窗口，66p+-i-P电容器的下极板接触窗口。
图11是第六步制作后的LCOS芯片像素单元器件结构的截面示意图，其中：1：P型硅衬底，6：薄膜绝缘层，8：NMOS管的漏极，11：NMOS管的源极，14：NMOS管的栅极，15：连接塞A，17：连接塞B，22：p+-i-P电容器的下极板，23：p+-i-P电容器的上极板，25：连接塞D，29：连接塞F，41：漏-上极板连线，63：NMOS管的漏极接触窗口，64：NMOS管的源极接触窗口，65：p+-i-P电容器的上极板接触窗口，66p+-i-P电容器的下极板接触窗口。
图12是第七步制作后的LCOS芯片像素单元器件结构的截面示意图，其中：1：P型硅衬底，6：薄膜绝缘层，8：NMOS管的漏极，11：NMOS管的源极，14：NMOS管的栅极，15：连接塞A，17：连接塞B，22：p+-i-P电容器的下极板，23：p+-i-P电容器的上极板，25：连接塞D，29：连接塞F，41：漏-上极板连线，45：第2层绝缘层，73连接塞D接触窗口，74：连接塞B接触窗口。
图13是第八步制作后的LCOS芯片像素单元器件结构的截面示意图，其中：1：P型硅衬底，6：薄膜绝缘层，8：NMOS管的漏极，11：NMOS管的源极，14：NMOS管的栅极，15：连接塞A，17：连接塞B，22：p+-i-P电容器的下极板，23：p+-i-P电容器的上极板，25：连接塞D，26：连接塞E，27：第1挡光层，28：过孔，29：连接塞F，41：漏-上极板连线，42：连接塞G。
图14是第九步制作后的LCOS芯片像素单元器件结构的截面示意图，其中：1：P型硅衬底，6：薄膜绝缘层，8：NMOS管的漏极，11：NMOS管的源极，14：NMOS管的栅极，15：连接塞A，17：连接塞B，22：p+-i-P电容器的下极板，23：p+-i-P电容器的上极板，25：连接塞D，26：连接塞E，27：第1挡光层，28：过孔，29：连接塞F，41：漏-上极板连线，42：连接塞G，46：第3层绝缘层，77：连接塞C接触窗口。
具体实施方式
下面结合附图对本发明的LCOS芯片像素器件及其制备方法作进一步具体说明：参见附图1、图2、图3，LCOS芯片像素器件结构，在一块P型硅衬底(1)上分别按照行与列平行排布若干个像素单元，其特征在于，每行或每列的像素单元包括一由p+-i-P电容器的上极板(23)、薄膜绝缘层(6)、p+-i-P电容器的下极板(22)共同构成的p+-i-P电容器(24)和一NMOS管(12)，所述NMOS管(12)中的NMOS管的漏极(8)与p+-i-P电容器的上极板(23)相连接，每行像素单元中NMOS管的栅极(14)分别向两边延伸直至与左、右两个相邻像素单元中的NMOS管的栅极(14)相连形成一条扫描线(31)，且每行像素单元中的扫描线(31)由一条矩形N型掺杂多晶硅构成；每列像素单元中设置一条信号线(32)，且每列像素单元中NMOS管的源极(11)连接到信号线(32)，并包括所述信号线(32)垂直于所述扫描线(31)。
参见附图1，在每列像素中，第1行与第2行像素中的NMOS管(12)共用一个NMOS管的源极(11)和连接塞F(29)，第2行像素与第3行像素共用一个p+-i-P电容器的下极板(22)和连接塞D(25)，第3行与第4行像素中的NMOS管(12)共用一个NMOS管的源极(11)和连接塞F(29)，第4行像素与第5行像素共用一个p+-i-P电容器的下极板(22)和连接塞D(25)，如此类推该连接关系遍及同一列的各行像素；和，
如图1所示，每条扫描线(31)由一条横跨NMOS管的有源区(10)、以所述NMOS管(12)的沟道长度作为宽度、电阻率小于常规多晶硅(方块电阻1欧姆/方至10欧姆/方)的矩形状N型掺杂多晶硅构成，且相邻两条矩形状N型掺杂多晶硅之间保持平行；和
每列像素中存在一条不穿越扫描线(31)与NMOS管的有源区(10)交叠之区域的信号线(32)，且在该列像素中连接塞F(29)均连接到同一条信号线(32)，且相邻的信号线(32)之间不相交；和，
每行或每列的像素中P型硅衬底(1)表面嵌入一NMOS管的有源区(10)和一p+-i-P电容器的下极板(22)，所述NMOS管的有源区(10)和所述p+-i-P电容器的下极板(22)的相邻一侧紧密相连，且每列或每行像素单元中所述p+-i-P电容器(24)共用同一p+-i-P电容器的下极板(22)。
如图2所示，所述NMOS管的有源区(10)和p+-i-P电容器的下极板(22)之上设置薄膜绝缘层(6)；NMOS管的栅极(14)和电容器的上极板(23)设置在薄膜绝缘层(6)之上；第1层绝缘层(44)设置在NMOS管的栅极(14)和电容器的上极板(23)之上；第2层绝缘层(45)设置在第1层绝缘层(44)之上；漏-上极板连线(41)、连接塞D(25)、连接塞B(17)、连接塞A(15)、连接塞F(29)、信号线(32)设置在第1层绝缘层(44)与第2层绝缘层(45)之间；第3层绝缘层(46)设置在第2层绝缘层(45)之上；连接塞E(26)、连接塞G(42)设置在第2层绝缘层(45)与第3层绝缘层(46)之间；第2挡光层(43)和连接塞C(18)设置在第3层绝缘层(46)之上；
NMOS管(12)的有源区包括NMOS管的源极(11)、NMOS管的漏极(8)，和介于NMOS管的源极(11)与NMOS管的漏极(8)之间的P型硅衬底(1)部分，NMOS管的源极(11)和NMOS管的漏极(8)为轻掺杂N型半导体，p+-i-P电容器的下极板(22)为重掺杂P型半导体。
参见附图2，NMOS管的栅极(14)设置在介于NMOS管的源极(11)与NMOS管的漏极(8)之间的P型硅衬底(1)部分的正上方，其间夹置薄膜绝缘层(6)；p+-i-P电容器的上极板(23)设置在p+-i-P电容器的下极板(22)的上方，其间夹置薄膜绝缘层(6)；NMOS管的栅极(14)与p+-i-P电容器的上极板(23)之间绝缘，且p+-i-P电容器的上极板(23)与相邻像素中NMOS管的栅极(14)、p+-i-P电容器的上极板(23)之间绝缘；NMOS管的栅极(14)与p+-i-P电容器的上极板(23)均为N型多晶硅层形成；
参见附图3，每行各个像素中所述NMOS管的栅极(14)分别沿左、右两个水平方向延伸直至与左、右两个相邻像素中所述NMOS管的栅极(14)相连形成一条扫描线(31)相邻扫描线(31)保持平行；扫描线(31)采用N型多晶硅层形成；
参见图1、图2、图3，用N型多晶硅层形成所述NMOS管的栅极(14)、p+-i-P电容器的上极板(23)、扫描线(31)；用第1层金属层形成连接塞D(25)、连接塞B(17)、连接塞A(15)、连接塞F(29)；用第2层金属层形成第1挡光层(27)、连接塞E(26)、连接塞G(42)、公共电极板(52)；用含AL(铝)为99.99％的纯AL金属层形成第2挡光层(43)和连接塞C(18)；
参见附图1和附图2，每列各个像素中NMOS管的源极(11)通过连接塞F(29)的一端连接到信号线(32)，且所述信号线(32)垂直于所述扫描线(31)；
参见附图2，连接塞D(25)与p+-i-P电容器的下极板(22)相连接，连接塞B(17)的一端与p+-i-P电容器的上极板(23)相连接，连接塞A(15)的一端与NMOS管的漏极(8)相连接，连接塞F(29)的一端与NMOS管的源极(11)相连接；且漏-上极板连线(41)连接连接塞B(17)的另一端和连接塞A(15)的另一端；
在每列或每行像素单元中所述NMOS管(12)和p+-i-P电容器(24)之上，第2层绝缘层(45)与第3层绝缘层(46)之间设置第1挡光层(27)，并包括在每行或每列的像素单元中所述第1挡光层(27)上仅存在一个过孔(28)，在每行或每列的像素单元中所述第1挡光层(27)之上设置第2挡光层(43)，且第2挡光层(43)遮盖了所述过孔(28)。
每行或每列的像素单元中所述第2挡光层(43)与相邻像素的第2挡光层之间存在保持绝缘的距离，且该距离为加工工艺所能提供的最小距离，并且所述第2挡光层(43)通过连接塞C(18)与连接塞G(42)的另一端相连。
参见附图2和附图3，连接塞G(42)设置在连接塞B(17)上方，且连接塞G(42)的一端与第1挡光层(27)之间保持绝缘距离，该距离在第1挡光层(27)上形成过孔(28)，且所述过孔(28)为加工工艺所能提供的最小间隙，这样可以把漏光程度控制到最低；连接塞G(42)的一端连接连接塞B(17)，连接塞E(26)连接连接塞D(25)和第1挡光层(27)；并包括各个像素中的第1挡光层(27)沿水平、垂直方向延展直至相互连接形成公共电极板(52)；
参见附图2和附图5，所述第2挡光层(43)也是LCOS像素的反射电极(13)；所述第2挡光层(43)与相邻像素的第2挡光层的距离为加工工艺所能提供的最小距离，这样可以提供最大的开口率，连接塞C(18)相连第2挡光层(43)与连接塞G(42)；
当通过第1挡光层(27)、连接塞E(26)和连接塞D(25)把p+-i-P电容器的下极板(22)接为地电势，当扫描线(31)输入超过所述NMOS管(12)栅电压阈值的电势、所述NMOS管的源极(11)和所述NMOS管的漏极(8)导通、所述信号线(32)上的信号电压的电势传输到所述漏-上极板连线(23)，传到所述漏-上极板连线(23)的信号电压的电势就存储到把p+-i-P电容器的上极板(23)，不需要额外施加电势形成导电层来充当电容器的下电极。
图6至图14以及图2为制备过程中LCOS芯片像素单元器件结构逐步叠加的截面示意图；
本发明提供了一种LCOS芯片像素器件结构的制备方法，其特征在于，包括：
第一步参见图6：在P型衬底区(1)进行P型重掺杂制作出p+-i-P电容器的下极板(22)，
第二步参见图7：依次沉积薄膜绝缘层(6)、N型掺杂多晶硅层(61)，
第三步参见图7和图8：采用光刻工艺和单层多晶硅自对准工艺把图7中所述的N型掺杂多晶硅层(61)制作形成NMOS管的栅极(14)和p+-i-P电容器的上极板(23)，
第四步参见图9：在P型衬底区(1)进行N型轻掺杂制作NMOS管的源极(11)和NMOS管的漏极(8)，
第五步参见图10：沉积第1层绝缘层(44)并采用光刻工艺在第1层绝缘层(44)上刻蚀出NMOS管的漏极接触窗口(63)、NMOS管的源极接触窗口(64)、p+-i-P电容器的上极板接触窗口(65)、p+-i-P电容器的下极板接触窗口(66)，
第六步参见图11：制作第1层金属层并采用光刻工艺刻蚀出连接塞A(15)、连接塞B(17)、连接塞D(25)、连接塞F(29)以及漏-上极板连线(41)，
第七步参见图12：沉积第2层绝缘层(45)并采用光刻工艺在第2层绝缘层(45)上刻蚀出连接塞D接触窗口(73)、连接塞B接触窗口(74)，
第八步参见图13：制作第2层金属层并采用光刻工艺刻蚀出连接塞E(26)、连接塞G(42)和第1挡光层(27)，并且连接塞G(42)的一端与第1挡光层(27)之间保持绝缘距离，该距离在第1挡光层(27)上形成过孔(28)，且所述过孔(28)为加工工艺所能提供的最小间隙，
第九步参见图14：沉积第3层绝缘层(46)并采用CMP(化学机械抛光)工艺整平第3层绝缘层(46)，在整平的第3层绝缘层(46)上采用光刻工艺刻蚀出连接塞C接触窗口(77)，
第十步参见图2：采用含铝(AL)为99.99％的纯铝金属材料制作厚度为150纳米至200纳米的第3层金属，并采用光刻工艺在第3层金属上刻蚀出连接塞C(18)、充当第2挡光层(43)的像素电极；(蓝字内容与以下内容多有重复，建议合并后只保留一次即包含权利要求7的全部内容，且有全部补充内容的最为详尽的描述即可，我做还是您来做？我很愿意做，只怕没有您做的好而快。)
结合图6至图14以及图2细分制备方法如下：
参见图6，第一步制作后的LCOS芯片像素单元器件结构的截面示意图，首先遵照单层多晶硅CMOS工艺要求，采用轻掺杂P型晶向硅材料作为P型衬底区(1)，并在P型衬底区(1)进行P型重掺杂制备出p+-i-P电容器的下极板(22)；
参见图7，接着先在所述P型衬底区(1)以及p+-i-P电容器的下极板(22)之上沉积一层厚度50纳米至150纳米的薄膜绝缘层(6)，然后在所述的薄膜绝缘层(6)上制作N型掺杂多晶硅层(61)；
参见图7和图8，接着采用光刻工艺把上述N型掺杂多晶硅层制作形成NMOS管的栅极(14)和p+-i-P电容器的上极板(23)，还包括：采用单层多晶硅自对准工艺和光刻工艺去除NMOS管的栅极(14)和p+-i-P电容器的上极板(23)之间的薄膜绝缘层(6)；
参见图9，接着在P型硅衬底层(1)上进行N型轻掺杂制作NMOS管的源极(11)和NMOS管的漏极(8)；
参见图10，接着沉积覆盖所述NMOS管的栅极(14)、p+-i-P电容器的上极板(23)、p+-i-P电容器的下极板(22)、NMOS管的源极(11)和NMOS管的漏极(8)的第1层绝缘层(44)，还包括：同时采用光刻工艺在第1层绝缘层(44)上刻蚀出分别暴露部分NMOS管的漏极(8)、NMOS管的源极(11)、p+-i-P电容器的上极板(23)、p+-i-P电容器的下极板(22)的NMOS管的漏极接触窗口(63)、NMOS管的源极接触窗口(64)、p+-i-P电容器的上极板接触窗口(65)、p+-i-P电容器的下极板接触窗口(66)；
参见图11，接着制作覆盖在第1层绝缘层(44)上、且分别充满所述NMOS管的漏极接触窗口(63)、NMOS管的源极接触窗口(64)、p+-i-P电容器的上极板接触窗口(65)、p+-i-P电容器的下极板接触窗口(66)的第1层金属层，还包括：同时采用光刻工艺在第1层金属层上刻蚀出所述连接塞A(15)、连接塞B(17)、连接塞D(25)、连接塞F(29)、漏-上极板连线(41)；
参见图12，接着制作覆盖所述第1层绝缘层(44)以及所述连接塞A(15)、连接塞B(17)、连接塞D(25)、连接塞F(29)、漏-上极板连线(41)的第2层绝缘层(45)，还包括：同时采用光刻工艺在第2层绝缘层(45)上刻蚀出分别暴露部分连接塞D(25)、连接塞B(17)的连接塞D接触窗口(73)、连接塞B接触窗口(74)；
参见图13，接着制作覆盖且分别填满所述连接塞D接触窗口(73)、连接塞B接触窗口(74)的第2层金属层，还包括：同时采用光刻工艺在第2层金属层上刻蚀出连接塞G(42)、第1挡光层(27)、与所述第1挡光层(27)相连接的连接塞E(26)、连接塞G与所述第1挡光层(27)(42)之间的间隙即过孔(28)；
参见图14，接着制作覆盖所述第2层绝缘层(45)以及所述连接塞G(42)、第1挡光层(27)、与所述第1挡光层(27)相连接的连接塞E(26)、连接塞G与所述第1挡光层(27)(42)之间的间隙即过孔(28)的第3层绝缘层(46)，还包括：同时采用CMP(化学机械抛光)工艺整平第3层绝缘层(46)，在整平的第3层绝缘层(46)上采用光刻工艺刻蚀出暴露部分连接塞C(18)的连接塞C接触窗口(77)；
参见图2和图14，最后采用含AL(铝)为99.99％的纯AL金属材料在所述第3层绝缘层(46)上制作厚度为150纳米至200纳米的第3层金属，并且所述第3层金属填满所述连接塞C接触窗口(77)，还包括：同时采用光刻工艺在所述第3层金属上刻蚀出充当第2挡光层(43)的像素电极、与所述第2挡光层(43)相连接的连接塞C(18)。
Claims (7)
1、LCOS芯片像素器件结构，在一块P型硅衬底(1)上分别按照行与列平行排布若干个像素单元，其特征在于，每行或每列的像素单元包括一由p+-i-P电容器的上极板(23)、薄膜绝缘层(6)、p+-i-P电容器的下极板(22)共同构成的p+-i-P电容器(24)和一NMOS管(12)，所述NMOS管(12)中的NMOS管的漏极(8)与p+-i-P电容器的上极板(23)相连接，每行像素单元中NMOS管的栅极(14)分别向两边延伸直至与左、右两个相邻像素单元中的NMOS管的栅极(14)相连形成一条扫描线(31)，且每行像素单元中的扫描线(31)由一条矩形N型掺杂多晶硅构成；每列像素单元中设置一条信号线(32)，且每列像素单元中NMOS管的源极(11)连接到信号线(32)，并包括所述信号线(32)垂直于所述扫描线(31)。
2、根据权利要求1所述的LCOS芯片像素器件结构，其特征在于，所述NMOS管(12)中的NMOS管的漏极(8)通过连接塞A(15)、漏-上极板连线(41)、连接塞B(17)与所述p+-i-P电容器(24)中的p+-i-P电容器的上极板(23)相连接，且每列或每行像素单元中所述p+-i-P电容器(24)共用同一p+-i-P电容器的下极板(22)，每列或每行像素单元中P型硅衬底(1)表面嵌入一NMOS管的有源区(10)和一p+-i-P电容器的下极板(22)，所述NMOS管的有源区(10)和所述p+-i-P电容器的下极板(22)的相邻一侧紧密相连，并包括：所述NMOS管的有源区(10)和p+-i-P电容器的下极板(22)之上设置薄膜绝缘层(6)；NMOS管的栅极(14)和电容器的上极板(23)设置在薄膜绝缘层(6)之上；NMOS管的栅极(14)设置在介于NMOS管的源极(11)与NMOS管的漏极(8)之间的P型硅衬底(1)部分的正上方，其间夹置薄膜绝缘层(6)；p+-i-P电容器的上极板(23)设置在p+-i-P电容器的下极板(22)的上方，其间夹置薄膜绝缘层(6)；NMOS管的栅极(14)与p+-i-P电容器的上极板(23)之间绝缘，且p+-i-P电容器的上极板(23)与相邻像素单元中NMOS管的栅极(14)、p+-i-P电容器的上极板(23)之间绝缘；并且包括所述NMOS管的源极(11)和NMOS管的漏极(8)为轻掺杂N型半导体，p+-i-P电容器的下极板(22)为重掺杂P型半导体；所述NMOS管的栅极(14)、p+-i-P电容器的上极板(23)、扫描线(31)采用N型多晶硅层形成；第1层绝缘层(44)设置在NMOS管的栅极(14)和电容器的上极板(23)之上；第2层绝缘层(45)设置在第1层绝缘层(44)之上；漏-上极板连线(41)、连接塞D(25)、连接塞B(17)、连接塞A(15)、连接塞F(29)、信号线(32)设置在第1层绝缘层(44)与第2层绝缘层(45)之间；第3层绝缘层(46)设置在第2层绝缘层(45)之上；连接塞E(26)、连接塞G(42)设置在第2层绝缘层(45)与第3层绝缘层(46)之间；第2挡光层(43)和连接塞C(18)设置在第3层绝缘层(46)之上；连接塞D(25)、连接塞B(17)、连接塞A(15)、连接塞F(29)在第1层金属层形成；连接塞E(26)、连接塞G(42)、公共电极板(52)在第2层金属层形成；第2挡光层(43)和连接塞C(18)用99.99％的铝金属层形成。
3、根据权利要求2所述的LCOS芯片像素器件结构，其特征在于，在每列或每行像素单元中所述NMOS管(12)和p+-i-P电容器(24)之上，第2层绝缘层(45)与第3层绝缘层(46)之间设置第1挡光层(27)，并包括在每行或每列的像素单元中所述第1挡光层(27)上仅存在一个过孔(28)，在每行或每列的像素单元中所述第1挡光层(27)之上设置第2挡光层(43)，且第2挡光层(43)遮盖了所述过孔(28)。
4、根据权利要求1所述的LCOS芯片像素器件结构，其特征在于，在每列像素单元中，第1行与第2行像素单元中的NMOS管(12)共用一个NMOS管的源极(11)和连接塞F(29)，第2行像素单元与第3行像素单元共用一个p+-i-P电容器的下极板(22)和连接塞D(25)，第3行与第4行像素单元中的NMOS管(12)共用一个NMOS管的源极(11)和连接塞F(29)，第4行像素单元与第5行像素单元共用一个p+-i-P电容器的下极板(22)和连接塞D(25)，如此类推该连接关系遍及同一列的各行像素单元；每条扫描线(31)由一条横跨NMOS管的有源区(10)、以所述NMOS管(12)的沟道长度作为宽度、方块电阻1欧姆/方至10欧姆/方的矩形状N型掺杂多晶硅构成，且相邻两条矩形状N型掺杂多晶硅之间保持平行；和每列像素单元中存在一条不跨越扫描线(31)与NMOS管的有源区(10)交叠之区域的信号线(32)，且在该列像素单元中连接塞F(29)均连接到同一条信号线(32)，且相邻的信号线(32)之间不相交。
5、根据权利要求3所述的LCOS芯片像素器件结构，其特征在于，连接塞G(42)设置在连接塞B(17)上方，且连接塞G(42)的一端与第1挡光层(27)之间保持绝缘距离，该距离在第1挡光层(27)上形成过孔(28)，且所述过孔(28)为加工工艺所能提供的最小间隙；连接塞G(42)的一端连接连接塞B(17)，连接塞E(26)连接连接塞D(25)和第1挡光层(27)；并包括各个像素中的第1挡光层(27)沿水平、垂直方向延展直至相互连接形成公共电极板(52)。
6、根据权利要求5所述的LCOS芯片像素器件结构，其特征在于，每行或每列的像素单元中第2挡光层(43)与相邻像素的第2挡光层之间存在保持绝缘的距离，且该距离为加工工艺所能提供的最小距离，并且所述第2挡光层(43)通过连接塞C(18)与连接塞G(42)的另一端相连。
7、适于本发明的LCOS芯片像素器件结构的制备方法，其特征在于，包括：
第一步：在P型衬底区(1)进行P型重掺杂制作出p+-i-P电容器的下极板(22)，
第二步：依次沉积薄膜绝缘层(6)、N型掺杂多晶硅层(61)，
第三步：采用光刻工艺和单层多晶硅自对准工艺制作形成NMOS管的栅极(14)和p+-i-P电容器的上极板(23)，
第四步：在P型衬底区(1)进行N型轻掺杂制作NMOS管的源极(11)和NMOS管的漏极(8)，
第五步：沉积第1层绝缘层(44)并采用光刻工艺在第1层绝缘层(44)上刻蚀出NMOS管的漏极接触窗口(63)、NMOS管的源极接触窗口(64)、p+-i-P电容器的上极板接触窗口(65)、p+-i-P电容器的下极板接触窗口(66)，
第六步：制作第1层金属层并采用光刻工艺刻蚀出连接塞A(15)、连接塞B(17)、连接塞D(25)、连接塞F(29)以及漏-上极板连线(41)，
第七步：沉积第2层绝缘层(45)并采用光刻工艺在第2层绝缘层(45)上刻蚀出连接塞D接触窗口(73)、连接塞B接触窗口(74)，
第八步：制作第2层金属层并采用光刻工艺刻蚀出连接塞E(26)、连接塞G(42)和第1挡光层(27)，并且连接塞G(42)的一端与第1挡光层(27)之间保持绝缘距离，该距离在第1挡光层(27)上形成过孔(28)，且所述过孔(28)为加工工艺所能提供的最小间隙，
第九步：沉积第3层绝缘层(46)并采用化学机械抛光工艺整平第3层绝缘层(46)，在整平的第3层绝缘层(46)上采用光刻工艺刻蚀出连接塞C接触窗口(77)，
第十步：采用含AL(铝)为99.99％的纯铝金属材料制作厚度为150纳米至200纳米的第3层金属，并采用光刻工艺在第3层金属上刻蚀出连接塞C(18)、充当第2挡光层(43)的像素电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810053147A CN100593751C (zh) | 2008-05-16 | 2008-05-16 | Lcos芯片像素器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810053147A CN100593751C (zh) | 2008-05-16 | 2008-05-16 | Lcos芯片像素器件结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101281333A CN101281333A (zh) | 2008-10-08 |
| CN100593751C true CN100593751C (zh) | 2010-03-10 |
Family
ID=40013862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810053147A Expired - Fee Related CN100593751C (zh) | 2008-05-16 | 2008-05-16 | Lcos芯片像素器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100593751C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103139499B (zh) * | 2013-03-21 | 2016-08-31 | 北京思比科微电子技术股份有限公司 | 具有可变转换增益的图像传感器有源像素及图像传感器 |
| CN104049424B (zh) * | 2014-06-26 | 2016-08-24 | 安徽大学 | 用于全息视频显示的硅基液晶空间光调制器的像素结构 |
| US11616053B2 (en) * | 2018-09-05 | 2023-03-28 | Tokyo Electron Limited | Method to vertically route a logic cell incorporating stacked transistors in a three dimensional logic device |
-
2008
- 2008-05-16 CN CN200810053147A patent/CN100593751C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101281333A (zh) | 2008-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101320181B (zh) | 显示装置及其制造方法 | |
| CN103941507B (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN100559238C (zh) | 液晶显示装置及其制造方法 | |
| CN203444218U (zh) | 一种阵列基板及显示装置 | |
| US20180212011A1 (en) | Array substrate, manufacturing method thereof, and display apparatus | |
| CN102289118B (zh) | 液晶显示元件 | |
| US7142260B2 (en) | Pixel structure having electrical field shielding layer and transparent capacitor electrodes | |
| CN102981335A (zh) | 像素单元结构、阵列基板和显示装置 | |
| CN106483728B (zh) | 像素结构、阵列基板和显示装置 | |
| US7196746B2 (en) | Pixel structure and manufacturing method thereof | |
| WO2010111848A1 (zh) | 像素电极结构 | |
| CN102157533A (zh) | 具有存储电容结构的非晶硅图像传感器 | |
| TW200415543A (en) | Opto-electronic device and production method thereof and electronic machine | |
| CN102945846B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN103811499A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| TWI239651B (en) | Manufacturing method of a thin film transistor-liquid crystal display | |
| CN103762263A (zh) | 一种感光单元、显示面板的阵列基板及其制作方法 | |
| CN111627936A (zh) | 一种阵列基板及其制备方法和远程触控液晶显示装置 | |
| CN105572992A (zh) | 像素结构、阵列基板及像素结构制作方法 | |
| CN100593751C (zh) | Lcos芯片像素器件结构及其制备方法 | |
| CN111474790A (zh) | 阵列基板和液晶显示面板 | |
| CN108899329A (zh) | 像素阵列及其制备方法、显示面板、显示装置 | |
| JPH0451120A (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ | |
| CN102759832B (zh) | 一种液晶显示基板及其制造方法 | |
| JPH10142636A (ja) | アクティブマトリクス型表示回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHENZHEN CHANGJIANG LIWEI CO., LTD. Free format text: FORMER OWNER: TIANJIN LIWEICHUANG SCIENCE AND TECHNOLOGY CO., LTD. Effective date: 20111009 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 300384 NANKAI, TIANJIN TO: 518000 SHENZHEN, GUANGDONG PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20111009 Address after: 518000 Che Kung Temple Tian Ji building, Futian District, Guangdong, Shenzhen 7C1-A Patentee after: Shenzhen Yangtze Live Co., Ltd. Address before: 300384 Tianjin Huayuan Industrial Park Alex Hua Tian Road No. 2 Torch Hotel, room 5031 Patentee before: Tianjin Liweichuang Science and Technology Co., Ltd. |
|
| PP01 | Preservation of patent right |
Effective date of registration: 20150525 Granted publication date: 20100310 |
|
| RINS | Preservation of patent right or utility model and its discharge | ||
| PD01 | Discharge of preservation of patent |
Date of cancellation: 20161125 Granted publication date: 20100310 |
|
| RINS | Preservation of patent right or utility model and its discharge | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100310 Termination date: 20150516 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |