CN101300685B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101300685B
CN101300685B CN2006800412984A CN200680041298A CN101300685B CN 101300685 B CN101300685 B CN 101300685B CN 2006800412984 A CN2006800412984 A CN 2006800412984A CN 200680041298 A CN200680041298 A CN 200680041298A CN 101300685 B CN101300685 B CN 101300685B
Authority
CN
China
Prior art keywords
layer
low concentration
anode
buried layer
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800412984A
Other languages
English (en)
Other versions
CN101300685A (zh
Inventor
荒井千广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101300685A publication Critical patent/CN101300685A/zh
Application granted granted Critical
Publication of CN101300685B publication Critical patent/CN101300685B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02024—Position sensitive and lateral effect photodetectors; Quadrant photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种半导体装置(1)，具有在半导体基板(11)上的多个光敏二极管(20)。光敏二极管(20(20a、20b))具有阴极(22)和公共阳极(21)，其形成为与半导体基板(11)电独立。在具有公共阳极(21)和分离的阴极(22)的多个光敏二极管(20)中，来自公共阳极(21)的输出被作为等效于多个分离的光敏二极管(20)输出的总和。或者，多个光敏二极管具有公共阴极和多个分离的阳极，来自公共阴极的输出被作为等效于多个分离的光敏二极管输出的总和。光敏二极管的阳极和阴极与基板完全电隔离，由此可以减少噪声和串扰。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置和制造该半导体装置的方法，特别是，涉及包括所谓光电探测器集成电路的半导体装置及其制造方法，在光电探测器集成电路中用作光电探测器装置的光敏二极管和半导体集成电路例如双极性集成电路或者MOS集成电路形成在相同的半导体基板上。
背景技术
包括光电探测器集成电路(光电探测器IC)的半导体装置是其中用作光电探测器装置的光敏二极管将光转换成电流并且进行信号处理的半导体装置，这些信号处理例如为IV(电流到电压)转换和矩阵电路。
下面参照图24描述已有的光电探测器IC半导体装置。
如图24所示，光敏二极管201至204的阳极由P型硅基板210、P型掩埋层211和形成在P型硅基板210和P型掩埋层211上的低浓度P型外延层212形成。多个阴极(在图24中为两个)由N型阴极区域214形成(例如，参照日本未审查专利申请公开第11-266033号或者日本未审查专利申请公开第2001-60713号)。另外，阳极采用P型阳极引出区域(leading-out region)213引出。此外，半导体集成电路的进行信号处理的元件(未示出)提供在P型阳极引出区域213的外侧。
另外，如图25所示，在已有的光敏二极管集成电路的电路功能中，每个光敏二极管201至204的输出被电流/电压(IV)转换并且被计算，从而引出光盘的聚焦跟踪信号(focus tracking signal)。此后，加法放大器Aadd加总这些输出以产生用作光盘数据信号的RF(WRF、RRF)信号。
发明内容
要解决的问题是，因为已有的光敏二极管集成电路的电路功能是通过电流/电压(IV)转换光敏二极管的输出并计算该输出来引出光盘的聚焦跟踪信号，并且获取这些输出的总和作为用作光盘的数据信号的RF信号，所以RF信号的噪声增加，并且因此增加S/N比。这是因为光敏二极管的输出被电流/电压转换且随后被加总，或者光敏二极管的输出被加总且随后被电流/电压转换。另外，P型基板用作所有光敏二极管公共的阳极。然而，当RF信号从P型基板引出时，难于仅引出光敏二极管的公共阳极输出。这是因为P型基板起到进行信号处理的双极性装置或者CMOS装置的电路的GND的作用。此外，在具有图24所示已有结构的光敏二极管中，光敏二极管201和202具有公共阳极，而光敏203和204具有公共阳极。因此，在光敏二极管201和202之间和光敏二极管203和204之间产生串扰(crosstalk)。在给光敏二极管图案发射三个光点的情况下，如图26所示，串扰不利地产生在每个都包括四个段的光敏二极管301、302和303中。
本发明的目标是提供一种技术，其中多个光敏二极管的阴极和阳极形成为与半导体基板电独立(electrically independent)，多个光敏二极管具有公共阳极(阴极)和多个分离的阴极(阳极)，并且通过将公共阳极(阴极)的输出作为等效于该多个分离的光敏二极管的输出的总和可以重新得到RF信号而不加总光敏二极管的输出。本发明的另一个目标是提供减少串扰的技术。
根据本发明，在半导体基板上具有多个光敏二极管的半导体装置，其特征在于，多个光敏二极管的阴极和阳极形成为与半导体基板电独立，该多个光敏二极管具有公共阳极和多个分离的阴极，并且来自公共阳极的输出被作为等效于多个分离的光敏二极管输出的总和，或者多个光敏二极管具有公共阴极和多个分离的阳极，并且来自公共阴极的输出被作为等效于多个分离的光敏二极管输出的总和。
在每个半导体装置中，因为多个光敏二极管的阴极和阳极形成为与半导体基板电独立，所以RF信号可以从公共阳极(或者阴极)获得。另外，通过将公共阳极(阴极)的输出作为等效于多个分离的光敏二极管输出的总和，可以获得RF信号而无需加总各个光敏二极管的输出。
根据本发明，制造半导体装置的第一方法的特征在于，该方法包括下面的步骤：在形成于半导体基板上的绝缘层上形成P型掩埋层，在该掩埋层上形成浓度低于该掩埋层的浓度的P型低浓度层，形成到达该绝缘层的隔离区域以便将该低浓度层和该掩埋层分段和隔离成独立的公共阳极区域，以及在该低浓度层中形成N型区域用作光敏二极管的阴极。
根据本发明，制造半导体装置的第二方法的特征在于，该方法包括下面的步骤：在形成于半导体基板上的绝缘层上形成N型掩埋层，在该掩埋层上形成浓度低于该掩埋层的浓度的N型低浓度层，形成到达绝缘层的隔离区域以便将低浓度层和掩埋层分段和隔离成独立的公共阴极区域，以及在低浓度层中形成P型区域用作光敏二极管的阳极。
在制造半导体装置的第一和第二方法中，用作公共阳极或者公共阴极的掩埋层和低浓度层形成在半导体基板上形成的绝缘层上。另外，隔离区域形成为到达绝缘层。因此，掩埋层和低浓度层形成为通过绝缘层和隔离区域与半导体基板电独立。公共阳极或者公共阴极由掩埋层和低浓度层形成。
根据本发明，制造半导体装置的第三方法的特征在于，该方法包括下面的步骤：在N型半导体基板中形成P型掩埋层，在半导体基板中形成用作PN结型隔离区域的N型隔离层的下层，在掩埋层和包括隔离区域的下层的半导体基板上形成浓度低于掩埋层的浓度的P型低浓度层，在低浓度层中形成到达隔离层的下层的N型隔离层的上层以便用隔离层的下层和上层与半导体基板分段独立的公共阳极区域，以及在低浓度层中形成N型区域用作光敏二极管的阴极。
根据本发明，制造半导体装置的第四方法的特征在于，该方法包括下面的步骤：在P型半导体基板中形成N型掩埋层，在半导体基板中形成用作PN结型隔离区域的P型隔离层的下层，在掩埋层和包括隔离区域的下层的半导体基板上形成浓度低于掩埋层的浓度的N型低浓度层，在低浓度层中形成到达隔离层的下层的P型隔离层的上层以便用隔离层的下层和上层与半导体基板分段独立的公共阴极，以及在低浓度层中形成P型区域用作光敏二极管的阳极。
在制造半导体装置的第三和第四方法中，导电类型与半导体基板的导电类型相反的掩埋层形成在半导体基板中。另外，导电类型与半导体基板的导电类型相同的隔离区域的下层形成在半导体基板中。此外，导电类型与半导体基板的导电类型相反的低浓度层形成在半导体基板上。导电类型与半导体基板的导电类型相同的隔离区域的上层形成在低浓度层中以到达隔离区域的下层。因此，与半导体基板电独立的掩埋层和低浓度层通过采用PN结的隔离而形成。掩埋层和低浓度层形成公共阳极或公共阴极。
图1是图示根据本发明的半导体装置实施例的第一示例的示意性构造的截面图。
图2是图示根据本发明的半导体装置实施例的第一示例的等效电路图。
图3是图示根据本发明的半导体装置实施例的第一示例的示意性构造的截面图。
图4是图示根据本发明的半导体装置实施例的第一示例的示意性构造的截面图。
图5是图示根据本发明的半导体装置实施例的第一示例的示意性构造的截面图。
图6是图示制造根据本发明的半导体装置的第一方法实施例的示例的制造工艺截面图。
图7是图示制造根据本发明的半导体装置的第一方法实施例的示例的制造工艺截面图。
图8是图示制造根据本发明的半导体装置的第一方法实施例的示例的制造工艺截面图。
图9是图示制造根据本发明的半导体装置的第一方法实施例的示例的制造工艺截面图。
图10是图示制造根据本发明的半导体装置的第一方法实施例的示例的制造工艺截面图。
图11是图示制造根据本发明的半导体装置的第二方法实施例的示例的制造工艺截面图。
图12是图示制造根据本发明的半导体装置的第二方法实施例的示例的制造工艺截面图。
图13是图示制造根据本发明的半导体装置的第二方法实施例的示例的制造工艺截面图。
图14是图示制造根据本发明的半导体装置的第二方法实施例的示例的制造工艺截面图。
图15是图示制造根据本发明的半导体装置的第二方法实施例的示例的制造工艺截面图。
图16是图示制造根据本发明的半导体装置的第三方法实施例的示例的制造工艺截面图。
图17是图示制造根据本发明的半导体装置的第三方法实施例的示例的制造工艺截面图。
图18是图示制造根据本发明的半导体装置的第三方法实施例的示例的制造工艺截面图。
图19是图示制造根据本发明的半导体装置的第三方法实施例的示例的制造工艺截面图。
图20是图示制造根据本发明的半导体装置的第四方法实施例的示例的制造工艺截面图。
图21是图示制造根据本发明的半导体装置的第四方法实施例的示例的制造工艺截面图。
图22是图示制造根据本发明的半导体装置的第四方法实施例的示例的制造工艺截面图。
图23是图示制造根据本发明的半导体装置的第四方法实施例的示例的制造工艺截面图。
图24是图示已有光电探测器IC半导体装置示例的示意性构造的截面图。
图25是图示已有光敏二极管集成电路示例的电路图。
图26是用于图示串扰的光敏二极管的布置图。
具体实施方式
参照图1所示示意性结构的截面图来描述根据本发明的半导体装置实施例的第一示例。图1图示了半导体装置的示例，该半导体装置包括与采用SOI(绝缘体上硅)基板的半导体基板电隔离的多个光敏二极管。
如图1所示，采用了SOI(绝缘体上硅)基板，其中绝缘层12形成在半导体基板11上，并且硅层形成在绝缘层12上。绝缘层12由氧化硅膜形成。P+型杂质引入硅层中。该硅层用作P+型掩埋层13。例如，掩埋层13的杂质浓度设定为高于或者等于1×1016/cm3而低于或者等于1×1022/cm3的值。P-型低浓度层14形成在掩埋层13上。低浓度层14的浓度低于掩埋层13的浓度。低浓度层14由通过采用例如外延生长形成的P-硅层形成。低浓度层14的杂质浓度设定为高于或者等于1×1011/cm3而低于或者等于1×1016/cm3的值。所希望的是由掩埋层13和低浓度层14所形成的半导体区域的厚度大于光学吸收长度。因此，可以取得光敏二极管具有高的光接收灵敏度的结构。该结构描述如下。
通过以这种方式设定用作高浓度区域的掩埋层13的杂质浓度，可以减少掩埋层13的电阻，并且可以延伸频率特性。另外，通过设定低浓度层14的杂质浓度，可以减少杂质浓度，并且可以易于扩展耗尽层。因此，由于减少了电容，所以可以改善频率特性并且可以改善光接收灵敏度。
在低浓度层14中，形成阳极引出区域15以到达掩埋层13。阳极引出区域15由例如浓度高于低浓度层14的浓度的P+杂质层形成。例如，P+杂质层的浓度可以设定为与掩埋层13的浓度相同的浓度。公共阳极21由掩埋层13、低浓度层14和阳极引出区域15形成。公共阳极21由形成在低浓度层14和掩埋层13中到达绝缘层12的隔离区域16隔离。例如，隔离层16由深沟槽隔离形成。因此，一个公共阳极21通过隔离区域16和绝缘层12与相邻的公共阳极21和半导体基板11电隔离。
多个阴极22形成在公共阳极21的低浓度层14的上部中。阴极22由例如N型层形成。因此，形成两个光敏二极管20(20a)和20(20b)。应当注意的是，在附图中，对于一个公共阳极21形成两个阴极22a和22b。然而，可以形成三个、四个或者更多个阴极22(未示出)。
如上所述，通过采用利用SOI基板和具有到达由氧化硅膜形成的绝缘层12的深沟槽隔离结构的隔离区域16的隔离技术，光敏二极管20可以与半导体基板11完全绝缘和隔离。因此，可以获得光敏二极管20的公共阳极21的输出作为具有分离的阴极22的光敏二极管20的加总信号。
例如，光敏二极管20接收来自光盘(未示出)的反射光线(未示出)，并且可以直接使用公共阳极21的输出作为RF信号而不使用加法放大器。另外，来自多个分离的阴极22的信号可以用于例如聚焦跟踪的信号处理。
根据本发明，半导体装置1包括形成为与半导体基板电独立的多个光敏二极管20的阴极22和公共阳极21。因此，例如，如图2的等效电路所示，公共阳极21的输出可以直接用作RF信号而不用加法放大器。就是说，通过采用公共阳极21的输出作为等效的多个分离的光敏二极管20的加总信号，可以获得RF信号而没有加总光敏二极管20的输出。另外，多个分离的阴极22的输出可以用作经进行例如聚焦跟踪的计算的信号。这样，可以有利于减少噪声，并且可以改善S/N比和频率范围。此外，消除了形成已有加法放大器的需求。因此，可以简化该装置的构造。还有，因为光敏二极管20和半导体基板11构造成彼此独立，所以可以提供防止光敏二极管20之间串扰的构造。
参照图3所示的示意性结构的截面图来描述根据本发明的半导体装置实施例的第二示例。图3图示了图1所示半导体装置的修改示例。
如图3所示，采用SOI(绝缘体上硅)基板，其中绝缘层32形成在半导体基板31上，并且硅层形成在绝缘层32上。绝缘层32由氧化硅膜形成。N+型杂质引入硅层。该硅层用作N+型掩埋层33。例如，掩埋层33的杂质浓度设定为高于或者等于1×1016/cm3而低于或者等于1×1022/cm3的值。N-型低浓度层34形成在掩埋层33上。低浓度层34的浓度低于掩埋层33的浓度。低浓度层34由采用例如外延生长形成的N-硅层形成。低浓度层34的杂质浓度设定为高于或者等于1×1011/cm3而低于或者等于1×1016/cm3的值。所希望的是由掩埋层33和低浓度层34所形成的半导体区域的厚度大于光学吸收长度。因此，可以获得光敏二极管具有高光接收灵敏度的结构。下面描述这种结构。
通过以这种方式设定用作高浓度区域的掩埋层33的杂质浓度，可以减少掩埋层33的电阻，并且可以延伸频率特性。另外，通过设定低浓度层34的杂质浓度，可以减少杂质浓度，并且可以易于扩展耗尽层。因此，由于减少了电容可以改善频率特性，并且可以改善光接收灵敏度。
在低浓度层34中，阴极引出区域35形成为到达掩埋层33。阴极引出区域35由例如浓度高于低浓度层34的浓度的N+杂质层形成。例如，N+杂质层的浓度可以设定为与掩埋层33的浓度相同的浓度。公共阴极41由掩埋层33、低浓度层34和阴极引出区域35形成。公共阴极41由形成在低浓度层34和掩埋层33中直至到达绝缘层32的隔离区域36隔离。例如，隔离层36由深沟槽隔离形成。因此，一个公共阴极41通过隔离区域36和绝缘层32与相邻的公共阴极41和半导体基板31电隔离。
多个阳极42形成在公共阴极41的低浓度层34的上部中。阳极42由例如P型层形成。因此，形成两个光敏二极管40(40a)和40(40b)。应当注意的是，在附图中，对于一个公共阴极41形成两个阳极42a和42b。然而，可以形成三个、四个或者更多个阳极42(未示出)。
如上所述，通过采用利用SOI基板和具有到达由氧化硅膜形成的绝缘层32的深沟槽隔离结构的隔离区域36的隔离技术，光敏二极管40可以与半导体基板31完全绝缘和隔离。因此，可以获得光敏二极管40的公共阴极41的输出作为具有分离的阳极42的光敏二极管40的加总信号。
例如，光敏二极管40接收来自光盘(未示出)的反射光线(未示出)，并且可以直接用公共阴极41的输出作为RF信号而不使用加法放大器。另外，来自多个分离的阳极42的信号可以用于例如聚焦跟踪的信号处理。
根据本发明，半导体装置2包括形成为与半导体基板电独立的多个光敏二极管40的阳极42和公共阴极41。因此，公共阴极41的输出可以直接用作RF信号而不用加法放大器。就是说，通过采用公共阴极41的输出作为多个分离的光敏二极管40的等效的加总信号，可以获得RF信号而没有加总光敏二极管40的输出。另外，多个分离的阳极42的输出可以用作进行例如聚焦跟踪的计算的信号。这样，可以有利于减少噪声，并且可以改善S/N比和频率范围。此外，消除了形成已有加法放大器的需求。因此，可以简化该装置的构造。还有，因为光敏二极管40和半导体基板31构造成彼此独立，所以可以提供防止光敏二极管40之间串扰的构造。
参照图4所示的示意性结构的截面图来描述根据本发明的半导体装置实施例的第三示例。图4图示了包括多个光敏二极管的半导体装置的示例，其中包括掩埋层和低浓度层的阳极(阴极)区域由半导体基板和采用PN结的隔离区域分隔。
如图4所示，N+型隔离区域的下层52和P+型掩埋层53形成在N-型半导体基板51的上部中。例如，半导体基板51由N-型硅基板形成。另外，隔离区域的下层52由N+型杂质层形成。掩埋层53由N+型杂质层形成。掩埋层53的杂质浓度设定为高于或者等于1×1016/cm3而低于或者等于1×1022/cm3的值。此外，P-型低浓度层54形成在半导体基板51上。低浓度层54的杂质浓度设定为高于或者等于1×1011/cm3而低于或者等于1×1016/cm3的值。另外，所希望的是掩埋层53的厚度大于光学吸收长度。因此，可以获得光敏二极管具有高光接收灵敏度的结构。下面描述这种结构。如果掩坦层53的厚度小于光学吸收长度，则在掩埋层53和半导体基板51之间产生寄生光敏二极管。因此，检测出寄生光敏二极管的输出。寄生光敏二极管的输出可以按着需要积极利用。
通过以这种方式设定用作高浓度区域的掩埋层53的杂质浓度，可以减少掩埋层53的电阻，并且可以延伸频率特性。另外，通过设定低浓度层54的杂质浓度，可以减少杂质浓度，并且可以易于扩展耗尽层。因此，由于减少了电容可以改善频率特性，并且可以改善光接收灵敏度。
在低浓度层54中，阳极引出区域55形成为到达掩埋层53。阳极引出区域55由例如浓度高于低浓度层54的浓度的P+杂质层形成。例如，P+杂质层的浓度可以设定为与掩埋层53的浓度相同的浓度。公共阳极61由掩埋层53、低浓度层54和阳极引出区域55形成。在低浓度层54中形成到达隔离区域的下层52的隔离区域的上层56。例如，隔离区域的上层56由与隔离区域的下层52的浓度相同的高浓度的N+型杂质层形成。在下文，隔离区域的下层52和上层56统称为“隔离区域57”。
公共阳极61由半导体基板51和隔离区域57隔离。就是说，通过采用PN结来实现隔离。
多个阴极62形成在公共阳极61的低浓度层54的上部中。阴极62由例如N型层形成。因此，形成两个光敏二极管60(60a)和60(60b)。应当注意的是，在附图中，对于一个公共阳极61形成两个阴极62a和62b。然而，可以形成三个、四个或者更多个阴极62(未示出)。
如上所述，通过采用利用PN结的隔离区域57来隔离公共阳极61，光敏二极管60可以与半导体基板51完全电绝缘和隔离。因此，可以获得光敏二极管60的公共阳极61的输出作为具有分离的阴极62的光敏二极管的加总信号。
例如，光敏二极管60接收来自光盘(未示出)的反射光线(未示出)，并且可以直接使用公共阳极61的输出作为RF信号而没有使用加法放大器。另外，来自多个分离的阴极62的信号可以用于例如聚焦跟踪的信号处理。
根据本发明，半导体装置3包括形成为与半导体基板电独立的多个光敏二极管60的阴极62和公共阳极61。因此，公共阳极61的输出可以直接用作RF信号而不用加法放大器。就是说，通过采用公共阳极61的输出作为多个分离的光敏二极管60的等效的加总信号，可以获得RF信号而没有加总光敏二极管60的输出。另外，多个分离的阴极62的输出可以用作进行例如聚焦跟踪的计算的信号。这样，可以有利于减少噪声，并且可以改善S/N比。此外，消除了形成已有加法放大器的需求。因此，可以简化该装置的构造。还有，因为光敏二极管60和半导体基板51构造成彼此独立，所以可以提供防止光敏二极管60之间串扰的构造。
接下来，参照图5所示的示意性结构的截面图来描述根据本发明的半导体装置实施例的第四示例。图5图示了图4所示半导体装置的修改示例。
如图5所示，P+型隔离区域的下层72和N+型掩埋层73形成在P-型半导体基板71的上部中。例如，半导体基板71由P-型硅基板形成。另外，隔离区域的下层72由P+型杂质层形成。掩埋层73由P+型杂质层形成。掩埋层73的杂质浓度设定为高于或者等于1×1016/cm3而低于或者等于1×1022/cm3的值。此外，N-型低浓度层74形成在半导体基板71上。低浓度层74的杂质浓度低于掩埋层73的杂质浓度。低浓度层74的杂质浓度设定为高于或者等于1×1011/cm3而低于或者等于1×1016/cm3的值。另外，所希望的是掩埋层73的厚度大于光学吸收长度。因此，可以获得光敏二极管具有高光接收灵敏度的结构。下面描述这种结构。如果掩埋层73的厚度小于光学吸收长度，则在掩埋层73和半导体基板71之间产生寄生光敏二极管。因此，检测出寄生光敏二极管的输出。寄生光敏二极管的输出可以按着需要积极利用。
通过以这种方式设定用作高浓度区域的掩埋层73的杂质浓度，可以减少掩埋层73的电阻，并且可以延伸频率特性。另外，通过设定低浓度层74的杂质浓度，可以减少杂质浓度，并且可以易于扩展耗尽层。因此，由于减少了电容可以改善频率特性，并且可以改善光接收灵敏度。
在低浓度层74中，阴极引出区域75形成为到达掩埋层73。阴极引出区域75由例如浓度高于低浓度层74的浓度的N+杂质层形成。例如，N+杂质层的浓度可以设定为与掩埋层73的浓度相同的浓度。公共阴极81由掩埋层73、低浓度层74和阳极引出区域75形成。另外，到达隔离区域的下层72的隔离区域的上层76形成在低浓度层74中。例如，隔离区域的上层76由与隔离区域的下层72的浓度相同的高浓度的P+型杂质层形成。在下文，隔离区域的下层72和上层76统称为“隔离区域77”。
公共阴极81由半导体基板71和隔离区域77隔离。就是说，采用PN结来实现隔离。
多个阳极82形成在公共阴极81的低浓度层74的上部中。阳极82由例如P型层形成。因此，形成两个光敏二极管80(80a)和80(80b)。应当注意的是，在附图中，对于一个公共阴极81形成两个阳极82a和82b。然而，可以形成三个、四个或者更多个阳极82(未示出)。
如上所述，通过采用利用PN结的隔离区域77来隔离公共阴极81，光敏二极管80可以与半导体基板71完全电绝缘和隔离。因此，可以获得光敏二极管80的公共阴极81的输出作为具有分离的阳极82的光敏二极管的加总信号。
例如，光敏二极管80接收来自光盘(未示出)的反射光线(未示出)，并且可以直接使用公共阴极81的输出作为RF信号而没有使用加法放大器。另外，来自多个分离的阳极82的信号可以用于例如聚焦跟踪的信号处理。
根据本发明，半导体装置4包括形成为与半导体基板电独立的多个光敏二极管80的阳极82和公共阴极81。因此，公共阴极81的输出可以直接用作RF信号而没有用加法放大器。就是说，通过采用公共阴极81的输出作为多个分离的光敏二极管80的等效的加总信号，可以获得RF信号而不加总光敏二极管80的输出。另外，多个分离的阳极82的输出可以用作进行例如聚焦跟踪的计算的信号。这样，可以有利于减少噪声，并且可以改善S/N比和频率范围。此外，消除了形成已有加法放大器的需求。因此，可以简化该装置的构造。还有，因为光敏二极管80和半导体基板71构造成彼此独立，所以可以提供防止光敏二极管80之间串扰的构造。
接下来，参照图6至10所示的制造工艺的截面图来描述根据本发明制造半导体装置的第一方法实施例的示例。图6至10图示了制造半导体装置的方法的示例，该半导体装置包括采用SOI(绝缘体上硅)与半导体基板电隔离的多个光敏二极管。就是说，图示了图1所示半导体装置的制造方法。
如图6所示，采用了SOI(绝缘体上硅)基板，其中绝缘层12形成在半导体基板11上，并且硅层形成在绝缘层12上。绝缘层12由氧化硅膜形成。P型杂质引入硅层中。该硅层用作P+型掩埋层13。例如，掩埋层13通过引入P型杂质形成，从而掩埋层13的杂质浓度高于或者等于1×1016/cm3而低于或者等于1×1022/cm3。例如，引入P型杂质使得浓度约为1×1019/cm3。通过以这样的方式设定用作高浓度区域的掩埋层13的杂质浓度，可以减少掩埋层13的电阻，并且可以扩展延伸特性。
随后，如图7所示，低浓度层14形成在掩埋层13上。低浓度层14是通过采用例如外延生长形成的P-型硅层。低浓度层14的浓度低于掩埋层13的浓度。低浓度层14的杂质浓度设定为高于或者等于1×1011/cm3而低于或等于1×1016/cm3的值。例如，低浓度层14通过沉积厚度为20μm的P型外延层来形成，以便具有约700Ω·cm的值。另外，通过以这样的方式设定低浓度层14的杂质浓度，可以减少杂质浓度，并且可以易于扩展耗尽层。因此，由于减少了电容可以改善频率特性，并且可以改善光接收灵敏度。此外，所希望的是由掩埋层13和低浓度层14所形成的半导体区域的厚度大于光学吸收长度。因此，可以实现光敏二极管具有高光接收灵敏度的结构。下面描述这种结构。
在下文，如图8所示，阳极引出区域15形成在低浓度层14中以到达掩埋层13。阳极引出区域15由例如浓度比低浓度层14的浓度更高的P杂质层形成。例如，阳极引出区域15的浓度可以设定为与掩埋层13的浓度相同。公共阳极21由掩埋层13、低浓度层14和阳极引出区域15形成。
随后，如图9所示，为了隔离公共阳极21，隔离区域16形成在低浓度层14和掩埋层13中以到达绝缘层12。例如，隔离区域16由深沟槽隔离形成。例如，在为了采用光刻技术形成沟槽而形成蚀刻掩模后，到达绝缘层12的沟槽通过采用蚀刻掩模蚀刻形成在低浓度层14和掩埋层13中。其后，绝缘层形成在沟槽中。形成在低浓度层14上的多余的绝缘层通过例如化学机械抛光(CMP)去除。例如，氧化硅可以用作绝缘层。例如，当氧化硅用作绝缘层时，可以氧化沟槽的内壁来形成氧化层。其后，沟槽的内部可以用非掺杂多晶硅或者氧化硅填充。这样，隔离区域16由形成在沟槽内的绝缘层形成。因此，一个公共阳极21通过隔离区域16和绝缘层12与相邻的公共阳极21和半导体基板11电隔离。
随后，如图10所示，多个阴极22形成在公共阳极21的低浓度层14的上部中。阴极22例如通过采用离子注入方法在低浓度层14的上层中引入N型杂质以便形成N型层来形成。应当注意的是，当进行离子注入时，在形成阴极22的区域之上具有开口的离子注入掩模预先形成在低浓度层14上。在进行离子注入后去除注入掩模。同样应当注意的是，在附图中，对于一个公共阳极21形成两个阴极22a和22b。然而，可以形成三个、四个或者更多个阴极22(未示出)。这样，通过为公共阳极21形成多个阴极22，可以实现图1所示的包括多个光敏二极管20(20a)和20(20b)的半导体装置1。
根据制造半导体装置的第一方法，用作公共阳极21的掩埋层13和低浓度层14形成在半导体基板11上所形成的绝缘层12上。另外，隔离区域16形成为到达绝缘层12。因此，绝缘层12和隔离区域16形成与半导体基板11电独立的掩埋层13和低浓度层14。所形成的掩埋层13和低浓度层14用作公共阳极21。因此，因为多个光敏二极管的阴极22和公共阳极21可以形成为与半导体基板11电独立，所以可以实现这样的构造，其中分离的阴极22的输出可以用作例如聚焦跟踪的计算的信号，并且公共阳极21的输出可以直接用作RF信号而不使用加法放大器。因此，可以生产包括可以减少噪声并且改善S/N比和频率范围的光敏二极管的半导体装置1。另外，因为消除了形成加法放大器的需要，所以可以简化装置的构造。此外，光敏二极管20可以制造成这样的构造，其中光敏二极管20与半导体11独立。因此，可以提供一种构造，其中防止在由例如隔离区域16隔离的光敏二极管中的串扰。
接下来，参照图11至15所示的制造工艺的截面图来描述根据本发明制造半导体装置的第二方法实施例的示例。图11至15图示了制造半导体装置的方法的示例，该半导体装置包括采用SOI(绝缘体上硅)与半导体基板电隔离的多个光敏二极管。就是说，描述了图3所示半导体装置的制造方法。
如图11所示，采用了SOI(绝缘体上硅)基板，其中绝缘层32形成在半导体基板31上，并且硅层形成在绝缘层32上。绝缘层32由氧化硅膜形成。N型杂质引入硅层中。该硅层用作N+型掩埋层33。例如，掩埋层33通过引入N型杂质形成，从而掩埋层33的杂质浓度高于或者等于1×1016/cm3而低于或者等于1×1022/cm3。例如，引入N型杂质使得浓度约为1×1019/cm3。通过以这样的方式设定用作高浓度区域的掩埋层33的杂质浓度，可以减少掩埋层33的电阻，并且可以扩展频率特性。
随后，如图12所示，低浓度层34形成在掩埋层33上。低浓度层34是通过采用例如外延生长形成的N-型硅层。低浓度层34的浓度低于掩埋层33的浓度。低浓度层34的杂质浓度设定为高于或者等于1×1011/cm3而低于或等于1×1016/cm3的值。例如，低浓度层34通过沉积厚度为20μm的N型外延层来形成，以便具有约700Ω·cm的值。另外，通过以这样的方式设定低浓度层34的杂质浓度，可以减少杂质浓度，并且可以易于扩展耗尽层。因此，由于减少了电容可以改善频率特性，并且可以改善光接收灵敏度。此外，所希望的是由掩埋层33和低浓度层34所形成的半导体区域的厚度大于光学吸收长度。因此，可以实现光敏二极管具有高光接收灵敏度的结构。下面描述这种结构。
在下文，如图13所示，阴极引出区域35形成在低浓度层34中以到达掩埋层33。阴极引出区域35由例如浓度比低浓度层34的浓度更高的N杂质层形成。例如，阴极引出区域35的浓度可以设定为与掩埋层33的浓度相同的浓度。公共阴极41由掩埋层33、低浓度层34和阴极引出区域35形成。
随后，如图14所示，为了隔离公共阴极41，隔离区域36形成在低浓度层34和掩埋层33中以到达绝缘层32。例如，隔离层36由深沟槽隔离形成。例如，在为了采用光刻技术形成沟槽而形成蚀刻掩模后，到达绝缘层32的沟槽通过采用蚀刻掩模蚀刻形成在低浓度层34和掩埋层33中。其后，绝缘层形成在沟槽中。形成在低浓度层34上的多余的绝缘层通过例如化学机械抛光(CMP)去除。例如，氧化硅可以用作绝缘层。例如，当氧化硅用作绝缘层时，可以氧化沟槽的内壁来形成氧化层。其后，沟槽的内部可以用非掺杂多晶硅或者氧化硅填充。这样，隔离区域36由形成在沟槽内部的绝缘层形成。因此，一个公共阴极41通过隔离区域36和绝缘层32与相邻的公共阴极41和半导体基板31电隔离。
随后，如图15所示，多个阳极42形成在公共阴极41的低浓度层34的上部中。阳极42例如通过采用离子注入方法在低浓度层34的上层中引入P型杂质以便形成P型层来形成。应当注意的是，当进行离子注入时，在形成阳极42的区域之上具有开口的离子注入掩模预先形成在低浓度层34上。在进行离子注入后去除注入掩模。同样应当注意的是，在附图中，对于一个公共阴极41形成两个阳极42(42a)和42(42b)。然而，可以形成三个、四个或者更多个阳极42(未示出)。这样，通过为公共阴极41形成阳极42，可以实现图3所示的包括多个光敏二极管40a和40b的半导体装置2。
根据制造半导体装置的第二方法，用作公共阴极41的掩埋层33和低浓度层34形成在半导体基板31上所形成的绝缘层32上。另外，隔离区域36形成为到达绝缘层32。因此，绝缘层32和隔离区域36形成与半导体基板31电独立的掩埋层33和低浓度层34。所形成的掩埋层33和低浓度层34用作公共阴极41。因此，因为多个光敏二极管的阳极42和公共阴极41可以形成为与半导体基板31电独立，所以可以实现这样的构造，其中分离的阳极42的输出可以用作例如聚焦跟踪的计算的信号，并且公共阴极41的输出可以直接用作RF信号而不使用加法放大器。因些，可以生产包括可以减少噪声并且改善S/N比和频率范围的光敏二极管的半导体装置2。另外，因为消除了形成加法放大器的需要，所以可以简化装置的构造。此外，光敏二极管40可以制造成具有这样的构造，其中光敏二极管40是与半导体基板31独立的。因此，可以提供一种构造，其中防止在由例如隔离区域36隔离的光敏二极管中的串扰。
接下来，参照图16至19所示的制造工艺的截面图来描述根据本发明制造半导体装置第三方法实施例的示例。图16至19图示了制造半导体装置的方法的示例，该半导体装置包括采用PN结与半导体基板电隔离的多个光敏二极管。就是说，描述了图4所示半导体装置的制造方法。
如图16所示，由N+型杂质层组成的隔离区域的下层52形成在N-型半导体基板51的上部中。例如隔离区域的下层52可以采用离子注入方法形成。另外，P+型掩埋层53形成在半导体基板51的由隔离区域的下层52分段和分离的上部中。例如，P+型掩埋层53可以采用杂质掺杂技术形成，如杂质扩散法或者离子注入法。掩埋层53的杂质浓度设定为高于或者等于1×1016/cm3而低于或者等于1×1022/cm3的值。通过以这样的方式设定用作高浓度区域的掩埋层53的杂质浓度，可以减少掩埋层53的电阻，并且可以扩展频率特性。
随后，如图17所示，P-型低浓度层54形成在半导体基板51上。低浓度层54的浓度低于掩埋层53的浓度。低浓度层54采用例如外延生长法形成。低浓度层54的杂质浓度设定为高于或者等于1×1011/cm3而低于或等于1×1016/cm3的值。通过以这样的方式设定低浓度层54的杂质浓度，可以减少杂质浓度，并且可以易于扩展耗尽层。因此，由于减少了电容可以改善频率特性，并且可以改善光接收灵敏度。另外，所希望的是掩埋层53的厚度大于光学吸收长度。因此，可以实现光敏二极管具有高光接收灵敏度的结构。下面描述这种结构。另外，在外延生长中，已经形成的隔离区域的下层52和掩埋层53的杂质在低浓度层54中扩散，并且因此杂质延伸到低浓度层54中。
随后，如图18所示，阳极引出区域55形成在低浓度层54中以到达掩埋层53。阳极引出区域55可以采用例如离子注入法形成。阳极引出区域55是浓度高于低浓度层54的浓度的P型杂质层。例如，P型杂质层的浓度可以设定为与掩埋层53的浓度相同的浓度。这样，公共阳极61由掩埋层53、低浓度层54和阳极引出区域55形成。另外，到达隔离区域的下层52的隔离区域的上层56形成在低浓度层54中。例如，隔离区域的上层56可以采用离子注入法形成。上层56由与隔离区域的下层52的浓度相同的高浓度N+型杂质层形成。因此，PN结型隔离区域57可以由隔离区域的下层52和上层56形成。
因此，公共阳极61由半导体基板51和采用PN结的隔离区域57隔离。
随后，如图19所示，多个阴极62形成在公共阳极61的低浓度层54的上部中。阴极62通过采用例如离子注入方法在低浓度层54的上层中引入N型杂质来形成。应当注意的是，当进行离子注入时，在形成阴极62的区域之上具有开口的离子注入掩模预先形成在低浓度层54上。在进行离子注入后去除注入掩模。同样应当注意的是，在附图中，对于一个公共阳极61形成两个阴极62a和62b。然而，可以形成三个、四个或者更多个阴极62(未示出)。这样，通过为公共阳极61形成多个阴极62，可以实现图4所示的包括多个光敏二极管60(60a)和60(60b)的半导体装置3。
如上所述，通过采用利用PN结的隔离区域57来隔离公共阳极61，光敏二极管60可以完全与半导体基板51电绝缘和隔离。因此，可以获得光敏二极管60的公共阳极61的输出，作为具有分离的阴极62的光敏二极管的加总信号。
根据制造半导体装置的第三方法，到达半导体基板51的PN结型隔离区域57形成在半导体基板51上所形成的低浓度层54中。因此，多个光敏二极管60的阴极62和公共阳极61形成为与半导体基板电独立。因此，可以获得这样的构造，其中分离的阴极62的输出可以用作例如聚焦跟踪的计算的信号，而公共阳极61的输出可以直接用作RF信号而不采用加法放大器。因此，可以生产包括可以减少噪声并且改善S/N比和频率范围的光敏二极管的半导体装置3。另外，因为消除了形成已有加法放大器的需要，所以可以简化该装置的构造。此外，光敏二极管60可以制造成具有这样的构造，其中光敏二极管60与半导体基板51独立。因此，可以提供一种构造，其中防止在由例如隔离区域57隔离的光敏二极管中的串扰。
接下来，参照图20至23所示的制造工艺的截面图来描述根据本发明制造半导体装置的第四方法实施例的示例。图20至23图示了制造半导体装置的方法的示例，该半导体装置包括采用PN结与半导体基板电隔离的多个光敏二极管。就是说，描述了图5所示的半导体装置的制造方法。
如图20所示，由P+型杂质层组成的隔离区域的下层72形成在P-型半导体基板71的上部中。例如隔离区域的下层72可以采用离子注入方法形成。另外，N+型掩埋区域73形成在半导体基板71由隔离区域的下层72分段和分离的上部中。例如，N+型掩埋区域73可以采用杂质掺杂技术形成，如杂质扩散法或者离子注入法。掩埋区域73的杂质浓度设定为高于或者等于1×1016/cm3而低于或者等于1×1022/cm3的值。通过以这样的方式设定用作高浓度区域的掩埋区域73的杂质浓度，可以减少掩埋区域73的电阻，并且可以扩展频率特性。
随后，如图21所示，N-型低浓度层74形成在半导体基板71上。低浓度层74的浓度低于掩埋层73的浓度。低浓度层74采用例如外延生长法形成。低浓度层74的杂质浓度设定为高于或者等于1×1011/cm3而低于或等于1×1016/cm3的值。通过以这样的方式设定低浓度层74的杂质浓度，可以减少杂质浓度，并且可以易于扩展耗尽层。因此，由于减少了电容可以改善频率特性，并且可以改善光接收灵敏度。另外，所希望的是掩埋层73的厚度大于光学吸收长度。因此，可以实现光敏二极管具有高光接收灵敏度的结构。下面描述这种结构。另外，在外延生长中，已经形成的隔离区域的下层72和掩埋层73的杂质在低浓度层74中扩散，并且因此杂质延伸到低浓度层74中。
随后，如图22所示，阴极引出区域75形成在低浓度层74中以到达掩埋层73。阴极引出区域75可以采用例如离子注入法形成。阴极引出区域75是浓度高于低浓度层74的浓度的N型杂质层。例如，N型杂质层的浓度可以设定为与掩埋区域73的浓度相同的浓度。这样，公共阴极81由掩埋区域73、低浓度层74和阴极引出区域75形成。另外，到达隔离区域的下层72的隔离区域的上层76形成在低浓度层74中。例如，隔离区域的上层76可以采用离子注入法形成。上层76由与隔离区域的下层72的浓度相同的高浓度P+型杂质层形成。因此，PN结型隔离区域77可以由隔离区域的下层72和上层76形成。
因此，公共阴极81由半导体基板71和采用PN结的隔离区域77隔离。
随后，如图23所示，多个阳极82形成在公共阴极81的低浓度层74的上部中。阳极82通过采用例如离子注入方法在低浓度层74的上层中引入N型杂质来形成。应当注意的是，当进行离子注入时，在形成阳极82的区域之上具有开口的离子注入掩模预先形成在低浓度层74上。在进行离子注入后去除注入掩模。同样应当注意的是，在附图中，对于一个公共阴极81形成两个阳极82a和82b。然而，可以形成三个、四个或者更多个阳极82(未示出)。这样，通过为公共阴极81形成多个阳极82，可以实现图5所示的包括多个光敏二极管80a和80b的半导体装置4。
如上所述，通过采用利用PN结的隔离区域77来隔离公共阴极81，光敏二极管80可以完全与半导体基板71电绝缘和隔离。因此，可以获得光敏二极管80的公共阴极81的输出，作为具有分离的阳极82的光敏二极管的加总信号。
根据制造半导体装置的第四方法，到达半导体基板71的PN结型隔离区域77形成在半导体基板71上所形成的低浓度层74中。因此，多个光敏二极管80的阳极82和公共阴极81形成为与半导体基板电独立。因此，可以获得这样的构造，其中分离的阳极82的输出可以用作例如聚焦跟踪的计算的信号，而公共阴极81的输出可以直接用作RF信号而不采用加法放大器。因此，可以生产包括可以减少噪声并且改善S/N比和频率范围的光敏二极管的半导体装置4。另外，因为消除了形成已有加法放大器的需要，所以可以简化该装置的构造。此外，光敏二极管80可以制造成具有这样的构造，其中光敏二极管80是与半导体基板71独立的。因此，可以提供一种构造，其中防止在由例如隔离区域77隔离的光敏二极管中串扰。
在上述的第一至第四制造方法中，分别与光敏二极管20、40、60和80一起安装在半导体基板11、31、51和71的双极装置(未示出)或者CMOS装置(未示出)可以采用广泛使用的制造方法形成。该装置可以在形成光敏二极管20、40、60或80后形成。另外，在形成装置时，与光敏二极管20、40、60或80的部件可以共享的部件，可以在光敏二极管20、40、60或80的工艺时间形成。
根据本发明的半导体装置，多个光敏二极管的阴极和阳极形成为与半导体基板电独立。因此，分离的阴极(或者阳极)的输出可以用作例如聚焦跟踪的计算的信号，而公共阳极(或者阴极)的输出可以直接用作RF信号而不用加法放大器。因此，可以有利于减少噪声，并且可以改善S/N比。另外，因为光敏二极管可以具有其中光敏二极管与半导体基板独立的构造，所以可以提供其中防止在光敏二极管中串扰的构造。
根据本发明的制造半导体装置的方法，多个光敏二极管的阴极和阳极可以形成为与半导体基板电独立。因此，分离的阴极(或者阳极)的输出可以用作例如聚焦跟踪的计算的信号，而公共阳极(或者阴极)的输出可以直接用作RF信号而不用加法放大器。因此，可以有利于减少噪声，并且可以改善S/N比。另外，因为光敏二极管可以制造成具有其中光敏二极管与半导体基板独立的构造，所以可以提供其中防止在光敏二极管中串扰的构造。

Claims (7)

1.一种在半导体基板上具有多个光敏二极管的半导体装置，其特征在于，
该多个光敏二极管的阴极和阳极形成为与该半导体基板电独立，
该多个光敏二极管具有公共阳极和多个分离的阴极，并且来自该公共阳极的输出被作为等效于该多个分离的光敏二极管输出的总和，
其中，该半导体装置包括形成于该半导体基板上的绝缘层，形成在该绝缘层上的P型掩埋层，由浓度低于该掩埋层的浓度的P型层形成在该掩埋层上的P型低浓度层；以及形成在该低浓度层的上层中用作该多个阴极的N型层，
由该低浓度层和该掩埋层形成的阳极区域由到达该绝缘层的隔离区域分段和隔离，且阳极引出区域形成于该低浓度层中以达到该掩埋层，该阳极引出区域由浓度高于该低浓度层的浓度的P型杂质层形成，
该公共阳极由被该隔离区域分段和隔离的该掩埋层和该低浓度层以及形成于该低浓度层中的该阳极引出区域构成。
2.一种在半导体基板上具有多个光敏二极管的半导体装置，其特征在于，
该多个光敏二极管的阴极和阳极形成为与该半导体基板电独立，
该多个光敏二极管具有公共阴极和多个分离的阳极，并且来自该公共阴极的输出被作为等效于该多个分离的光敏二极管输出的总和，
其中，该半导体装置包括形成于该半导体基板上的绝缘层，形成在该绝缘层上的N型掩埋层，由浓度低于该掩埋层的浓度的N型层形成在该掩埋层上的N型低浓度层；以及形成在该低浓度层的上层中用作该多个阳极的P型层，并且
由该低浓度层和该掩埋层形成的阴极区域由到达该绝缘层的隔离区域分段和隔离，且阴极引出区域形成于该低浓度层中以达到该掩埋层，该阴极引出区域由浓度高于该低浓度层的浓度的N型杂质层形成，
该公共阴极由被该隔离区域分段和隔离的该掩埋层和该低浓度层以及形成于该低浓度层中的该阴极引出区域构成。
3.根据权利要求1或2所述的半导体装置，其特征在于，该掩埋层和该低浓度层所形成的半导体区域的厚度大于光学吸收长度。
4.根据权利要求1所述的半导体装置，其特征在于，该光敏二极管接收从光盘反射的反射光，该半导体装置使用该公共阳极的输出作为RF信号，并且该半导体装置使用该多个分离的阴极的输出进行聚焦信号处理和跟踪信号处理。
5.根据权利要求2所述的半导体装置，其特征在于，该光敏二极管接收从光盘反射的反射光，并且
该半导体装置使用该公共阴极的输出作为RF信号，并且使用该多个分离的阳极的输出进行聚焦信号处理和跟踪信号处理。
6.一种制造半导体装置的方法，其特征在于，包括下面的步骤：
在半导体基板上形成的绝缘层上形成P型掩埋层，
在该掩埋层上形成浓度低于该掩埋层的浓度的P型低浓度层，
在该低浓度层中形成到达该掩埋层的阳极引出区域，该阳极引出区域由浓度高于该低浓度层的浓度的P型杂质层形成，
形成到达该绝缘层的隔离区域以便将该低浓度层和该掩埋层分段和隔离成独立的公共阳极区域，以及
在该低浓度层中形成N型区域用作光敏二极管的阴极，
由该隔离区域分段和隔离的该掩埋层、该低浓度层以及形成在该低浓度层中的该阳极引出区域形成公共阳极。
7.一种制造半导体装置的方法，其特征在于，包括下面的步骤：
在半导体基板上形成的绝缘层上形成N型掩埋层，
在该掩埋层上形成浓度低于该掩埋层的浓度的N型低浓度层，
在该低浓度层中形成到达该掩埋层的阴极引出区域，该阴极引出区域由浓度高于该低浓度层的浓度的N型杂质层形成，
形成到达该绝缘层的隔离区域以便将该低浓度层和该掩埋层分段和隔离成独立的公共阴极区域，以及
在该低浓度层中形成P型区域用作光敏二极管的阳极，
由该隔离区域分段和隔离的该掩埋层、该低浓度层以及形成在该低浓度层中的该阴极引出区域形成公共阴极。
CN2006800412984A 2005-09-12 2006-08-10 半导体装置及其制造方法 Expired - Fee Related CN101300685B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP263366/2005 2005-09-12
JP2005263366A JP4618064B2 (ja) 2005-09-12 2005-09-12 半導体装置およびその製造方法
PCT/JP2006/315837 WO2007032165A1 (ja) 2005-09-12 2006-08-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN101300685A CN101300685A (zh) 2008-11-05
CN101300685B true CN101300685B (zh) 2010-05-19

Family

ID=37864763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800412984A Expired - Fee Related CN101300685B (zh) 2005-09-12 2006-08-10 半导体装置及其制造方法

Country Status (7)

Country Link
US (1) US7928511B2 (zh)
EP (1) EP1933390A4 (zh)
JP (1) JP4618064B2 (zh)
KR (1) KR101248084B1 (zh)
CN (1) CN101300685B (zh)
TW (1) TW200715594A (zh)
WO (1) WO2007032165A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101595307B1 (ko) * 2008-02-26 2016-02-26 소이텍 반도체 기판 제조방법 및 이미지센서
CN103915525A (zh) * 2014-04-08 2014-07-09 上海电力学院 一种提高光电转化性能的红外焦平面探测器
CN107039425B (zh) * 2017-03-29 2018-07-13 湖北京邦科技有限公司 一种半导体光电倍增器件
FR3071356B1 (fr) * 2017-09-21 2020-11-13 Safran Electronics & Defense Dispositif de detection et de localisation comprenant une pluralite de photodiodes
DE102018105752B4 (de) * 2018-03-13 2019-10-24 X-Fab Semiconductor Foundries Gmbh Elektrisch modulierte Fotodiode und Verfahren zu deren Herstellung
KR102017125B1 (ko) * 2018-03-28 2019-09-03 주식회사 포셈 포토다이오드의 제조방법
CN108573989B (zh) * 2018-04-28 2021-09-14 中国科学院半导体研究所 硅基雪崩光电探测器阵列及其制作方法
JP7039411B2 (ja) 2018-07-20 2022-03-22 株式会社東芝 光検出器、光検出システム、ライダー装置及び車
US11018168B2 (en) * 2018-09-20 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with improved timing resolution and photon detection probability
JP7222851B2 (ja) 2019-08-29 2023-02-15 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
JP7153001B2 (ja) 2019-09-18 2022-10-13 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
CN117954378A (zh) * 2024-03-26 2024-04-30 粤芯半导体技术股份有限公司 一种半导体器件及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2666453A1 (fr) 1990-08-31 1992-03-06 Commissariat Energie Atomique Batterie de photopiles montees en serie.
JPH0818093A (ja) * 1994-06-30 1996-01-19 Sony Corp 半導体受光素子及び半導体装置並びにそれらの作製方法
US5610790A (en) * 1995-01-20 1997-03-11 Xilinx, Inc. Method and structure for providing ESD protection for silicon on insulator integrated circuits
JPH0953984A (ja) * 1995-08-18 1997-02-25 Mitsubishi Electric Corp 輝度検出回路
JPH09237912A (ja) * 1995-12-28 1997-09-09 Sony Corp 受光素子及びその製造方法
JPH09331080A (ja) * 1996-06-12 1997-12-22 Sony Corp 受光素子を含む半導体装置およびその製造方法
JP3918220B2 (ja) * 1997-02-27 2007-05-23 ソニー株式会社 半導体装置及びその製造方法
JP4131031B2 (ja) 1998-03-17 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP2000150842A (ja) * 1998-11-05 2000-05-30 Sharp Corp 受光素子及びその製造方法
JP2000277792A (ja) * 1999-03-29 2000-10-06 Siird Center:Kk 多チャンネルｐｉｎフォトダイオードの駆動方法
JP4131059B2 (ja) 1999-08-23 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP3717104B2 (ja) * 2000-05-30 2005-11-16 シャープ株式会社 回路内蔵受光素子
JP3974322B2 (ja) * 2000-12-07 2007-09-12 株式会社日立製作所 光半導体集積回路装置及び光記憶再生装置
US6894324B2 (en) * 2001-02-15 2005-05-17 United Microelectronics Corp. Silicon-on-insulator diodes and ESD protection circuits
US6787693B2 (en) 2001-12-06 2004-09-07 International Rectifier Corporation Fast turn on/off photovoltaic generator for photovoltaic relay
US6822295B2 (en) * 2002-07-30 2004-11-23 Honeywell International Inc. Overvoltage protection device using pin diodes
JP2004071058A (ja) * 2002-08-06 2004-03-04 Sharp Corp 受光増幅回路および光ピックアップ装置
KR100528331B1 (ko) 2003-02-25 2005-11-16 삼성전자주식회사 수광소자 및 그 제조방법 및 이를 적용한 광전자 집적 회로
TW200500979A (en) * 2003-05-20 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Light emission type display apparatus
US7782650B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
EP1946374A4 (en) * 2005-11-09 2014-01-01 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US7821097B2 (en) * 2006-06-05 2010-10-26 International Business Machines Corporation Lateral passive device having dual annular electrodes
US8131225B2 (en) * 2008-12-23 2012-03-06 International Business Machines Corporation BIAS voltage generation circuit for an SOI radio frequency switch

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JP特开2000-150842A 2000.05.30
JP特开2000-277792A 2000.10.06
JP特开2003-204070A 2003.07.18
JP特开2004-71058A 2004.03.04
JP特开平10-242312A 1998.09.11
JP特开平8-18093A 1996.01.19

Also Published As

Publication number Publication date
EP1933390A4 (en) 2012-05-23
TWI307968B (zh) 2009-03-21
EP1933390A1 (en) 2008-06-18
WO2007032165A1 (ja) 2007-03-22
KR101248084B1 (ko) 2013-03-27
US7928511B2 (en) 2011-04-19
CN101300685A (zh) 2008-11-05
JP2007080905A (ja) 2007-03-29
TW200715594A (en) 2007-04-16
US20100155867A1 (en) 2010-06-24
KR20080053464A (ko) 2008-06-13
JP4618064B2 (ja) 2011-01-26

Similar Documents

Publication Publication Date Title
CN101300685B (zh) 半导体装置及其制造方法
JP5233041B2 (ja) 半導体集積回路
US6392282B1 (en) BiCMOS-integrated photodetecting semiconductor device having an avalanche photodiode
US7511346B2 (en) Design of high-frequency substrate noise isolation in BiCMOS technology
JP2004079719A (ja) 半導体装置及びその製造方法
JP2006194784A (ja) 赤外線固体撮像装置およびその製造方法
KR100878543B1 (ko) 반도체 장치
WO2007135810A1 (ja) 光半導体装置およびその製造方法
JP4077063B2 (ja) ＢｉＣＭＯＳ内蔵受光半導体装置
US20090261441A1 (en) Optical semiconductor device
JP4083553B2 (ja) 光半導体装置
JP3918220B2 (ja) 半導体装置及びその製造方法
KR100711172B1 (ko) 반도체 장치
CN107845672A (zh) 具有抗辐照结构的igbt器件及其制备方法
CN109585465A (zh) 制作图像传感器的方法
KR20020084177A (ko) 반도체 장치 및 그 제조 방법
CN101715073A (zh) 图像传感器及其制造方法
CN106783900B (zh) 一种soi像素探测器结构
JPH10233525A (ja) アバランシェフォトダイオード
JP4940511B2 (ja) 半導体装置およびその製造方法
CN110518032B (zh) 多晶硅soi基板型光电耦合器、其集成电路及制备方法
US7061031B1 (en) High-sensitivity image sensor and fabrication method thereof
JP4162412B2 (ja) 光半導体集積回路装置
JP3553715B2 (ja) 光半導体装置
TWI290368B (en) Dynamic threshold metal-oxide semiconductor equipped with bulk isolation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20150810

EXPY Termination of patent right or utility model