KR20080053464A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20080053464A
KR20080053464A KR1020087005372A KR20087005372A KR20080053464A KR 20080053464 A KR20080053464 A KR 20080053464A KR 1020087005372 A KR1020087005372 A KR 1020087005372A KR 20087005372 A KR20087005372 A KR 20087005372A KR 20080053464 A KR20080053464 A KR 20080053464A
Authority
KR
South Korea
Prior art keywords
layer
type
semiconductor substrate
low concentration
buried
Prior art date
Application number
KR1020087005372A
Other languages
English (en)
Other versions
KR101248084B1 (ko
Inventor
치히로 아라이
Original Assignee
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤 filed Critical 소니 가부시끼가이샤
Publication of KR20080053464A publication Critical patent/KR20080053464A/ko
Application granted granted Critical
Publication of KR101248084B1 publication Critical patent/KR101248084B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02024—Position sensitive and lateral effect photodetectors; Quadrant photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

반도체 기판(11) 위에 복수(複數)의 포토다이오드(20)를 가지는 반도체 장치(1)로서, 복수의 포토다이오드(20(20a, 20b))의 캐소드(22)와 공통의 애노드(21)가 반도체 기판(11)과 전기적으로 독립해서 형성되어 있으며, 복수의 포토다이오드(20)는 공통의 애노드(21)와 복수의 분리된 캐소드(22)를 가지고, 공통의 애노드(21)로부터의 출력을 복수로 분할된 포토다이오드(20)의 가산(加算) 출력과 등가(等價)로 취급하거나, 또는 복수의 포토다이오드는 공통의 캐소드와 복수의 분리된 애노드를 가지고, 공통의 캐소드로부터의 출력을 복수로 분할된 포토다이오드의 가산 출력과 등가로 취급하는 것이다. 포토다이오드의 애노드와 캐소드를 기판으로부터 전기적으로 완전 분리함으로써, 노이즈 특성의 저감, 크로스토크의 저감을 가능하게 한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND FABRICATION METHOD THEREOF}
본 발명은, 반도체 장치 및 그 제조 방법에 관한 것으로서, 포토디텍터 소자로서의 포토다이오드와, 바이폴라 집적 회로 또는 MOS 집적 회로 등의 반도체 집적 회로가 동일 반도체 기판 위에 형성된, 이른바 포토디텍터 집적 회로를 가지는 반도체 장치 및 그 제조 방법에 관한 것이다.
포토디텍터 집적 회로(포토디텍터 IC)를 가지는 반도체 장치는, 포토디텍터 소자로서의 포토다이오드가 광을 전류로 바꾸어, IV(전류→전압) 변환, 매트릭스 회로 등의 신호 처리를 행하는 반도체 장치이다.
이하, 종래의 포토디텍터 IC 반도체 장치를, 도 24를 이용해서 설명한다.
도 24에 도시하는 바와 같이, 포토다이오드(201∼204)는, P형 실리콘 기판(210)과 P형 매입층(埋入層; buried layer)(211)과, 상기 P형 실리콘 기판(210)과 P형 매입층(211) 위에 형성된 저농도의 P형 에피택셜층(212)에 의해 애노드를 형성하고, N형 캐소드 영역(214)에 의해, 복수의 캐소드(도 24에서는 2개)가 형성되어 있다(예를 들면, 「일본 특개평(特開平)11-266033호 공보」또는 「일본 특개(特開) 제2001-60713호 공보 참조). 또, 애노드의 취출(取出; lead out)은, P형 애노드 취출 영역(213)을 이용해서 행하고 있다. 또, 애노드 취출 영역(213)의 외부는, 신호 처리를 행하는 반도체 집적 회로를 구성하는 소자(도시하지 않음)가 설치되어 있다.
또, 도 25에 도시하는 바와 같이, 종래의 포토다이오드 집적 회로의 회로 기능은, 개개의 포토다이오드(201∼204)로부터의 출력을 전류·전압(IV) 변환한 후, 연산하는 것에 의해서, 광디스크의 포커스·트래킹 신호를 인출(引出; led out)하고, 가산(加算) 앰프(Aadd)로 가산한 출력을, 광디스크의 데이터 신호인 RF(WRF, RRF) 신호로서 취출(取出; output, obtain)하고 있다.
해결하고자 하는 문제점은, 종래의 포토다이오드 집적 회로의 회로 기능이, 개개의 포토다이오드로부터의 출력을 전류·전압(IV) 변환한 후, 연산하는 것에 의해서, 광디스크의 포커스·트래킹 신호를 인출하고, 가산한 출력을, 광디스크의 데이터 신호인 RF 신호로서 취출하고 있기 때문에, RF 신호는, 개개의 포토다이오드로부터의 출력을 전류·전압 변환하고 나서 가산, 혹은 가산하고 나서 전류·전압 변환한다고 하는 행위에 의해서, 노이즈가 증대해서, S/N비(比)가 심해진다고 하는 점이다. 또, P형 기판은, 개개의 포토다이오드의 공통 애노드로 되어 있지만, P형 기판으로부터 RF 신호를 취출하려고 해도, P형 기판이 신호 처리를 행하는 바이폴라 디바이스 또는 CMOS 디바이스로 구성되는 회로의 GND로서 기능하고 있기 때문에, 포토다이오드의 공통 애노드 출력을 단독으로 취출하는 것이 곤란한 점이다. 또, 상기 도 24에 도시한 종래 구조의 포토다이오드에서는, 포토다이오드(201, 202)와, 포토다이오드(203, 204)의 애노드가 공통이기 때문에 포토다이오드(201, 202)와, 포토다이오드(203, 204) 사이의 크로스토크가 생긴다는 점이다. 이것은, 도 26에 도시하는 바와 같이, 광스폿이 3개 사출(조사)되는 포토다이오드 패턴의 사례에서는, 4분할된 포토다이오드(301, 302, 303) 사이에 크로스토크가 생기는 것이 문제이다.
본 발명은, 복수의 포토다이오드의 캐소드와 애노드를 반도체 기판과 전기적으로 독립해서 형성하고, 복수의 포토다이오드가 공통의 애노드(캐소드)를 가짐과 동시에 복수의 분리된 캐소드(애노드)를 가지고, 이 공통의 애노드(캐소드)로부터의 출력을 복수로 분할된 포토다이오드의 가산 출력과 등가(等價)로 취급함으로써, RF 신호를 개개의 포토다이오드로부터의 출력을 가산하는 일 없이 취출할 수 있도록 하는 것을 과제로 한다. 또 크로스토크를 저감하는 것을 과제로 한다.
본 발명의 반도체 장치는, 반도체 기판 위에 복수의 포토다이오드를 가지는 반도체 장치로서, 상기 복수의 포토다이오드의 캐소드와 애노드가 상기 반도체 기판과 전기적으로 독립해서 형성되어 있으며, 상기 복수의 포토다이오드는 공통의 애노드를 가짐과 동시에 복수의 분리된 캐소드를 가지고, 상기 공통의 애노드로부터의 출력을 복수로 분할된 포토다이오드의 가산 출력과 등가로 취급하거나, 또는 상기 복수의 포토다이오드는 공통의 캐소드를 가짐과 동시에 복수의 분리된 애노드를 가지고, 상기 공통의 캐소드로부터의 출력을 복수로 분할된 포토다이오드의 가산 출력과 등가로 취급하는 것을 특징으로 한다.
상기 각 반도체 장치에서는, 복수의 포토다이오드의 캐소드와 애노드가 반도체 기판과 전기적으로 독립해서 형성되어 있으므로, 공통의 애노드(또는 캐소드)로부터 RF 신호를 취출할 수 있다. 또, 이 공통의 애노드(캐소드)로부터의 출력을 복수로 분할된 포토다이오드의 가산 출력과 등가로 취급함으로써, RF 신호를 개개의 포토다이오드로부터의 출력을 가산하는 일 없이 취출할 수 있도록 되어 있다.
본 발명의 반도체 장치의 제1 제조 방법은, 반도체 기판에 형성된 절연층 위에 P형 매입층을 형성하는 공정과, 상기 매입층 위에 상기 매입층보다도 저농도의 P형 저농도층을 형성하는 공정과, 상기 저농도층 및 상기 매입층을 분리해서 독립된 공통의 애노드 영역을 구획(區畵; segment)하는 것으로, 상기 절연층에 이르는(도달하는) 소자 분리 영역을 형성하는 공정과, 상기 저농도층에 포토다이오드의 캐소드로 되는 N형 영역을 형성하는 공정을 구비한 것을 특징으로 한다.
본 발명의 반도체 장치의 제2 제조 방법은, 반도체 기판에 형성된 절연층 위에 N형 매입층을 형성하는 공정과, 상기 매입층 위에 상기 매입층보다도 저농도의 N형 저농도층을 형성하는 공정과, 상기 저농도층 및 상기 매입층을 분리해서 독립된 공통의 캐소드 영역을 구획하는 것으로, 상기 절연층에 이르는 소자 분리 영역을 형성하는 공정과, 상기 저농도층에 포토다이오드의 애노드로 되는 P형 영역을 형성하는 공정을 구비한 것을 특징으로 한다.
상기 반도체 장치의 제1, 제2 제조 방법에서는, 반도체 기판 위에 형성된 절연층 위에 공통의 애노드 혹은 공통의 캐소드로 되는 매입층과 저농도층을 형성하고, 절연층에 이르도록 소자 분리 영역을 형성하므로, 절연층 및 소자 분리 영역에 의해서 반도체 기판과 전기적으로 독립시킨 매입층 및 저농도층이 형성되고, 그 매입층 및 저농도층으로 공통의 애노드 혹은 공통의 캐소드가 형성된다.
본 발명의 반도체 장치의 제3 제조 방법은, N형 반도체 기판에 P형 매입층을 형성하는 공정과, 상기 반도체 기판에 PN 접합형의 소자 분리 영역으로 되는 것으로 N형 소자 분리층의 하층(下層)을 형성하는 공정과, 상기 매입층 및 상기 소자 분리 영역의 하층을 포함하는 상기 반도체 기판 위에 상기 매입층보다도 저농도의 P형 저농도층을 형성하는 공정과, 상기 저농도층에 상기 소자 분리층의 하층에 이르는 N형 소자 분리층의 상층(上層)을 형성해서, 상기 소자 분리층의 하층과 상층 및 반도체 기판에 의해서 독립된 공통의 애노드 영역을 구획하는 공정, 상기 저농도층에 포토다이오드의 캐소드로 되는 N형 영역을 형성하는 공정을 구비한 것을 특징으로 한다.
본 발명의 반도체 장치의 제4 제조 방법은, P형 반도체 기판에 N형 매입층을 형성하는 공정과, 상기 반도체 기판에 PN 접합형의 소자 분리 영역으로 되는 것으로 P형 소자 분리층의 하층을 형성하는 공정과, 상기 매입층 및 상기 소자 분리 영역의 하층을 포함하는 상기 반도체 기판 위에 상기 매입층보다도 저농도의 N형 저농도층을 형성하는 공정과, 상기 저농도층에 상기 소자 분리층의 하층에 이르는 P형 소자 분리층의 상층을 형성해서, 상기 소자 분리층의 하층과 상층 및 반도체 기판에 의해서 독립된 공통의 캐소드를 구획하는 공정과, 상기 저농도층에 포토다이오드의 애노드로 되는 P형 영역을 형성하는 공정을 구비한 것을 특징으로 한다.
상기 반도체 장치의 제3, 제4 제조 방법에서는, 반도체 기판에, 반도체 기판과는 역(逆)도전형의 매입층을 형성하고, 또 반도체 기판과 동일 도전형의 소자 분리 영역의 하층을 형성하고, 또한 반도체 기판 위에 반도체 기판과는 역도전형의 저농도층을 형성하고, 그 저농도층에 소자 분리 영역의 하층에 이르도록 반도체 기판과 동일 도전형의 소자 분리 영역의 상층을 형성하기 때문에, PN 접합을 이용한 소자 분리에 의해 반도체 기판과 전기적으로 독립시킨 매입층 및 저농도층이 형성되고, 그 매입층 및 저농도층으로 공통의 애노드 혹은 공통의 캐소드가 형성된다.
도 1은, 본 발명의 반도체 장치에 관계된 1실시형태의 제1예를 도시한 개략 구성 단면도,
도 2는, 본 발명의 반도체 장치에 관계된 1실시형태의 제1예를 도시한 등가 회로도,
도 3은, 본 발명의 반도체 장치에 관계된 1실시형태의 제1예를 도시한 개략 구성 단면도,
도 4는, 본 발명의 반도체 장치에 관계된 1실시형태의 제1예를 도시한 개략 구성 단면도,
도 5는, 본 발명의 반도체 장치에 관계된 1실시형태의 제1예를 도시한 개략 구성 단면도,
도 6은, 본 발명의 반도체 장치의 제1 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 7은, 본 발명의 반도체 장치의 제1 제조 방법에 관계된 1실시형태의 1예 를 도시한 제조 공정 단면도,
도 8은, 본 발명의 반도체 장치의 제1 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 9는, 본 발명의 반도체 장치의 제1 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 10은, 본 발명의 반도체 장치의 제1 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 11은, 본 발명의 반도체 장치의 제2 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 12는, 본 발명의 반도체 장치의 제2 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 13은, 본 발명의 반도체 장치의 제2 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 14는, 본 발명의 반도체 장치의 제2 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 15는, 본 발명의 반도체 장치의 제2 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 16은, 본 발명의 반도체 장치의 제3 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 17은, 본 발명의 반도체 장치의 제3 제조 방법에 관계된 1실시형태의 1예 를 도시한 제조 공정 단면도,
도 18은, 본 발명의 반도체 장치의 제3 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 19는, 본 발명의 반도체 장치의 제3 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 20은, 본 발명의 반도체 장치의 제4 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 21은, 본 발명의 반도체 장치의 제4 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 22는, 본 발명의 반도체 장치의 제4 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 23은, 본 발명의 반도체 장치의 제4 제조 방법에 관계된 1실시형태의 1예를 도시한 제조 공정 단면도,
도 24는, 종래의 포토디텍터 IC 반도체 장치의 1예를 도시한 개략 구성 단면도,
도 25는, 종래의 포토다이오드 집적 회로의 1예를 도시한 회로도,
도 26은, 크로스토크를 설명하기 위한 포토다이오드의 레이아웃도.
본 발명의 반도체 장치에 관계된 1실시형태의 제1예를, 도 1의 개략 구성 단면도에 의해서 설명한다. 도 1에서는, SOI(Silicon on insulator) 기판을 이용해 서 반도체 기판과의 전기적 분리를 행한 것으로, 복수의 포토다이오드를 가지는 반도체 장치의 1예를 도시한다.
도 1에 도시하는 바와 같이, 반도체 기판(11) 위에 절연층(12)이 형성되고, 그 절연층(12) 위에 실리콘층이 형성된 SOI(Silicon on insulator) 기판을 이용한다. 상기 절연층(12)에는 산화 실리콘막이 이용되고 있다. 상기 실리콘층은 P+형 불순물이 도입되어 있다. 이 실리콘층을 P+형 매입층(13)으로 한다. 이 매입층(13)은, 예를 들면 1×1016/㎤ 이상 1×1022/㎤ 이하로 불순물 농도가 설정되어 있다. 상기 매입층(13) 위에는 매입층(13)보다도 저농도의 P-형 저농도층(14)이 형성되어 있다. 이 저농도층(14)은 예를 들면 에피택셜 성장에 의해 형성된 P- 실리콘층으로 형성되어 있으며, 그의 불순물 농도는 1×1011/㎤ 이상 1×1016/㎤ 이하로 설정되어 있다. 상기 매입층(13) 및 저농도층(14)으로 이루어지는 반도체 영역의 두께는, 광의 흡수 길이(吸收長)보다도 길게 형성하는 것이 바람직하다. 이것에 의해서, 나중에 설명하는 포토다이오드의 수광(受光) 감도(感度)가 높은 구조를 실현할 수 있다.
이와 같이, 고농도 영역인 매입층(13)의 불순물 농도를 설정하는 것에 의해서, 매입층(13)의 전기 저항을 낮게 하고, 주파수 특성을 신장(伸; extend)할 수가 있으며, 또 저농도층(14)의 불순물 농도를 설정하는 것에 의해서, 불순물 농도를 낮게 하고, 공핍층(空乏層; depletion layer)을 넓히기(확장하기) 쉽게 하며, 용량 저감에 의한 주파수 특성 향상과, 수광 감도의 향상을 도모할 수가 있다
상기 저농도층(14)에는 상기 매입층(13)에 이르는 애노드 취출 영역(15)이 형성되어 있다. 이 애노드 취출 영역(15)은, 예를 들면 저농도층(13)보다도 고농도의 P+ 불순물층으로 형성되어 있다. 이 P+ 불순물층의 농도는, 예를 들면 상기 매입층(13)과 동등하게 설정할 수가 있다. 상기 매입층(13), 저농도층(14), 애노드 취출 영역(15)에 의해서 공통의 애노드(21)가 구성되어 있다. 이 공통의 애노드(21)는, 상기 저농도층(14), 매입층(13)에 상기 절연층(12)에 이르는 소자 분리 영역(16)에 의해서 소자 분리되어 있다. 이 소자 분리 영역(16)은, 예를 들면 깊은 트렌치 절연층(Deep Trench Isolation)에 의해서 형성되어 있다. 따라서, 하나의 공통의 애노드(21)는, 소자 분리 영역(16) 및 절연층(12)에 의해서 인접하는 공통의 애노드(21) 및 상기 반도체 기판(11)과 전기적으로 분리되어 있다.
상기 공통의 애노드(21)의 저농도층(14)의 상부에는 복수의 캐소드(22)가 형성되어 있다. 이 캐소드(22)는, 예를 들면 N형 층으로 형성되어 있다. 따라서, 두 개의 포토다이오드(20(20a), 20(20b))가 형성되어 있다. 또한, 도면에서는, 하나의 공통의 애노드(21)에 두 개의 캐소드(22a, 22b)를 형성했지만, 세 개 또는 네 개 또는 그 이상의 캐소드(22)(도시하지 않음)를 형성할 수도 있다.
이와 같이, SOI 기판을 이용해서, 산화 실리콘막으로 이루어지는 절연층(12)에 도달(到達)하는 Deep Trench Isolation 구조의 소자 분리 영역(16)으로 소자 분 리하는 것에 의해, 포토다이오드(20)를 반도체 기판(11)으로부터 완전하게 절연 분리할 수 있고, 포토다이오드(20)의 공통의 애노드(21)로부터의 출력은, 캐소드(22)가 분할된 개개의 포토다이오드의 가산 신호로서 취출하는 것이 가능해진다.
예를 들면, 포토다이오드(20)는, 광디스크(도시하지 않음)로부터의 반사광(도시하지 않음)을 받고(수광하고), 공통의 애노드(21)로부터의 출력은 가산 앰프를 경유하지(거치지) 않고 직접 RF 신호로서 취급할 수가 있다. 또, 복수로 분할된 캐소드(22)로부터의 출력은, 포커스·트래킹 등의 신호 처리를 행할 수가 있다.
본 발명의 반도체 장치(1)는, 복수의 포토다이오드(20)의 캐소드(22)와 공통의 애노드(21)가 반도체 기판과 전기적으로 독립해서 형성되어 있기 때문에, 예를 들면 도 2의 등가 회로에 도시하는 바와 같이, 공통의 애노드(21)로부터의 출력은, 가산 앰프를 경유하지 않고 직접 RF 신호로서 취급할 수가 있다. 즉, 공통의 애노드(21)로부터의 출력을 복수로 분할된 포토다이오드(20)의 가산 출력과 등가로 취급함으로써, 개개의 포토다이오드(20)로부터의 출력을 가산하는 일 없이 RF 신호를 취출할 수 있도록 되어 있다. 또, 복수의 분할된 캐소드(22)로부터의 출력은 포커스·트래킹 등의 연산을 행하기 위한 신호로서 이용할 수가 있다. 이것에 의해서, 노이즈를 저감하고, S/N비 및, 주파수 대역을 향상시킬 수가 있다고 하는 이점이 있다. 또, 종래의 가산 앰프를 형성할 필요가 없어지므로, 장치 구성을 간단화할 수 있다. 또한, 포토다이오드(20)를 반도체 기판(11)과 독립된 구조로 구성할 수 있으므로, 포토다이오드(20) 사이의 크로스토크가 없는 구조를 제공할 수 있다.
다음에, 본 발명의 반도체 장치에 관계된 1실시형태의 제2예를, 도 3의 개략 구성 단면도에 의해서 설명한다. 도 3에서는, 상기 도 1에 의해서 설명한 반도체 장치의 변형예의 1예를 도시한다.
도 3에 도시하는 바와 같이, 반도체 기판(31) 위에 절연층(32)이 형성되고, 그 절연층(32) 위에 실리콘층이 형성된 SOI(Silicon on insulator) 기판을 이용한다. 상기 절연층(32)에는 산화 실리콘막이 이용되고 있다. 상기 실리콘층은 N+형 불순물이 도입되어 있다. 이 실리콘층을 N+형 매입층(33)으로 한다. 이 매입층(33)은, 예를 들면 1×1016/㎤ 이상 1×1022/㎤ 이하로 불순물 농도가 설정되어 있다. 상기 매입층(33) 위에는 매입층(33)보다도 저농도의 N-형 저농도층(34)이 형성되어 있다. 이 저농도층(34)은 예를 들면, 에피택셜 성장에 의해 형성된 N- 실리콘층으로 형성되어 있으며, 그의 불순물 농도는 1×1011/㎤ 이상 1×1016/㎤ 이하로 설정되어 있다. 상기 매입층(33) 및 저농도층(34)으로 이루어지는 반도체 영역의 두께는, 광의 흡수 길이보다도 길게 형성하는 것이 바람직하다. 이것에 의해서, 나중에 설명하는 포토다이오드의 수광 감도가 높은 구조를 실현할 수 있다.
이와 같이, 고농도 영역인 매입층(33)의 불순물 농도를 설정하는 것에 의해서, 매입층(33)의 전기 저항을 낮게 하고, 주파수 특성을 신장할 수가 있으며, 또 저농도층(34)의 불순물 농도를 설정하는 것에 의해서, 불순물 농도를 낮게 하고, 공핍층을 넓히기 쉽게 하며, 용량 저감에 의한 주파수 특성 향상과, 수광 감도의 향상을 도모할 수가 있다
상기 저농도층(34)에는 상기 매입층(33)에 이르는 애노드 취출 영역(35)이 형성되어 있다. 이 애노드 취출 영역(35)은, 예를 들면 저농도층(33)보다도 고농도의 N+ 불순물층으로 형성되어 있다. 이 N+ 불순물층의 농도는, 예를 들면 상기 매입층(33)과 동등하게 설정할 수가 있다. 상기 매입층(33), 저농도층(34), 캐소드 취출 영역(35)에 의해서 공통의 캐소드(41)가 구성되어 있다. 이 공통의 캐소드(41)는, 상기 저농도층(34), 매입층(33)에 상기 절연층(32)에 이르는 소자 분리 영역(36)에 의해서 소자 분리되어 있다. 이 소자 분리 영역(36)은, 예를 들면 깊은 트렌치 절연층(Deep Trench Isolation)에 의해서 형성되어 있다. 따라서, 하나의 공통의 캐소드(41)는, 소자 분리 영역(36) 및 절연층(32)에 의해서 인접하는 공통의 캐소드(41) 및 상기 반도체 기판(31)과 전기적으로 분리되어 있다.
상기 공통의 캐소드(41)의 저농도층(34)의 상부에는 복수의 애노드(42)가 형성되어 있다. 이 애노드(42)는, 예를 들면 P형 층으로 형성되어 있다. 따라서, 두 개의 포토다이오드(40(40a), 40(40b))가 형성되어 있다. 또한, 도면에서는, 하나의 공통의 캐소드(41)에 두 개의 애노드(42a, 42b)를 형성했지만, 세 개 또는 네 개 또는 그 이상의 애노드(42)(도시하지 않음)를 형성할 수도 있다.
이와 같이, SOI 기판을 이용해서, 산화 실리콘막으로 이루어지는 절연층(32)에 도달하는 Deep Trench Isolation 구조의 소자 분리 영역(36)으로 소자 분리하는 것에 의해, 포토다이오드(40)를 반도체 기판(31)으로부터 완전하게 절연 분리할 수 있고, 포토다이오드(40)의 공통의 캐소드(41)로부터의 출력은, 애노드(42)가 분할된 개개의 포토다이오드(40)의 가산 신호로서 취출하는 것이 가능하게 된다.
예를 들면, 포토다이오드(40)는, 광디스크(도시하지 않음)로부터의 반사광(도시하지 않음)을 받고, 공통의 캐소드(41)로부터의 출력은 가산 앰프를 경유하지 않고 직접 RF 신호로서 취급할 수가 있다. 또, 복수로 분할된 애노드(42)로부터의 출력은, 포커스·트래킹 등의 신호 처리를 행할 수가 있다.
본 발명의 반도체 장치(2)는, 복수의 포토다이오드(40)의 애노드(42)와 공통의 캐소드(41)가 반도체 기판과 전기적으로 독립해서 형성되어 있기 때문에, 공통의 캐소드(41)로부터의 출력은, 가산 앰프를 경유하지 않고 직접 RF 신호로서 취급할 수가 있다. 즉, 공통의 캐소드(41)로부터의 출력을 복수로 분할된 포토다이오드(40)의 가산 출력과 등가로 취급함으로써, 개개의 포토다이오드(40)로부터의 출력을 가산하는 일 없이 RF 신호를 취출할 수 있도록 되어 있다. 또, 복수의 분할된 애노드(42)로부터의 출력은 포커스·트래킹 등의 연산을 행하기 위한 신호로서 이용할 수가 있다. 이것에 의해서, 노이즈를 저감하고, S/N비 및, 주파수 대역을 향상시킬 수가 있다고 하는 이점이 있다. 또, 종래의 가산 앰프를 형성할 필요가 없어지므로, 장치 구성을 간단화할 수 있다. 또한, 포토다이오드(40)를 반도체 기판(31)과 독립된 구조로 구성할 수 있으므로, 포토다이오드(40) 사이의 크로스토크가 없는 구조를 제공할 수 있다.
다음에, 본 발명의 반도체 장치에 관계된 1실시형태의 제2예를, 도 4의 개략 구성 단면도에 의해서 설명한다. 도 4에서는, 매입층과 저농도층으로 이루어지는 애노드(캐소드) 영역을 반도체 기판과 PN 접합을 이용한 소자 분리 영역에 의해 분리한 복수의 포토다이오드를 가지는 반도체 장치의 1예를 도시한다.
도 4에 도시하는 바와 같이, N-형 반도체 기판(51)의 상부에 N+형 소자 분리 영역의 하층(52)이 형성되어 있음과 동시에 P+형 매입 영역(53)이 형성되어 있다. 상기 반도체 기판(51)에는, 예를 들면 N-형 실리콘 기판을 이용한다. 또, 상기 소자 분리 영역의 하층(52)은 N+형 불순물층으로 형성되어 있다. 상기 매입 영역(53)은, N+형 불순물층으로 형성되어 있으며, 그의 불순물 농도는 1×1016/㎤ 이상 1×1022/㎤ 이하로 설정되어 있다. 또한, 상기 반도체 기판(51) 위에는 상기 매입 영역(53)보다도 저농도의 P-형 저농도층(54)이 형성되어 있으며, 그의 불순물 농도는 1×1011/㎤ 이상 1×1016/㎤ 이하로 설정되어 있다. 또, 상기 매입 영역(53)의 두께는, 광의 흡수 길이보다도 길게 형성하는 것이 바람직하다. 이것에 의해서, 나중에 설명하는 포토다이오드의 수광 감도가 높은 구조를 실현할 수 있다. 이 매입 영역(53)의 두께가 광의 흡수 길이보다도 짧으면, 매입 영역(53)과 반도체 기판(51) 사이에 기생(寄生) 포토다이오드가 생기고, 그의 출력을 검출하게 된다. 이 기생 포토다이오드의 출력을 적극적으로 활용할 수도 있다.
이와 같이, 고농도 영역인 매입 영역(53)의 불순물 농도를 설정하는 것에 의해서, 매입 영역(53)의 전기 저항을 낮게 하고, 주파수 특성을 신장할 수가 있으 며, 또 저농도층(54)의 불순물 농도를 설정하는 것에 의해서, 불순물 농도를 낮게 하고, 공핍층을 넓히기 쉽게 하며, 용량 저감에 의한 주파수 특성 향상과, 수광 감도의 향상을 도모할 수가 있다.
상기 저농도층(54)에는 상기 매입 영역(53)에 이르는 애노드 취출 영역(55)이 형성되어 있다. 이 애노드 취출 영역(55)은, 예를 들면 저농도층(54)보다도 고농도의 P+ 불순물층으로 형성되어 있다. 이 P+ 불순물층의 농도는, 예를 들면 상기 매입 영역(53)과 동등하게 설정할 수가 있다. 상기 매입 영역(53), 저농도층(54), 애노드 취출 영역(55)에 의해서 공통의 애노드(61)가 구성되어 있다. 또, 상기 저농도층(54)에는 상기 소자 분리 영역의 하층(52)에 이르는 소자 분리 영역의 상층(56)이 형성되어 있다. 이 소자 분리 영역의 상층(56)은, 예를 들면 상기 소자 분리 영역의 하층(52)과 동등한 고농도의 N+형 불순물층으로 형성되어 있다. 이하, 소자 분리 영역의 하층(52), 상층(56)을 합쳐서 소자 분리 영역(57)으로 한다.
상기 공통의 애노드(61)는, 상기 반도체 기판(51), 상기 소자 분리 영역(57)에 의해서 소자 분리되어 있다. 즉, PN 접합을 이용한 소자 분리로 되어 있다.
상기 공통의 애노드(61)의 저농도층(54)의 상부에는 복수의 캐소드(62)가 형성되어 있다. 이 캐소드(62)는, 예를 들면 N형 층으로 형성되어 있다. 따라서, 두 개의 포토다이오드(60(60a), 60(60b))가 형성되어 있다. 또한, 도면에서는, 하나의 공통의 애노드(61)에 두 개의 캐소드(62a, 62b)를 형성했지만, 세 개 또는 네 개 또는 그 이상의 캐소드(62)(도시하지 않음)를 형성할 수도 있다.
이와 같이, PN 접합을 이용한 소자 분리 영역(57)에 의해서 공통의 애노드(61)를 소자 분리하는 것에 의해, 포토다이오드(60)를 반도체 기판(51)으로부터 완전하게 전기적으로 절연 분리할 수 있고, 포토다이오드(60)의 공통의 애노드(61)로부터의 출력은, 캐소드(62)가 분할된 개개의 포토다이오드의 가산 신호로서 취출하는 것이 가능하게 된다.
예를 들면, 포토다이오드(60)는, 광디스크(도시하지 않음)로부터의 반사광(도시하지 않음)을 받고, 공통의 애노드(61)로부터의 출력은 가산 앰프를 경유하지 않고 직접 RF 신호로서 취급할 수가 있다. 또, 복수로 분할된 캐소드(62)로부터의 출력은, 포커스·트래킹 등의 신호 처리를 행할 수가 있다.
본 발명의 반도체 장치(3)는, 복수의 포토다이오드(60)의 캐소드(62)와 공통의 애노드(61)가 반도체 기판과 전기적으로 독립해서 형성되어 있기 때문에, 공통의 애노드(61)로부터의 출력은, 가산 앰프를 경유하지 않고 직접 RF 신호로서 취급할 수가 있다. 즉, 공통의 애노드(61)로부터의 출력을 복수로 분할된 포토다이오드(60)의 가산 출력과 등가로 취급함으로써, 개개의 포토다이오드(60)로부터의 출력을 가산하는 일 없이 RF 신호를 취출할 수 있도록 되어 있다. 또, 복수의 분할된 캐소드(62)로부터의 출력은 포커스·트래킹 등의 연산을 행하기 위한 신호로서 이용할 수가 있다. 이것에 의해서, 노이즈를 저감하고, S/N비를 향상시킬 수가 있다고 하는 이점이 있다. 또, 종래의 가산 앰프를 형성할 필요가 없어지므로, 장치 구성을 간단화할 수 있다. 또한, 포토다이오드(60)를 반도체 기판(51)과 독립된 구조로 구성할 수 있으므로, 포토다이오드(60) 사이의 크로스토크가 없는 구조를 제공할 수 있다.
다음에, 본 발명의 반도체 장치에 관계된 1실시형태의 제4예를, 도 5의 개략 구성 단면도에 의해서 설명한다. 도 5에서는, 상기 도 4에 의해서 설명한 반도체 장치의 변형예의 1예를 도시한다.
도 5에 도시하는 바와 같이, P-형 반도체 기판(71)의 상부에 P+형 소자 분리 영역의 하층(72)이 형성되어 있음과 동시에 N+형 매입 영역(73)이 형성되어 있다. 상기 반도체 기판(71)에는, 예를 들면 P-형 실리콘 기판을 이용한다. 또, 상기 소자 분리 영역의 하층(72)은 P+형 불순물층으로 형성되어 있다. 상기 매입층(73)은, P+형 불순물층으로 형성되어 있으며, 그의 불순물 농도는 1×1016/㎤ 이상 1×1022/㎤ 이하로 설정되어 있다. 또한, 상기 반도체 기판(71) 위에는 상기 매입층(73)보다도 저농도의 N-형 저농도층(74)이 형성되어 있으며, 그의 불순물 농도는 1×1011/㎤ 이상 1×1016/㎤ 이하로 설정되어 있다. 또, 상기 매입 영역(73)의 두께는, 광의 흡수 길이보다도 길게 형성하는 것이 바람직하다. 이것에 의해서, 나중에 설명하는 포토다이오드의 수광 감도가 높은 구조를 실현할 수 있다. 이 매입 영역(73)의 두께가 광의 흡수 길이보다도 짧으면, 매입 영역(73)과 반도체 기판(71) 사이에 기생 포토다이오드가 생기고, 그의 출력을 검출하게 된다. 이 기생 포토다이오드의 출력을 적극적으로 활용할 수도 있다.
이와 같이, 고농도 영역인 매입 영역(73)의 불순물 농도를 설정하는 것에 의해서, 매입 영역(73)의 전기 저항을 낮게 하고, 주파수 특성을 신장할 수가 있으며, 또 저농도층(74)의 불순물 농도를 설정하는 것에 의해서, 불순물 농도를 낮게 하고, 공핍층을 넓히기 쉽게 하며, 용량 저감에 의한 주파수 특성 향상과, 수광 감도의 향상을 도모할 수가 있다.
상기 저농도층(74)에는 상기 매입 영역(73)에 이르는 애노드 취출 영역(75)이 형성되어 있다. 이 애노드 취출 영역(75)은, 예를 들면 저농도층(73)보다도 고농도의 N+ 불순물층으로 형성되어 있다. 이 N+ 불순물층의 농도는, 예를 들면 상기 매입 영역(73)과 동등하게 설정할 수가 있다. 상기 매입 영역(73), 저농도층(74), 애노드 취출 영역(75)에 의해서 공통의 캐소드(81)가 구성되어 있다. 또, 상기 저농도층(74)에는 상기 소자 분리 영역의 하층(72)에 이르는 소자 분리 영역의 상층(76)이 형성되어 있다. 이 소자 분리 영역의 상층(76)은, 예를 들면 상기 소자 분리 영역의 하층(72)과 동등한 고농도의 P+형 불순물층으로 형성되어 있다. 이하, 소자 분리 영역의 하층(72), 상층(76)을 합쳐서 소자 분리 영역(77)으로 한다.
상기 공통의 캐소드(81)는, 상기 반도체 기판(71), 상기 소자 분리 영역(77)에 의해서 소자 분리되어 있다. 즉, PN 접합을 이용한 소자 분리로 되어 있다.
상기 공통의 캐소드(81)의 저농도층(74)의 상부에는 복수의 애노드(82)가 형성되어 있다. 이 애노드(82)는, 예를 들면 P형 층으로 형성되어 있다. 따라서, 두 개의 포토다이오드(80(80a), 80(80b))가 형성되어 있다. 또한, 도면에서는, 하 나의 공통의 캐소드(81)에 두 개의 애노드(82a, 82b)를 형성했지만, 세 개 또는 네 개 또는 그 이상의 애노드(82)(도시하지 않음)를 형성할 수도 있다.
이와 같이, PN 접합을 이용한 소자 분리 영역(77)에 의해서 공통의 캐소드(81)를 소자 분리하는 것에 의해, 포토다이오드(80)를 반도체 기판(71)으로부터 완전하게 전기적으로 절연 분리할 수 있고, 포토다이오드(80)의 공통의 캐소드(81)로부터의 출력은, 애노드(82)가 분할된 개개의 포토다이오드의 가산 신호로서 취출하는 것이 가능하게 된다.
예를 들면, 포토다이오드(80)는, 광디스크(도시하지 않음)로부터의 반사광(도시하지 않음)을 받고, 공통의 캐소드(81)로부터의 출력은 가산 앰프를 경유하지 않고 직접 RF 신호로서 취급할 수가 있다. 또, 복수로 분할된 애노드(82)로부터의 출력은, 포커스·트래킹 등의 신호 처리를 행할 수가 있다.
본 발명의 반도체 장치(4)는, 복수의 포토다이오드(80)의 애노드(82)와 공통의 캐소드(81)가 반도체 기판과 전기적으로 독립해서 형성되어 있기 때문에, 공통의 캐소드(81)로부터의 출력은, 가산 앰프를 경유하지 않고 직접 RF 신호로서 취급할 수가 있다. 즉, 공통의 캐소드(81)로부터의 출력을 복수로 분할된 포토다이오드(80)의 가산 출력과 등가로 취급함으로써, 개개의 포토다이오드(80)로부터의 출력을 가산하는 일 없이 RF 신호를 취출할 수 있도록 되어 있다. 또, 복수의 분할된 애노드(82)로부터의 출력은 포커스·트래킹 등의 연산을 행하기 위한 신호로서 이용할 수가 있다. 이것에 의해서, 노이즈를 저감하고, S/N비 및, 주파수 대역을 향상시킬 수가 있다고 하는 이점이 있다. 또, 종래의 가산 앰프를 형성할 필요가 없어지므로, 장치 구성을 간단화할 수 있다. 또한, 포토다이오드(80)를 반도체 기판(71)과 독립된 구조로 구성할 수 있으므로, 포토다이오드(80) 사이의 크로스토크가 없는 구조를 제공할 수 있다.
다음에, 본 발명의 반도체 장치의 제1 제조 방법에 관계된 1실시형태의 1예를, 도 6∼도 10의 제조 공정 단면도에 의해서 설명한다. 도 6∼도 10에서는, SOI(Silicon on insulator) 기판을 이용해서 반도체 기판과의 전기적 분리를 행한 것으로, 복수의 포토다이오드를 가지는 반도체 장치의 제조 방법의 1예를 도시한다. 즉, 상기 도 1에 의해서 설명한 반도체 장치의 제조 방법을 도시한다.
도 6에 도시하는 바와 같이, 반도체 기판(11) 위에 절연층(12)이 형성되고, 그 절연층(12) 위에 실리콘층이 형성된 SOI(Silicon on insulator) 기판을 이용한다. 상기 절연층(12)에는 산화 실리콘막이 이용되고 있다. 상기 실리콘층은 P형 불순물이 도입되어 있다. 이 실리콘층을 P+형 매입층(13)으로 한다. 이 매입층(13)은, 예를 들면 1×1016/㎤ 이상 1×1022/㎤ 이하의 불순물 농도로 되도록, 예를 들면 P형 불순물을 도입해서 형성되어 있다. 예를 들면, 1×1019/㎤ 정도의 농도로 되도록, P형 불순물을 도입한다. 이와 같이, 고농도 영역인 매입층(13)의 불순물 농도를 설정하는 것에 의해서, 매입층(13)의 전기 저항을 낮게 하고, 주파수 특성을 신장할 수가 있다.
다음에, 도 7에 도시하는 바와 같이, 에피택셜 성장법에 의해서, 상기 매입 층(13) 위에 매입층(13)보다도 저농도의 P-형 실리콘층으로 이루어지는 저농도층(14)을 형성한다. 이 저농도층(14)의 불순물 농도는 1×1011/㎤ 이상 1×1016/㎤ 이하로 설정된다. 예를 들면, 저농도층(14)은, P형 에피택셜층을 20㎛의 두께에 700Ω·㎝ 정도로 되도록 퇴적함으로써 형성된다. 또, 저농도층(14)의 불순물 농도를 이와 같이 설정하는 것에 의해서, 불순물 농도를 낮게 하고, 공핍층을 넓히기 쉽게 하며, 용량 저감에 의한 주파수 특성 향상과, 수광 감도의 향상을 도모할 수가 있다. 또한, 상기 매입층(13) 및 저농도층(14)으로 이루어지는 반도체 영역의 두께는, 광의 흡수 길이보다도 길게 형성하는 것이 바람직하다. 이것에 의해서, 나중에 설명하는 포토다이오드의 수광 감도가 높은 구조를 실현할 수 있다.
다음에, 도 8에 도시하는 바와 같이, 상기 저농도층(14)에 상기 매입층(13)에 이르는 애노드 취출 영역(15)을 형성한다. 이 애노드 취출 영역(15)은, 예를 들면 저농도층(13)보다도 고농도의 P 불순물층으로 형성되어 있다. 이 애노드 취출 영역(15)의 농도는, 예를 들면 상기 매입층(13)과 동등하게 설정할 수가 있다. 상기 매입층(13), 저농도층(14), 애노드 취출 영역(15)에 의해서 공통의 애노드(21)가 구성된다.
다음에, 도 9에 도시하는 바와 같이, 상기 공통의 애노드(21)를 분리하기 위해서, 상기 저농도층(14), 매입층(13)에 상기 절연층(12)에 이르는 소자 분리 영역(16)을 형성한다. 이 소자 분리 영역(16)은, 예를 들면 깊은 트렌치 절연층(Deep Trench Isolation)에 의해서 형성되어 있다. 예를 들면, 리소그래피 기술 에 의해 트렌치를 형성하기 위한 에칭 마스크를 형성한 후, 그 에칭 마스크를 이용한 에칭에 의해 상기 저농도층(14), 매입층(13)에 상기 절연층(12)에 이르는 트렌치를 형성한다. 그 후에, 트렌치 내부에 절연층을 형성하고, 저농도층(14) 위에 형성된 잉여(excess) 절연층은, 예를 들면 화학적 기계 연마(CMP)에 의해서 제거한다. 상기 절연층에는, 예를 들면 산화 실리콘을 이용할 수가 있다. 예를 들면, 산화 실리콘을 이용하는 경우, 트렌치 내벽을 산화해서 산화층을 형성하고, 그 후에, 트렌치 내부를 논도프 폴리실리콘 또는 산화 실리콘으로 매입(fill; 가득 채움)할 수 있으면 좋다. 이와 같이 해서, 트렌치 내부에 형성된 절연층에 의해서 소자 분리 영역(16)이 형성된다. 따라서, 하나의 공통의 애노드(21)는, 소자 분리 영역(16) 및 절연층(12)에 의해서 인접하는 공통의 애노드(21) 및 상기 반도체 기판(11)과 전기적으로 분리되게 된다.
다음에, 도 10에 도시하는 바와 같이, 상기 공통의 애노드(21)의 저농도층(14)의 상부에 복수의 캐소드(22)를 형성한다. 이 캐소드(22)는, 예를 들면 이온 주입법에 의해 N형 불순물을 저농도층(14)의 상층에 도입해서 N형 층을 형성하는 것에 의해 형성된다. 또한, 이온 주입시에는, 미리, 저농도층(14) 위에 캐소드(22)를 형성하는 영역 위를 개구한 이온 주입 마스크를 형성하고, 이 이온 주입 마스크는 이온 주입후에 제거된다. 또, 도면에서는, 하나의 공통의 애노드(21)에 두 개의 캐소드(22a, 22b)를 형성했지만, 세 개 또는 네 개 또는 그 이상의 캐소드(22)(도시하지 않음)를 형성할 수도 있다. 이와 같이 해서, 공통의 애노드(21)에 복수의 캐소드(22)를 형성함으로써 복수의 포토다이오드(20(20a), 20(20b))를 구비한 것으로, 상기 도 1에 의해서 설명한 반도체 장치(1)가 형성된다.
상기 반도체 장치의 제1 제조 방법에서는, 반도체 기판(11) 위에 형성된 절연층(12) 위에 공통의 애노드(21)로 되는 매입층(13)과 저농도층(14)을 형성하고, 절연층(12)에 이르도록 소자 분리 영역(16)을 형성하므로, 절연층(12) 및 소자 분리 영역(16)에 의해서 반도체 기판(11)과 전기적으로 독립시킨 매입층(13) 및 저농도층(14)이 형성되고, 그 매입층(13) 및 저농도층(14)으로, 공통의 애노드(21)가 형성된다. 따라서, 복수의 포토다이오드의 캐소드(22)와 공통의 애노드(21)를 반도체 기판(11)과 전기적으로 독립해서 형성할 수가 있기 때문에, 분할된 캐소드(22)로부터의 출력은 예를 들면, 포커스·트래킹 등의 연산을 행하기 위한 신호로서 이용하고, 공통의 애노드(21)로부터의 출력은 가산 앰프를 경유하지 않고 직접 RF 신호로서 이용할 수 있는 바와 같은 구성으로 할 수가 있다. 이것에 의해서, 노이즈를 저감하고, S/N비 및, 주파수 대역을 향상시킬 수가 있는 포토다이오드를 가지는 반도체 장치(1)를 제조할 수가 있다. 또, 종래의 가산 앰프를 형성할 필요가 없어지므로, 장치 구성을 간단화할 수 있다. 또한, 포토다이오드(20)를 반도체 기판(11)과 독립된 구조로 제조할 수가 있으므로, 소자 분리 영역(16) 등에 의해 분리된 포토다이오드 사이의 크로스토크가 없는 구조를 제공할 수 있다.
다음에, 본 발명의 반도체 장치의 제2 제조 방법에 관계된 1실시형태의 1예를, 도 1∼도 15의 제조 공정 단면도에 의해서 설명한다. 도 11∼도 15에서는, SOI(Silicon on insulator) 기판을 이용해서 반도체 기판과의 전기적 분리를 행한 것으로, 복수의 포토다이오드를 가지는 반도체 장치의 제조 방법의 1예를 도시한 다. 즉, 상기 도 3에 의해서 설명한 반도체 장치의 제조 방법을 도시한다.
도 11에 도시하는 바와 같이, 반도체 기판(31) 위에 절연층(32)이 형성되고, 그 절연층(32) 위에 실리콘층이 형성된 SOI(Silicon on insulator) 기판을 이용한다. 상기 절연층(32)에는 산화 실리콘막이 이용되고 있다. 상기 실리콘층은 N형 불순물이 도입되어 있다. 이 실리콘층을 N+형 매입층(33)으로 한다. 이 매입층(33)은, 예를 들면 1×1016/㎤ 이상 1×1022/㎤ 이하의 불순물 농도로 되도록, 예를 들면 N형 불순물을 도입해서 형성되어 있다. 예를 들면, 1×1019/㎤ 정도의 농도로 되도록, N형 불순물을 도입한다. 이와 같이, 고농도 영역인 매입층(33)의 불순물 농도를 설정하는 것에 의해서, 매입층(33)의 전기 저항을 낮게 하고, 주파수 특성을 신장할 수가 있다.
다음에, 도 12에 도시하는 바와 같이, 에피택셜 성장법에 의해서, 상기 매입층(33) 위에 매입층(33)보다도 저농도의 N-형 실리콘층으로 이루어지는 저농도층(34)을 형성한다. 이 저농도층(34)의 불순물 농도는 1×1011/㎤ 이상 1×1016/㎤ 이하로 설정된다. 예를 들면, 저농도층(34)은, N형 에피택셜층을 20㎛의 두께에 700Ω·㎝ 정도로 되도록 퇴적함으로써 형성된다. 또, 저농도층(34)의 불순물 농도를 이와 같이 설정하는 것에 의해서, 불순물 농도를 낮게 하고, 공핍층을 넓히기 쉽게 하며, 용량 저감에 의한 주파수 특성 향상과, 수광 감도의 향상을 도모할 수가 있다. 또한, 상기 매입층(33) 및 저농도층(34)으로 이루어지는 반도체 영역의 두께는, 광의 흡수 길이보다도 길게 형성하는 것이 바람직하다. 이것에 의해서, 나중에 설명하는 포토다이오드의 수광 감도가 높은 구조를 실현할 수 있다.
다음에, 도 13에 도시하는 바와 같이, 상기 저농도층(34)에 상기 매입층(33)에 이르는 캐소드 취출 영역(35)을 형성한다. 이 캐소드 취출 영역(35)은, 예를 들면 저농도층(33)보다도 고농도의 N 불순물층으로 형성되어 있다. 이 캐소드 취출 영역(35)의 농도는, 예를 들면 상기 매입층(33)과 동등하게 설정할 수가 있다. 상기 매입층(33), 저농도층(34), 캐소드 취출 영역(35)에 의해서 공통의 캐소드(41)가 구성된다.
다음에, 도 14에 도시하는 바와 같이, 상기 공통의 캐소드(41)를 분리하기 위해서, 상기 저농도층(34), 매입층(33)에 상기 절연층(32)에 이르는 소자 분리 영역(36)을 형성한다. 이 소자 분리 영역(36)은, 예를 들면 깊은 트렌치 절연층(Deep Trench Isolation)에 의해서 형성되어 있다. 예를 들면, 리소그래피 기술에 의해 트렌치를 형성하기 위한 에칭 마스크를 형성한 후, 그 에칭 마스크를 이용한 에칭에 의해 상기 저농도층(34), 매입층(33)에 상기 절연층(32)에 이르는 트렌치를 형성한다. 그 후에, 트렌치 내부에 절연층을 형성하고, 저농도층(34) 위에 형성된 잉여 절연층은, 예를 들면 화학적 기계 연마(CMP)에 의해서 제거한다. 상기 절연층에는, 예를 들면 산화 실리콘을 이용할 수가 있다. 예를 들면, 산화 실리콘을 이용하는 경우, 트렌치 내벽을 산화해서 산화층을 형성하고, 그 후에, 트렌치 내부를 논도프 폴리실리콘 또는 산화 실리콘으로 매입할 수 있으면 좋다. 이와 같이 해서, 트렌치 내부에 형성된 절연층에 의해서 소자 분리 영역(36)이 형성된 다. 따라서, 하나의 공통의 캐소드(41)는, 소자 분리 영역(36) 및 절연층(32)에 의해서 인접하는 공통의 캐소드(41) 및 상기 반도체 기판(31)과 전기적으로 분리되게 된다.
다음에, 도 15에 도시하는 바와 같이, 상기 공통의 캐소드(41)의 저농도층(34)의 상부에 복수의 애노드(42)를 형성한다. 이 애노드(42)는, 예를 들면 이온 주입법에 의해 P형 불순물을 저농도층(34)의 상층에 도입해서 P형 층을 형성하는 것에 의해 형성된다. 또한, 이온 주입시에는, 미리, 저농도층(34) 위에 애노드(42)를 형성할 영역 위를 개구한 이온 주입 마스크를 형성하고, 이 이온 주입 마스크는 이온 주입후에 제거된다. 또, 도면에서는, 하나의 공통의 캐소드(41)에 두 개의 애노드(42(42a), 42(42b))를 형성했지만, 세 개 또는 네 개 또는 그 이상의 애노드(42)(도시하지 않음)를 형성할 수도 있다. 이와 같이 해서, 공통의 캐소드(41)에 복수의 애노드(42)를 형성함으로써, 복수의 포토다이오드(40a, 40b)를 구비한 것으로, 상기 도 3에 의해서 설명한 반도체 장치(2)가 형성된다.
상기 반도체 장치의 제2 제조 방법에서는, 반도체 기판(31) 위에 형성된 절연층(32) 위에 공통의 캐소드(41)로 되는 매입층(33)과 저농도층(34)을 형성하고, 절연층(32)에 이르도록 소자 분리 영역(36)을 형성하므로, 절연층(32) 및 소자 분리 영역(36)에 의해서 반도체 기판(31)과 전기적으로 독립시킨 매입층(33) 및 저농도층(34)이 형성되고, 그 매입층(33) 및 저농도층(34)으로 공통의 캐소드(41)가 형성된다. 따라서, 복수의 포토다이오드의 애노드(42)와 공통의 캐소드(41)를 반도체 기판(31)과 전기적으로 독립해서 형성할 수가 있기 때문에, 분할된 애노드(42) 로부터의 출력은 예를 들면 포커스·트래킹 등의 연산을 행하기 위한 신호로서 이용하고, 공통의 캐소드(41)로부터의 출력은 가산 앰프를 경유하지 않고 직접 RF 신호로서 이용할 수 있는 바와 같은 구성으로 할 수가 있다. 이것에 의해서, 노이즈를 저감하고, S/N비를 향상시킬 수가 있는 포토다이오드를 가지는 반도체 장치(2)를 제조할 수가 있다. 또, 종래의 가산 앰프를 형성할 필요가 없어지므로, 장치 구성을 간단화할 수 있다. 또한, 포토다이오드(40)를 반도체 기판(31)과 독립된 구조로 제조할 수가 있으므로, 소자 분리 영역(36) 등에 의해 분리된 포토다이오드 사이의 크로스토크가 없는 구조를 제공할 수 있다.
다음에, 본 발명의 반도체 장치의 제3 제조 방법에 관계된 1실시형태의 1예를, 도 16∼도 19의 제조 공정 단면도에 의해서 설명한다. 도 16∼도 19에서는, PN 접합을 이용해서 반도체 기판과의 전기적 분리를 행한 것으로, 복수의 포토다이오드를 가지는 반도체 장치의 제조 방법의 1예를 도시한다. 즉, 상기 도 4에 의해서 설명한 반도체 장치의 제조 방법을 도시한다.
도 16에 도시하는 바와 같이, N-형 반도체 기판(51)의 상부에 N+형 불순물층으로 이루어지는 소자 분리 영역의 하층(52)을 형성한다. 이 소자 분리 영역의 하층(52)은, 예를 들면 이온 주입법에 의해서 형성할 수가 있다. 또, 상기 소자 분리 영역의 하층(52)으로 구획 분리되는 반도체 기판(51)의 상부 내에 P+형 매입 영역(53)을 형성한다. 이 P+형 매입 영역(53)은 예를 들면 불순물 확산법, 이온 주입법 등의 불순물 도핑 기술에 의해 형성할 수가 있다. 상기 매입 영역(53)의 불순 물 농도는 1×1016/㎤ 이상 1×1022/㎤ 이하로 설정된다. 이와 같이, 고농도 영역인 매입 영역(53)의 불순물 농도를 설정하는 것에 의해서, 매입 영역(53)의 전기 저항을 낮게 하고, 주파수 특성을 신장할 수가 있다.
다음에, 도 17에 도시하는 바와 같이, 상기 반도체 기판(51) 위에는 상기 매입 영역(53)보다도 저농도의 P-형 저농도층(54)을 형성한다. 이 저농도층(54)은, 예를 들면 에피택셜 성장법에 의해서 형성되고, 그의 불순물 농도는 1×1011/㎤ 이상 1×1016/㎤ 이하로 설정된다. 이와 같이, 저농도층(54)의 불순물 농도를 설정하는 것에 의해서, 불순물 농도를 낮게 하고, 공핍층을 넓히기 쉽게 하며, 용량 저감에 의한 주파수 특성 향상과, 수광 감도의 향상을 도모할 수가 있다. 또, 상기 매입 영역(53)의 두께는, 광의 흡수 길이보다도 길게 형성하는 것이 바람직하다. 이것에 의해서, 나중에 설명하는 포토다이오드의 수광 감도가 높은 구조를 실현할 수 있다. 또, 상기 에피택셜 성장에서는, 앞서(먼저) 형성되어 있던 소자 분리 영역의 하층(52) 및 매입 영역(53)의 불순물이 저농도층(54)중(中)으로 확산해서, 저농도층(54)중에 연장(延長; extend) 형성된다.
다음에, 도 18에 도시하는 바와 같이, 상기 저농도층(54)에 상기 매입 영역(53)에 이르는 애노드 취출 영역(55)을 형성한다. 이 애노드 취출 영역(55)은, 예를 들면 이온 주입법에 의해 형성할 수가 있고, 저농도층(54)보다도 고농도의 P형 불순물층으로 한다. 이 P형 불순물층의 농도는, 예를 들면 상기 매입 영역(53) 과 동등하게 설정할 수가 있다. 이것에 의해서, 상기 매입 영역(53), 저농도층(54), 애노드 취출 영역(55)으로 이루어지는 공통의 애노드(61)가 구성된다. 또, 상기 저농도층(54)에 상기 소자 분리 영역의 하층(52)에 이르는 소자 분리 영역의 상층(56)을 형성한다. 이 소자 분리 영역의 상층(56)은, 예를 들면 이온 주입법에 의해 형성할 수가 있고, 상기 소자 분리 영역의 하층(52)과 동등한 고농도의 N+형 불순물층으로 형성된다. 이와 같이 해서, 소자 분리 영역의 하층(52) 및 상층(56)으로 이루어지는, PN 접합형의 소자 분리 영역(57)이 구성된다.
따라서, 상기 공통의 애노드(61)는, 상기 반도체 기판(51), 상기 소자 분리 영역(57)에 의해서, PN 접합을 이용해서 소자 분리된다.
다음에, 도 19에 도시하는 바와 같이, 상기 공통의 애노드(61)의 저농도층(54)의 상부에 복수의 캐소드(62)를 형성한다. 이 캐소드(62)는, 예를 들면 이온 주입법에 의해 N형 불순물을 저농도층(54)의 상층에 도입해서 N형 층을 형성하는 것에 의해 형성된다. 또한, 이온 주입시에는, 미리, 저농도층(54) 위에 캐소드(62)를 형성할 영역 위를 개구한 이온 주입 마스크를 형성하고, 이 이온 주입 마스크는 이온 주입후에 제거된다. 또, 도면에서는, 하나의 공통의 애노드(61)에 두 개의 캐소드(62a, 62b)를 형성했지만, 세 개 또는 네 개 또는 그 이상의 캐소드(62)(도시하지 않음)를 형성할 수도 있다. 이와 같이 해서, 공통의 애노드(61)에 복수의 캐소드(62)를 형성함으로써 복수의 포토다이오드(60(60a), 60(60b))를 구비한 것으로, 상기 도 4에 의해서 설명한 반도체 장치(3)가 형성된다.
이와 같이, PN 접합을 이용한 소자 분리 영역(57)에 의해서 공통의 애노드(61)를 소자 분리하는 것에 의해, 포토다이오드(60)를 반도체 기판(51)으로부터 완전하게 전기적으로 절연 분리할 수 있고, 포토다이오드(60)의 공통의 애노드(61)로부터의 출력은, 캐소드(62)가 분할된 개개의 포토다이오드의 가산 신호로서 취출하는 것이 가능하게 된다.
상기 반도체 장치의 제3 제조 방법에서는, 반도체 기판(51) 위에 형성된 저농도층(54)에 반도체 기판(51)에 이르는 PN 접합형의 소자 분리 영역(57)을 형성하므로, 복수의 포토다이오드(60)의 캐소드(62)와 공통의 애노드(61)가 반도체 기판과 전기적으로 독립해서 형성된다. 이 때문에, 분할된 캐소드(62)로부터의 출력은 예를 들면, 포커스·트래킹 등의 연산을 행하기 위한 신호로서 이용하고, 공통의 애노드(61)로부터의 출력은 가산 앰프를 경유하지 않고 직접 RF 신호로서 이용할 수 있는 바와 같은 구성으로 할 수가 있다. 이것에 의해서, 노이즈를 저감하고, S/N비를 향상시킬 수가 있는 포토다이오드를 가지는 반도체 장치(3)를 제조할 수가 있다. 또, 종래의 가산 앰프를 형성할 필요가 없어지므로, 장치 구성을 간단화할 수 있다. 또한, 포토다이오드(60)를 반도체 기판(51)과 독립된 구조로 제조할 수가 있으므로, 소자 분리 영역(57) 등에 의해 분리된 포토다이오드 사이의 크로스토크가 없는 구조를 제공할 수 있다.
다음에, 본 발명의 반도체 장치의 제4 제조 방법에 관계된 1실시형태의 1예를, 도 20∼도 23의 제조 공정 단면도에 의해서 설명한다. 도 20∼도 23에서는, PN 접합을 이용해서 반도체 기판과의 전기적 분리를 행한 것으로, 복수의 포토다이 오드를 가지는 반도체 장치의 제조 방법의 1예를 도시한다. 즉, 상기 도 5에 의해서 설명한 반도체 장치의 제조 방법을 도시한다.
도 20에 도시하는 바와 같이, P-형 반도체 기판(71)의 상부에 P+형 불순물층으로 이루어지는 소자 분리 영역의 하층(72)을 형성한다. 이 소자 분리 영역의 하층(72)은, 예를 들면 이온 주입법에 의해서 형성할 수가 있다. 또, 상기 소자 분리 영역의 하층(72)으로 구획 분리되는 반도체 기판(71)의 상부 내에 N+형 매입 영역(73)을 형성한다. 이 N+형 매입 영역(73)은 예를 들면 불순물 확산법, 이온 주입법 등의 불순물 도핑 기술에 의해 형성할 수가 있다. 상기 매입 영역(73)의 불순물 농도는 1×1016/㎤ 이상 1×1022/㎤ 이하로 설정된다. 이와 같이, 고농도 영역인 매입 영역(73)의 불순물 농도를 설정하는 것에 의해서, 매입 영역(73)의 전기 저항을 낮게 하고, 주파수 특성을 신장할 수가 있다.
다음에, 도 21에 도시하는 바와 같이, 상기 반도체 기판(71) 위에는 상기 매입 영역(73)보다도 저농도의 N-형 저농도층(74)을 형성한다. 이 저농도층(74)은, 예를 들면 에피택셜 성장법에 의해서 형성되고, 그의 불순물 농도는 1×1011/㎤ 이상 1×1016/㎤ 이하로 설정된다. 이와 같이, 저농도층(74)의 불순물 농도를 설정하는 것에 의해서, 불순물 농도를 낮게 하고, 공핍층을 넓히기 쉽게 하며, 용량 저감에 의한 주파수 특성 향상과, 수광 감도의 향상을 도모할 수가 있다. 또, 상기 매 입 영역(73)의 두께는, 광의 흡수 길이보다도 길게 형성하는 것이 바람직하다. 이것에 의해서, 나중에 설명하는 포토다이오드의 수광 감도가 높은 구조를 실현할 수 있다. 또, 상기 에피택셜 성장에서는, 앞서 형성되어 있던 소자 분리 영역의 하층(72) 및 매입 영역(73)의 불순물이 저농도층(74)중으로 확산해서, 저농도층(74)중에 연장 형성된다.
다음에, 도 22에 도시하는 바와 같이, 상기 저농도층(74)에 상기 매입 영역(73)에 이르는 캐소드 취출 영역(75)을 형성한다. 이 캐소드 취출 영역(75)은, 예를 들면 이온 주입법에 의해 형성할 수가 있고, 저농도층(73)보다도 고농도의 N형 불순물층으로 한다. 이 N형 불순물층의 농도는, 예를 들면 상기 매입 영역(73)과 동등하게 설정할 수가 있다. 이것에 의해서, 상기 매입 영역(73), 저농도층(74), 캐소드 취출 영역(75)으로 이루어지는 공통의 캐소드(81)가 구성된다. 또, 상기 저농도층(74)에 상기 소자 분리 영역의 하층(72)에 이르는 소자 분리 영역의 상층(76)을 형성한다. 이 소자 분리 영역의 상층(76)은, 예를 들면 이온 주입법에 의해 형성할 수가 있고, 상기 소자 분리 영역의 하층(72)과 동등한 고농도의 P+형 불순물층으로 형성된다. 이와 같이 해서, 소자 분리 영역의 하층(72) 및 상층(76)으로 이루어지는, PN 접합형의 소자 분리 영역(77)이 구성된다.
따라서, 상기 공통의 캐소드(81)는, 상기 반도체 기판(71), 상기 소자 분리 영역(77)에 의해서, PN 접합을 이용해서 소자 분리된다.
다음에, 도 23에 도시하는 바와 같이, 상기 공통의 캐소드(81)의 저농도 층(74)의 상부에 복수의 애노드(82)를 형성한다. 이 애노드(82)는, 예를 들면 이온 주입법에 의해 N형 불순물을 저농도층(74)의 상층에 도입해서 P형 층을 형성하는 것에 의해 형성된다. 또한, 이온 주입시에는, 미리, 저농도층(74) 위에 애노드(82)를 형성할 영역 위를 개구한 이온 주입 마스크를 형성하고, 이 이온 주입 마스크는 이온 주입후에 제거된다. 또, 도면에서는, 하나의 공통의 캐소드(81)에 두 개의 애노드(82a, 82b)를 형성했지만, 세 개 또는 네 개 또는 그 이상의 애노드(82)(도시하지 않음)를 형성할 수도 있다. 이와 같이 해서, 공통의 캐소드(81)에 복수의 애노드(82)를 형성함으로써 복수의 포토다이오드(80a, 80b)를 구비한 것으로, 상기 도 5에 의해서 설명한 반도체 장치(4)가 형성된다.
이와 같이, PN 접합을 이용한 소자 분리 영역(77)에 의해서 공통의 캐소드(81)를 소자 분리하는 것에 의해, 포토다이오드(80)를 반도체 기판(71)으로부터 완전하게 전기적으로 절연 분리할 수 있고, 포토다이오드(80)의 공통의 캐소드(81)로부터의 출력은, 애노드(82)가 분할된 개개의 포토다이오드의 가산 신호로서 취출하는 것이 가능하게 된다.
상기 반도체 장치의 제4 제조 방법에서는, 반도체 기판(71) 위에 형성된 저농도층(74)에 반도체 기판(71)에 이르는 PN 접합형의 소자 분리 영역(77)을 형성하므로, 복수의 포토다이오드(80)의 애노드(82)와 공통의 캐소드(81)가 반도체 기판과 전기적으로 독립해서 형성된다. 이 때문에, 분할된 애노드(82)로부터의 출력은 예를 들면 포커스·트래킹 등의 연산을 행하기 위한 신호로서 이용하고, 공통의 캐소드(81)로부터의 출력은 가산 앰프를 경유하지 않고 직접 RF 신호로서 이용할 수 있는 바와 같은 구성으로 할 수가 있다. 이것에 의해서, 노이즈를 저감하고, S/N비를 향상시킬 수가 있는 포토다이오드를 가지는 반도체 장치(4)를 제조할 수가 있다. 또, 종래의 가산 앰프를 형성할 필요가 없어지므로, 장치 구성을 간단화할 수 있다. 또한, 포토다이오드(80)를 반도체 기판(71)과 독립된 구조로 제조할 수가 있으므로, 소자 분리 영역(77) 등에 의해 분리된 포토다이오드 사이의 크로스토크가 없는 구조를 제공할 수 있다.
상기 각 제1∼제4 제조 방법에서, 동일한 반도체 기판(11, 31, 51, 71)에 포토다이오드(20, 40, 60, 80)와 함께 혼재(混載)하는 바이폴라 소자(도시하지 않음) 또는 CMOS 소자(도시하지 않음)는, 일반적인 제조 방법에 따라서 소자 형성을 행할 수가 있다. 그 소자 형성은, 포토다이오드(20, 40, 60, 80)를 형성한 후에 행해도 좋고, 또 소자 형성을 행할 때에, 포토다이오드(20, 40, 60, 80)의 구성부품과 공통화할 수 있는 구성부품은, 포토다이오드(20, 40, 60, 80)의 프로세스시에 행할 수도 있다.
본 발명의 반도체 장치는, 복수의 포토다이오드의 캐소드와 애노드가 반도체 기판과 전기적으로 독립해서 형성되어 있기 때문에, 분할된 캐소드(또는 애노드)로부터의 출력은 예를 들면 포커스·트래킹 등의 연산을 행하기 위한 신호로서 이용하고, 공통의 애노드(캐소드)로부터의 출력은 가산 앰프를 경유하지 않고 직접 RF 신호로서 이용할 수가 있으므로, 노이즈를 저감하고, S/N비를 향상시킬 수가 있다고 하는 이점이 있다. 또, 포토다이오드를 기판과 독립된 구조로 구성할 수 있으므로, 포토다이오드 사이의 크로스토크가 없는 구조를 제공할 수 있다.
본 발명의 반도체 장치의 제조 방법은, 복수의 포토다이오드의 캐소드와 애노드를 반도체 기판과 전기적으로 독립해서 형성할 수가 있기 때문에, 분할된 캐소드(또는 애노드)로부터의 출력은 예를 들면 포커스·트래킹 등의 연산을 행하기 위한 신호로서 이용하고, 공통의 애노드(캐소드)로부터의 출력은 가산 앰프를 경유하지 않고 직접 RF신호로서 이용할 수 있는 바와 같은 구성으로 할 수가 있다. 이것에 의해서, 노이즈를 저감하고, S/N비를 향상시킬 수가 있는 포토다이오드를 가지는 반도체 장치를 제조할 수가 있다. 또, 포토다이오드를 기판과 전기적으로 독립된 구조로 제조할 수가 있으므로, 포토다이오드 사이의 크로스토크가 없는 구조를 제공할 수 있다.
본 발명은, 반도체 장치 및 그 제조 방법에 관한 것으로서, 포토디텍터 소자로서의 포토다이오드와, 바이폴라 집적 회로 또는 MOS 집적 회로 등의 반도체 집적 회로가 동일 반도체 기판 위에 형성된, 이른바 포토디텍터 집적 회로를 가지는 반도체 장치 및 그 제조 방법에 관한 기술 분야 등에 이용가능하다.

Claims (19)

  1. 반도체 기판 위에 복수(複數)의 포토다이오드를 가지는 반도체 장치로서,
    상기 복수의 포토다이오드의 캐소드와 애노드가 상기 반도체 기판과 전기적으로 독립해서 형성되어 있으며,
    상기 복수의 포토다이오드는 공통의 애노드를 가짐과 동시에 복수의 분리된 캐소드를 가지고, 상기 공통의 애노드로부터의 출력을 복수로 분할된 포토다이오드의 가산(加算) 출력과 등가(等價)로 취급하거나,
    또는, 상기 복수의 포토다이오드는 공통의 캐소드를 가짐과 동시에 복수의 분리된 애노드를 가지고, 상기 공통의 캐소드로부터의 출력을 복수로 분할된 포토다이오드의 가산 출력과 등가로 취급하는
    것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 포토다이오드는, 상기 반도체 기판 위에 절연층을 거쳐서 형성된 반도체층을 가지는 SOI 구조의 반도체층에 형성된 것이고,
    상기 반도체층은 상기 절연층에 이르는 트렌치 소자 분리에 의해 복수로 분리되어 있으며,
    그 분리된 반도체층에 상기 공통의 애노드와 상기 복수의 캐소드가 설치되어 있거나,
    또는, 그 분리된 반도체층에 상기 공통의 캐소드와 상기 복수의 애노드가 설치되어 있는
    것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 반도체층의 두께는 광의 흡수 길이(吸收長)보다도 긴
    것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 반도체 기판에 P형 또는 N형 반도체 기판이 이용되고,
    상기 반도체 기판 위에 절연층을 거쳐서 형성된 P형 매입층(埋入層; buried layer)과,
    상기 매입층보다도 저농도의 P형 층으로 이루어지는 것으로 상기 매입층 위에 형성된 P형 저농도층과,
    상기 저농도층의 상층에 형성된 상기 복수의 캐소드로 되는 N형 층을 구비하고,
    상기 저농도층과 상기 매입층으로 구성되는 애노드 영역이 상기 반도체 기판에 도달(到達)하는 소자 분리 영역에 의해 구획(區畵) 분리되어 있으며,
    상기 소자 분리 영역에 의해 구획 분리된 상기 매입층과 상기 저농도층으로 상기 공통의 애노드가 구성되어 있는
    것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서,
    상기 매입층의 두께는 광의 흡수 길이보다도 긴
    것을 특징으로 하는 반도체 장치.
  6. 제 1항에 있어서,
    상기 포토다이오드는 광디스크에서 반사된 반사광을 수광(受光)하는 것이며,
    상기 공통의 애노드로부터의 출력을 RF 신호로서 취급하고,
    상기 복수의 분리된 캐소드로부터의 출력으로 포커스의 신호 처리 및 트래킹의 신호 처리를 행하는
    것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서,
    상기 반도체 기판에 N형 또는 P형 반도체 기판이 이용되고,
    상기 반도체 기판 위에 절연층을 거쳐서 형성된 N형 매입층과,
    상기 매입층보다도 저농도의 N형 층으로 이루어지는 것으로 상기 매입층 위에 형성된 N형 저농도층과,
    상기 저농도층의 상층에 형성된 상기 복수의 애노드로 되는 P형 층을 구비하고,
    상기 저농도층과 상기 매입층으로 구성되는 캐소드 영역이 상기 반도체 기판에 도달하는 소자 분리 영역으로 구획 분리되어 있으며,
    상기 소자 분리 영역에 의해 구획 분리된 상기 매입층과 상기 저농도층으로 상기 공통의 캐소드가 구성되어 있는
    것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서,
    상기 매입층의 두께는 광의 흡수 길이보다도 긴
    것을 특징으로 하는 반도체 장치.
  9. 제1항에 있어서,
    상기 포토다이오드는, 상기 반도체 기판 위에 형성된 상기 반도체 기판의 도전형과는 역(逆; 반대) 도전형의 반도체층에 형성된 것이고,
    상기 반도체층은, 상기 절연층에 이르는 PN 접합 분리에 의해 복수로 분리되고,
    그 분리된 반도체층에 상기 공통의 애노드와 상기 복수의 캐소드가 설치되어 있거나,
    또는, 그 분리된 반도체층에 상기 공통의 캐소드와 상기 복수의 애노드가 설치되어 있는
    것을 특징으로 하는 반도체 장치.
  10. 제9항에 있어서,
    상기 반도체층의 두께는 광의 흡수 길이보다도 긴
    것을 특징으로 하는 반도체 장치.
  11. 제1항에 있어서,
    상기 반도체 기판에 N형 반도체 기판이 이용되고,
    상기 반도체 기판 위에 형성된 P형 저농도층과,
    상기 저농도층보다도 높은 농도의 P형 층으로 이루어지는 것으로 상기 반도체 기판과 상기 저농도층 사이의 애노드 영역 하부에 형성된 P형 매입층과,
    상기 저농도층의 상층에 형성된 상기 복수의 캐소드로 되는 N형 층을 구비하고,
    상기 애노드 영역으로 되는 상기 저농도층이 상기 반도체 기판에 도달하는 소자 분리 영역으로 구획 분리되어 있으며,
    상기 소자 분리 영역에 의해 구획 분리된 상기 저농도층과 상기 매입층으로 상기 공통의 애노드가 구성되어 있는
    것을 특징으로 하는 반도체 장치.
  12. 제11항에 있어서,
    상기 매입층의 두께는 광의 흡수 길이보다도 긴
    것을 특징으로 하는 반도체 장치.
  13. 제1항에 있어서,
    상기 반도체 기판에 P형 반도체 기판이 이용되고,
    상기 반도체 기판 위에 형성된 N형 저농도층과,
    상기 저농도층보다도 높은 농도의 N형 층으로 이루어지는 것으로 상기 반도체 기판과 상기 저농도층 사이의 캐소드 영역 하부에 형성된 N형 매입층과,
    상기 저농도층의 상층에 형성된 상기 복수의 애노드로 되는 P형 층을 구비하고,
    상기 캐소드 영역으로 되는 상기 저농도층이 상기 반도체 기판에 도달하는 소자 분리 영역에 의해 구획 분리되어 있으며,
    상기 소자 분리 영역에 의해 구획 분리된 상기 저농도층과 상기 매입층으로 상기 공통의 캐소드가 구성되어 있는
    것을 특징으로 하는 반도체 장치.
  14. 제13항에 있어서,
    상기 매입층의 두께는 광의 흡수 길이보다도 긴
    것을 특징으로 하는 반도체 장치.
  15. 제1항에 있어서,
    상기 포토다이오드는 광디스크에서 반사된 반사광을 수광하는 것이며,
    상기 공통의 캐소드로부터의 출력을 RF 신호로서 취급하고,
    상기 복수의 분리된 애노드로부터의 출력으로 포커스의 신호 처리 및 트래킹의 신호 처리를 행하거나,
    또는, 상기 공통의 애노드로부터의 출력을 RF 신호로서 취급하고,
    상기 복수의 분리된 캐소드로부터의 출력으로 포커스의 신호 처리 및 트래킹의 신호 처리를 행하는
    것을 특징으로 하는 반도체 장치.
  16. 반도체 기판에 형성된 절연층 위에 P형 매입층을 형성하는 공정과,
    상기 매입층 위에 상기 매입층보다도 저농도의 P형 저농도층을 형성하는 공정과,
    상기 저농도층 및 상기 매입층을 분리해서 독립된 공통의 애노드 영역을 구획하는 것으로, 상기 절연층에 이르는 소자 분리 영역을 형성하는 공정과,
    상기 저농도층에 포토다이오드의 캐소드로 되는 N형 영역을 형성하는 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 반도체 기판에 형성된 절연층 위에 N형 매입층을 형성하는 공정과,
    상기 매입층 위에 상기 매입층보다도 저농도의 N형 저농도층을 형성하는 공정과,
    상기 저농도층 및 상기 매입층을 분리해서 독립된 공통의 캐소드 영역을 구획하는 것으로, 상기 절연층에 이르는 소자 분리 영역을 형성하는 공정과,
    상기 저농도층에 포토다이오드의 애노드로 되는 P형 영역을 형성하는 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. N형 반도체 기판에 P형 매입층과 PN 접합형의 소자 분리 영역으로 되는 것으로 N형 소자 분리층의 하층을 형성하는 공정과,
    상기 매입층 및 상기 소자 분리 영역의 하층을 포함하는 상기 반도체 기판 위에 상기 매입층보다도 저농도의 P형 저농도층을 형성하는 공정과,
    상기 저농도층에 상기 소자 분리층의 하층에 이르는 N형 소자 분리층의 상층을 형성해서, 상기 소자 분리층의 하층과 상층 및 반도체 기판에 의해서 독립된 공통의 애노드 영역을 구획하는 공정과,
    상기 저농도층에 포토다이오드의 캐소드로 되는 N형 영역을 형성하는 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. P형 반도체 기판에 N형 매입층과 PN 접합형의 소자 분리 영역으로 되는 것으로 N형 소자 분리층의 하층을 형성하는 공정과,
    상기 매입층 및 상기 소자 분리 영역의 하층을 포함하는 상기 반도체 기판 위에 상기 매입층보다도 저농도의 N형 저농도층을 형성하는 공정과,
    상기 저농도층에 상기 소자 분리층의 하층에 이르는 P형 소자 분리층의 상층 을 형성해서, 상기 소자 분리층의 하층과 상층 및 반도체 기판에 의해서 독립된 공통의 캐소드를 구획하는 공정과,
    상기 저농도층에 포토다이오드의 애노드로 되는 P형 영역을 형성하는 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020087005372A 2005-09-12 2006-08-10 반도체 장치 및 그 제조 방법 KR101248084B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00263366 2005-09-12
JP2005263366A JP4618064B2 (ja) 2005-09-12 2005-09-12 半導体装置およびその製造方法
PCT/JP2006/315837 WO2007032165A1 (ja) 2005-09-12 2006-08-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20080053464A true KR20080053464A (ko) 2008-06-13
KR101248084B1 KR101248084B1 (ko) 2013-03-27

Family

ID=37864763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087005372A KR101248084B1 (ko) 2005-09-12 2006-08-10 반도체 장치 및 그 제조 방법

Country Status (7)

Country Link
US (1) US7928511B2 (ko)
EP (1) EP1933390A4 (ko)
JP (1) JP4618064B2 (ko)
KR (1) KR101248084B1 (ko)
CN (1) CN101300685B (ko)
TW (1) TW200715594A (ko)
WO (1) WO2007032165A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101595307B1 (ko) * 2008-02-26 2016-02-26 소이텍 반도체 기판 제조방법 및 이미지센서
CN103915525A (zh) * 2014-04-08 2014-07-09 上海电力学院 一种提高光电转化性能的红外焦平面探测器
CN107039425B (zh) * 2017-03-29 2018-07-13 湖北京邦科技有限公司 一种半导体光电倍增器件
FR3071356B1 (fr) * 2017-09-21 2020-11-13 Safran Electronics & Defense Dispositif de detection et de localisation comprenant une pluralite de photodiodes
DE102018105752B4 (de) * 2018-03-13 2019-10-24 X-Fab Semiconductor Foundries Gmbh Elektrisch modulierte Fotodiode und Verfahren zu deren Herstellung
KR102017125B1 (ko) * 2018-03-28 2019-09-03 주식회사 포셈 포토다이오드의 제조방법
CN108573989B (zh) * 2018-04-28 2021-09-14 中国科学院半导体研究所 硅基雪崩光电探测器阵列及其制作方法
JP7039411B2 (ja) 2018-07-20 2022-03-22 株式会社東芝 光検出器、光検出システム、ライダー装置及び車
US11018168B2 (en) * 2018-09-20 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with improved timing resolution and photon detection probability
JP7222851B2 (ja) 2019-08-29 2023-02-15 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
JP7153001B2 (ja) 2019-09-18 2022-10-13 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
CN117954378A (zh) * 2024-03-26 2024-04-30 粤芯半导体技术股份有限公司 一种半导体器件及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2666453A1 (fr) 1990-08-31 1992-03-06 Commissariat Energie Atomique Batterie de photopiles montees en serie.
JPH0818093A (ja) * 1994-06-30 1996-01-19 Sony Corp 半導体受光素子及び半導体装置並びにそれらの作製方法
US5610790A (en) * 1995-01-20 1997-03-11 Xilinx, Inc. Method and structure for providing ESD protection for silicon on insulator integrated circuits
JPH0953984A (ja) * 1995-08-18 1997-02-25 Mitsubishi Electric Corp 輝度検出回路
JPH09237912A (ja) * 1995-12-28 1997-09-09 Sony Corp 受光素子及びその製造方法
JPH09331080A (ja) * 1996-06-12 1997-12-22 Sony Corp 受光素子を含む半導体装置およびその製造方法
JP3918220B2 (ja) * 1997-02-27 2007-05-23 ソニー株式会社 半導体装置及びその製造方法
JP4131031B2 (ja) 1998-03-17 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP2000150842A (ja) * 1998-11-05 2000-05-30 Sharp Corp 受光素子及びその製造方法
JP2000277792A (ja) * 1999-03-29 2000-10-06 Siird Center:Kk 多チャンネルｐｉｎフォトダイオードの駆動方法
JP4131059B2 (ja) 1999-08-23 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP3717104B2 (ja) * 2000-05-30 2005-11-16 シャープ株式会社 回路内蔵受光素子
JP3974322B2 (ja) * 2000-12-07 2007-09-12 株式会社日立製作所 光半導体集積回路装置及び光記憶再生装置
US6894324B2 (en) * 2001-02-15 2005-05-17 United Microelectronics Corp. Silicon-on-insulator diodes and ESD protection circuits
US6787693B2 (en) 2001-12-06 2004-09-07 International Rectifier Corporation Fast turn on/off photovoltaic generator for photovoltaic relay
US6822295B2 (en) * 2002-07-30 2004-11-23 Honeywell International Inc. Overvoltage protection device using pin diodes
JP2004071058A (ja) * 2002-08-06 2004-03-04 Sharp Corp 受光増幅回路および光ピックアップ装置
KR100528331B1 (ko) 2003-02-25 2005-11-16 삼성전자주식회사 수광소자 및 그 제조방법 및 이를 적용한 광전자 집적 회로
TW200500979A (en) * 2003-05-20 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Light emission type display apparatus
US7782650B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
EP1946374A4 (en) * 2005-11-09 2014-01-01 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US7821097B2 (en) * 2006-06-05 2010-10-26 International Business Machines Corporation Lateral passive device having dual annular electrodes
US8131225B2 (en) * 2008-12-23 2012-03-06 International Business Machines Corporation BIAS voltage generation circuit for an SOI radio frequency switch

Also Published As

Publication number Publication date
EP1933390A4 (en) 2012-05-23
TWI307968B (ko) 2009-03-21
EP1933390A1 (en) 2008-06-18
WO2007032165A1 (ja) 2007-03-22
KR101248084B1 (ko) 2013-03-27
CN101300685B (zh) 2010-05-19
US7928511B2 (en) 2011-04-19
CN101300685A (zh) 2008-11-05
JP2007080905A (ja) 2007-03-29
TW200715594A (en) 2007-04-16
US20100155867A1 (en) 2010-06-24
JP4618064B2 (ja) 2011-01-26

Similar Documents

Publication Publication Date Title
KR101248084B1 (ko) 반도체 장치 및 그 제조 방법
EP1979953B1 (en) Semiconductor radiation detector optimized for detecting visible light
US7595213B2 (en) Semiconductor devices, CMOS image sensors, and methods of manufacturing same
JP2008066497A (ja) 受光装置および受光装置の製造方法
JP2006049888A (ja) イメージセンサー及びその製造方法
JP4671981B2 (ja) 光半導体装置
JP2006194784A (ja) 赤外線固体撮像装置およびその製造方法
KR100878543B1 (ko) 반도체 장치
US20090261441A1 (en) Optical semiconductor device
JP4083553B2 (ja) 光半導体装置
JPH10284753A (ja) 半導体装置及びその製造方法
JPH1146010A (ja) アバランシェフォトダイオード
JP2005045125A (ja) 光検出素子の製造方法
CN106783900B (zh) 一种soi像素探测器结构
JP3510500B2 (ja) 半導体受光装置の製造方法
JP4940511B2 (ja) 半導体装置およびその製造方法
US7061031B1 (en) High-sensitivity image sensor and fabrication method thereof
JP2000156521A (ja) 半導体装置及び半導体装置の製造方法
JP2008306055A (ja) 光半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee