CN101246734B - 偏压发生器及产生用于半导体存储器件的偏压的方法 - Google Patents

Abstract

本发明提供偏压发生器、具有该偏压发生器的半导体存储器件以及产生偏压的方法。该偏压发生器产生偏压以控制用于读出数据的、提供给存储单元的读出电流，其特征在于响应于正在被施加的输入电压输出偏压，以便该偏压相对于该输入电压的斜率在对应于该输入电压的电平而划分开的至少两个部分中是不同的。

Description

偏压发生器及产生用于半导体存储器件的偏压的方法

相关申请的交叉引用

本申请要求于2006年12月28日递交的韩国专利申请10-2006-0136115和于2007年1月11日递交的韩国专利申请10-2007-0003123的权益，在这里通过引用合并其共同的主题。

技术领域

本发明涉及偏压发生器及产生用于半导体存储器件的偏压的方法。更加特别地，本发明涉及已经增加了读出容限(sensing margin)和并提高了电阻分散曲线(resistance dispersion curve)的分辨率的偏压发生器，以及在半导体存储器件内产生偏压的相关的方法。

背景技术

理想的半导体存储器件将具有高的数据存储容量但是在低功耗下运行。因此，已经花费相当多研制和开发努力来研发高密度集成式非易失性存储器件。这种存储器件的突出的例子包括相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)以及磁性随机存取存储器(MRAM)。

该PRAM使用一种或多种相变材料以与材料相态相关联地存储数据。当前的相变材料包括硫族化物，该硫族化物具有随着相态而变化的电阻，该相态可以通过施加热能而改变。这样的一种材料是GexSbyTez(在下文中，称作“GST”)，其是锗(Ge)、锑(Sb)和碲(Te)的合金。

能够并入在PRAM内的相变材料必须能够非常迅速而稳定地改变相态(例如，在晶态和非晶态之间)。在传统的PRAM器件中，该相变材料在非晶态下具有高电阻，而在晶态下具有低电阻。像在半导体存储器件中的普遍使用的那样，该相变材料的该非晶态可以被限定为‘RESET’状态或数据值‘1’，并且该晶态可以被限定为‘SET’状态或数据值‘0’，反之亦然。

在PRAM内的普通存储单元类型包括晶体管结构或二极管结构。具有晶体管结构的存储单元包括串联连接的相变材料和存取晶体管。具有二极管结构的存储单元包括串联连接的相变材料和二极管。

与具有晶体管结构的PRAM存储单元相比，具有二极管结构的PRAM存储单元能够施加相对大的写入电流，该写入电流随着所施加的电压按指数规律增加。这个较大的写入电流能力允许在PRAM存储单元的阵列的实现中使用相对小的二极管，从而减小构成存储器件的总体尺寸。因此，期望的是具有二极管结构的PRAM存储单元在需要高集成度、高操作速度以及低功率消耗的存储器件中将被越来越多地使用。

图1图解具有二极管结构的PRAM存储单元50。如图1所示，PRAM存储单元50包含二极管D和可变电阻器R。使用一种或多种相变材料实现该可变电阻器。

形成存储单元50的二极管D连接在字线WL和可变电阻器R之间。即，二极管D的阴极端连接到该字线WL，并且阳极端连接到该可变电阻器R的一端。该可变电阻器R的另一端连接到位线。

在合并有类似于存储单元50的存储单元的阵列的半导体存储器件中，使用可变电阻器R的可逆特性执行数据写入操作。即，在施加到存储单元50的写入操作期间，通过该位线BL和该字线WL转换将电流提供给低电压电平或地电平。然后，向二极管D施加正向偏压，以致在该位线BL和该字线WL之间形成电流通路。然后，相对于正被施加的电流和该电流的施加时间改变可变电阻器R的相位。通过低电阻状态表示的‘SET数据’或通过高电阻状态表示的‘RESET数据’中的任一个可以被存储在存储单元50中。在工作例子中，该SET数据可以与数据值‘0’相关联并且该RESET数据可以与数据值‘1’相关联，反之亦然。

读取操作可以通过区别存储单元50的状态用来确定所存储的数据值。即，流过存储单元50的电流的总值与其电阻状态有关。当RESET数据被存储在存储单元50中时，存储单元50具有高电阻值并且通过存储单元50的电流相对较小。然而，当SET数据被存储在存储单元50中时，存储单元50具有低电阻值并且通过存储单元50的电流相对较大。因此，可以根据通过存储单元50的电流的电平或根据与通过存储单元50的电流的电平相关联的电压电平改变读出数据。

将参照用于如图2所示的PRAM器件的示范性数据读取电路在一些补充细节上描述存储在PRAM存储单元中的读出数据的功能。

在图2中，用于PRAM器件的数据读取电路包含：读出放大器S/A、电流源20、箝位单元10、列选择单元40以及单元阵列块30。

该读出放大器S/A可以包括电流读出放大器或电压读出放大器。该读出放大器S/A通过比较在读出节点Nsa上的电压电平和参考电压电平Vref来读出数据，该读出节点Nsa连接到位于该读出结点Nsa和存储单元M之间的电流通路PA1。例如，当在读出节点Nsa处施加到读出放大器S/A的输入端上的电压高于参考电压Vref时，‘HIGH’数据状态被确定并且输出。当在读出节点Nsa处的电压低于参考电压Vref时，‘LOW’数据状态被确定并且在输出端SAout处被输出。该‘HIGH’状态表示存储单元M具有高电阻状态，而该‘LOW’状态表示存储单元M具有低电阻状态。

电流源20通过偏压Vbias控制并且提供读出电流Icell至该电流通路PA1。在图示的例子中，电流源20包括PMOS晶体管PB和端子Vsa，其中该PMOS晶体管PB连接到读出节点Nsa，而电源电压VDD或比该电源电压VDD高的高电压VPP被施加到该端子Vsa。

箝位单元10包括通过箝位信号Vclamp控制的箝位晶体管NC。该箝位晶体管NC电连接来自阵列块30的任意一个存储单元至该读出放大器S/A的读出节点Nsa，其中该阵列块30是从形成该阵列块30的多个单元阵列块中选择出来的。此外，该箝位晶体管NC维持特定电压电平以与选择的单元阵列块30相关联的位线BL的电压处于相变材料的阈值电压Vth的范围之内。因此，该箝位信号Vclamp的电平被与箝位功能一致地建立。

列选择单元40包含通过列选择信号Y0～Yn开关的多个列选择晶体管N0～Nn。列选择晶体管N0～Nn在与在选择的单元阵列块30中的选择存储单元M联系的位线BL1和通过箝位晶体管NC连接的读出节点Nsa之间形成电流通路PA1。即，通过施加到箝位晶体管NC和列选择晶体管N0～Nn上开关操作形成在读出放大器S/A的读出节点Nsa和存储单元M之间的电流通路PA1。例如，当通过列选择信号Y1开启列选择晶体管N1时，该电流通路PA1被形成在存储单元M和读出节点Nsa之间。

单元阵列块30包括布置在相交叉的字线WL0～WLn和位线BL0～BLn处的存储单元。每一个存储单元可以具有诸如图1所示的一个那样的二极管结构。

该数据读取电路接下来执行以从在单元阵列块30中的所选择的存储单元M中读取数据。

当施加读取命令、地址信号和箝位信号Vclamp时，施加该箝位信号Vclamp和列选择信号Y1以在存储单元M和读出节点Nsa之间形成电流通路PA1。这时，连接到存储单元M的字线被维持在地电平。

在形成电流通路PA1之后或在形成电流通路PA1的同时，提供偏压Vbias至电流源20以提供电流至该电流通路PA1。因此，取决于该存储单元M的电阻值的读出电流(或贯穿电流)Icell在电流通路PA1中流动。

流过电流通路PA1的读出电流Icell的电平根据存储单元M的数据状态(即，该存储单元M是在重置数据状态还是在设置数据状态)而变化。当该存储单元M在重置数据状态时，因为其具有高电阻值，所以小电平的读出电流Icell流过电流通路PA1。然而，当该存储单元在设置数据状态时，其具有低电阻值并且相对大电平的读出电流Icell流过该电流通路PA1。因此，改变了连接到读出放大器S/A的输入端的读出节点Nsa的电压电平，并且通过将在读出节点Nsa处的该电压电平与该参考电平Vref相对比来执行数据读出。

在前述的数据读取电路中，因为控制电流源10提供该读出电流Icell的偏压Vbias确定流过存储单元M的电流的总值和在读出节点Nsa处的电压电平，所以其必须被小心地控制。例如，当该选择的存储单元M存储通过高电阻值表示的数据时(例如，重置数据或数据值1)，应当设置该偏压Vbias的电平以使在读出节点Nsa处表示的电压电平高于该参考电压电平Vref(例如，二分之一电源电压(VDD/2))。然而，当该选择的存储单元M存储通过低电阻值表示的数据时(例如，设置数据或数据值0)，应当设置该偏压Vbias的电平以使在读出节点Nsa处表示的电压电平低于该参考电压电平Vref。这并不意味着该偏压Vbias应当被设置成取决于数据状态的不同电平。反而，这意味着该偏压Vbias应当被设置成满足上述条件的用于数据读出的固定电平。

图3是与在图2中施加的该输入偏压Vbias和参考电压电平Vref相关联的在读出节点Nsa处的电压电平处的电阻值的偏压曲线(G10)。该曲线图表示用于设置数据和重置数据的表现为示范电阻分散的SET和RESET状态。

在图3中，在对数标度上说明显示了用于设置和重置数据的电阻分散的SET和RESET状态的曲线图。在图示的例子中，该设置数据曲线图SET具有在0至10KΩ的范围内的电阻分散，并且该重置数据曲线图RESET具有在50KΩ至1MΩ或更大范围的电阻分散。因此，通过曲线G10所示，该偏压Vbias的电平应当被设置以使在读出节点Nsa的电压电平变为该参考电压电平Vref处的点的电阻值落入在10KΩ至50KΩ的范围内。在这种情况下，在大约1.4至2.3V之间表示偏压电平容限范围“S”。这是一个相对小的容限范围并且应当被增加以改善该存储单元的性能。

在其它的PRAM实现中，每一个构成存储单元能够存储多个位的数据。这种实现加剧了提供能够以可接受的容限读出多位数据的偏压精确度的困难。

根据图4和图5描述一个例子。图4是包含比较曲线(G10)的曲线图，该比较曲线显示了在读出节点Nsa的电压电平至图2中的输入偏压Vbias变为该参考电压电平Vref的点上的电阻值。图5是相应于该输入偏压Vbias通过每一位用于多位数据状态00、01、10和11的分布曲线。总起来说，图4和图5表示能够在四个状态00、01、10和11中，或在第一数据00、第二数据01、第三数据10和第四数据11中存储2位数据的存储单元。

在操作例子中，假设通过0至R1的电阻分散表示第一数据00，通过R2至R3的电阻分散表示第二数据01，通过R4至R5的电阻分散表示第三数据10以及通过R6或更大的电阻分散表示第四数据11。其可以进一步假设关系R1＜R2＜R3＜R4＜R5＜R6是满足的。

如图4和图5所示，第一数据00穿过第一部分I分布，在第一部分I中的输入偏压Vbias的电平是最低的，第二数据01穿过第二部分II分布，在第二部分II中的输入偏压的电平高于该第一部分I的，第三数据10穿过第三部分III分布，在第三部分III中的输入偏压的电平高于该第二部分II的，以及第四数据11穿过第四部分IV分布，在第四部分IV中的输入偏压的电平高于该第三部分III的。

第一读出部分S1是用于读出该第一数据00和其它数据01、10以及11的偏压Vbias的电平部分，并且该第一读出部分S1位于该第一部分I和第二部分II之间。当将在第一读出部分S1内具有特定电平的电压作为偏压Vbias施加时，其被读出无论存储在存储单元中的数据是第一数据00或是第二数据01、第三数据10和第四数据11中的任意一个。

此外，在第一和第二数据00和01或在第三和第四数据10和11之间用于读出的第二读出部分S2位于该第二部分II和第三部分III之间。当将在第二读出部分S2内的具有特定电平的电压作为偏压Vbias施加时，其被读出无论存储在存储单元中的数据是第一和第二数据00和01中的任意一个或是第三和第四数据10和11中的任意一个。当通过该第一读出部分S1的偏压Vbias和第二读出部分S2的偏压Vbias执行该读出操作以及当存储在存储单元中的数据是第一数据00或该第二数据01时，其被读出。

接下来，用于从该第四数据11中区别该第一、第二和第三数据00、01和10的第三读出部分S3位于该第三部分III和第四部分IV之间。当将在第三读出部分S3内的具有特定电平的电压作为偏压Vbias施加时，其被读出无论存储在存储单元中的数据是第一、第二和第三数据00、01和10中的任意一个或是第四数据11。当存储在存储单元中的数据是第四数据11时，通过该第三读出部分S3的偏压Vbias的读出操作读出该数据。然而，当存储在存储单元中的数据是其它数据00、01和/或10时，其必须施加用于读出其它数据00、01和/或10的第二读出部分S2的偏压Vbias或/和第一读出部分S1的偏压Vbias。

在图4所示的电阻值的曲线图G10中，该第一读出部分S1和第二读出部分S2中的每一个都具有适当范围，但是第三读出部分S3具有窄范围。这种结果的原因与表示该电阻值的曲线G10的斜率有关，其通过该PMOS晶体管的阈值电压随着该第三读出部分S3的近似范围而增加，该PMOS晶体管是电流源20的一部分。当电流源20由晶体管形成时发生这个问题。虽然这个问题没有影响二进制数据状态之间的确定，但是当在每个存储单元中存储更大数量的数据状态时，导致了具有窄范围的读出部分，类似于在图示的例子中的第三读出部分S3。此外，如图5所示，在每一个部分中的数据的分布范围不是不变的。即，与分布有该第一数据00的第一部分I和分布有该第二数据01的第二部分II相对比，分布有该第三数据10的第三部分III和分布有该第四数据11的第四部分IV在范围上更窄。此外，该第三读出部分S3是在第三部分III和第四部分IV之间的读出部分，因为该第三读出部分S3在一个窄的范围内形成，所以读出容限(margin)小。

发明内容

在一个实施例中，本发明提供了偏压发生器，该偏压发生器产生偏压以控制提供给存储单元的读出电流，包含：电路，该电路响应于施加的输入电压提供该偏压，以使与该输入电压相关联的偏压的斜率对于区别不同的电压电平的输入电压的至少两个部分是不同的。

在另一个实施例中，本发明提供了半导体存储器件，其包含：存储单元，其以通过存储在存储单元中的不同数据值限定的不同的电阻值为特征，读出放大器，其根据电流或电压的电平读出存储的数据值，该电流或电压的电平与形成在读出节点和存储单元之间的电流通路有关，电源，其通过偏压控制并且提供读出电流至该电流通路，以及偏压发生器，通过控制与限定部分有关的偏压的斜率，该偏压发生器响应于所施加的输入电压输出偏压，通过输入电压的电平区别限定部分。

在另一个实施例中，本发明提供了产生偏压以控制提供给存储单元的读出电流的方法，包含：通过控制与多个部分有关的偏压的斜率，以响应于所施加的输入电压输出偏压，分别限定该多个部分与该输入电压的电平相关。

在另一个实施例中，本发明提供了多电平偏压发生器，其产生多个偏压以控制提供给存储多位数据的存储单元的读出电流，包含：限定读出部分的电路，该读出部分选自在两个非读出部分之间的多个读出部分，该两个非读出部分选自多个非读出部分，其中该多个读出部分中的每一个对应于具有不同斜率的偏压，该偏压选自多个偏压并且对应于所施加的输入电压的电平，以使在每一个读出部分中的偏压的斜率小于在每一个非读出部分中的偏压的斜率。

附图说明

图1表示在普通的相变随机存取存储器(PRAM)中具有二极管结构的存储单元；

图2表示在普通的PRAM器件中的数据读取电路；

图3示出了表示图2中的偏压的电阻值以及设置数据和重置数据的电阻分散的曲线；

图4是表示当读出图2中的多位数据时对应于偏压的电阻值的曲线；

图5是对应于图2和4中的输入偏压的每一位的数据的分布；

图6是根据本发明的典型实施例的偏压发生器的电路图；

图7示出了通过图6中的每一部分表示操作的曲线；

图8示出了表示图6中的偏压的电阻值以及设置数据和重置数据的电阻分散的曲线；

图9是根据本发明的另一个典型实施例的半导体存储器件的示意图；

图10是具体化图9中的多电平偏压发生器的实例的电路图；

图11示出了通过图10中的每一个块表示输出的曲线；

图12是表示作为图10中的最终输出的偏压的曲线；

图13是表示图10中的输入电压的电阻值的曲线；以及

图14表示在检验操作之后每一位数据与输入电压的分布。

具体实施方式

现在将参照附图描述本发明的实施例。然而，本发明可以以多种不同的形式实施并且不应当理解为仅限于所图解的实施例。相反，这些实施例作为教导实例而存在。

可以将本发明的各种实施例应用于多种半导体存储器件，该半导体存储器件具有允许存储在存储单元中的读出数据使用电阻值的结构。这种半导体存储器件的实例包括具有晶体管结构或二极管结构的半导体存储器件。在相变随机存取存储器(PRAM)器件的上下文中将描述多个可能的应用中的一个实例。然而，本发明的范围不仅仅限于PRAM器件。

图6是根据本发明的实施例的偏压发生器100的电路图。该偏压发生器100控制施加到数据读取电流的读出电流，例如图2中所示。

例如，可以将图6中的偏压发生器100施加到产生偏压Vbias，将该偏压Vbias施加到如图2所示的电流源。

偏压发生器100响应于所施加的输入电压VBIAS(I)输出偏压VBIAS(O)，并且包含检测单元110、放大单元120以及补偿单元130。值得注意的是，可以输出具有相对于输入电压VBIAS(I)的不同电平的不同斜率的偏压VBIAS(O)。

检测单元110包含检测电路112，当该输入电压VBIAS(I)的电平在第一电平VBIAS_L之下时，在不增加和减少的情况下，该检测电路112输出该输入电压VBIAS(I)，当该输入电压VBIAS(I)的电平大于或等于第一电平VBIAS_L时，通过箝位该输入电压VBIAS(I)至第一电平VBIAS_L或与第一电平VBIAS_L近似的电平，该检测电路112也输出该输入电压VBIAS(I)。可以将在检测单元110中箝位的参考电平设置成与第一电平VBIAS_L的电平特定不同的电平。

可以用等于或小于第一电平VBIAS_L的输入电压VBIAS(I)的电平的阈值替代在第一电平VBIAS_L之下的阈值，并且可以用大于第一电平VBIAS_L的阈值替代大于或等于第一电平VBIAS_L的阈值。

第一电平VBIAS_L可以表示该输入电压VBIAS(I)的电平，该输入电压VBIAS(I)的电平对应于在图2中的读出节点Nsa的电压电平变为参考电压电平Vref的那一点的电阻值。换句话说，第一电平VBIAS_L可以是输入电压VBIAS(I)的电平，该输入电压VBIAS(I)的电平对应于在读出范围内(例如，在10KΩ至50KΩ的范围内)的电阻值的最小电阻值。在其它实施例中，第一电平VBIAS_L可以表示与一电压电平相同的电平，该电压电平对应于该设置数据的最大电阻值，或可以表示高于预定电平的电平。举例来说，当在设置数据的电阻分散中的最大电阻值是10KΩ时，第一电平VBIAS_L可以是对应于该最大电阻值10KΩ的输入电压VBIAS(I)的电平。在本实施例中，虽然以该输入电压VBIAS(I)为基础设置第一电平VBIAS_L，但是其可以以该偏压VBIAS(O)为基础设置。

因此，直到输入电压VBIAS(I)的电平变为第一电平VBIAS_L为止，该检测单元110的输出信号VBIAS1的电平在一个不变的斜率增加到与该输入电压VBIAS(I)的电平相同。当该输入电压VBIAS(I)的电平高于第一电平VBIAS_L时，该输入电压VBIAS(I)被箝位到第一电平VBIAS_L或与第一电平VBIAS_L近似的电平。

放大单元120以预定的比率放大检测单元110的该输出信号VBIAS1以输出该偏压VBIAS(O)。在图6所示的实例中的放大单元120包含OP放大电路122、PMOS晶体管P120以及电阻器R1和R2。

OP放大电路122具有连接结构，在连接结构中将来自检测单元110的输出信号VBIAS1输入到(-)输入端并且(+)输入端形成反馈回路。PMOS晶体管P120具有连接结构，该连接结构通过控制OP放大电路122的输出信号以用来提供电流至该偏压VBIAS(O)的输出节点NOUT。即，可以在与OP放大电路122的操作源电平相同的电平VPPsa的端子与该偏压VBIAS(O)的输出节点NOUT之间连接PMOS晶体管P120。OP放大电路122的操作源电平VPPsa可以是普通半导体存储器件的电源电压VDD的电平或者是比该电源电压VDD的电平高的电平VPP。

将该电阻器R1和R2彼此串联连接在偏压VBIAS(O)的输出节点NOUT和接地端之间。将该OP放大电路122的(+)输入端连接到电阻器R1和R2的连接区域。

该电阻器R1和R2用作确定该偏压VBIAS(O)相对于该输入电压VBIAS(I)的斜率的元件。即，电阻器R1和R2的电阻值确定该斜率。因此，通过改变电阻器R1和R2的值可以控制该斜率。

这样，对于图示的实例，放大单元120以(1+R2/R1)的比率放大检测单元110的输出信号VBIAS1。即，放大单元120的输出信号被作为电平‘(1+R2/R1)*(VBIAS1)’而输出。

可以使用补偿单元130以增加电阻分散曲线的分辨率。补偿单元130提供该电流至该偏压VBIAS(O)的该输出节点NOUT以增加该偏压VBIAS(O)的电平，该输出节点NOUT是放大单元120的输出端。

当该输入电压VBIAS(I)的电平在第二电平VBIAS_H之下时，补偿单元130不运行，但是当该输入电压VBIAS(I)的电平大于或等于该第二电平VBIAS_H时，补偿单元130运行。

补偿单元130包含差分放大器132和用于提供补偿电流的PMOS晶体管P130。当在(-)输入端输入该输入电压VBIAS(I)并且在(+)输入端输入该第二电平VBIAS_H的固定电压时，差分放大器132放大在输入电压VBIAS(I)和第二电平VBIAS_H之间的差值，从而将其输出。

在用于施加输入电压VBIAS(I)的端子和偏压VBIAS(O)的输出节点NOUT之间连接PMOS晶体管P130。设计PMOS晶体管P130以具有适当的阈值电压Vth，以致当该输入电压VBIAS(I)的电平在第二电平VBIAS_H之下时，PMOS晶体管P130不运行，但是只有当该输入电压VBIAS(I)的电平大于或等于该第二电平VBIAS_H时，PMOS晶体管P130运行。例如，当该差分放大器的输出具有正(+)电压电平时，可以设计PMOS晶体管P130具有防止PMOS晶体管P130被打开的阈值电压。

如上文所述，只有当该输入电压VBIAS(I)的电平大于或等于该第二电平VBIAS_H时，补偿单元130提供该补偿电流至该偏压VBIAS(O)的输出节点NOUT。此外，随着在输入电压VBIAS(I)和第二电平VBIAS_H之间的电平差变得更大，补偿单元130不断增加地提供该电流至该偏压VBIAS(O)的输出节点NOUT。

该第二电平VBIAS_H是比第一电平VBIAS_L高的预定电平。该第二电平VBIAS_H显示该输入电压VBIAS(I)的电平，该输入电压VBIAS(I)的电平对应于在图2中的读出节点Nsa处的电压电平变为参考电压电平Vref的那一点处的电阻值。换句话说，该第二电平VBIAS_H可以显示该输入电压VBIAS(I)的电平，该输入电压VBIAS(I)的电平对应于在读出范围内(例如，在10KΩ～50KΩ的范围内)的电阻值中的最大电阻值。在另一个含意中，该第二电平VBIAS_H可以意味着与该电压电平相同或比该电压电平低的电平，该电压电平对应于该重置数据的最小电阻值。举例来说，当在重置数据的电阻分散中的最小电阻值是50KΩ时，该第二电平VBIAS_H可以是对应于该最小电阻值50KΩ的输入电压VBIAS(I)的电平。

在图示的实施例中，虽然以该输入电压VBIAS(I)为基础设置该第二电平VBIAS_H，但是可选择地是其可以以该偏压VBIAS(O)为基础设置。

如图2所示，可以将通过该偏压VBIAS(O)的输出节点NOUT输出的偏压VBIAS(O)作为偏压Vbias输入以控制用于提供该读出电流Icell至该电流通路PA1的电源20。

现在将根据在图5中示出的典型曲线的每一个电压“部分”描述偏压发生器100的运行。图7包括曲线G110、G120和G130，曲线G110、G120和G130分别显示检测单元100的输出和构成图6中的偏压发生器100的放大单元120的输出，以及该偏压发生器100的最终输出。

为了清楚，将该输入电压VBIAS(I)的电平低于第一电平VBIAS_L的部分限定为第一部分I，将该输入电压VBIAS(I)的电平大于等于第一电平VBIAS_L并且小于等于该第二电平VBIAS_H的部分限定为第二部分II，并且将输入电压VBIAS(I)的电平超过该第二电平VBIAS_H的部分限定为第三部分III。

在图7中，该曲线G12代表该输入电压VBIAS(I)，该曲线G110代表到达该输入电压VBIAS(I)的检测单元110的输出信号VBIAS1，该曲线G120代表放大单元120的输出信号，以及该曲线G130代表该偏压VBIAS(O)的电平，该偏压VBIAS(O)的电平是当偏压发生器100包含补偿单元130时该偏压发生器100的最终输出信号。假设以如曲线G12所示的线性的、不变的斜率施加输入电压VBIAS(I)。

在第一部分I中，只有检测单元110和放大单元120运行。因为以不变的斜率输入该输入电压VBIAS(I)，所以通过检测单元110输出与该输入电压VBIAS(I)的电平相同的输出信号VBIAS1。在第一部分I中的检测单元110的输出信号VBIAS1具有与该输入电压VBIAS(I)相同的斜率。

然后，放大单元120以预定的比率(1+R2/R1)放大通过检测单元110提供的输出信号VBIAS1并且输出该放大的输出信号。因此，在第一部分I中的放大单元120的输出信号具有比检测单元110的输出信号VBIAS1大的斜率。依据包括在放大单元120内的电阻值的比率改变可以控制用于放大单元120的输出信号的斜率。因为在第一部分I中补偿单元130不运行，所以放大单元120的输出信号变为偏压VBIAS(O)，该偏压VBIAS(O)是偏压发生器100的最终输出。

接下来，在类似于该第一部分I的第二部分II中，只有检测单元110和放大单元120运行。然而，如曲线G110所示，当该输入电压VBIAS(I)达到第一电平VBIAS_L时，通过箝位该输入电压VBIAS(I)至第一电平VBIAS_L或与第一电平VBIAS_L近似的电平，检测单元110输出该输出信号VBIAS1。即，在第二部分II中通过检测单元110提供的输出信号VBIAS1的斜率可以具有接近‘0’的值或‘0’的近似值。第一电平VBIAS_L是确定该偏压VBIAS(O)的读出容限的重要的元素。因此，如果必要，可以改变第一电平VBIAS_L以具有适当的电平。

然后，放大单元120以预定的比率(1+R2/R1)放大通过检测单元110提供的输出信号VBIAS1并且输出经放大的输出信号。因此，如曲线G120所示，在第二部分II中的放大单元120的输出信号具有比在第一部分I中的放大单元120的输出信号低的斜率。

依据在放大单元120内的电阻值的比率改变可以控制通过放大单元120提供的输出信号的斜率。因为在第二部分II中补偿单元130仍然不运行，所以放大单元120的输出信号变为偏压VBIAS(O)，该偏压VBIAS(O)是偏压发生器100的最终输出。

接下来，在第三部分III中，不同于该第一部分I和第二部分II，补偿单元130运行。即，当该输入电压VBIAS(I)到达该第二电平VBIAS_H时，补偿单元130运行。检测单元110和放大单元120的运行与在第二部分II中的运行相同，但是补偿单元130也运行。

这样，如曲线G110所示，通过箝位该输入电压VBIAS(I)至第一电平VBIAS_L或与第一电平VBIAS_L近似的电平，检测单元110输出该输出信号VBIAS1。放大单元120以预定的比率(1+R2/R1)放大通过检测单元110提供的输出信号VBIAS1并且输出经放大的输出信号。因此，如曲线G120所示，在第三部分III中的来自放大单元120的输出信号具有比在第一部分I中的放大单元120的输出信号更低的斜率。

然后，补偿单元130提供电流至该偏压VBIAS(O)的输出节点NOUT，该电流与该输入电压VBIAS(I)和第二电平VBIAS_H之间的电平差成比例。因此，如曲线G130所示，在第三部分III中的偏压VBIAS(O)的输出节点NOUT的电压电平被增加了，并且其斜率大于在第二部分II中的斜率。

这样，如曲线G130所示，通过偏压发生器100输出的偏压VBIAS(O)具有相对于该输入电压VBIAS(I)的斜率，在第二部分II中的斜率比在第一和第三部分I和III中的斜率低。

图8是可以与图3的曲线对比的曲线。图8增加曲线G200到图3所示的曲线中。对于该输入电压VBIAS(I)，曲线G200示出了在图2中的读出节点Nsa处的电压电平变为参考电压电平的那一点的电阻值。假设该输入电压VBIAS(I)与图3中的输入偏压Vbias相同。换句话说，在曲线G10中，将该输入偏压Vbias施加到电源20，并且在曲线G200中，将从偏压发生器100输出的偏压VBIAS(O)输入到电源20。

如图8所示，在Log标尺上示出了表示存储在构成存储单元中的设置数据和重置数据的SET和RESET条件。通常，该设置数据曲线SET具有在0～10KΩ范围内的电阻分散，并且该重置数据曲线RESET具有在50KΩ～1MΩ或更大范围内的电阻分散。根据图3解释，在曲线G10中，确定该输入电压电平的范围S在1.4至2.3V。然而，如曲线G200所示，当根据本发明的一个实施例的偏压发生器用于类似的目的时，可以确定该输入电压电平的范围在0.5至2.5V之间的范围内，该范围是第二部分II的范围。因此，与传统提供的范围相对比，应当注意通过发明的一个实施例提供的输入电压电平的范围是扩大的。即，相对于所施加的输入电压提供了增加的读出容限。

下面将描述在本发明的其它的典型实施例中的多电平存储单元：

图9示意性地示出了根据本发明的另一个实施例的半导体存储器件，并且，更加特别地，示出了用于半导体存储器件的数据读取电路。

如图9所示，该半导体存储器件具有这样的结构，其中类似于在图2所示的另外的传统半导体存储器件中包括多电平偏压发生器200。即，图9中的半导体存储器件包含多电平偏压发生器200、读出放大器S/A、电源20、箝位单元10、列部分40以及单元阵列块30。

多电平偏压发生器200具有插入在两个非读出部分之间的读出部分的结构。在该结构中，多个读出部分和多个非读出部分是确定的，并且响应于外部输入电压Vbias_in产生偏压Vbias_out。产生该偏压Vbias_out以致在每一个读出部分中的偏压Vbias_out相对于输入电压Vbias_in的斜率比在每一个非读出部分中的偏压Vbias_out相对于输入电压Vbias_in的斜率低。现在根据图10和11将额外详细地描述用于多电平偏压发生器200的典型结构和操作。

这里再一次，可以使用电流读出放大器或电压读出放大器实现该读出放大器S/A。

该读出放大器S/A通过将在连接到电流通路PA1的读出节点Nsa处的电压电平与参考电压电平Vref对比读出数据，该电流通路PA1形成在读出节点Nsa和选择的存储单元之间。例如，当该读出放大器S/A的输入端的读出节点Nsa的电压高于该参考电压Vref时，确定并且输出‘HIGH’，并且当该读出节点Nsa的电压低于该参考电压Vref时，确定并且输出‘LOW’至输出端SAout。当确定‘HIGH’时，存储单元M具有高电阻状态，并且当确定‘LOW’时，存储单元M具有低电阻状态。

通过该偏压Vbias控制电源20以提供读出电流Icell至电流通路PA1。电源20包括PMOS晶体管PB，该PMOS晶体管PB连接在端子Vsa和读出节点Nsa之间，该端子Vsa施加有电源电压VDD或是具有比该电源电压VDD的电平高的电压(在下文中，称作‘电源电压’)。

箝位单元10包含通过箝位信号Vclamp控制的箝位晶体管NC。该箝位晶体管NC将从阵列块30中选择的存储单元电连接到该读出放大器S/A的读出节点Nsa。此外，该箝位晶体管NC保持特定电压电平以致与所选择的存储单元阵列块30有关的位线BL的电压在用于使用的相变材料的阈值电压Vth的范围内。因此，可以为了这个箝位功能适当地设置该箝位信号Vclamp的电平。

列选择单元40包含通过列选择信号Y0～Yn开关的多个列选择晶体管N0～Nn。该列选择晶体管N0～Nn形成从位线BL1至该读出节点Nsa的该电流通路PA1，该位线BL1连接到在所选择的单元阵列块30中的所选择的存储单元M，该读出节点Nsa通过该箝位晶体管NC连接。即，通过该箝位晶体管NC和列选择晶体管N0～Nn的开关操作形成在读出放大器S/A的读出节点Nsa和存储单元M之间的电流通路PA1。例如，当通过列选择信号Y1打开列选择晶体管N1时，在存储单元M和读出节点Nsa之间形成该电流通路PA1。

单元阵列块30包括布置在字线WL0～WLn和位线BL0～BLn交叉处的存储单元。该存储单元可以具有类似于图1所示的二极管结构。在工作实例中，假设该存储单元具有能够存储多位数据的结构。例如，假设该存储单元具有能够存储2位数据的结构，通过第一数据00、第二数据01、第三数据10以及第四数据11表示该2位数据。然而，这只是可能的多位存储单元结构中的一个实例。此外，该存储单元可以是PRAM单元、RRAM单元或类似的使用可变电阻材料操作的存储单元。

在半导体存储器件中的数据读取电路控制直接对于在单元阵列块30中的所选择的存储单元M的读取操作的执行。当施加读取命令、地址信号和箝位信号Vclamp时，施加箝位信号Vclamp和列选择信号Y1以致在存储单元M和读出节点Nsa之间形成该电流通路PA1。然后，连接到存储单元M的字线保持地电平。

在形成该电流通路PA1之后或者在形成该电流通路PA1的同时，将特定电平的偏压Vbias_out提供到电流源20以将该电流提供给该电流通路PA1。因此，依据该存储单元M的电阻值的读出电流(或渗透电流)Icell流过电流通路PA1。

该读出电流Icell的电平依据该存储单元M是否存储第一数据00、第二数据01、第三数据10或第四数据11。当该存储单元M存储第四数据11时，因为其具有高电阻状态，所以相对小的数量的读出电流Icell流过电流通路PA1。然而，当该存储单元M存储第一数据00时，因为其具有低电阻状态，所以相对非常大的电平的读出电流Icell流过该电流通路PA1。当在存储单元M中存储第二数据01或第三数据10时，读出电流Icell的电平将在第四数据11的情况和第一数据00的情况之间以不同数量变化。

在作为读出放大器S/A的输入端的读出节点Nsa处的电压电平相对于流过电流通路PA1的电流的电平而改变，并且通过将在读出节点Nsa处的电压电平与该参考电压电平Vref对比而读出该数据。

图10是示出了在图9中所示的可能的多电平偏压发生器200的一个实施例的电路图。

如图10所示，多电平偏压发生器200包含检测单元210和放大单元220。多电平偏压发生器200可以进一步包含电压输出器电路212。

当以预定的第一电平VREF或更大的电平输入该输入电压Vbias_in时，检测单元210通过将该输入电压Vbias_in箝位至该第一电平或与该第一电平近似的电平而输出信号VBIAS1。

该第一电平VREF可以显示用于该输入电压Vbias_in的电平，该输入电压Vbias_in的电平对应于在图9中的读出节点Nsa处的电压电平变为参考电压电平Vref的那一点处的电阻值。换句话说，该第一电平VREF可以是输入电压Vbias_in的电平，该输入电压Vbias_in的电平对应于在第一读出部分S1的读出范围内(例如，在R1至R2的范围内)的电阻值的最小电阻值R1。在另一个含意中，该第一电平VREF可以表示与该电压电平相同或比该电压电平高的电平，该电压电平对应于第一数据00的电阻分散的最大电阻值。举例来说，当在第一数据00的电阻分散中的最大电阻值是5KΩ时，该第一电平VREF可以是对应于该最大电阻值5KΩ的输入电压Vbias_in的电平。在本实施例中，虽然以该输入电压Vbias_in为基础设置该第一电平VREF，但是其可以以该偏压Vbias_out或检测单元210的输出电压VBIAS1为基础设置。

因此，直到输入电压Vbias_in的电平变为该第一电平VREF为止，检测单元110的输出信号VBIAS1的电平以不变的斜率增加至与该输入电压Vbias_in相同的电平。当该输入电压Vbias_in的电平与该第一电平VREF相同或高于该第一电平VREF时，该输入电压Vbias_in被箝位到第一电平VREF或与该第一电平VREF近似的电平。

在图示的实例中的放大单元220包含多个放大电路214、216和218，放大电路214、216和218分别对应于不同的操作部分。可以使用能够控制增益的OP放大器电路实现放大电路214、216和218。包括在放大单元220中的放大电路214、216和218的数量可以等于数据状态的数量减一，数据状态的数量对应于存储在多位存储单元中的位的数量。例如，如图10所示，对于具有能够在四个状态存储2位数据的结构的存储单元，包括三个放大电路214、216和218。通过每一个放大电路214、216和218提供的增益可以是相同的或不同的。

每一个放大电路214、216和218以依据每一个操作部分的放大比率放大通过检测单元210提供的输出信号VBIAS1。通过一个输出节点NOUT将每一个放大电路214、216和218的输出作为偏压Vbias_out而施加。

在构成放大单元220的放大电路214、216和218中，第一放大电路214包含OP放大器A00、PMOS晶体管P00以及电阻器R001和R002。

OP放大器A00具有连接结构，在连接结构中将通过检测单元210提供的输出信号VBIAS1输入到(-)输入端并且(+)输入端形成反馈回路。该PMOS晶体管P00具有连接结构，该连接结构通过控制OP放大器A00的输出信号提供电流至该输出节点NOUT。即，PMOS晶体管P00可以具有连接在具有与该OP放大器A00的操作电源电平相同的电平Vsa的端子和偏压Vbias_out的输出节点NOUT之间的结构。该OP放大器A00的操作电源电平Vsa可以是普通的半导体存储器件的电源电压VDD的电平或是比该电源电压VDD的电平高的电平VPP。

电阻器R001和R002彼此串联连接在偏压Vbias_out的输出节点NOUT和接地端之间。将该OP放大器A00的该(+)输入端连接到电阻器R001和R002的连接区域。

第一放大电路214以比率(1+R002/R001)放大检测单元210的输出信号VBIAS1。即，第一放大电路214的输出信号为‘(1+R002/R001)*(VBIAS1)’。第一放大电路214立即放大检测单元210的输出信号VBIAS1以没有延迟地输出。

电阻器R001和R002用来确定该偏压Vbias_out相对于检测单元210的输出信号VBIAS1的斜率。即，电阻器R001和R002之间的电阻比率确定增益，该增益是检测单元210的输出信号VBIAS1的放大比率。因此，通过差分电阻器R001和R002的电阻值比率可以控制该偏压Vbias_out的斜率。在半导体存储器件的晶片状态或封装状态过程中，通过切断熔丝及其类似物可以控制该电阻值比率。

在形成放大单元220的放大电路214、216和218中，第二放大电路216包含OP放大器A01、PMOS晶体管P01、延迟电路D01以及电阻器R011和R012。除了该延迟电路D01附加地连接在该PMOS晶体管P01和用于施加与该操作电源电压电平相同的电平Vsa的端子之间之外，第二放大电路216具有与第一放大电路214相同的连接结构。该“相同的连接结构”意味着只有结构是彼此相似的并且不是意味着结构的内电阻值或增益是相同的。

延迟电路D01包含使用PMOS晶体管P011的二极管并且延迟第二放大电路216的操作。即，延迟电路D01通过一个部分d1延迟第二放大电路216的操作直到输入电压Vbias_in变为构成延迟电路D01的二极管P011的阈值电压Vthp的电平为止。因此，通过控制该二极管P011的阈值电压Vthp可以控制该第二放大电路216的延迟部分d1。另外，可以将一个单独的延迟电路增加到第二放大电路216。

第二放大电路216以比率(1+R012/R011)放大检测单元210的输出信号VBIAS1。即，通过第二放大电路216放大的输出信号为‘(1+R012/R011)*(VBIAS1)’。在一定的延迟d1之后第二放大电路216放大检测单元210的输出信号VBIAS1并且输出经放大的输出信号。

电阻器R011和R012作为确定该偏压Vbias_out相对于通过检测单元210提供的输出信号VBIAS1的斜率的元件。即，电阻器R011和R012之间的电阻比率决定增益，该增益是检测单元210的输出信号VBIAS1的放大比率。因此，通过差分电阻器R011和R012之间的电阻值比率可以控制该偏压Vbias_out的斜率，并且还可以控制该偏压Vbias_out的输出。在半导体存储器件的晶片状态或封装状态过程中，通过切断熔丝及其类似物可以设置该电阻值比率。

在形成放大单元220的放大电路214、216和218中，第三放大电路218包含OP放大器A10、PMOS晶体管P10、延迟电路D10以及电阻器R101和R102。除了该延迟电路D10包含两个串联连接的二极管P101和P102之外，该第三放大电路218具有与该第二放大电路216相同的连接结构。该相同的连接结构意味着只有结构是彼此相似的并且不是意味着结构的内电阻值或增益是彼此相同的。

延迟电路D10包含使用两个PMOS晶体管P101和P102的两个二极管并且延迟第三放大电路218的操作。即，该延迟电路D10通过一个部分d1+d2延迟第三放大电路218的操作，该部分d1+d2是构成该延迟电路D10的二极管P101和P102的阈值电压Vthp的电平的总和。因此，通过控制构成该延迟电路D10的二极管P101和P102的阈值电压Vthp可以控制第三放大电路218的延迟部分d1+d2。另外，可以将一个单独的延迟电路增加到第三放大电路218。

第三放大电路218以比率(1+R102/R101)放大通过检测单元210提供的输出信号VBIAS1。通过第三放大电路218放大的输出信号为‘(1+R102/R101)*(VBIAS1)’。在一定的延迟d1+d2之后第三放大电路218放大检测单元210的输出信号VBIAS1并且输出经放大的输出信号。

电阻器R101和R102用来确定该偏压Vbias_out相对于检测单元210的输出信号VBIAS1的斜率。即，电阻器R101和R102之间的电阻比率确定增益，该增益是检测单元210的输出信号VBIAS1的放大比率。因此，通过差分电阻器R101和R102之间的电阻值比率可以控制该偏压Vbias_out的斜率，并且还可以控制该偏压Vbias_out的输出。在半导体存储器件的晶片状态或封装状态过程中，通过切断熔丝及其类似物可以设置该电阻值比率。

电压输出器电路212包含OP放大器A11和PMOS晶体管P11。当该输入电压Vbias_in的电平大于该该偏压Vbias_out的电平时，在不增加或减少的情况下，电压输出器电路212输出该输入电压Vbias_in至该输出节点NOUT。因为电压输出器电路212对本领域技术人员来说是公知的，所以将不描述其构成或操作。

图11是示出了通过每一个块和相对于图10中的该输入电压Vbias_in的偏压Vbias_out的输出的各种曲线的图表。

为了清楚而限定读出部分S1、S2和S3以及非读出部分I、II、III和IV。将对应于第一数据00的分布部分的输入电压Vbias_in的电平部分限定为第一部分I。该第一部分I可以意味着该输入电压Vbias_in的电平在第一电平VREF之下的部分。

将对应于第二数据01的分布部分的输入电压Vbias_in的电平部分限定为第二部分II。将在第一部分I和第二部分II之间的部分限定为第一读出部分S1。将对应于第三数据10的分布部分的输入电压Vbias_in的电平部分限定为第三部分III。将在第二部分II和第三部分III之间的部分限定为第二读出部分S2。最后，将对应于第四数据11的分布部分的输入电压Vbias_in的电平部分限定为第四部分IV。将在第三部分III和第四部分IV之间的部分限定为第三读出部分S3。

可以基于该偏压Vbias_out的电平限定该读出部分S1、S2和S3以及该非读出部分I、II、III和IV。即，可以将在第一电压V1或在其以下的部分限定为第一部分I，可以将该偏压Vbias_out的电平限定为第一电压V1，并且可以将在第一电压V1和第二电压V2之间的电平部分限定为第一读出部分S1。此外，可以将在第二电压V2和第三电压V3之间的电平部分限定为第二部分II，并且可以将在第三电压V3和第四电压V4之间的电平部分限定为第二读出部分S2。接下来，可以将在第四电压V4和第五电压V5之间的电平部分限定为第三部分III，并且可以将在第五电压V5和第六电压V6之间的电平部分限定为第三读出部分S3。此外，可以将在偏压Vbias_out的电平是第六电压V6或其以上的部分限定为第四部分IV。

通过包括附加电路可以独立地控制该读出部分S1、S2和S3以及该非读出部分I、II、III和IV，该附加电路能够控制放大单元220的电阻值或能够控制对操作温度起反应的电阻值。另外，假设在第一读出部分S1之前图10中的包括延迟d1的第二放大电路216不运行并且假设直到第二读出部分S2为止包括延迟d1+d2的第三放大电路218不运行。即，假设第二放大电路216从该第二部分II开始运行并且第三放大电路218从该第三部分III开始运行。在上述的部分之间，如果必要，该放大电路可以具有不同的延迟。

在图11中，提供有该输入电压Vbias_in的曲线GIN、通过检测单元210提供的输出信号VBIAS1的曲线G210、第一放大电路214的输出信号的曲线G214、第二放大电路216的输出信号的曲线G216、第三放大电路218的输出信号的曲线G218、电压输出器212的输出信号的曲线G212以及该偏压Vbias_out的曲线GOUT，该偏压Vbias_out是偏压发生器200的最终输出信号。这里，假设以在曲线GIN中所示的线性的、不变的斜率施加输入电压Vbias_in。

在第一部分I中，只有检测单元210和第一放大电路214运行。因为以一个不变的斜率施加输入电压Vbias_in，所以检测单元210输出与该输入电压Vbias_in相同电平的输出信号VBIAS1。因此，在第一部分I中，通过检测单元210提供的输出信号VBIAS1与该输入电压Vbias_in相同。

然后，第一放大电路214以预定的比率(1+R002/R001)放大通过检测单元210提供的输出信号VBIAS1并且输出经放大的输出信号。因此，在第一部分I中的放大单元220的输出信号具有比检测单元210的输出信号VBIAS1大的斜率。通过改变在构成放大单元220的第一放大电路214中的电阻值的比率可以控制在第一部分I中的放大单元220的输出信号的斜率。

接下来，在类似于第一部分I的第一读出部分S1中，只有检测单元210和第一放大电路214运行。当该输入电压Vbias_in到达该第一电平VREF的同时，如曲线G210所示，检测单元210通过将该输入电压Vbias_in箝位至该第一电平VREF或与该第一电平VREF近似的电平而输出该输出信号VBIAS1。即，在除了该第一部分I的其它部分中通过检测单元210提供的输出信号VBIAS1的斜率可以具有差不多为‘0’的值或‘0’的近似值。

该第一电平VREF用作确定该偏压Vbias_out的读出容限的重要的元素。即，该第一电平VREF起电压电平的作用以从该第一读出部分S1中区分该第一部分I。因此，如果必要或依据该半导体存储器件的操作温度可以改变该第一电平VREF至适当的电平。

然后，第一放大电路214以预定的比率(1+R002/R001)放大通过检测单元210提供的输出信号VBIAS1并且输出经放大的输出信号。因此，如曲线G214所示，在第一读出部分S1中的放大单元220的输出信号具有比在第一部分I中的检测单元210的输出低斜率。这扩大了用于该第一读出部分S1的输入电压Vbias_in的范围，即，增加了读出容限。通过改变在构成放大单元220的第一放大电路214中的电阻值的比率可以控制在第一读出部分S1中的放大单元200的输出信号的斜率。

在第一部分I和第一读出部分S1中，因为只有检测单元210和第一放大电路214运行，所以第一放大电路214的输出是偏压Vbias_out，该偏压Vbias_out是偏压发生器200的最终输出。

接下来，在第二部分II中，检测单元210、第一放大电路214以及第二放大电路216运行。因此，在第二部分II中被输出至输出节点NOUT的偏压Vbias_out是第一放大电路214以及第二放大电路216的输出的总和。即，通过将该输出信号VBIAS1箝位至该第一电平VREF或与该第一电平VREF近似的电平而将通过检测单元210提供的输出信号VBIAS1施加到放大单元220。

然后，第一放大电路214以预定的比率(1+R002/R001)放大检测单元210的输出信号VBIAS1并且输出经放大的输出信号。因为以预定的比率放大输出信号VBIAS1，所以当不同于通过检测单元210提供的输出信号VBIAS1的电平时，第一放大电路214的输出保持相似的形状。

与在第一部分I中的第一放大电路214的运行相似，在第二部分II中第二放大电路216开始运行并且以预定的比率(1+R012/R011)放大在第一部分I中的通过检测单元210提供的该输出信号VBIAS1以及输出经放大的输出信号。因此，如曲线G216所示，在第二部分II中的第二放大电路216的输出信号具有比在第一部分I中的通过检测单元210提供的输出信号VBIAS1大的斜率。此外，在第二部分II中的第二放大电路216的输出信号具有与在第一部分I中的第一放大电路214的输出信号相似的形状。换句话说，只有在各自的放大比率方面第二放大电路216的输出不同于第一放大电路214的输出。因此，第二放大电路216的输出具有通过转移第一放大电路214的输出至在图11中的右侧获得的形状。

当构成第二放大电路216的电阻器的电阻值比率与构成第一放大电路214的电阻器的电阻值比率相同时，在第二部分II中的第二放大电路216的输出变得与在第一部分I中的第一放大电路214的输出相同。

通过改变在构成放大单元220的第二放大电路216中的电阻值的比率可以控制在第二部分II中的放大单元220的输出信号的斜率。

因此，如曲线GOUT所示，在第二部分II中的偏压Vbias_out是第一放大电路214以及第二放大电路216的输出的总和，即，该偏压Vbias_out是通过输出节点NOUT的最终输出。

此外，在类似于第二部分II的第二读出部分S2中，只有检测单元210、第一放大电路214和第二放大电路216运行。这样，在第二读出部分S2中，如曲线G216所示，因为第二放大电路216放大通过检测单元210提供的被箝位至该第一电平VREF或与该第一电平VREF近似的电平的输出信号，所以第二放大电路216的输出与第二部分II相比具有相对低的斜率。此外，除了第一部分I之外，第一放大电路214连续地输出具有不变的斜率的信号。

因此，在该第二读出部分S2中，因为检测单元210、第一放大电路214和第二放大电路216运行，所以第一放大电路214以及第二放大电路216的输出的总和变为该偏压Vbias_out，该偏压Vbias_out是偏压发生器200的最终输出。在第二读出部分S2中的偏压Vbias_out具有比在第二部分II中该偏压Vbias_out低的斜率，并且在第二读出部分S2中的偏压Vbias_out的斜率与在第一读出部分S1中的偏压Vbias_out的斜率相同或相似，虽然他们在电压电平方面不同。

在第三部分III中，第三放大电路218开始附加地运行。可以根据特定设计目标确定在第三放大电路218开始运行的那一点。因此，在第三部分III中，检测单元210以及第一、第二和第三放大电路214、216和218运行。

因此，如曲线G218所示，通过差分放大比率，从该第三部分III的第三放大电路218的输出可以具有通过转移第一放大电路214的输出或第二放大电路216的输出至在图11中所示的右侧获得的形状。

当构成第三放大电路218的电阻器的电阻值比率与构成第一放大电路214或第二放大电路216的电阻器的电阻值比率相同时，来自该第三部分III的第三放大电路218的输出可以与来自第一部分I的第一放大电路214的输出或与来自第二部分II的第二放大电路216的输出相同。

通过改变在构成放大单元220的第三放大电路218中的电阻值的比率可以控制在第三部分III中的放大单元220的输出信号的斜率。

因此，如曲线组GOUT所示，在第三部分III中的偏压Vbias_out是第一放大电路214、第二放大电路216以及第三放大电路218的输出的总和，即，该偏压Vbias_out是通过输出节点NOUT的最终输出。

此外，在与该第三部分III类似的第三读出部分S3中，检测单元210、第一放大电路214、第二放大电路216以及第三放大电路218运行。

如曲线G218所示，因为第三放大电路218放大通过检测单元210提供的被箝位至该第一电平VREF或与该第一电平VREF近似的电平的输出信号，所以与该第三部分III相比，在第三读出部分S3中的第三放大电路218的输出信号具有相对低的斜率。此外，除了该第一部分I或该第二部分II之外，第一放大电路214和第二放大电路216以他们各自不变的斜率连续地提供输出。

因此，在第三读出部分S3中，第一放大电路214、第二放大电路216以及第三放大电路218的输出的总和变为该偏压Vbias_out，该偏压Vbias_out是偏压发生器200的最终输出。在第三读出部分S3中的该偏压Vbias_out具有比在第三部分III中该偏压Vbias_out低的斜率，并且在第三读出部分S3中的偏压Vbias_out的斜率与在第一读出部分S1或第二读出部分S2中的偏压Vbias_out的斜率相同或相似，虽然他们在电压电平方面不同。

最后，在不同于其它部分的第四部分IV中，电压输出器电路212运行。因此，在第四部分IV中，构成典型的偏压发生器200的所有电路运行。当该输入电压Vbias_in具有比该偏压Vbias_out高的电平时，可以设计电压输出器电路212运行，该偏压Vbias out是输出节点NOUT的电压。类似于曲线GOUT和GIN，在前面的部分I、II、III、S1、S2和S3中，因为该偏压Vbias_out保持比该输入电压Vbias_in高的电平，所以电压输出器电路212不运行。

在不增加或减少的情况下电压输出器电路212输出该输入电压Vbias_in。这可以从表示电压输出器电路212的输出的曲线G212中看出来。

在第四部分IV中，如曲线GOUT所示，从偏压发生器200输出的偏压Vbias_out具有与在第四部分IV中的从第一放大电路214、第二放大电路216、第三放大电路218以及电压输出器电路212中的输出的总和相等的电平。因此，与该第一、第二和第三部分I、II和III相比，在该第四部分IV中的偏压Vbias_out具有更高(更大)的斜率。

在图12中进一步示出了在每一个部分中的偏压Vbias_out相对于该输入电压Vbias_in的曲线GIN和GOUT。可以从图12中看出，该偏压Vbias_out的斜率在读出部分S1、S2和S3中比在非读出部分I、II、III和IV中低，从而增加了读出容限。

图13是表示图9中的读出节点Nsa的电压电平变为参考电压电平Vref的那一点处的电阻值相对于当施加偏压发生器200时的输入电压Vbias_in的Log标尺图表。从图13中可以看出，电阻值的斜率在读出部分S1、S2和S3中比在非读出部分I、II、III和IV中低，从而增加了读出容限。与图4相对比其差别是显而易见的。

即，假设在图4中的输入电压Vbias与在图13中的输入电压Vbias_in相同，与图4中的读出部分S1、S2和S3相比，应当注意，图13中的读出部分S1、S2和S3被较大地扩大。这意味着用于读出每一位数据的读出容限被增加了。举例来说，为了从其它数据01、10和11中读出第一数据00，其中需要将属于在图4中的第一读出部分S1的特定输入电压Vbias作为偏压而施加，需要将属于在图13中的第一读出部分S1的特定输入电压Vbias_in施加到偏压发生器200。在这种情况下，当该读出部分相对较大时，该输入电压Vbias_in的范围相应的较大并且读出容限相对的较大。

可以注意与该第三读出部分S3相关联的一个更大的差别。在图4中，该第三读出部分S3非常窄并且相应的读出容限很小。然而，在图13中，该第三读出部分S3已经较大地扩大，并且增加了相应的读出容限。

图14是数据00、01、10和11的最终分布，当随着在从选择的存储单元中读取数据之前的数据写入操作执行检验操作时，数据00、01、10和11对应于输入偏压Vbias_in。该写入检验操作被广泛地用作用于均匀地分布存储在存储单元中的数据以增加读出容限的方法。

即，即使存储在存储单元中的数据具有相同的数据状态，该数据的电阻值的分布也是不均匀的。结果，因为不确定写入或读取操作的可靠性，所以主要执行该写入检验操作。因为该写入检验操作对本领域技术人员来说是公知的，所以将不对其进行描述。

如图14所示，因为执行该写入检验操作，所以与图5相比，应当注意数据00、01、10和11的电阻分散更加均匀。因此，与图5中的实例相对比，该读出部分S1、S2和S3被较大地扩大。

因此，不考虑存储单元的类型，在读取操作中可以提供多电平偏压发生器以增加该偏压的读出容限。此外，当随着对于存储单元的写入操作执行写入检验操作时，也可以获得更大的读出容限。

已经完成与PRAM实例相关联的上述实施例的描述。然而，本发明可适用于具有这样的结构的所有的半导体存储器件，该结构通过使用可变的电阻值能够读出存储在存储单元中的数据，这种半导体存储器件包括二极管结构和晶体管结构两者并且进一步至少包括PRAM、RRAM以及MRAM器件。

如上文所述，与本发明的实施例一致，通过差分输入的偏压相对于电源的斜率可以扩大输入电压的输入范围以致可以增加读出容限，通过控制电阻值或者第一电平值和第二电平值可以控制该偏压的读出容限。另外，可以改善电阻分散曲线的分辨率。而且，当随着对于存储单元的写入操作执行检验操作时，可以较大地增加读出容限。而且，可以独立地控制该读出容限。

已经描述了使用前述的典型实施例的发明。然而，应当理解的是本发明的范围不限于图示的实施例。相反，本发明的范围打算包括在使用目前公知的或未来的技术及其等价物的本领域技术人员的能力范围内的各种修改和替换的布置。因此，权利要求的范围应当与最宽的解释一致从而包含所有的这种修改和类似的布置。

Claims (17)

1.一种偏压发生器，该偏压发生器响应于所施加的输入电压产生偏压以控制提供给存储单元的读出电流，其中该偏压相对于该输入电压的斜率对于区别不同电压电平的输入电压的至少两个部分是不同的，并且相对于第一电平区别该至少两个部分，其中在第一部分中的偏压的斜率低于在第二部分中的偏压的斜率，在第一部分中的输入电压的电平小于该第一电平，而在第二部分中的输入电压的电平大于或等于该第一电平，该偏压发生器包含：

检测单元，该检测单元提供输出，其中该输出在第一部分中是在不增加或减少的情况下的输入电压，并且该输出在第二部分中是被箝位至输入电压或近似于该第一电平的电平的输入电压；以及

放大单元，该放大单元通过放大该检测单元的输出而输出该偏压。

2.根据权利要求1所述的偏压发生器，其中该偏压相对于该输入电压的斜率对于该输入电压的至少四个部分是不同的，该输入电压的至少四个部分包括：

该第一部分和第二部分，其中该第二部分对应于小于第二电平的输入电压电平，该第二电平高于该第一电平；以及

第三部分，该第三部分对应于大于该第二电平的输入电压电平。

3.根据权利要求2所述的偏压发生器，其中在第二部分中的偏压的斜率低于在第一部分和第三部分中的偏压的斜率。

4.根据权利要求3所述的偏压发生器，进一步包含：

补偿单元，该补偿单元只在第三部分中运行以增加与在输入电压的电平和第二电平之间的电压差成比例的偏压的电平。

5.根据权利要求4所述的偏压发生器，其中提供该读出电流至电流通路，该电流通路形成在存储单元和用于与该存储单元相关联的读出放大器的读出节点之间。

6.根据权利要求5所述的偏压发生器，其中施加偏压至PMOS晶体管的栅极，该PMOS晶体管连接在读出节点和控制该读出电流的电源电压端子之间。

7.根据权利要求1所述的偏压发生器，其中相对于该第二部分，在通过对应于与存储在存储单元中的设置数据相关联的最大电阻值的电压电平和对应于与存储在存储单元中的重置数据相关联的最小电阻值的电压电平限定的范围中产生偏压。

8.一种半导体存储器件，包含：

存储单元，其特征在于通过存储在存储单元中的不同的数据值限定的不同电阻值；

读出放大器，该读出放大器根据电流或电压的电平读出存储的数据值，该电流或电压的电平与形成在读出节点和存储单元之间的电流通路相关联；

电源，该电源通过偏压控制并且提供读出电流至该电流通路；以及

偏压发生器，响应于所施加的输入电压产生偏压以控制提供给存储单元的读出电流，其中该偏压相对于该输入电压的斜率对于区别不同的电压电平的输入电压的至少两个部分是不同的，并且相对于第一电平区别该至少两个部分，在第一部分中的偏压的斜率低于在第二部分中的偏压的斜率，在第一部分中的输入电压的电平小于该第一电平，而在第二部分中的输入电压的电平大于或等于该第一电平，

其中该偏压发生器包括

检测单元，该检测单元提供输出，其中该输出在第一部分中是在不增加或减少的情况下的输入电压，并且该输出在第二部分中是被箝位至输入电压或近似于该第一电平的电平的输入电压；以及

放大单元，该放大单元通过放大该检测单元的输出而输出该偏压。

9.根据权利要求8所述的半导体存储器件，其中在通过对应于与存储在存储单元中的设置数据相关联的最大电阻值的电压电平和对应于与存储在存储单元中的重置数据相关联的最小电阻值的电压电平限定的范围中产生在一个部分中的偏压。

10.根据权利要求9所述的半导体存储器件，其中该电源包含PMOS晶体管，该PMOS晶体管连接在电源电压端子或电源端子和读出节点之间，该电源端子具有大于该电源电压的电平。

11.一种产生偏压以控制提供给存储单元的读出电流的方法，其响应于所施加的输入电压产生偏压以控制提供给存储单元的读出电流，其中该偏压相对于该输入电压的斜率对于区别不同电压电平的输入电压的至少两个部分是不同的，并且相对于第一电平区别该至少两个部分，其中在第一部分中的偏压的斜率低于在第二部分中的偏压的斜率，在第一部分中的输入电压的电平小于该第一电平，而在第二部分中的输入电压的电平大于或等于该第一电平，该方法包括步骤：

提供输出，该输出在第一部分中是在不增加或减少的情况下的输入电压，并且该输出在第二部分中是被箝位至输入电压或近似于该第一电平的电平的输入电压；以及

通过放大该检测单元的输出而输出该偏压。

12.根据权利要求11所述的方法，其中提供该读出电流至电流通路，该电流通路形成在存储单元和与该存储单元相关联的读出放大器的读出节点之间，并且施加偏压至PMOS晶体管的栅极，该PMOS晶体管连接在读出节点和电源电压端子之间从而控制该读出电流。

13.根据权利要求12所述的方法，其中在通过对应于与存储在存储单元中的设置数据相关联的最大电阻值的电压电平和对应于与存储在存储单元中的重置数据相关联的最小电阻值的电压电平限定的范围中产生在所述至少两个部分中的至少一个中的该偏压。

14.一种多电平偏压发生器，该多电平偏压发生器通过限定在从多个非读出部分中选择的两个非读出部分之间的从多个读出部分中选择的读出部分产生多个偏压以控制读出电流，并将该读出电流提供给存储多位数据的存储单元，其中该多个读出部分中的每一个对应于从多个偏压中选择并且对应于所施加的输入电压的电平的具有不同的斜率的偏压，以致在每一个读出部分中的偏压的斜率低于在每一个非读出部分中的偏压的斜率，该多电平偏压发生器包含：

检测单元，当该输入电压的电平与第一电平相同或高于该第一电平时，通过将该输入电压箝位至预定的第一电平，该检测单元输出该输入电压；以及

放大单元，该放大单元包括具有不同运行部分的多个放大电路，对于该多个部分中的每一个，通过放大通过该检测单元提供的输出，该放大单元输出多个偏压。

15.根据权利要求14所述的多电平偏压发生器，进一步包含：

电压输出器电路，在多个部分中的至少一个部分中，该电压输出器电路输出电压。

16.根据权利要求15所述的多电平偏压发生器，其中提供该读出电流至电流通路，该电流通路形成在存储单元和与该存储单元相关联的读出放大器的读出节点之间，并且施加偏压至PMOS晶体管的栅极，该PMOS晶体管连接在读出节点和电源电压端子之间从而控制该读出电流。

17.根据权利要求16所述的多电平偏压发生器，其中在通过对应于与存储在存储单元中的设置数据相关联的最大电阻值的电压电平和对应于与存储在存储单元中的重置数据相关联的最小电阻值的电压电平限定的范围中产生在多个非读出部分中的至少一个，并且多个读出部分中的每一个部分位于相邻的多个非读出部分中的部分之间。

Images