CN101160648A - 低成本大量引线框生产 - Google Patents

低成本大量引线框生产 Download PDF

Info

Publication number
CN101160648A
CN101160648A CNA2006800128371A CN200680012837A CN101160648A CN 101160648 A CN101160648 A CN 101160648A CN A2006800128371 A CNA2006800128371 A CN A2006800128371A CN 200680012837 A CN200680012837 A CN 200680012837A CN 101160648 A CN101160648 A CN 101160648A
Authority
CN
China
Prior art keywords
lead
lead frame
plating
thin slice
outside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800128371A
Other languages
English (en)
Other versions
CN100514586C (zh
Inventor
唐纳德·C·阿博特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN101160648A publication Critical patent/CN101160648A/zh
Application granted granted Critical
Publication of CN100514586C publication Critical patent/CN100514586C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种用于制作引线框(100)的方法，其包括：在引线框材料(108)中形成多个外部引线(122)；在所述引线框材料的所有表面上镀敷金属；以及随后在所述引线框材料中形成多个内部引线(124)。所述引线框材料可由连续金属薄片卷绕在第一线圈上的一部分组成，其中将所述连续金属薄片馈入到外部引线冲压设备中，因此形成所述外部引线(122)，并将其卷绕到第二线圈上。在形成所述多个内部引线(124)之前，将所述部分馈入到镀敷设备中并给其镀敷所述金属，且将其卷绕到第三线圈上。可将所述第三线圈退卷到内部引线冲压设备中，因此形成引线框(100)的所述内部引线(124)。清洁所述引线框(100)且随后将其卷绕到第四线圈上以便切割成多个薄片。

Description

低成本大量引线框生产
技术领域
本发明大体上涉及半导体装置制作；且更明确地说，涉及用于集成电路装置的引线框的低成本大量生产方法以及由此类方法形成的引线框和装置。
背景技术
在半导体工业中，通常为半导体装置提供引线框以便提供稳固的支撑垫用于将芯片牢固地定位在封装内，并经由电路板将芯片(例如，集成电路或IC)电连接到各种其它组件。引线框通常由导电材料(例如，金属)组成，其中每一引线框可由例如内部引线、外部引线、系杆和电路小片(芯片)垫等多个导电区段组成。电路小片垫居中定位在引线框上且提供上面可安装芯片的表面。引线框通常尺寸不同，其中引线框的尺寸通常取决于芯片尺寸和到芯片的连接件数目中的一者或一者以上。
内部引线是引线框中紧密接近与芯片表面相关联的接触垫的导电区段。外部引线也是导电区段，其通常远离IC芯片，且可操作以将内部引线和芯片以电和/或机械方式连接到外部电路，例如在印刷电路板(PCB)的组合件中。在封装期间，将典型引线框的电路小片垫向下设置，且将芯片安装到所述电路小片垫。通常在内部引线每一者的内部尖端与芯片之间提供间隙，其中所述间隙由薄金属连接电线桥接，从而将引线框的每一内部引线电连接到芯片的各个接触垫。随后将电路小片垫、芯片、内部引线和相关联的连接件封装在封装材料中，且接着可修剪去例如引线框的运载轨道等多余引线框材料。举例来说，挡隔杆在封装期间为封装材料提供挡隔物或“挡止物”，且进一步通常将外部引线彼此连接。一旦芯片被封装，就修剪去挡隔杆，使得多个单独导电路径大体上被界定为从芯片穿过每一各自电线、内部引线和外部引线，且其中所述导电路径进一步彼此电隔离。
常见作法是用薄(约120到250μm)金属片制造引线框，其中引线框可制造成具有许多单独单元的长条带。所述长条带可足够宽以容纳一到五个以上引线框。当条带为一个以上引线框宽时，所述条带被称为矩阵。引线框可进一步装备有运载轨道和引导孔以在制造和随后IC组装期间定位引线框。在一个常见实例中，从连续金属薄片(例如，一卷或一盘金属)冲压出引线框，如图1A的引线框形成设备10中所说明。如所说明，第一卷盘15的薄金属20松开且薄金属被馈入到渐进式冲压工具25中，其中形成每一引线框的结构(未图示)。通常，在单个冲压工具中形成每一引线框的结构，其中在薄金属20中形成内部引线、外部引线、挡隔杆、系杆、电路小片垫、索引孔和运载轨道。此形成过程通常涉及渐进式冲压工具，其具有多个可特别操作以依次冲印出所述各个结构中每一者的单独冲模(未图示)。在金属薄片20从渐进式冲压工具25出来之后，其通常盘绕到第二卷盘30上。接着通常在单独镀敷设备35中用另一金属(未图示)镀敷第二卷盘30的经冲压薄金属，如图1B中所说明，其中金属薄片20从第二卷盘松开并穿过清洁台36、活化台37、一个或一个以上金属镀敷槽38，并最终穿过漂洗与干燥台39。金属薄片20随后卷绕到第三卷盘40上。一旦经镀敷的薄金属20(包括经冲压和镀敷的引线框结构)缠绕到第三卷盘40上，就将第三卷盘带到切割与向下设置设备45，如图1C中所说明。接着薄金属20从第三卷盘40松开并穿过切割与向下设置设备45，其中经冲压和镀敷的引线框(未图示)被切割成多个薄片50，且其中将每一引线框的电路小片垫向下设置。
通常使用单个冲压工具(例如，图1A的渐进式冲压工具25)在单个冲压过程中从原始薄片冲压出引线框的所需形状，其中通常在单个冲压过程中界定整个引线框，包含内部引线和外部引线在内。以此方式，引线框的每一单独区段(对于内部和外部引线两者)采取薄金属条带的形式，其特定几何形状由设计决定。对于大多数场合，典型区段的长度显著长于其宽度。为了在芯片尺寸较小的情况下使得每一内部引线尽可能靠近IC芯片，内部引线同样显著窄于外部引线。因此，形成内部引线所利用的渐进式冲压工具25的冲床(未图示)通常比用于形成外部引线和索引(导向)孔的冲床小且更加易损。因此，内部引线和电路小片垫冲床通常比外部引线冲床磨损得更快且更频繁地出现故障。渐进式冲压工具25中冲床的任何此类故障或磨损通常均会导致冲压操作暂停以进行维护，从而减少正常工作时间、降低产量并由于较频繁的刃磨而缩短工具寿命。
引线框通常还提供用于封装敏感IC芯片和易碎连接电线的构架。使用塑料材料而并非金属罐或陶瓷进行封装是优选方法，因为塑料材料带来的成本相对较低。然而，潮湿环境中的可靠性测试已表明，模制化合物应对引线框和封装组件具有良好粘附以便提供可靠装置。对良好粘附的两个主要促进因素是模制化合物对引线框的金属的化学亲合性以及引线框的表面粗糙度。因此，用适当金属镀敷原始金属引线框或不用适当金属镀敷原始金属引线框均可实现封装化合物对引线框的良好粘附，从而改进引线框的可靠性。因此，在图1A-1C的常规引线框形成设备10中，一旦已经冲压出整个引线框，通常就在镀敷设备35中用另一金属镀敷金属薄片20以产生适于电线结合在内部引线上且适于在组装IC之后焊接外部引线的清洁且无反应涂饰层。通常在形成引线框的所有结构(未图示)之后但在切割并向下设置电路小片垫之前执行此镀敷。
此外，为了向大多数模制化合物提供良好粘附以及提供与内部引线的良好电连接以进行电线结合且提供封装之后外部引线的良好可焊性，典型的引线框涂覆有多层镍、钯和金，其展现出良好的粘附和导电特性。然而，普遍承认，模制化合物对铜展示出的粘附性优于对镍、钯和金展示出的粘附性。然而，考虑到成本因素，对半导体制造中贵金属的使用进行严密监控。如上所述，常规引线框通常在形成内部和外部引线两者之后进行镀敷，从而镀敷相当大的表面面积(例如，镀敷每一冲印出的区域的金属薄片的厚度)。镀敷如此大的表面面积可对半导体装置的成本产生显著影响，因为引线框的总体表面面积可能相当大。
由于芯片或电路小片的尺寸多样，因而引线框当前也存在许多不同尺寸和配置，例如四方扁平封装或双列直插式配置。更加昂贵的渐进式冲压工具可进一步制造出复杂的引线框配置。通常，每一冲压工具用于形成独特的引线框配置，因此需要多个冲压工具来用于各自多个引线框配置。用于引线框的渐进式冲压工具的成本通常为几十万美元且可能花费好几个月制造。冲压工具的制备和维护以及用于制造引线框的工艺也可能导致引线框成本增加以及从需求到开发到生产的周期时间延长。此外，这些成本和延迟通常随着每一新的引线框设计而再现。
因此，当前需要一种用于制造引线框的低成本且可靠的工艺，其中所述引线框及其制作方法均可应用于不同的半导体产品系列。所述引线框和方法应较灵活以提供广范围的设计和组装变化，且应实现朝着改进制程产量和装置可靠性的目标的改进。
发明内容
本发明针对一种用于制作集成电路装置的引线框的方法，针对通过此方法形成的引线框，且针对利用此类引线框的集成电路装置。更明确地说，本发明提供一种用于制作普通和定制引线框结构的具成本效益的两阶段冲压过程。在示范性实施例中，在金属薄片中形成多个外部引线，接着用一种或一种以上金属镀敷所述金属薄片。在镀敷金属薄片之后，在所述金属薄片中形成多个内部引线和电路小片垫。一旦形成内部引线和电路小片垫，就将所述电路小片垫向下设置。
根据本发明的一个说明性方面，从第一线圈将连续金属薄片提供到外部引线冲压设备，例如第一压力及渐进式冲压工具。外部引线冲压设备可操作以在连续金属薄片上形成多个外部引线，其中与外部引线冲压设备相关联的冲床通常较大且稳固。此外部引线冲压设备(例如)可以相对较低成本操作，因为用于外部引线的较大且稳固的冲床与用于较精细切割的冲床相比通常需要较少的技术和劳动力来操作和维护。经冲压的金属薄片接着界定其中尚未界定内部引线、电路小片垫和系杆的“引线框坯件”，且经冲压的金属薄片卷绕到第二线圈上。
在形成外部引线之后，连续金属薄片从第二线圈退卷并被镀敷，因此镀敷金属薄片的所有表面。一旦镀敷了金属薄片，就可将所述薄片卷绕到第三线圈上以供存储或运输。由于外部引线对于多种不同IC装置或封装(例如，由工业标准界定的外部引线间隔、形状和形式，其中若干不同的IC芯片可利用相同的外部引线设计，同时具有不同的内部引线设计)通常是通配的，因而可实现成本节省，因为生产普通的基础产品或“经镀敷的引线框坯件”。
根据本发明的另一说明性方面，将经镀敷的第三线圈提供到内部引线冲压设备，例如第二压力及渐进式冲压工具，其中内部引线冲压设备可操作以在经镀敷的引线框坯件的内部区域中形成一个或一个以上内部引线、电路小片垫和系杆。在内部引线冲压设备中冲压金属薄片之后，通常界定多个引线框。在形成内部引线之后，通常对引线框进行清洁以除去冲压油，且可将所述金属薄片卷绕到第四线圈上。接着可将第四线圈存储或运输到另一位置，在所述位置中退卷第四线圈且可将电路小片垫向下设置以便容纳IC芯片。单独引线框可进一步被切割并彼此分离，其中所述多个引线框通常已准备好供引线框的最终用户使用。在一个实例中，内部引线冲压设备可与外部引线冲压设备的定位相比而位于较高成本区，因为其可能需要较高技术的劳动力来操作和维护与其相关联的较精细且较易损的冲床。举例来说，内部引线冲压设备可定位在引线框的最终用户附近，例如组装/试验室。
附图说明
图1A-1C是用于形成引线框的常规方法的示意性表示。
图2是根据本发明一个方面的示范性引线框基件的平面图。
图3是根据本发明另一方面用于形成引线框基件的示范性系统的示意性表示。
图4是根据本发明另一方面具有多个外部引线和空白部分的示范性引线框坯件的平面图。
图5是根据本发明又一方面的示范性引线框坯件薄片的平面图。
图6是根据本发明又一说明性方面的引线框基件薄片的平面图。
图7是根据本发明的用于制作引线框基件的示范性方法的方框示意图。
具体实施方式
本发明提供一种用于形成集成电路(IC)封装的引线框。因此，引线框可操作以支撑IC装置(例如，半导体IC芯片)并将其电连接到多种其它装置(例如，印刷电路板(PCB)或其它电路)。
图2说明根据本发明一个方面的示范性引线框100(也称为“引线框基件”)。应注意，引线框100的设计可能显著不同于图2的设计，且所说明的引线框仅是一个实例。举例来说，图2的引线框100由基础材料102组成，所述基础材料102通常采取薄片104的形式。举例来说，基础材料102的薄片104的厚度在约100与300μm之间，然而，更厚或更薄的薄片是可能的。举例来说，适宜的基础材料102可包含铜、铁、镍、铝或含有这些金属的合金。优选地，基础材料102可充分延展以允许经由冲压或蚀刻过程在引线框100中形成结构106，如下文将论述。
引线框100的一个或一个以上结构106包括一个或一个以上运载轨道108、多个导电引线110和一个或一个以上横导轨道112。运载轨道108和/或横导轨道112可进一步包括一个或一个以上索引孔114或可用于确定和/或维持引线框基件100的位置的其它特征。举例来说，索引孔114可操作以通过一个或一个以上冲压和镀敷过程来定位引线框基件100，其中经由索引孔精确地定位引线框基件。
引线框100包括外部引线框部分116和内部引线框部分118，其中多个导电引线110(例如)包括与外部引线框部分相关联的多个外部引线122和与内部引线框部分相关联的多个内部引线124。所述多个外部引线122大体上通过挡隔杆126而与所述多个内部引线124分离，其中挡隔杆大体上将所述多个外部引线和内部引线支撑在运载轨道108与横导轨道112之间。引线框100进一步包括多个系杆部分128，其中所述多个系杆部分(例如)大体上从运载轨道108延伸以将电路小片垫130支撑在电路小片垫区域132中。举例来说，电路小片垫130进一步与集成电路(IC)装置(未图示)(例如，半导体IC芯片)相关联，其中电路小片垫可采取多种形状的形式(例如矩形电路小片垫)或例如十字形、栅格形等任何其它形状或设计。因此，电路小片垫130的所有这些形状和设计均预期属于本发明的范围内。
在所说明的实例中，多个引线110大体上排列在引线框100的四个侧边上，其中多个内部引线124的尖端134与电路小片垫区域132和/或电路小片垫130的尺寸和形状相关联。举例来说，多个内部引线124的尖端134经定位成与IC装置(未图示)相距最小距离136，使得需要最小长度的电线结合(未图示)来将IC装置结合并电连接到内部引线的各个尖端。
在所说明的实例中，引线框基件100的多个引线110经配置以用于四方扁平封装(QFP)IC装置。然而，多个引线110可经排列以用于其它IC装置配置，例如SOIC、TVSOP和TSSOP、PDIP及其它配置，且所有这些配置均预期属于本发明的范围内。电路小片垫区域132可进一步加大尺寸以容纳多种芯片尺寸。举例来说，IC装置制造商可通过调节在芯片的结合垫(未图示)与内部引线124的尖端134之间延伸的电线结合(未图示)的长度来进一步补偿芯片(未图示)的尺寸与电路小片垫区域132的尺寸之间的差异。电路小片垫130可进一步从引线框基件100的其余部分向下设置以便接纳IC芯片(未图示)，其中(举例来说)系杆部分128的每一者可弯曲以使IC芯片的表面(未图示)与引线框基件的其余部分大体上驻留在同一平面中。
现参看图3，呈现本发明的另一说明性方面，其中提供用于形成图2的引线框100的系统200。举例来说，图3的系统200包括第一线圈202(例如，第一卷盘)的连续金属薄片204，例如一卷铜片。连续金属薄片204(例如)包括图2的基础材料102的多个薄片104，其中所述多个薄片大体上从第一线圈202退卷且大体上界定连续金属薄片。可从图3的第一线圈202退卷的连续金属薄片204的长度(例如)可在1000到5000英尺或更大的范围内。因此，图2的多个引线框基件100可由图3的连续金属薄片204形成，其中每一薄片104可操作以大体上索引穿过外部引线冲压设备206。外部引线冲压设备206(例如)包括位于第一位置209的高速第一压力及渐进式冲压工具208，其中外部引线冲压设备可操作以形成多个引线框坯件210。引线框坯件210(例如)包括与图2的外部引线框部分116相关联的运载轨道108、横导轨道112、一个或一个以上索引孔114、多个外部引线122和挡隔杆126，然而，尚未形成与内部引线框部分118相关联的内部引线124、系杆部分128和电路小片垫130。
图4说明由图3的外部引线冲压设备206(例如，第一压力及渐进式冲压工具208)形成的示范性引线框坯件210，其中已经形成与图2的外部引线框部分116相关联的运载轨道108、横导轨道112、一个或一个以上索引孔114、多个外部引线122和挡隔杆126。图4的引线框坯件210的空白部分212通常通过图3的外部引线冲压设备206进一步界定，其中图2的内部引线124、系杆部分128和电路小片垫130通常不通过外部引线冲压设备界定。因此，图3的外部引线冲压设备206包括多个外部引线冲床(未图示)，其可操作以形成与图2和4的外部引线框部分116相关联的结构106，其中所述多个外部冲床可相当大以形成与引线框坯件210的外部引线框部分相关联的相对较大结构(以及其之间的间隙214)。图3的外部引线冲压设备206接着可通过索引连续金属薄片204穿过外部引线冲压设备(例如，经由图2的索引孔114)来产生引线框坯件210的复制品。此外，图3的系统200可操作以形成引线框坯件210的矩阵215，如图5中所说明。举例来说，所述矩阵215可为任何数目的引线框坯件210那样宽，至多达到连续金属薄片204的宽度W，其中引线框坯件210的每一行R被索引并分别在图3的外部引线冲压设备206中冲压。
由于引线框坯件210的结构106通常具有较大尺寸(例如，相对于图2的内部引线124)，所以可在劳动力和/或设备成本通常较低的低成本区(例如，第一位置209)中制造所述引线框坯件。举例来说，由于引线框坯件210的结构尺寸相对较大，因而图3的外部引线冲压设备206的冲床(未图示)可制造得相当稳固。因此，需要较小程度的专门知识来维护和操作外部引线冲压设备。
根据本发明的另一说明性方面，一旦在外部引线冲压设备206中形成引线框坯件210，就可用例如锡、锡/铋合金、金、钯和镍中一者或一者以上的高导电镀敷金属来镀敷引线框坯件。举例来说，用镍-钯-金(NiPdAu)来镀敷连续金属薄片204(包括引线框坯件210)。
在一个实例中，如图3所说明，连续金属薄片204在退出外部引线冲压设备206之后被卷取到第二线圈215(例如，第二卷盘)上。举例来说，第二线圈215接着可运输到第二位置219并退卷到镀敷设备216中，其中连续金属薄片的所有表面且因此引线框坯件210的所有表面大体上镀敷有镀敷金属。镀敷设备216(例如)包括多个台217，其可操作以执行多个过程，例如连续金属薄片204的清洁、活化过程、一个或一个以上金属镀敷过程以及漂洗和干燥过程，如所属领域的技术人员将了解。在所说明的实例中，一旦在镀敷设备216中镀敷了连续金属薄片204，就将其卷取到第三线圈218(例如，第三卷盘)上以供存储或运输到第三位置224。
应注意，外部引线冲压设备206所需的冲床数目大约是冲印外部和内部引线两者的常规冲压设备的冲床数目的一半。因此，外部引线冲压设备206可显著小于常规冲压设备。此外，由于外部引线冲压设备206不具有用以冲压内部引线所需的那样多复杂且易损的较小冲床，因而外部引线冲压设备更为稳固且可在所需的维护之间操作较长时间周期。应进一步注意，外部引线冲压设备206比现有技术的常规渐进式冲压工具显著便宜，因为外部引线冲压设备不具有那样多的冲床且显著小于常规工具。
另外，通过在镀敷之前仅冲压外部引线，连续金属薄片204穿过镀敷设备216的速度可得以显著增加而超过常规镀敷速度，这至少部分是由于图4的空白部分212是充分大且平坦表面的缘故。举例来说，缺乏图2的内部引线124通常减少来自图3的镀敷设备216的带出液(来自连续镀敷槽的化学带出物)，其中可进一步使用一个或一个以上气刀220来从引线框坯件210吹掉镀敷液222。
一旦连续金属薄片204(包括引线框坯件210)已经卷绕到第三线圈218上，就可将第三线圈运输到第三位置224，例如接近所述多个引线框的最终用户的位置。举例来说，第三位置224可位于比第一位置209和第二位置219具有更高技术和更高成本劳动力的更高成本区。在第三位置224处，将第三线圈218馈入到内部引线冲压设备226中，因此将连续金属薄片204(包括引线框坯件210)提供到内部引线冲压设备。举例来说，内部引线冲压设备226可操作以形成与图2的内部引线框部分118相关联的内部引线124、系杆部分128和电路小片垫130。
因此，图3的多个引线框坯件210被索引穿过内部引线冲压设备226(例如，经由图2的索引孔114)，其中因此在连续金属薄片204中形成多个引线框100。举例来说，内部引线冲压设备226可包括另一高速渐进式冲压工具228，其中内部引线冲压设备包括多个复杂的冲床(未图示)，其可操作以从图4的引线框坯件210形成图2的多个内部引线124、系杆部分128和电路小片垫130。因此，举例来说，图3的系统200可操作以形成引线框100的完成引线框矩阵234，如图6中所说明，其中引线框从图5的引线框坯件210形成。
随后在清洁台236处对连续金属薄片204进行清洁以除去冲压滑润剂并将连续金属薄片204卷取到第四线圈238(例如，第四卷盘)上。可进一步将例如衬纸的隔离纸(未图示)连同连续金属薄片204一起卷取到第二线圈215、第三线圈218和第四线圈238中的一者或一者以上上以便避免对引线框100的损坏。接着可在第四位置244处通过切割与向下设置设备242将连续金属薄片204切割成多个单独薄片204，其中将第四线圈238松开并馈入到切割与向下设置设备中。切割与向下设置设备242也可偏移图2的电路小片垫130以便容纳IC芯片(未图示)。应进一步注意，第一位置209、第二位置219、第三位置224和第四位置244可在地理位置上彼此远离。
本发明通过在镀敷引线框坯件210之后用图3的内部引线冲压设备226来冲压内部引线124而实现各种优点。举例来说，依据特定设计中的引线数目而定，由于引线框坯件210包括大体上实心的空白部分212(如图4中所说明)，因而可通过不镀敷图2的每一单独内部引线124的厚度而实现镀敷材料的显著节省。举例来说，通过在形成内部引线之前镀敷空白部分212(例如，通常在形成内部引线之前镀敷空白部分的顶部和底部表面)，与在常规处理中相比将显著较少的贵金属镀敷到引线框坯件210上，其中常规内部引线的每一者的厚度也经镀敷，因此比本发明镀敷更大的总体表面面积。此外，根据本发明，由于在镀敷之后形成图2的内部引线124，所以每一内部引线的顶部和底部表面保持被镀敷，而每一内部引线的未镀敷厚度由于镀敷之后冲压内部引线的缘故而暴露(例如，通过冲压而暴露顶部与底部表面之间的每一内部引线的侧壁——未图示)。通过镀敷之后冲压内部引线而暴露的此“原始”表面不仅降低镀敷成本(如上文论述)，而且在Cu合金的情况下在封装IC芯片时提供优良模制化合物粘附。此外，如上文陈述，与形成内部引线的潜在较高成本区相比，可在劳动力和材料成本较小的低成本区中形成图4的引线框坯件210。
根据本发明的另一方面，图7是说明用于制作引线框的示范性方法300的方框图。尽管本文将示范性方法说明和描述为一系列动作或事件，但将了解，本发明不受这些动作或事件的所说明的次序限制，因为根据本发明，一些步骤可以不同次序发生且/或与除本文展示和描述的步骤以外的其它步骤同时发生。另外，可能并不需要所有所说明的步骤来实施根据本发明的方法。此外，将了解，所述方法可结合本文说明和描述的系统来实施，以及结合未说明的其它系统来实施。
如图7中所说明，方法300开始于动作305，其中提供引线框材料。举例来说，所述引线框材料包括图3的连续金属薄片204，例如卷绕在第一线圈202中的铜片。在图7的动作310中，在引线框材料中形成多个外部引线。举例来说，所述多个外部引线的形成(例如)包括在图3的外部引线冲压设备206中形成图2的运载轨道108、索引孔114和外部引线122以及图4的空白部分212。
在图7的动作315中，在形成外部引线之后在引线框材料的所有表面上镀敷一种或多种金属。举例来说，在动作310中形成外部引线之后，接着可将图3的连续金属薄片204卷绕到第二线圈215上以供运输到镀敷设备216。或者，连续金属薄片204可从外部引线冲压设备206直接馈入到镀敷设备216。因此，在图7的动作315中，给图4的外部引线122和空白部分212的所有表面镀敷一种或多种金属。在动作310或动作315之后，可将引线框材料卷绕到第三线圈218上(如图3中所说明)以供运输或存储。
在图7的动作320中，例如通过图3的内部引线冲压设备在引线框材料中形成多个内部引线。关键是在动作315的镀敷之后发生所述多个内部引线的形成。因此，内部引线和外部引线的形成可在不同的地理位置中发生，其中图3的第三线圈218可在所述地理位置之间运输。此外，根据另一实例，第三线圈218包括多个引线框坯件210，如图4和5中所说明，其中相同的引线框坯件可用于多种内部引线框配置。根据本发明的一个替代方面，可进一步使用未经镀敷的引线框坯件210来直接向蚀刻操作进行馈入以形成内部引线，其中在完全形成引线框之后进行镀敷。
在冲压内部引线之后，在动作325中对引线框进行清洁以除去冲压油/润滑剂。在动作330中，接着可将每一引线框的电路小片垫向下设置，且将连续金属薄片切割成多个长度，其中所述包括引线框的长度适于由最终用户使用，例如用于组装或测试操作中的长度。
本发明所属领域的技术人员将了解，可在不脱离本发明范围的情况下对所描述的实例作出某些添加、删除、替代和其它修改。

Claims (10)

1.一种用于制作引线框的方法，其包括：
提供引线框材料；
在所述引线框材料中形成多个外部引线；
在所述引线框材料中形成多个内部引线；以及
在所述引线框材料的所有表面上镀敷金属，其中在所述形成所述多个外部引线与所述形成所述多个内部引线之间执行所述镀敷。
2.根据权利要求1所述的方法，其中在一个冲压设备上形成所述外部引线，且在不同的冲压设备上形成所述内部引线。
3.根据权利要求1或2所述的方法，其中在连续金属薄片上提供所述引线框材料；且其中对所述连续金属薄片执行所述引线形成和镀敷步骤。
4.根据权利要求3所述的方法，其中在所述外部引线形成步骤之前、在所述外部引线形成与镀敷步骤之间、在所述镀敷与内部引线形成步骤之间以及在所述内部引线形成步骤之后，将所述薄片缠绕成薄片线圈。
5.根据权利要求4所述的方法，其进一步包括在形成所述内部引线之后清洁所述连续金属薄片，且在清洁之后将所述薄片卷绕到线圈上。
6.根据权利要求3所述的方法，其进一步包括将隔离纸连同所述连续金属薄片一起缠绕到辊上以盘绕所述薄片。
7.根据权利要求1所述的方法，其中所述引线框材料是连续金属铜片；且其中镀敷在所述引线框材料的所有表面上的所述金属包括镍、钯和金中的一者或一者以上。
8.根据权利要求1所述的方法，其进一步包括在所述连续金属薄片中形成一个或一个以上索引孔，且在所述形成所述内部引线以及所述形成所述外部引线期间使用所述一个或一个以上索引孔来定位所述连续金属薄片。
9.一种装置，其包括根据权利要求1-8中任一权利要求制作的引线框。
10.一种引线框，其通过包括以下步骤的工艺形成：
提供金属薄片；
用外部引线冲压设备冲压所述金属薄片，从而界定多个外部引线；
在所述金属薄片和外部引线的所有表面上镀敷金属；以及
在镀敷之后用内部引线冲压设备冲压所述金属薄片，从而界定多个具有一个或一个以上未镀敷表面的内部引线。
CNB2006800128371A 2005-02-18 2006-02-21 低成本大量引线框生产 Active CN100514586C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/060,829 2005-02-18
US11/060,829 US7192809B2 (en) 2005-02-18 2005-02-18 Low cost method to produce high volume lead frames

Publications (2)

Publication Number Publication Date
CN101160648A true CN101160648A (zh) 2008-04-09
CN100514586C CN100514586C (zh) 2009-07-15

Family

ID=36913257

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800128371A Active CN100514586C (zh) 2005-02-18 2006-02-21 低成本大量引线框生产

Country Status (4)

Country Link
US (2) US7192809B2 (zh)
EP (1) EP1854133A4 (zh)
CN (1) CN100514586C (zh)
WO (1) WO2006089296A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080198565A1 (en) * 2007-02-16 2008-08-21 Tyco Electronics Corporation Surface mount foot with coined edge surface
US8058099B2 (en) * 2007-06-28 2011-11-15 Sandisk Technologies Inc. Method of fabricating a two-sided die in a four-sided leadframe based package
US8395246B2 (en) * 2007-06-28 2013-03-12 Sandisk Technologies Inc. Two-sided die in a four-sided leadframe based package
US7812430B2 (en) * 2008-03-04 2010-10-12 Powertech Technology Inc. Leadframe and semiconductor package having downset baffle paddles
US20090315159A1 (en) * 2008-06-20 2009-12-24 Donald Charles Abbott Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same
US8530279B2 (en) * 2008-09-11 2013-09-10 Texas Instruments Incorporated Offset gravure printing process for improved mold compound and die attach adhesive adhesion on leadframe surface using selective adhesion promoter
US8587099B1 (en) 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US10840005B2 (en) 2013-01-25 2020-11-17 Vishay Dale Electronics, Llc Low profile high current composite transformer
US9337130B2 (en) * 2014-07-28 2016-05-10 Texas Instruments Incorporated Leadframe strip and leadframes
US10998124B2 (en) 2016-05-06 2021-05-04 Vishay Dale Electronics, Llc Nested flat wound coils forming windings for transformers and inductors
EP3507816A4 (en) 2016-08-31 2020-02-26 Vishay Dale Electronics, LLC INDUCTANCE COIL COMPRISING A HIGH CURRENT COIL HAVING LOW DIRECT CURRENT RESISTANCE
CN110391144B (zh) * 2019-07-31 2024-03-19 江阴康强电子有限公司 一种引线框架生产线
US11626350B2 (en) * 2019-12-30 2023-04-11 Texas Instruments Incorporated Cutting a leadframe assembly with a plurality of punching tools
CN112331566B (zh) * 2020-11-02 2024-09-27 昆山一鼎工业科技有限公司 引线框架表面粗糙度的制造设备及制造方法
USD1034462S1 (en) 2021-03-01 2024-07-09 Vishay Dale Electronics, Llc Inductor package
US11948724B2 (en) 2021-06-18 2024-04-02 Vishay Dale Electronics, Llc Method for making a multi-thickness electro-magnetic device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050349B2 (ja) * 1980-07-09 1985-11-08 住友金属鉱山株式会社 リ−ドフレ−ムの製造方法
JPS62114254A (ja) * 1985-11-13 1987-05-26 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
JPS62154658A (ja) * 1985-12-26 1987-07-09 Sumitomo Electric Ind Ltd 半導体装置用リ−ドフレ−ムの製造方法
JPS6396947A (ja) * 1986-10-13 1988-04-27 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
US5451813A (en) * 1991-09-05 1995-09-19 Rohm Co., Ltd. Semiconductor device with lead frame having different thicknesses
US5274911A (en) * 1991-10-21 1994-01-04 American Shizuki Corporation Electronic components with leads partly solder coated
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JP3083321B2 (ja) * 1992-11-24 2000-09-04 日立建機株式会社 リードフレームの加工方法
US5429992A (en) 1994-05-25 1995-07-04 Texas Instruments Incorporated Lead frame structure for IC devices with strengthened encapsulation adhesion
JPH11204713A (ja) * 1998-01-09 1999-07-30 Sony Corp 半導体装置用リードフレーム及び半導体装置
US6087714A (en) * 1998-04-27 2000-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
JP2000188366A (ja) * 1998-12-24 2000-07-04 Hitachi Ltd 半導体装置
JP3314754B2 (ja) * 1999-04-22 2002-08-12 松下電器産業株式会社 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法
JP3417395B2 (ja) * 2000-09-21 2003-06-16 松下電器産業株式会社 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
JP3436254B2 (ja) * 2001-03-01 2003-08-11 松下電器産業株式会社 リードフレームおよびその製造方法
JP4015490B2 (ja) * 2001-09-26 2007-11-28 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4016637B2 (ja) * 2001-10-24 2007-12-05 松下電器産業株式会社 錫−銀合金めっき皮膜を有する電子部品用リードフレーム及びその製造方法
US6828660B2 (en) 2003-01-17 2004-12-07 Texas Instruments Incorporated Semiconductor device with double nickel-plated leadframe
JP2004296886A (ja) * 2003-03-27 2004-10-21 Shinko Electric Ind Co Ltd リードフレームのダウンセット加工装置およびダウンセット加工方法、ならびにリードフレーム
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US7087461B2 (en) * 2004-08-11 2006-08-08 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages

Also Published As

Publication number Publication date
US7192809B2 (en) 2007-03-20
US20070164405A1 (en) 2007-07-19
CN100514586C (zh) 2009-07-15
US7368807B2 (en) 2008-05-06
WO2006089296A3 (en) 2007-03-15
US20060189037A1 (en) 2006-08-24
WO2006089296A2 (en) 2006-08-24
EP1854133A2 (en) 2007-11-14
EP1854133A4 (en) 2011-09-07

Similar Documents

Publication Publication Date Title
CN100514586C (zh) 低成本大量引线框生产
CN102789994B (zh) 侧面可浸润半导体器件
CN100380614C (zh) 部分构图的引线框架及其制造方法以及在半导体封装中的使用
EP1938375B1 (en) Leadframes for improved moisture reliability of semiconductor devices
US4137546A (en) Stamped lead frame for semiconductor packages
US20140377910A1 (en) Leadless semiconductor package and method of manufacture
TWI833739B (zh) 半導體封裝及製造其之方法
JP4372508B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
KR101833312B1 (ko) 리드 프레임 제조 방법
JP3999780B2 (ja) リードフレームの製造方法
US5610437A (en) Lead frame for integrated circuits
JP2515415B2 (ja) 半導体素子の外部リ―ドの成型方法
CN102044445B (zh) 无外引脚半导体封装构造的导线架制造方法
CN1068064C (zh) 引线框架及其制造方法
US20110065240A1 (en) Lead frame and method of forming same
US9287238B2 (en) Leadless semiconductor package with optical inspection feature
US20120299172A1 (en) Lead frame for semiconductor device
US7071571B2 (en) Semiconductor component having a plastic housing and methods for its production
JP2006135219A (ja) 半導体パッケージ用ステムおよびその製造方法
JP4330980B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
KR100254271B1 (ko) 다층 도금 리이드 프레임
CN101964335B (zh) 封装件及其制造方法
KR20000009009A (ko) 리드 프레임 및 이 리드 프레임이 채용된 반도체패키지
TWI385773B (zh) Lead frame carrier and method of manufacturing the same
KR101141704B1 (ko) 리드 프레임의 제조방법 및 이에 적용되는 리드 프레임용프레스 가공장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant