JPS6050349B2 - リ−ドフレ−ムの製造方法 - Google Patents

リ−ドフレ−ムの製造方法

Info

Publication number
JPS6050349B2
JPS6050349B2 JP9266580A JP9266580A JPS6050349B2 JP S6050349 B2 JPS6050349 B2 JP S6050349B2 JP 9266580 A JP9266580 A JP 9266580A JP 9266580 A JP9266580 A JP 9266580A JP S6050349 B2 JPS6050349 B2 JP S6050349B2
Authority
JP
Japan
Prior art keywords
tin
lead
lead frame
plating
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9266580A
Other languages
English (en)
Other versions
JPS5718342A (en
Inventor
聖一 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP9266580A priority Critical patent/JPS6050349B2/ja
Publication of JPS5718342A publication Critical patent/JPS5718342A/ja
Publication of JPS6050349B2 publication Critical patent/JPS6050349B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 この発明は最終的に半導体装置の外部リードになる部
分に錫または錫合金メッキ層を有するリードフレームの
製造方法に関するものである。
リードフレームは半導体装置の製造に用いられる金属
材料である。一般に用いられているリードフレームは、
半導体素子塔載部およびコネクター線を接続する内部リ
ード先端部に金または銀が部分メッキされている。この
ようなリードフレームを用いる半導体装置は、先ず半導
体素子をこのリードフレームの半導体素子塔載部に接合
し、金線、アルミニウム線等のコネクター線で素子上の
電極と内部リード先端部を接続し、素子、コネクター線
および内部リードを包含するように樹脂でモールドし、
最後に樹脂モールドから露出する外部リードに錫または
錫合金メッキを施して製造されている。近年半導体装置
の製造工程の技術革新は目ざましく、素子の接合技術、
コネクター線の接合技術等は大きな進歩を見たが、最後
の外部リードのメッキ処理は殆んど進歩がなく、半導体
装置製造上の課題として残されていた。この課題を解決
するものとして、最終的に半導体装置の外部リードにな
る部分に予め錫または錫合金メッキを施したリードフレ
ームの提案があつた(たとえば特開昭51−11577
5号、特開昭53−145473号等)。 この提案の
リードフレームによれば、半導体装置製造工程からメッ
キ処理工程を省略することができ、この点に関してかか
る提案は優れた着想であつた。ところがこのようなリー
ドフレームは、従来のリードフレーム製造工程に錫また
は錫合金メッキ工程を付加することで容易に製造し得る
と考えられていたが、実験した結果この方法では欠点が
大きく、実用化が困難であることが判明した。すなわち
、従来のリードフレームは、素材板をエッチングまたは
プレス打抜きによつて形成し、通常コネクター線接続部
と半導体素子塔載部に部分的に金または銀のメッキを施
して製造されている。そしてこのリードフレームの外部
リード部分に錫または錫合金メッキを施すには、予め金
または銀メッキ部を保護するためにマスキング材と裏当
てによりリードフレームを挾持しておいて錫または錫合
金メッキ槽に浸漬することになる。このような機械的な
マスキング機構はリードフレームとの当接面にシリコン
ゴム等の比較的耐食性、密着性の良好な材料を用いるが
、繰り返し使用する間に当接面が劣化変形する傾向があ
り、変形によつて密着性が不充分となつてメッキ漏れが
生じる。また、当接面の洗浄が不充分でメッキ液が残留
していると好ましくない電着が起こる。さらにこのよう
な点に充分な注意を払うとしても錫または錫合金メッキ
槽中でマスキング機構の支持構造体の影になる部分は電
着が不充分となり、メッキむらが生じる。これを改善す
るためには、極端に電流密度を低くする必要があり、こ
のため生産能率は著るしく低いものとならざるを得なか
つた。この発明は外部リードに錫または錫合金メッキを
施す際の上記種々の欠点の解消を課題とするものである
したがつて、この発明の目的は外部リードになる部分に
錫または錫合金メッキ層を有するリードフレームを安定
にかつ能率良く、したがつて経済的に得るための新規な
製造方法を提供することにある。この目的を達成するた
めに本発明は、金属条をブレス加工して外部リードを形
成し、上記外部リードが露出されるように他の部分にマ
スキング樹脂を被覆し、上記露出した部分に錫または錫
合金のメッキを施した後、上記樹脂被覆を除去し、次い
で上記被覆除去部分のブレス加工によつて内部リードお
よび必要により半導体素一子塔載部を形成することを特
徴とする。コネクター線接続部および/または半導体素
子塔載部に貴金属メッキ層が必要な場合は、金属条をブ
レス加工して外部リードを形成し、コネクター線接続部
および/または半導体素子塔載部の形成予定区域.に貴
金属メッキを施し、上記外部リードが露出され且つ上記
貴金属メッキ部が被覆されるようにマスキング樹脂を被
覆し、上記露出した部分に錫または錫合金のメッキを施
した後、上記樹脂被覆を除去し、次いで上記被覆除去部
分のブレス加工に・よつて内部リードおよび必要により
半導体素子塔載部を形成する。以下、この発明を図面を
用いて詳細に説明する。
第1図ないし第3図は、この発明の方法によつて半導体
素子塔載部を有するリードフレームで且つこのの素子塔
載部およびコネクター線接続部に貴金属メッキ層を、外
部リードに錫または錫合金メッキ層を有するリードフレ
ームが製造される過程を説明する図である。
第1図ないし第3図にはそれぞれ金属条に連続して多数
形成されたリードフレームパターンの1個分のみが示さ
れている。先ず第1図に示すように、金属条1をブレス
打”抜きして複数個の開孔2a,2b,および3a,3
b,・・,を設け、複数個の外部リード4と連結バー5
を形成する。連続バー5はリードフレーム取り扱い中の
リード変形を防止するように補強のために設けたもので
、場合によつては設けなくてもよい。このようなブレス
打抜き加工は通常のリードフレームを製造する場合と全
く同様に行なうことができる。ブレス加工した後、金属
条1のコネクター線接続部および半導体素子塔載部の形
成予定区域7に貴金属メッキを施す。メッキする貴金属
は通常金または銀であるが、目的に応じて任意の貴金属
または貴金属系合金を選択すればよい。このような部分
メッキはたとえば米国特許第3788963号明細書に
記載されているような、間欠的にメッキを繰り返すメッ
キ装置とメッキ後の条材を間欠的に前進させる手段とを
備えた連続部分メッキ装置により行なうことができる。
次いで第2図に示すように、少なくとも外部リード4が
露出されかつ前記の貴金属メッキ部7が被覆された状態
にあるようにマスキング樹脂8を被覆し、前記露出した
部分9に錫または錫合金をメッキする。マスキング樹脂
8は錫または錫合金メッキの条件下で適当な硬度と耐食
性を有し、リードフレーム素材に対する密着性が良好で
かつ剥離が容易にできるものが適当である。このような
樹脂は熱可塑性樹脂、熱硬化性樹脂、光硬化性樹脂等か
らも適当なものが選択されるが、たとえば熱可塑性のシ
ールビール(商品名)、紫外線硬化型のフォトレジスト
(一般名UVインキ)が適当てある。とくに短時間で樹
脂被覆を行なう場合はWインキが最適である。この樹脂
の途布厚さは15ミクロン程度でよく、3@程度の紫外
線照射で所望の硬度のマスキング樹脂被覆が得られる。
マスキング樹脂の塗布は公知の適当な手段を用いればよ
い。UVインキの楊合はスクリーン印刷で行なうことが
できる。所望のマスキング樹脂8を被覆した金属条1は
浸漬型の錫または錫合金メッキ装置により通常の条材メ
ッキと同様にメッキ処理することができる。錫合金メッ
キとして、たとえば錫一鉛、錫一ニッケル、錫一コバル
ト、錫一銅、錫一亜鉛、錫−インジウム等が知られてお
り、用途に応じて錫またはこれら錫合金を選択すること
ができる。錫または錫合金をメッキした後、マスキング
樹脂8を除去する。マスキング樹脂8の除去は機械的剥
離、溶解剥離等適当な方法で行なう。上記砥インキの剥
離は稀薄な苛性ソーダ水溶液で容易に行なうことができ
る。この場合、硬化が過度に行なわれていると剥離が困
難となるので、樹脂の硬化のため適当な紫外線照射条件
を選ぶ必要がある。マスキング樹脂8を除去した金属条
1を再びブレス加工し、第3図に示すようにコネクター
線接続部を含む複数の内部リード10および半導体素子
塔載部11を形成する。通常順送り金型によりブレス加
工する場合はブレス位置を正確に行なうために位置決め
用の孔を設けるので最初にブレス加工しておけは、後工
程の貴金属メッキ、樹脂被覆、最終ブレス加工ではこの
位置決め用孔を利用して正確な位置にメッキ、樹脂被覆
、ブレス加工を行なうことができる。このようにして半
導体素子塔載部とコネクター線接続部に貴金属メッキ層
を有し、外部リードに錫または錫合金メッキ層を有する
リードフレームを製造することができる。
コネクター線接続部に貴金属メッキ層を要しない場合は
第1図に示す貴.金属メッキ部7を半導体素子塔載部の
形成予定区域に限定すれはよく、かりにコネクター線接
続部には貴金属メッキ層が必要てあり、半導体素子塔載
部にはこれを必要としない場合はコネクター線接続部を
形成すべき部分に額縁状または円環状の.部分メッキを
行なえばよい。この場合、そのような部分メッキ方法は
複雑にはなるが、これは施用技術の問題である。コネク
ター線接続部および半導体素子塔載部の何れにも貴金属
メッキ層を要しない場合は当然こ・の部分への貴金属メ
ッキ工程を省略すればよい。
リードフレームの種類の中には半導体素子塔載部を要し
ないものがある。そのようなリードフレームの楊合も前
記と同様に製造できる。たとえばコネクター線接続部に
貴金属メッキ層を要する場合は第1図のようにコネクタ
ー線接続部を形成すべき部分から内側を含めて全面にメ
ッキしてもよいし、複雑にはなるがコネクター線接続部
を形成すべき部分にのみ額縁状または円環状にメッキし
てもよい。コネクター線接続部に貴金属メッキ層を要し
ない場合は当然貴金属メッキ工程を省略すればよい。そ
してこのような場合は最終のブレス加工時に半導体素子
塔載部に相当する部分を打抜く゛ようにする。この発明
は1本の金属条についてブレス加工を2回行なうためブ
レス費は高くなるが、機械的マスキング機構を用いる場
合に比較すると特に錫または錫合金メッキが安定して行
なうことができ、品質の良いメッキ品を能率良く生産で
きるので、経済的には格段に有利である。
この発明はさらに、半導体素子塔載部とコネクター線接
続部とが段差を有するリードフレームの場合に顕著な効
果を有する。一般に半導体素子塔載部の方を低くするが
、予めこのような形状にブレス加工したリードフレーム
の半導体素子塔載部およびコネクター線接続部に貴金属
メッキを施す場合は片面メッキであるから何とか可能で
あるが、外部リードに錫または錫合金メッキするために
この貴金属メッキ層の表と裏を上記塔載部が変形しない
ように機械的マスキング機構て挾持することは至難であ
る。この発明によればこのようなブレス加工を最終工程
で行なえるので、リードフレーム製造工程での半導体素
子塔載部の変形は起こり得す、また内部リードの変形も
全くない。この発明に用いる条材について材質的限定を
要しないことはこの発明の主旨から明らかであろう。
通常リードフレームに用いられているコバール、42ア
ロイ等の鉄合金、燐脱酸銅、錫入り銅、神戸製鋼製KF
C合金、アロイ194等の銅合金、無酸素銅等の素材は
勿論、これらの素材にニッケル、ニッケルー錫、ニッケ
ルー燐等をメッキしたものを使用することも何ら差支え
ない。
【図面の簡単な説明】
第1図ないし第3図はこの発明によるリードフレームの
製造過程を説明する図であり、第1図は、外部リードを
ブレス打抜き形成後所要部分に貴金属メッキを施した後
の平面図および断面図。 第2図は、マスキング樹脂を被覆した後錫または錫合金
メッキを施した後の平面図および断面図。第3図は、マ
スキング樹脂を剥離した後内部リードおよび半導体素子
塔載部をブレス打抜きにより形成してリードフレームを
完成した状態を示す平面図および断面図である。1・・
・・・・金属条;7・・・・・・貴金属メッキ部;8・
・・・マスキング樹脂被覆;9・・・・・・錫または錫
合金メッキ部。

Claims (1)

  1. 【特許請求の範囲】 1 金属条をプレス加工して外部リードを形成し、上記
    外部リードが露出されるように他の部分にマスキング樹
    脂を被覆し、上記露出した部分に錫または錫合金のメッ
    キを施した後上記樹脂被覆を除去し、次いで上記被覆除
    去部分のプレス加工によつて内部リードまたは内部リー
    ドと半導体素子塔載部を形成することを特徴とするリー
    ドフレームの製造方法。 2 金属条をプレス加工して外部リードを形成し、コネ
    クター線接続部および/または半導体素子塔載部の形成
    予定区域に貴金属メッキを施し、上記外部リードが露出
    され且つ上記貴金属メッキ部が被覆されるようにしてマ
    スキング樹脂を被覆し、上記露出した部分に錫または錫
    合金のメッキを施した後上記樹脂被覆を除去し、次いで
    上記被覆除去部分のプレス加工によつて内部リードまた
    は内部リードと半導体素子塔載部を形成することを特徴
    とするリードフレームの製造方法。
JP9266580A 1980-07-09 1980-07-09 リ−ドフレ−ムの製造方法 Expired JPS6050349B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9266580A JPS6050349B2 (ja) 1980-07-09 1980-07-09 リ−ドフレ−ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9266580A JPS6050349B2 (ja) 1980-07-09 1980-07-09 リ−ドフレ−ムの製造方法

Publications (2)

Publication Number Publication Date
JPS5718342A JPS5718342A (en) 1982-01-30
JPS6050349B2 true JPS6050349B2 (ja) 1985-11-08

Family

ID=14060765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9266580A Expired JPS6050349B2 (ja) 1980-07-09 1980-07-09 リ−ドフレ−ムの製造方法

Country Status (1)

Country Link
JP (1) JPS6050349B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925257A (ja) * 1982-07-30 1984-02-09 Shinko Electric Ind Co Ltd 低融点ガラス封止型半導体装置用リ−ドフレ−ムの製造方法
JPS62210659A (ja) * 1986-03-11 1987-09-16 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
JPH0815191B2 (ja) * 1986-12-12 1996-02-14 新光電気工業株式会社 リ−ドフレ−ムの製造方法
JP2520610Y2 (ja) * 1990-03-22 1996-12-18 ソニー株式会社 リードフレーム
JP3083321B2 (ja) * 1992-11-24 2000-09-04 日立建機株式会社 リードフレームの加工方法
TWI264099B (en) * 2001-07-09 2006-10-11 Sumitomo Metal Mining Co Lead frame and manufacturing method therefor
US7192809B2 (en) * 2005-02-18 2007-03-20 Texas Instruments Incorporated Low cost method to produce high volume lead frames

Also Published As

Publication number Publication date
JPS5718342A (en) 1982-01-30

Similar Documents

Publication Publication Date Title
DE69323978T2 (de) Herstellungsverfahren eines Leiterrahmens
DE1057672B (de) Verfahren zur Herstellung eingelegter Stromkreise
US6555209B1 (en) Method of manufacturing multilayer wiring board
DE4424962A1 (de) Verfahren zur Herstellung eines Chip-Anschlusses
DE1100741B (de) Verfahren zur Herstellung eines mit einem Metallmuster versehenen isolierenden Traegers
TWI405513B (zh) 在金屬與聚亞醯胺間不具黏合物之金屬插塞基板
JPS6050349B2 (ja) リ−ドフレ−ムの製造方法
DE69111003T2 (de) Verfahren unter Verwendung einer permanenten Matrize zur Herstellung von elektrischen Schaltungen.
JP4817139B2 (ja) 孔版印刷用のマスク及びその製造方法
GB1563870A (en) Intermediate carrier frames for supporting and contracting semiconductor bodies
CN113766727B (zh) 柔性电路板及其制作方法
DE102008034616A1 (de) Prägefolie und deren Verwendung sowie Verfahren zur Herstellung von Strukturelementen aus Kupfer
US6344681B1 (en) Semiconductor package produced by solder plating without solder residue
US2823286A (en) Contacts for electrical circuits and methods for making same
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JPH08274231A (ja) リードフレームおよびリードフレームの製造方法
AT315947B (de) Verfahren zum Herstellen eines Systemträgers für integrierte Schaltkreise
JP6739462B2 (ja) 印刷用マスク
JPS64818B2 (ja)
JPH06115045A (ja) メタルマスク
EP1230679B1 (de) Verfahren zur herstellung eines trägerelementes für einen ic-baustein
JP2525513B2 (ja) 半導体装置用リ―ドフレ―ムの製造方法
JPH06132636A (ja) 印刷配線基板の製造方法
JPH0846113A (ja) 部分メッキされた半導体用リードフレームの形成方法
CH639516A5 (de) Mit bauelementen bestueckte leiterplatte und verfahren zu deren herstellung.