JPH0846113A - 部分メッキされた半導体用リードフレームの形成方法 - Google Patents

部分メッキされた半導体用リードフレームの形成方法

Info

Publication number
JPH0846113A
JPH0846113A JP20020894A JP20020894A JPH0846113A JP H0846113 A JPH0846113 A JP H0846113A JP 20020894 A JP20020894 A JP 20020894A JP 20020894 A JP20020894 A JP 20020894A JP H0846113 A JPH0846113 A JP H0846113A
Authority
JP
Japan
Prior art keywords
plating
ribbon
guide hole
masking
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20020894A
Other languages
English (en)
Inventor
Masaru Morishita
勝 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dantani Plywood Co Ltd
Original Assignee
Dantani Plywood Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dantani Plywood Co Ltd filed Critical Dantani Plywood Co Ltd
Priority to JP20020894A priority Critical patent/JPH0846113A/ja
Publication of JPH0846113A publication Critical patent/JPH0846113A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 リードピンの側面への不要なメッキ液の付着
もなく、精度よく所要箇所に部分メッキを施すことがで
きるリードフレームの製造方法の提供。 【構成】 リボン状コイル上面にガイドホールを設け、
同ガイドホールを基準点としてメッキを必要とする最小
面積部分以外の部分にスクリーン印刷法によりマスキン
グ塗膜を施し、同マスキング塗膜の部分以外にメッキ処
理を施した後、前記マスキング塗膜を剥離し、最後に前
記ガイドホールを基準点として打ち抜き成型する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、部分メッキされた半導
体用リードフレームの製造方法に関する。
【0002】
【従来の技術】従来、リードフレームは打ち抜き法やエ
ッチング法などの方法により所定の形状に形成されたリ
ードフレームのコイニン(ボンディング)ゾーンにA
u、Ag、Pb、Niなどのメッキを施し、ICなどの
半導体と接続するための導線の付着性を良好にしてい
た。
【0003】従来、このメッキに際しては、コスト面か
ら貴金属メッキ量を減らしたり、ICの形状を小型化す
るために、特開昭52−69567号公報に記載されて
いるように、ジェット噴流式部分メッキ法の適用や不必
要箇所にワニスを塗布したり、特開平3−95960号
公報に記載されているように、マスキングテープを貼着
することが行われていた。
【0004】ところが、リードフレームを打ち抜き後リ
ードピンのコイニングゾーンにメッキを施す方法では、
リードフレームの厚みのためにマスキングの効果がリー
ドピンの側面部にまで及ばず、不要な側面部にまでメッ
キ液が流れ、後日のサビ発生原因となったりしていた。
【0005】そこで、リボン状のコイルのメッキ必要部
分以外を穿孔したマスキングテープを貼着してスポット
メッキを行った後メッキ部分を打ち抜く方法が、特開昭
56−107567号公報、特開平4−268090号
公報等に記載されている。
【0006】
【発明が解決しようとする課題】ところが、上記のマス
キングテープを定位置に貼る方法では、近年の±0.1
mmの精度を要求されるリードフレームの製造におい
て、メッキのためのマスキングを施す方法としては、テ
ープの伸縮や貼りの位置ずれによって所定の位置とは大
きくズレてしまい、特定箇所への正確なメッキを施すこ
とはできなかった。
【0007】本発明の目的は、リードピンの側面への不
要なメッキ液の付着もなく、精度よく所要箇所に部分メ
ッキを施すことができるリードフレームの製造方法を提
供することにある。
【0008】
【課題を解決するための手段】本発明の部分メッキされ
た半導体用リードフレームの形成方法は、リボン状コイ
ル上面にガイドホールを設け、同ガイドホールを基準点
としてメッキを必要とする最小面積部分以外の部分にス
クリーン印刷法によりマスキング塗膜を施し、同マスキ
ング塗膜の部分以外にメッキ処理を施した後、前記マス
キング塗膜を剥離し、最後に前記ガイドホールを基準点
として打ち抜き成型することを特徴とする。
【0009】このリボン状コイルの上面にスクリーン印
刷やメッキ、更には打ち抜き成型を行うための基準点と
して利用されるガイドホールは、コイルの上下両側面や
中央部に正確な位置と大きさで形成される。
【0010】リボン状コイル上面へのマスキングは、リ
ードフレームのメッキ必要部分のみをエポキシ樹脂など
の耐酸性合成樹脂で目潰しした200〜400メッシュ
のスクリーンをコイル上面へガイドホールを基準点とし
て正確に重ね、その上面からアルカリ溶解剥離性の紫外
線硬化型エッチングレジストを捺染印刷した後、スクリ
ーンを取り除き、高圧水銀灯を照射する等の方法により
形成する。
【0011】メッキに際しては、マスキングをつけたま
ま行うことで、マスキングのない部分のみが部分的にメ
ッキされる。マスキングの剥離は、カセイソーダなどの
アルカリ溶液に浸積後、水洗することによって達成され
る。その後、部分メッキした部分をリードフレームのコ
イニングゾーンとするようにコイルを所定の形状に打ち
抜く。
【0012】
【作用】リードフレームの部分メッキは、ガイドホール
を基準点として、スクリーン印刷法を用いた塗膜による
マスキングを行った後実施されるので、マスキング塗膜
は所定の位置に精度よく形成できるし、メッキも精度よ
く行える。また、メッキ後リボン状のコイルを打ち抜く
ので、ピンの側面にまで不要のメッキが施されることも
ない。
【0013】
【実施例】本発明の実施例として、銀の部分メッキを施
したリードフレームを得る例について説明する。
【0014】図1は、本発明のガイドホールを形成した
リボン状コイルの平面図であって、鉄ニッケル合金から
なる厚さ0.15mmで幅が32.0mmのリードフレ
ーム用のリボン状コイル1にガイドホール2を形成した
状態を示す。ガイドホール2は、打ち抜き装置によって
直径1.50±0.01mmの円形穴を±0.01mm
の精度で22.000±0.15mm間隔で連続的に打
ち抜き形成されている。また、21,22,23は、そ
れぞれ、爾後のメッキや打ち抜き工程等で使用される他
のガイドホールを示し、更に、等間隔にコイルの上下端
縁にも同様の目的のための凹部24が形成されている。
次いで、そのリボン状コイル1の表面を溶剤中で洗浄し
て表面の油分を取り除きアルカリ溶液中に浸漬し、ある
いは、更に必要により、通電によって脱脂し水洗乾燥さ
れる。
【0015】次いで、リボン状コイル1の上面にスクリ
ーン印刷版3を被覆する。図2はリボン状コイル1にス
クリーン印刷版3を被覆した状態を示すもので、このス
クリーン印刷版3として300メッシュのステンレス製
のスクリーン印刷版を用い、コイル1のガイドホール2
を基準点として、カメラを用いて位置調整することによ
って、基準点としてメッキを必要としない部分に重ねた
ものである。
【0016】次に、メッキ不要部分にマスキング塗膜を
形成する。図3は、このマスキング塗膜4の形成状態を
示す。このマスキング塗膜4は、図2に示すスクリーン
印刷版3の上面よりアルカリ溶解型の紫外線硬化型エッ
チングレジストを厚さ12〜15μmに塗布した後、ス
クリーン印刷版3を取り除き、900mJ/cm2 の高
圧水銀灯を照射して形成する。
【0017】表1は、ガイドホール2とガイドホール2
との間隔を22.000±0.15mmに設定し、それ
ぞれ、No.1〜4としたときのリボン状コイル1に形
成したガイドホール間の実寸法とそれを基準に作成され
たスクリーン印刷版3と、形成されたマスキング塗膜4
との関係を示す。
【0018】
【表1】
【0019】この表1に示すように、マスキング塗膜4
は、リボン状コイル1のガイドホール間隔と±0.01
mmの単位で一致するもので、寸法精度はきわめて優れ
たものとなる。
【0020】次に、このリボン状コイルを銅メッキ液中
に浸漬してマスキング塗膜4のない部分5にストライク
メッキを施した後、スポットメッキ装置によって銀メッ
キ層を形成した。図4は、リボン状コイル1の上面に銀
による部分メッキを施した状態を示す。
【0021】同図に示すように、続くスポットメッキ装
置で銅メッキの上からガイドホール2を基準点として銀
メッキを施した。その後リボン状コイル1を更に水洗し
て表面に付着したメッキ液を除去した後、アルカリ溶液
に浸漬してマスキング皮膜を除去し、更に水洗して乾燥
した。
【0022】最後にガイドホール2に定規ピンを差し込
んだ状態で位置決めした後、リボン状コイルから、図4
に示す銀メッキを施した部分5を、図5に示すようにリ
ボン状コイル1からリードフレームとして打ち抜く。こ
れによって、コイニングゾーンに部分メッキが正確に施
されたリードフレーム基材10を形成することができ
る。このリードフレーム基材10は、当然ながら打ち抜
き側面には不要のメッキは施されていないものを得るこ
とができる。
【0023】
【発明の効果】本発明によって以下の効果を奏する。 (1)スクリーン印刷法によるマスキングのため、コイ
ニングゾーンのメッキ精度が向上して、必要最小部分の
みにメッキを施すことができる。その結果、貴金属の使
用量が減少すると共に、リードフレームの小型化、引い
てはICの小型化が可能となる。 (2)メッキ後コイルを所定形状に打ち抜くので、リー
ドピンの側面にまで不要のメッキが施されることもな
く、品質の安定したリードフレーム基材を効率良く供給
できる。
【図面の簡単な説明】
【図1】 本発明のガイドホールを形成したリボン状コ
イルの平面図を示す。
【図2】 リボン状コイルの上面にスクリーン印刷版を
重ねた状態を示す。
【図3】 リボン状コイルの上面にマスキング塗膜を形
成した状態を示す。
【図4】 リボン状コイルの上面に部分メッキを施した
状態を示す。
【図5】 リボン状コイルを打ち抜いて所定の部分にメ
ッキが施されたリードフレームを示す。
【符号の説明】
l リボン状コイル 2 ガイドホール 3 スクリーン印刷版 4 マスキング塗膜 5 メッキ部分 10 リードフレー

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 リードフレームの形状に打ち抜き成型す
    る前のリボン状コイル上面にガイドホールを設け、同ガ
    イドホールを基準点としてメッキを必要とする最小面積
    部分以外の部分にスクリーン印刷法によりマスキング塗
    膜を施し、同マスキング塗膜の部分以外にメッキ処理を
    施した後、前記マスキング塗膜を剥離し、最後に前記ガ
    イドホールを基準点として打ち抜き成型することを特徴
    とする部分メッキされた半導体用リードフレームの形成
    方法。
JP20020894A 1994-08-01 1994-08-01 部分メッキされた半導体用リードフレームの形成方法 Pending JPH0846113A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20020894A JPH0846113A (ja) 1994-08-01 1994-08-01 部分メッキされた半導体用リードフレームの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20020894A JPH0846113A (ja) 1994-08-01 1994-08-01 部分メッキされた半導体用リードフレームの形成方法

Publications (1)

Publication Number Publication Date
JPH0846113A true JPH0846113A (ja) 1996-02-16

Family

ID=16420611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20020894A Pending JPH0846113A (ja) 1994-08-01 1994-08-01 部分メッキされた半導体用リードフレームの形成方法

Country Status (1)

Country Link
JP (1) JPH0846113A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005097714A (ja) * 2003-08-25 2005-04-14 Matsushita Electric Ind Co Ltd スポットめっき皮膜形成方法
ITVI20110122A1 (it) * 2011-05-13 2012-11-14 St Microelectronics Srl Metodo e apparato per la fabbricazione di lead frames

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005097714A (ja) * 2003-08-25 2005-04-14 Matsushita Electric Ind Co Ltd スポットめっき皮膜形成方法
ITVI20110122A1 (it) * 2011-05-13 2012-11-14 St Microelectronics Srl Metodo e apparato per la fabbricazione di lead frames
WO2012156034A1 (en) * 2011-05-13 2012-11-22 Stmicroelectronics S.R.L. Method and apparatus for manufacturing lead frames
CN103650122A (zh) * 2011-05-13 2014-03-19 意法半导体股份有限公司 用于制造引线框架的方法和装置
US9461011B2 (en) 2011-05-13 2016-10-04 Stmicroelectronics S.R.L. Method and apparatus for manufacturing lead frames
CN107622952A (zh) * 2011-05-13 2018-01-23 意法半导体股份有限公司 用于制造引线框架的方法和装置
CN107622952B (zh) * 2011-05-13 2020-06-16 意法半导体股份有限公司 用于制造引线框架的方法和装置

Similar Documents

Publication Publication Date Title
US6184140B1 (en) Methods of making microelectronic packages utilizing coining
WO2003007373A1 (fr) Cadre de montage
JPH0955451A (ja) 導電性インクを使用した半導体パッケージ基板の製造方法
CH654161A5 (de) Verfahren zum herstellen von gedruckten leiterplatten mit lochungen, deren wandungen metallisiert sind.
JPH0936084A (ja) パターン形成方法
JP6320879B2 (ja) 印刷用マスク及びその製造方法
US9461011B2 (en) Method and apparatus for manufacturing lead frames
KR102107599B1 (ko) 전주도금을 이용한 3차원 형상의 금속 마스크 제조방법
JPH0846113A (ja) 部分メッキされた半導体用リードフレームの形成方法
KR100231836B1 (ko) 리드프레임의 식각방법
JP4057748B2 (ja) フレキシブルプリント配線基板およびその製造方法
JPS6050349B2 (ja) リ−ドフレ−ムの製造方法
JP3655029B2 (ja) 電着レジスト皮膜の露光方法
JPS59126784A (ja) コネクタ端子の製造方法
JPH09246688A (ja) プリント回路体及びその製造方法
US5210006A (en) Process for preparing mounting tapes for automatic mounting of electronic components
KR100243369B1 (ko) 연속적인 리드프레임 제조방법
JP2525513B2 (ja) 半導体装置用リ―ドフレ―ムの製造方法
CN1123068C (zh) 引线框架制造方法
JP6739462B2 (ja) 印刷用マスク
JPS5814625Y2 (ja) 半田ディップ時のスル−ホ−ルマスク
JPH09213862A (ja) リードフレームの部分めっき方法
JPH0671058B2 (ja) 微少点状めっき部を有するリ−ドフレ−ムの製造方法
JPH01147848A (ja) Ic用リードフレームの製造方法
KR0151002B1 (ko) 리이드 프레임 제조방법 및 그 장치