JPH09213862A - リードフレームの部分めっき方法 - Google Patents

リードフレームの部分めっき方法

Info

Publication number
JPH09213862A
JPH09213862A JP8035682A JP3568296A JPH09213862A JP H09213862 A JPH09213862 A JP H09213862A JP 8035682 A JP8035682 A JP 8035682A JP 3568296 A JP3568296 A JP 3568296A JP H09213862 A JPH09213862 A JP H09213862A
Authority
JP
Japan
Prior art keywords
plating
lead frame
noble metal
copper
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8035682A
Other languages
English (en)
Inventor
Masami Matsumoto
真佐美 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP8035682A priority Critical patent/JPH09213862A/ja
Publication of JPH09213862A publication Critical patent/JPH09213862A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】 【課題】 できるだけ工程数を増やさず、且つ、貴金属
めっき部の表面状態を変化(悪化)させることなく、貴
金属めっきを施すべき所定の部分のみに、貴金属めっき
の下地めっきとしての銅ストライクめっきを形成できる
リードフレームの部分めっき方法を提供する。 【解決手段】 ワイヤボンディング用ないしダイボンデ
ィング用に、外形加工されたリードフレームの一部所定
領域に貴金属をめっき施すリードフレームのめっき方法
であって、順に、(A)外形加工されたリードフレーム
に対し、めっき耐性のあるマスキング部材を用い所定領
域のみ、リードフレームの母材面を露出させる工程と、
(B)露出した所定領域の母材面上に純銅層をめっきに
より積層させるめっき工程と、(C)前記純銅層上に貴
金属をめっきにより積層する工程とを有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,感光性の電着レジスト
等をめっきマスクとして貴金属めっきを施すリードフレ
ームの部分めっき方法に関する。
【0002】
【従来の技術】従来より、樹脂封止型の半導体装置の組
立部材として用いられる(単層)リードフレームは、プ
レス法もしくはエッチング法により外形加工され、一般
には図5(a)に示すように、半導体素子を搭載するた
めのダイパッド511と、ダイパッド511の周囲に設
けられた半導体素子と結線するためのインナーリード5
12と、該インナーリード512に連続して外部回路と
の結線を行うためのアウターリード513、樹脂封止す
る際のダムとなるダムバー514、リードフレーム51
0全体を支持するフレーム(枠)部515等を備えてい
る。そして、リードフレーム(単層リードフレーム)5
10は、通常、コバール、42合金(42%ニッケル−
鉄合金)、銅系合金のような導電性に優れた金属から成
り、図5(b)に示すように、ダイパッド511に半導
体素子520を搭載し、半導体素子520の端子(パッ
ド)521とインナーリード512の先端部とを金など
のワイヤ530で結線を行った後に、樹脂540にて封
止して、半導体装置500を作製していた。このよう
に、半導体素子520の端子(パッド)521とインナ
ーリード513の先端部とを金などのワイヤ530で結
線を行うために、導電性に優れ、ワイヤとの強い結合力
をもつ銀めっきをインナーリードの半導体素子搭載側先
端部に施す、部分銀めっき処理が一般には採られてい
た。尚、ここでは、ワイヤボンディング用ないしダイボ
ンディング用に、リードフレームのインナーリード先端
部やダイパッド部のみに、部分的にめっきを行う処理を
部分めっきと言っており、銀めっきの場合には部分銀め
っきと言っているが、部分銀めっきに代え、金、白金、
パラジウム、パラジウム合金のような貴金属のめっきを
用いても良い。また、必要に応じて、リードフレーム5
10にダウンセット加工を施し、ダイパッド511とイ
ンナーリードの位置関係を調整してから半導体装置を作
製する。
【0003】一方、リードフレームの母材上に直接、
金、銀、白金、パラジウム、パラジウム合金等の貴金属
めっきを施した場合には、貴金属めっき剥がれやパッケ
ージクラック、デラミネーションの問題があった。即
ち、リードフレームの母材として42合金(42%ニッ
ケル−鉄合金)を用いた場合には、母材と貴金属めっき
との密着性が悪く、貴金属めっき剥がれが生じてしま
い、母材として銅合金を用いた場合には、銅合金と貴金
属めっきとの密着性は充分でなく、半導体装置作製の
際、封止材に龜裂(パッケージクラック)を生じること
があり、更に、半導体装置作製のワイヤボンディング等
の熱処理により封止用樹脂と母材との剥離(デラミネー
ショ)が生じてしまうという問題があった。このため、
通常、リードフレームの母材上に直接貴金属めっきを施
さず、図3に示すように、外形加工されたリードフレー
ム310(図3(a))の全面に、貴金属めっきの下地
めっきとして、薄い銅めっき320(以下これを銅スト
ライクめっきと言う。)を施し(図3(b))、めっき
に耐性のあるマスキング部材を用い、銅ストライクめっ
き320上に所定の領域のみ露出させた状態にして、そ
の部分がめっき液に接するようにして貴金属めっき33
0を施し(図3(c))、この後、貴金属めっき330
部以外の露出した銅部を除去し(図3(d))、上記問
題に対応していた。銅ストライクめっきの膜厚は0.1
〜0.5μmと薄く、均一に得るため、リードフレーム
全体を銅ストライクめっき浴槽に浸漬しながらめっきを
行う浸漬めっき方式を採っていた。また、銀めっきは一
般には図4に示すスパージヤー式(高速ジエッイト式と
も言う)にて膜厚1.5〜10μm程度に設けていた。
尚、図3は図2のA1−A2に相当する断面部を示した
ものである。
【0004】
【発明が解決しようとする課題】しかし、貴金属めっき
の下地めっきとして銅ストライクめっきは、リードフレ
ームをめっき液に浸漬し、リードフレームを陰極として
電圧印加を行う方法によりリードフレーム全体に施すた
め、該貴金属めっきを施すべき所定の部分以外にも純銅
が析出してしまう。この為、一般には貴金属めっきを施
した後に、リードフレームを陽極として電圧印加を行
い、貴金属めっき部以外の純銅を取り除く工程を設け、
貴金属めっきを施すべき所定の部分以外の純銅を除去し
ていたが、結果として、母材上に直接貴金属めっきをし
ていた場合より、工程数が増え、製造ライン構成も長い
ものとなっているのが現状である。また、純銅を取り除
く工程の際、貴金属析出電位と逆電位をリードフレーム
に与えるため、貴金属めっきの表面が一部溶解し、表面
状態が変わってしまう。このため外観不良やめっき厚の
不均一が発生する場合がある。更に、置換銀が生じた場
合、純銅を取り除く工程で金属表面の状態が変わってし
まう。本発明は、このような状況のもと、工程数をでき
るだけ増やさず、貴金属めっき部の表面状態を変化(悪
化)させることなく、貴金属めっきを施すべき所定の部
分のみに、貴金属めっきの下地めっきとしての銅ストラ
イクめっきを形成できるリードフレームの部分めっき方
法を提供しようとするものである。
【0005】
【課題を解決するための手段】本発明のリードフレーム
の部分めっき方法は、ワイヤボンディング用ないしダイ
ボンディング用に、外形加工されたリードフレームの一
部所定領域に貴金属をめっき施すリードフレームのめっ
き方法であって、順に、(A)外形加工されたリードフ
レームに対し、めっき耐性のあるマスキング部材を用い
所定領域のみ、リードフレームの母材面を露出させる工
程と、(B)露出した所定領域の母材面上に純銅層をめ
っきにより形成させるめっき工程と、(C)前記純銅層
上に貴金属をめっきにより形成する工程とを有すること
を特徴とするものである。そして、上記マスキング部材
が感光性のレジストであることを特徴とするものであ
り、上記感光性のレジストが電着レジストであることを
特徴とするものである。そしてまた、上記貴金属めっき
処理が、金、銀、パラジウム、パラジウム系合金から選
ばれた1種の貴金属めっきであることを特徴とするもの
である。
【0006】尚、本発明のリードフレームの部分めっき
方法においては、リードフレーム材としては、42合金
(42%ニッケル−鉄合金)、コバール、各種銅合金が
使用可能であり、リードフレームの外形加工としては、
エッチング法あるいはスタンピング法が採られる。マス
キング部材としては、めっき耐性がある感光性レジスト
が用いられ、所定の領域のみを露出させるようにしてリ
ードフレーム全体を被膜する。感光性レジストのリード
フレームへの形成方法としては、電着法、印刷法、ドラ
イフィルムラミネート法が採られる。レジストのタイプ
としては、ポジ型、ネガ型のどちらでも良い。特に、電
着法により形成される電着レジストが好ましい。電着レ
ジストとしては、ポジ型、ネガ型、アニオン析出型、カ
チオン析出型のどちらでも良い。所定の電圧、電流を印
加して、電着レジストを析出させ、熱処理することによ
って、ピンホール等の無い絶縁膜にすることができる。
感光性レジストのパターンニングは、所定の形状を有す
る露光用のパターンを用いて、露光、現像を行い、被め
っき領域の金属部分(下地金属部分)を露出させる。
尚、露光は、使用するレジストのタイプに合わせて使用
し、レジスト膜の露光感度域に発光スペクトルを持つ紫
外線ランプを用いて行う。また、現像は、レジストに適
した現像液、現像条件で行い、被めっき領域のレジスト
膜を溶解除去させる。純銅層の形成は、銅めっき浴槽内
のめっき液にリードフレームを浸漬しながら、リードフ
レームを陰極としてめっきを行う。めっき厚は0.1〜
0.3μm程度が好ましい。銅めっき浴としては、銅ス
トライク(シアン)浴、硫酸銅浴、ピロリン酸銅浴のい
ずれでも良い。貴金属めっきとしては、金めっき、銀め
っき、パラジウムめっき、パラジウム系合金めっきもし
くはパラジウム系複合めっきが使用可能である。各めっ
き液は一般的に市販されているものを用いることが可能
で、めっき方法、めっき条件は各々めっき液に適した方
法、条件を用いる。めっき厚は1.5〜10μm程度が
好ましい。めっき皮膜形成後にレジストを剥離するが、
用いたレジストに適した剥離液、剥離条件で除去し、必
要があれば更に脱脂洗浄する。
【0007】
【作用】本発明のリードフレームの部分めっき方法は、
このような構成にすることにより、工程数を増やさず、
且つ、貴金属めっき部の表面状態を変化(悪化)させる
ことなく、貴金属めっきを施すべき所定の部分のみに、
貴金属めっきの下地めっきとしての銅ストライクめっき
を形成できるリードフレームの部分めっき方法の提供を
可能とするものである。詳しくは、順に、(A)外形加
工されたリードフレームに対し、マスキング部材を用い
所定領域のみ、リードフレームの母材面を露出させる工
程と、(B)露出した所定領域の母材面上に純銅層をめ
っきにより形成させるめっき工程と、(C)前記純銅層
上に貴金属をめっきにより形成する工程とを有すること
により、これを実現している。特に、マスキング部材を
感光性の電着レジストとすることにより、リードフレー
ムの表面に比較的均一にレジストを皮膜することが簡単
にでき、且つ、リードフレーム微細化にも対応できるも
のとしている。貴金属めっき処理が、金、銀、パラジウ
ム、パラジウム系合金から選ばれた1種の貴金属めっき
であることにより、半導体装置作製の際のワイヤボンデ
ィング、ダイボンディングを可能とし、且つ、品質的に
も問題がないものとしている。特に、銀めっきは汎用的
で、金めっき等に比べコスト的にも有利である。
【0008】
【実施例】本発明の本発明のリードフレームの部分めっ
き方法を実施例を基に説明する。はじめに、実施例1の
リードフレームの部分めっき方法を挙げる。図1は実施
例リードフレームの部分めっき方法を説明するための工
程図で、図2に示す本実施例のめっき方法により作製さ
れる本発明のリードフレームのA1−A2における断面
を示してたものである。図1中、110は外形加工後の
リードフレームで、111はダイパッド、112はイン
ナーリード、120は電着レジスト、130はフオトマ
スク、130Aは遮光パターン、130Bは露光光透過
領域、140は紫外線(露光光)、150はめっき部、
160は銅ストライクメッキ、170は銀めっき(皮
膜)、110Aは部分めっき後のリードフレームであ
る。本実施例は、エッチング加工方法により外形加工さ
れた0.15mm厚の42合金(42%ニッケル−鉄合
金)からなるQFP(Quad Flat Packa
ge)タイプのリードフレーム110のインナーリード
部、ダイパッド部に銀めっき処理を行ったものである。
先ず、エッチング加工にて得られたリードフレーム11
0を電解脱脂して、酸洗後に化学研磨を行った(図1
(a))後、リードフレーム110全体を電着レジスト
槽に浸漬し通電することによって、レジストを析出さ
せ、次いで熱風乾燥して、電着レジスト120の被膜を
形成した。(図1(b)) 次いで、めっき部のみを遮光するフオトマスク130を
用いて紫外線(露光光)140を密着露光して、露光部
のみを硬化させた。(図1(c)) 電着レジストとしては、陰極析出型のネガ型の電着レジ
スト(シプレイ社製品番2100)を用いた。レジスト
膜厚は約20μmである。次いで、現像処理を行い、未
露光部の電着レジスト120を除去し、めっき部150
を露出させた。(図1(d)) 現像液としては、品番2005(シプレイ社製)を用い
た。尚、この段階で、めっき部150にレジスト残渣
(有機薄膜)が残存している場合には、低圧水銀灯を用
いて空気中で紫外線をめっき部へ照射し、レジスト残渣
(有機薄膜)を分解除去する等の処理を行う。この後、
電着レジストが被膜されたリードフレーム全体を銅スト
ライクめっき浴へいれ、リードフレームを陰極として露
出しているインナーリード先端部とダイパッド部のみ銅
ストライクめっき160を施した。(図1(e)) 銅ストライクめっきに用いるめっき液162は一般に使
用されているシアン化第一銅とシアン化カリウムの混合
液であり、本実施例では銅濃度40g/l、CN- 濃度
20g/lに調整したものを50°Cで使用した。この
めっき液に洗浄したリードフレームを浸漬し、リードフ
レームを陰極として5Vの電圧で10秒間印加した。陽
極161は銅めっきに使用される銅板を用い、電圧は定
圧として、所望のめっき厚0.2μmを得た。次いで、
銅ストライクめっき160が施された電着レジスト12
0に被膜されたリードフレーム110全体を銀めっき液
172へ浸漬し、リードフレーム110を陰極として露
出している銅ストライクめっき160が施された箇所上
に銀めっき層170を形成した。(図1(f)) 銀めっき層170の形成は、銀めっき液中にリードフレ
ーム全体を漬して、攪拌しながら所定の電流密度と時間
でめっきを行い、所望の膜厚の銀めっき(皮膜)5μm
を得た。銀めっき液172は、シアン化カリウムにリン
酸系あるいはホウ酸系のpH緩衝剤とセレン、硫黄等を
含有した化合物または有機系化合物の光沢剤を添加した
もので、基本的には、図4に示す、リードフレームの所
定の領域のみを露出させるマスク治具を用い、めっき液
を吹き付けるスパージヤー方式(高速ジェット方式とも
言う。)の場合に用いるメッキ液と基本組成は変わらな
いが、銀濃度50g/l、CN- 濃度1.0g/l、液
温40°C、pH7.8〜8.2のものをここでは使用
した。図4に示すスパージヤー方式ではめっき液の流速
により物理的に電着レジストが破壊されるため、本実施
例では、攪拌を行っているめっき浴槽にリードフレーム
を浸漬してめっきを行う、浸漬めっき方式を用いた。次
いで、電着レジスト120を剥離液品番2007(シプ
レイ社製)で剥離しした。(図1(g)) この後、必要に応じて、ダウンセット加工を施す。
【0009】次に、実施例2のリードフレームの部分め
っき方法を挙げる。本実施例は、実施例1において電着
レジストの膜厚を35μmと厚くし、銀めっきをスパー
ジヤー方式で行ったものである。先ず、実施例1と同様
にして、リードフレーム全面に電着レジストを35μm
の厚さに形成した後、実施例1と同様の工程にて、電着
レジストの露光、現像、銅ストライクめっきを行った。
次いで、図4に示す、スパージヤー方式のめっき装置に
て、銅ストライクめっき上に銀めっき層を形成した。本
実施例の場合、電着レジストをマスキング部材として、
更に、電着レジストの開口部を露出するようにしたマス
キング治具をリードフレームの電着レジストの開口部側
で密着させながら、銀めっき液をリードフレームの銅ス
トライクめっきされた箇所上に吹き付け銀めっき層を形
成した。この後、実施例1と同様にした電着レジストを
剥離した。本実施例においては、銀めっきを図4に示す
スパージヤー方式で施すため、電着レジストとしては、
ノズルから噴出する高速のめっき液による物理的破壊に
耐えることが必要で、厚さを35μmと厚くしてある。
また、実施例1の浸漬方式の銀めっきに比べ、めっき時
の電流値を高くすることができ、銀めっき時間を実施例
1の場合に比べ短くできる。
【0010】
【発明の効果】本発明のリードフレームの部分めっき方
法は、上記のように、できるだけ工程数を増やさず、且
つ、貴金属めっき部の表面状態を変化(悪化)させるこ
となく、貴金属めっきを施すべき所定の部分のみに、貴
金属めっきの下地めっきとしての銅ストライクめっきを
形成できるリードフレームの部分めっき方法の提供を可
能としている。また、本発明のリードフレームの部分め
っき方法は、特に、めっきのマスキング部材として感光
性の電着レジストを用い、感光性の電着レジストでリー
ドフレーム全体を覆い、めっき必要箇所のみを露出させ
るようにしてめっきを行う為、リードフレームの側面、
裏面への貴金属、不要な析出がないものとしている。こ
の結果、図4に示すスパージヤー式のめっきに比べ、
金、銀、パラジウム、パラジウム系合金等高価な貴金属
の不要な析出を防止でき、低コスト化を可能にしてい
る。
【図面の簡単な説明】
【図1】本発明のリードフレームの部分めっき方法の実
施例の工程概略図
【図2】本発明のリードフレームの部分めっき方法によ
り作製されたリードフレームを示した図
【図3】従来の、銅ストライクめっきを施した部分貴金
属めっき方法を説明するための図
【図4】スパージヤー方式のめっき方法を説明するため
の図
【図5】リードフレーム(単層リードフレーム)の平面
図および半導体装置の断面図
【符号の説明】
110 (外形加工後の)リードフレ
ーム 110A (部分めっき後の)リードフ
レーム 111 ダイパッド 111A タブ吊りバー 112 インナーリード 113 アウターリード 114 ダムバー 115 枠(フレーム) 120 電着レジスト 130 フオトマスク 130A 遮光パターン 130B 露光光透過領域 140 紫外線(露光光) 150 めっき部 160 銅ストライクメッキ 161 陽極 162 銅ストライクメッキ液 170 銀めっき(皮膜) 171 陽極 172 銀めっき液 310 (外形加工後の)リードフレ
ーム 310A (めっき後の)リードフレー
ム 311 ダイパッド 312 インナーリード 313 アウターリード 320 薄い銅めっき(銅ストライ
クめっき) 330 貴金属めっき 400 めっき装置 410 リードフレーム 420 マスキング治具 430 プレス用治具 430A プレス材 430B 弾性材 440 ノズル 450 定電流源 460 陽極電極 470 陰極電極 500 半導体装置 510 リードフレーム 511 ダイパッド 512 インナーリード 513 アウターリード 514 ダムバー 515 フレーム(枠)部 520 半導体素子 521 端子(パッド) 530 ワイヤ 540 樹脂

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ワイヤボンディング用ないしダイボンデ
    ィング用に、外形加工されたリードフレームの一部所定
    領域に貴金属をめっき施すリードフレームのめっき方法
    であって、順に、(A)外形加工されたリードフレーム
    に対し、めっき耐性のあるマスキング部材を用い所定領
    域のみ、リードフレームの母材面を露出させる工程と、
    (B)露出した所定領域の母材面上に純銅層をめっきに
    より形成させるめっき工程と、(C)前記純銅層上に貴
    金属をめっきにより形成する工程とを有することを特徴
    とするリードフレームの部分めっき方法。
  2. 【請求項2】 請求項1記載のマスキング部材が感光性
    のレジストであることを特徴とするリードフレームの部
    分めっき方法。
  3. 【請求項3】 請求項2記載の感光性のレジストが電着
    レジストであることを特徴とするリードフレームの部分
    めっき方法。
  4. 【請求項4】 請求項1ないし3記載の貴金属めっき
    が、金、銀、パラジウム、パラジウム系合金から選ばれ
    た1種の貴金属めっきであることを特徴とするリードフ
    レームの部分めっき方法。
JP8035682A 1996-01-31 1996-01-31 リードフレームの部分めっき方法 Withdrawn JPH09213862A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8035682A JPH09213862A (ja) 1996-01-31 1996-01-31 リードフレームの部分めっき方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8035682A JPH09213862A (ja) 1996-01-31 1996-01-31 リードフレームの部分めっき方法

Publications (1)

Publication Number Publication Date
JPH09213862A true JPH09213862A (ja) 1997-08-15

Family

ID=12448669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8035682A Withdrawn JPH09213862A (ja) 1996-01-31 1996-01-31 リードフレームの部分めっき方法

Country Status (1)

Country Link
JP (1) JPH09213862A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723284A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片正装单面三维线路先蚀后封制造方法及其封装结构
JP2013216981A (ja) * 2013-07-31 2013-10-24 Dainippon Printing Co Ltd ステンレス基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723284A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片正装单面三维线路先蚀后封制造方法及其封装结构
JP2013216981A (ja) * 2013-07-31 2013-10-24 Dainippon Printing Co Ltd ステンレス基板

Similar Documents

Publication Publication Date Title
US6034422A (en) Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame
US6194777B1 (en) Leadframes with selective palladium plating
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JPH0936084A (ja) パターン形成方法
JPH09213862A (ja) リードフレームの部分めっき方法
US9461011B2 (en) Method and apparatus for manufacturing lead frames
JPH11121673A (ja) リードフレーム
JPH11293489A (ja) リードフレームの両面連続部分めっき処理装置
JPH09199654A (ja) リードフレームの加工方法およびリードフレーム
JPH0964264A (ja) リードフレームの部分めっき方法
JPH0945836A (ja) リードフレームの部分めっき方法およびその方法により作製されたリードフレーム
JPH08274231A (ja) リードフレームおよびリードフレームの製造方法
JP5954871B2 (ja) 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法
JPH09195068A (ja) リードフレームとリードフレームの部分貴金属めっき方法、及び該リードフレームを用いた半導体装置
JPS61183950A (ja) 半導体用リ−ドフレ−ムの製造方法
JP3502201B2 (ja) 部分めっき装置
JP3655029B2 (ja) 電着レジスト皮膜の露光方法
JP3049478B2 (ja) 半導体装置用リードフレーム及びその製造方法
JPH10152795A (ja) リードフレームのめっき方法およびめっき装置
KR0183646B1 (ko) 반도체 리드 프레임의 도금 방법
JPH10135391A (ja) 電着レジスト皮膜の製版方法
KR0154350B1 (ko) 혼성집적회로의 볼 그리드 어레이 패키지용 솔더볼 패드 및 그의 제조방법
JPS62154658A (ja) 半導体装置用リ−ドフレ−ムの製造方法
KR20020061389A (ko) 리드프레임 제조방법
JPH02281749A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030401