JPH10135391A - 電着レジスト皮膜の製版方法 - Google Patents

電着レジスト皮膜の製版方法

Info

Publication number
JPH10135391A
JPH10135391A JP30553096A JP30553096A JPH10135391A JP H10135391 A JPH10135391 A JP H10135391A JP 30553096 A JP30553096 A JP 30553096A JP 30553096 A JP30553096 A JP 30553096A JP H10135391 A JPH10135391 A JP H10135391A
Authority
JP
Japan
Prior art keywords
resist film
electrodeposition
plating
film
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP30553096A
Other languages
English (en)
Inventor
Nobuhiro Sakihama
信宏 崎浜
Teruhisa Momose
輝寿 百瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP30553096A priority Critical patent/JPH10135391A/ja
Publication of JPH10135391A publication Critical patent/JPH10135391A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 リードフレームのめっきマスクとして用いら
れる感光性の電着レジスト皮膜の製版を、めっき処理工
程に耐える程度に均一に行える電着レジスト皮膜の製版
方法を提供する。 【解決手段】 辺部等のエッジ部を有するリードフレー
ム等の試料面に、ネガ型の感光性の電着レジスト皮膜を
形成し、該電着レジスト皮膜の所定領域を除去し、試料
面を露出させる製版方法であって、少なくとも順に、
(a)ネガ型の感光性の電着レジスト皮膜を電着により
試料の表面に形成する皮膜形成工程と、(b)所定の温
度をかけてレジストの癒合を行い、電着レジスト皮膜の
形状をコントロールする形状調整工程と、(c)電着レ
ジスト皮膜の所定領域を露光して硬化させる露光工程
と、(d)現像処理を行い、電着レジスト皮膜の所定領
域を除去し、試料面を露出させる現像工程とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は,電着レジスト皮膜
の製版方法に関し、特に、治具を用いずに電着レジスト
皮膜をめっきマスクとして、リードフレームの少なくと
もインナーリード部に貴金属めっきを施す際の、電着レ
ジスト皮膜の製版方法に関する。
【0002】
【従来の技術】従来より、樹脂封止型の半導体装置の組
立部材として用いられる(単層)リードフレームは、プ
レス法もしくはエッチング法により形成され、一般には
図6(a)に示すように、半導体素子を搭載するための
ダイパッド612と、ダイパッド612の周囲に設けら
れた半導体素子と結線するためのインナーリード613
と、該インナーリード613に連続して外部回路との結
線を行うためのアウターリード614、樹脂封止する際
のダムとなるダムバー615、リードフレーム610全
体を支持するフレーム(枠)部616等を備えている。
そして、リードフレーム(単層リードフレーム)610
は、通常、コバール、42合金(42%ニッケル−鉄合
金)、銅系合金のような導電性に優れた金属から成り、
図6(b)に示すように、ダイパッド612に半導体素
子620を搭載し、半導体素子620の端子(パッド)
621とインナーリード613の先端部とを金などのワ
イヤ630で結線を行った後に、樹脂640にて封止し
て、半導体装置600を作製していた。このように、半
導体素子620の端子(パッド)621とインナーリー
ド613の先端部とを金などのワイヤ630で結線を行
うために、導電性に優れ、ワイヤとの強い結合力をもつ
銀めっきをインナーリードの半導体素子搭載側先端部に
施す、部分銀めっき処理が一般には採られていた。
【0003】この部分銀めっき処理は、従来は、図5に
示すようなめっき装置500を用い、リードフレーム5
10の被めっき領域以外をマスキング治具520で覆い
ながら押さえ、被めっき領域へノズル540から噴出さ
れためっき液580をあてながらめっきを行うスパージ
ャー式の治具めっき方法が主に行われていた。この治具
めっき方法では、リードフレームの品種毎に治具を必要
とし、且つ、治具の製作には長期間を要し、使用するに
つれ摩耗や疲労を生じるため交換が必要であり、生産性
の面やコスト面でも問題となっていた。また、めっきの
品質を考慮した場合、位置決めピンによって位置合わせ
を行い上下の治具により1連リードフレームを挾み押さ
えた後めっきを行うため、めっき位置精度、めっき厚均
一性などのめっき品質が作製された治具の精度や取り付
けの精度に影響を受け易い。そして、本来めっきが不要
であるリードフレームの側面や裏面にめっきが析出し易
く、調整には高度な経験的技術を要する等問題があっ
た。更に、半導体プロセスの進歩による半導体素子の入
出力端子数の増大化、パッケージサイズの小型化による
インナーリード部の狭小化により、めっき部の寸法精度
が一層厳しくなってきており、寸法精度的にも対応が難
しくなってきた。
【0004】この為、治具を必要とせず、半導体素子の
多端子化やインナーリード部の狭小化にも対応できるも
のとして、近年、上記治具によるマスキングによる部分
銀めっきに換え、図4に示すような、めっき液への耐性
を備えた感光性の電着レジストを用い、リードフレーム
の所定の領域のみをめっき液に露出した状態にマスキン
グしてめっきを施すリードフレームの銀めっき方法が採
られるようになってきた。この電着レジストを部分銀め
っき方法を、図4を用いて簡単に説明する。尚、図4は
上記の電着レジストを用いた部分銀めっき方法を説明す
るために、リードフレームの一部(特徴部)の断面を示
したものである。先ず、リードフレーム410全体を電
解脱脂し、酸洗して、化学研磨した後(図4(a))、
リードフレーム410表面全体に下地めっきとしての銅
ストライクめっき430を施し(図4(b))、その後
に全面に電着レジスト420を形成する。(図4
(c))次いで、所定のパターン版450を用いて所定
の部分(ダイパッド411とインナーリード412の先
端部)を紫外線(露光光)460で露光して、露光部の
みを硬化させ(図4(d))、次いで、現像処理を行
い、未露光部の電着レジスト420を除去し、銀めっき
部440Aを露出させる。(図4(e))次に、露出さ
れためっき部440Aへ酸洗浄を行った後、銀めっき液
中にリードフレーム全体を漬して、攪拌しながら所定の
電流密度と時間でめっきを行い、めっき部440Aへ所
望の膜厚の銀めっき(皮膜)440を得る。(図4
(f))この後、電着レジスト420を剥離液で剥離
し、所定の領域のみに銀めっき(皮膜)440を有する
リードフレーム410Aを得る。(図4(g))
【0005】しかし、図4に示す電着レジストを用いた
リードフレームの銀めっき方法においては、めっきマス
クとして用いられる、めっき液への耐性を備えた感光性
の電着レジスト皮膜420の形成は、図1(a)に示す
ように、電着によりレジストの粒子が粗く析出するた
め、これに熱をかけて癒合させピンホールの無い、より
緻密な膜(絶縁膜)とする必要があるが、過剰な熱処理
を行うと図1(f)に示すように、リードフレームの辺
部(エッジ部)で膜の収縮により膜厚が薄くなり、リー
ドフレーム素材が露出してしまう現象が起こり、問題と
なっていた。
【0006】
【発明が解決しようとする課題】以上のように、リード
フレームへの貴金属めっきを行う場合に、治具を用いず
にめっき液への耐性を備えた感光性の電着レジストをめ
っきマスクとしためっき方法が採られるようになってき
た。しかし、めっきマスクとして用いられる、めっき液
への耐性を備えた感光性の電着レジスト皮膜420の電
着形成は、図1(a)に示すように、電着によりレジス
トの粒子が粗く析出するため、これに熱をかけて癒合さ
せピンホールの無い、より緻密な膜(絶縁膜)とする必
要があり、リードフレームのような辺部等のエッジ部を
もつ立体構造の表面全体に、めっき処理に耐えるよう
な、均一な緻密な電着レジスト皮膜を製版して形成する
ことが難しく、図1(f)に示すように、辺部や角部等
のエッジにおいてレジストが薄くなる、さらには素材が
露出してしまうことがあり、これがもとで、本来めっき
すべきでない辺部や角部等のエッジにめっきが施されて
しまい、問題となっていた。本発明は、このような状況
のもと、リードフレームのめっきマスクとして用いられ
る感光性の電着レジスト皮膜の製版を、めっき処理工程
に耐える程度に均一に行える電着レジスト皮膜の製版方
法を提供しようとするものである。
【0007】
【課題を解決するための手段】本発明の電着レジスト皮
膜の製版方法は、辺部等のエッジ部を有する試料面に、
ネガ型の感光性の電着レジスト皮膜を形成し、該電着レ
ジスト皮膜の所定領域を除去し、試料面を露出させる製
版方法であって、少なくとも順に、(a)ネガ型の感光
性の電着レジスト皮膜を電着により試料の表面に形成す
る皮膜形成工程と、(b)所定の温度をかけレジストの
癒合を行い、電着レジスト皮膜の形状をコントロールす
る形状調整工程と、(c)電着レジスト皮膜の所定領域
を露光して硬化させる露光工程と、(d)現像処理を行
い、電着レジスト皮膜の所定領域を除去し、試料面を露
出させる現像工程とを有することを特徴とするものであ
る。そして、上記における露光工程の後に、露光された
領域部の重合を促進するためのベーキングを行った後、
現像処理を行うことを特徴とするものである。そしてま
た、上記において、試料が外形加工されたリードフレー
ムであり、試料面を露出させる製版プロセスが、リード
フレームのめっき処理を行うためのめっき領域を露出さ
せる製版プロセスであることを特徴とするものである。
【0008】尚、上記における、所定の温度をかけレジ
ストの癒合を行い、電着レジスト皮膜の形状をコントロ
ールする形状調整は、癒合の進行度合を、温度と温度を
かける時間により制御することによりできるが、より確
実には、レーザ顕微鏡等によって、その進行度合いを直
接確認してもできる。
【0009】電着レジスト皮膜としては、ネガ型であれ
ばアニオン析出型、カチオン析出型のどちらでも良い。
感光性の電着レジスト皮膜のパターニングは、所定の形
状を有する露光用のパターンを用いて行うが、露光は、
使用するレジスト皮膜に合わせて使用し、レジスト膜の
露光感度域に発光スペクトルを持つ紫外線ランプを用い
て行う。また、現像は、感光性の電着レジスト皮膜に適
した現像液、現像条件で行い、被めっき領域のレジスト
膜を溶解除去させる。また、本発明の電着レジスト皮膜
の製版方法においては、リードフレームのインナーリー
ド先端部等へ貴金属めっきを施す場合、リードフレーム
材としては、42合金(42%ニッケル−鉄合金)、コ
バール、各種銅合金が使用可能であり、リードフレーム
の形態は、一連又はフープ状でも、シート状でも良い。
【0010】
【作用】本発明の電着レジスト皮膜の製版方法は、この
ような構成にすることにより、辺部や角部を有する試料
面に、ネガ型の感光性の電着レジスト皮膜を形成し、該
電着レジスト皮膜の所定領域を除去し、試料面を露出さ
せる製版方法において、辺部等のエッジ部においてレジ
ストが極端に薄くなることがない、製版方法の提供を可
能とするものであり、特に、リードフレームのめっきマ
スクとして用いられる感光性の電着レジスト皮膜の製版
を、めっき処理工程に耐える程度に均一に行える製版方
法の提供を可能としている。具体的には、少なくとも順
に、(a)ネガ型の感光性の電着レジスト皮膜を電着に
より試料の表面に形成する皮膜形成工程と、(b)所定
の温度をかけレジストの癒合を行い、電着レジスト皮膜
の形状をコントロールする形状調整工程と、(c)電着
レジスト皮膜の所定領域を露光して硬化させる露光工程
と、(d)現像処理を行い、電着レジスト皮膜の所定領
域を除去し、試料面を露出させる現像工程とを有するこ
とにより、これを達成している。詳しくは、所定の温度
をかけレジストの癒合を行い、電着レジスト皮膜の形状
をコントロールする形状調整工程により、辺部等のエッ
ジ部をも均一に覆った状態にし、露光工程により、辺部
等のエッジ部をも均一に覆った状態のまま露光硬化させ
ることができるものとしている。即ち、癒合により形成
された電着レジスト皮膜の形状を、露光硬化により維持
できるようにしている。そして、更に、露光工程の後
に、露光された領域部の重合を促進するためのベーキン
グを行った後、現像処理を行うことにより、露光された
領域の重合を促進することにより、癒合により形成され
た電着レジスト皮膜の形状を確実に維持した状態で現像
処理が行われ、電着レジスト皮膜の形状の良いパターン
ニングを可能としている。特に、試料がリードフレーム
であり、試料面を露出させる製版プロセスが、リードフ
レームのめっき処理を行うためのめっき領域を露出させ
る製版プロセスである場合には、有効である。
【0011】
【実施の形態】本発明の電着レジスト皮膜の製版方法を
図1を用いて説明する。図1は、本発明の実施の形態を
示したフロー図である。はじめに、辺部等のエッジ部を
もつ試料110の表面全体に電着によりネガ型の感光性
の電着レジスト皮膜120を形成する皮膜形成工程を行
う。(図1(a)) 電着により、試料110面に電着レジスト皮膜120を
析出させた状態では、レジスト121の粒子が粗く、ピ
ンホールがある。次いで、所定の温度をかけレジストの
癒合を行い、電着レジスト皮膜120の形状をコントロ
ールする形状調整工程を行う。(図1(b)) レジストの癒合を行うと、図1(a)から図2(b)
(イ)のようにレジストの粒子は次第に大きくなり、更
にの癒合を進めると図2(b)(ロ)のようになるので
この状態で癒合を止める。癒合の進行度合は温度と温度
をかける時間により制御することができる。また、レー
ザ顕微鏡等によってもその進行度合いを確認することが
できる。癒合の温度としてはレジストの種類にもよる
が、所望の癒合状態を得るには、40〜60°Cの低温
が好ましい。尚、過剰な癒合を行うと、図1(f)に示
すように、試料の辺部(エッジ部)115が極端に他の
部分よりもレジスト膜厚が薄くなる。次に、図1(b)
(ロ)に示す状態にて、電着レジスト皮膜120の所定
領域のみを、電着レジスト皮膜120が感光する電離放
射線160にて露光する。(図1(c)) 電着レジスト皮膜120の露光された領域120Aのみ
硬化が進行し、これにより、露光された領域のレジスト
形状は、図1(b)(ロ)の状態に維持される。次い
で、所定の温度でベーキングを行い、更に電着レジスト
皮膜の露光された領域120Aの重合を促進し、この部
分の形状の維持を強固なものとした(図1(d))後、
電着レジスト皮膜120に対し現像処理を行い、未露光
部分120Bを溶解除去する。(図1(e)) 未露光部分120Bに比較し、露光された領域120A
の重合の進行度合いは大きく、現像により、未露光部分
120Bは溶解除去され、露光された領域120Aは図
1(b)(ロ)の状態を維持することができる。
【0012】電着レジスト皮膜120としては、ネガ型
の感光性レジストであれば、アニオン析出型、カチオン
析出型のどちらでも良く、例えば、シプレイ社製のイー
グル2100ED、デュポン社製のプライムコート、日
本ペイント社製のフォトEDN−5000等が挙げられ
る。試料としては、特に限定はされないが、形状につい
ては、露光により電着レジストを硬化させるため、硬化
させるための露光ができる形状でるあることが必要であ
る。感光性の電着レジスト皮膜120のパターニング
は、通常は、図1(c)に示すように、レジストを除去
したい側には所定の形状を有するパターン版150を用
いて露光を行い、レジストを除去しないでも良い側には
パターン版を用いないで行う。また、露光は、使用する
電着レジスト皮膜120の特性に合わせて行うが、通常
は、レジスト膜の露光感度域に発光スペクトルを持つ紫
外線ランプを用いて行う。
【0013】
【実施例】本発明の電着レジスト皮膜の製版方法を、更
に実施例に挙げて説明する。実施例は、本発明の電着レ
ジスト皮膜の製版方法をリードフレームのめっき工程に
適用したもので、製版された電着レジスト皮膜を、リー
ドフレームのインナーリード部およびダイパッド部への
銀めっきを行う際の、めっきマスクとして用いる場合の
ものである。図2は実施例の電着レジスト皮膜の製版方
法の工程図を示した特徴部の断面図であり、図3(a)
はめっき処理後のリードフレームの状態を示した平面図
であり、図3(b)は図3(a)のA1−A2における
断面の一部を示したものである。図2、図3中、21
0、210Aはリードフレーム、211はダイパッド、
211は辺部(エッジ部)、212はインナーリード、
212Aは辺部(エッジ部)、213はアウターリー
ド、214はダムバー、215はフレーム部(枠部)、
217はタブ吊りバー、220は電着レジスト皮膜、2
30は銅ストライクめっき、240は銀めっき、240
Aは銀めっき領域、250はバターン版、260は露光
光、290はベーキング炉である。本実施例において
は、エッチング加工方法により、作製された0.15m
m厚の銅系合金からなるQFP(Quad Flat
Package)タイプのリードフレーム210を用
い、このリードフレーム210の一面側の、インナーリ
ード212の先端部表面とダイパッド211表面に、製
版された電着レジスト皮膜220を用いて銀めっき処理
を行った。
【0014】先ず、エッチング加工にて得られたリード
フレーム210を電解脱脂して、酸洗後に化学研磨を行
い(図2(a))、このリードフレーム210の表面全
体に下地めっきとしての銅ストライクめっき230を施
して(図2(b))から、リードフレーム210を電着
レジスト槽に浸漬し通電することによって、レジストを
析出させ、電着レジスト皮膜220を形成した。電着レ
ジスト皮膜220としては、ネガ型の電着レジスト(シ
プレイ社製 イーグル2100ED)を用いた。次い
で、55°Cの温度で70秒間加熱処理を行い、電着レ
ジスト皮膜220の癒合を進行させ、図1(b)(ロ)
に示すような、辺部(ないし角部)212Aをも他の部
分と同じように覆った、均一でピンホールのない電着レ
ジスト皮膜120を得た。(図2(c)) 次いで、リードフレーム210の銀めっきを施す側(表
面側と言う)に所定形状のパターン版250を密着さ
せ、めっきを施す部分のみをパターン版250で覆い電
着レジスト皮膜220を露光し、同時に、リードフレー
ム210のめっきを施さない側(裏面側と言う)から
も、所定の角度範囲に制御された散乱光を照射し、裏面
側とリードフレームの側面部を露光した。(図2
(d)) 尚、露光光260は、使用する電着レジスト皮膜220
の特性に合わせたもので、電着レジスト皮膜220膜の
露光感度域に発光スペクトルを持つ紫外線ランプを用い
た。露光により、電着レジスト皮膜220の露光された
部分のみが硬化されるが、露光された部分の硬化をより
促進するために、次いで、ベーキング炉290内にて1
00°C、1分間ベーキング処理を行った。(図2
(e)) この後、所定の現像液(シプレイ社製 品番イーグル2
005 ディベロッパー)を用い、現像処理を行い銀め
っきを施す領域240Aのみ電着レジスト皮膜220を
除去した。(図2(f)) このようにして、癒合により得た、辺部(エッジ部)2
12Aをも他の部分と同じように覆い、均一でピンホー
ルのない状態を維持しながら、電着レジスト皮膜の製版
を完了した。
【0015】この後、銀めっき液中にリードフレーム全
体を漬して、攪拌しながら所定の電流密度と時間でめっ
きを行い、所望の膜厚の銀めっき(皮膜)240を得
た。(図2(g)) 尚、めっき処理の前処理としては、酸洗浄の他には、ア
ルカリ洗浄等が、必要に応じて、電着レジストが損傷さ
れない程度に施される。この後電着レジスト220を剥
離液品番2007(シプレイ社製)で剥離し、所定の領
域のみに銀めっき(皮膜)240を有するリードフレー
ム210Aを得た。(図1(h)) リードフレーム210Aには、治具を用いためっきに見
られる銀めっき漏れは無く、辺部(エッジ部)212A
にも銀めっきの付着は見られなかった。
【0016】尚、銀めっき処理を施す工程前に、露出さ
れたリードフレームの銀めっきを施す所定の領域を、酸
素含有空気中で紫外線を照射して洗浄する工程、ない
し、オゾン含有水で洗浄する工程を行うことにより、現
像後、レジスト残渣の有機薄膜が酸化分解され、レジス
ト残渣の除去がうまく行われる。また、銅ストライクメ
ッキは、リードフレーム素材が銅系合金である場合に
は、Sn、Ni等の不純物が含まれるため、銀めっきの
下地金属として薄く銅めっきするものであるが、必ずし
も必要とはしない。リードフレーム素材の上に、直接、
銀めっきを施す場合もある。この場合は銀めっきの下地
金属はリードフレーム素材となる。
【0017】また、本実施例では銀めっき処理である
が、これに代え、パラジウムめっき処理、パラジウム系
合金めっき処理もできる。
【0018】
【発明の効果】本発明の電着レジスト皮膜の製版方法
は、上記のような構成にすることにより、辺部等のエッ
ジ部を有する試料に対し、辺部等のエッジ部において
も、他の平坦な部分と比べ薄くならず、且つ均一でピン
ホールもない電着レジスト皮膜のパターンニングをでき
るものとしている。特に、リードフレームのめっきマス
クとして用いられる感光性の電着レジスト皮膜の製版に
適用した場合においては、めっき処理工程に耐える程度
に均一に行える電着レジスト皮膜の製版方法の提供を可
能としている。この結果、治具めっき方法のようなめっ
き漏れの心配は無く、必要な領域にだけ、銀、パラジウ
ム、パラジウム系合金等の高価な貴金属をめっきするこ
とを可能とし、且つ、リードフレームの微細化、即ちイ
ンナーリードの狭いピッチ化にも対応できるものとして
いる。
【図面の簡単な説明】
【図1】本発明の電着レジスト皮膜の製版方法の実施の
形態を示した図
【図2】実施例の工程図
【図3】めっき処理後のリードフレームの平面図
【図4】従来の電着レジスト皮膜を用いためっき方法を
説明するための工程図
【図5】治具によるマスキング方式の部分めっき装置の
概略図
【図6】リードフレーム(単層リードフレーム)と半導
体装置の図
【符号の説明】
110 試料 115 辺部(エッジ部) 120 電着レジスト皮膜 120A 露光された領域 120B 未露光部分 121 レジスト 150 パターン版 160 電離放射線 210 リードフレーム 210A 銀めっき済みリードフレー
ム 211 ダイパッド 212 インナーリード 213 アウターリード 214 ダムバー 215 フレーム部(枠部) 220 電着レジスト皮膜 230 銅ストライクメッキ 240 銀めっき(皮膜) 240A 銀めっき(皮膜)を施す領
域 250 パターン版 260 露光光 290 ベーキング炉 410 リードフレーム 410A 銀めっき済みリードフレー
ム 411 ダイパッド 412 インナーリード 420 電着レジスト皮膜 430 銅ストライクメッキ 440 銀めっき(皮膜) 440A めっき部 450 パターン版 460 紫外線(露光光) 500 めっき装置 510 リードフレーム 520 マスキング治具 530 プレス用治具 530A プレス材 530B 弾性材 540 ノズル 550 定電流源 560 陽極電極 570 陰極電極 600 半導体装置 610 リードフレーム 611 ダイパッド 612 インナーリード 613 アウターリード 614 ダムバー 615 フレーム(枠)部 620 半導体素子 621 端子(パッド) 630 ワイヤ 640 樹脂

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 辺部等のエッジ部を有する試料面に、ネ
    ガ型の感光性の電着レジスト皮膜を形成し、該電着レジ
    スト皮膜の所定領域を除去し、試料面を露出させる製版
    方法であって、少なくとも順に、(a)ネガ型の感光性
    の電着レジスト皮膜を電着により試料の表面に形成する
    皮膜形成工程と、(b)所定の温度をかけてレジストの
    癒合を行い、電着レジスト皮膜の形状をコントロールす
    る形状調整工程と、(c)電着レジスト皮膜の所定領域
    を露光して硬化させる露光工程と、(d)現像処理を行
    い、電着レジスト皮膜の所定領域を除去し、試料面を露
    出させる現像工程とを有することを特徴とする電着レジ
    スト皮膜の製版方法。
  2. 【請求項2】 請求項1における露光工程の後に、露光
    された領域部の重合を促進するためのベーキングを行っ
    た後、現像処理を行うことを特徴とする電着レジスト皮
    膜の製版方法。
  3. 【請求項3】 請求項1ないし2において、試料が外形
    加工されたリードフレームであり、試料面を露出させる
    製版プロセスが、リードフレームのめっき処理を行うた
    めのめっき領域を露出させる製版プロセスであることを
    特徴とする電着レジスト皮膜の製版方法。
  4. 【請求項4】 請求項3におけるめっき処理が、銀めっ
    き処理、パラジウムめっき処理、パラジウム系合金めっ
    き処理の少なくとも1つの処理を含むことを特徴とする
    電着レジスト皮膜の製版方法。
JP30553096A 1996-11-01 1996-11-01 電着レジスト皮膜の製版方法 Withdrawn JPH10135391A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30553096A JPH10135391A (ja) 1996-11-01 1996-11-01 電着レジスト皮膜の製版方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30553096A JPH10135391A (ja) 1996-11-01 1996-11-01 電着レジスト皮膜の製版方法

Publications (1)

Publication Number Publication Date
JPH10135391A true JPH10135391A (ja) 1998-05-22

Family

ID=17946267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30553096A Withdrawn JPH10135391A (ja) 1996-11-01 1996-11-01 電着レジスト皮膜の製版方法

Country Status (1)

Country Link
JP (1) JPH10135391A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006249530A (ja) * 2005-03-11 2006-09-21 Fujitsu Ltd 金属膜パターンの形成方法
JP2012505307A (ja) * 2008-10-13 2012-03-01 アトテック・ドイチュラント・ゲーエムベーハー 銀表面と樹脂材料間の接着の改良法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006249530A (ja) * 2005-03-11 2006-09-21 Fujitsu Ltd 金属膜パターンの形成方法
JP2012505307A (ja) * 2008-10-13 2012-03-01 アトテック・ドイチュラント・ゲーエムベーハー 銀表面と樹脂材料間の接着の改良法

Similar Documents

Publication Publication Date Title
JP2007103450A (ja) 配線基板およびその製造方法
JP2023181386A (ja) 半導体装置用基板および半導体装置
NL9300174A (nl) Werkwijze en inrichting voor het langs electrolytische weg plaatselijk aanbrengen van metaalbedekkingen op van openingen voorziene metalen of gemetalliseerde producten.
US6132588A (en) Method for plating independent conductor circuit
CN1090439C (zh) 制备用于半导体组装的基板的方法
KR0165413B1 (ko) 패턴 에칭 방법
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JPH10135391A (ja) 電着レジスト皮膜の製版方法
JPH08228070A (ja) プリント配線板の製造方法
JP4057748B2 (ja) フレキシブルプリント配線基板およびその製造方法
JP3655029B2 (ja) 電着レジスト皮膜の露光方法
JPH08274231A (ja) リードフレームおよびリードフレームの製造方法
JPH0964264A (ja) リードフレームの部分めっき方法
CN111834240A (zh) 半导体装置及其制造方法
JPH0945836A (ja) リードフレームの部分めっき方法およびその方法により作製されたリードフレーム
JPH09199654A (ja) リードフレームの加工方法およびリードフレーム
JPH09213862A (ja) リードフレームの部分めっき方法
JPH0795577B2 (ja) リードフレームへの部分メッキ方法
US20240170291A1 (en) Pre-mold substrate and method for manufacturing the pre-mold substrate
JPH08253878A (ja) エッチング部品の製造方法
JPH10152795A (ja) リードフレームのめっき方法およびめっき装置
JP2019114738A (ja) リードフレームの製造方法、リードフレーム、樹脂付きリードフレームおよび半導体装置
JP2003121466A (ja) プローブユニットおよびその製造方法
JP2001044603A (ja) 電気メッキにより直接基板に銅配線を形成するプロセス
JP2525513B2 (ja) 半導体装置用リ―ドフレ―ムの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040106