JPS5925257A - 低融点ガラス封止型半導体装置用リ−ドフレ−ムの製造方法 - Google Patents
低融点ガラス封止型半導体装置用リ−ドフレ−ムの製造方法Info
- Publication number
- JPS5925257A JPS5925257A JP57134492A JP13449282A JPS5925257A JP S5925257 A JPS5925257 A JP S5925257A JP 57134492 A JP57134492 A JP 57134492A JP 13449282 A JP13449282 A JP 13449282A JP S5925257 A JPS5925257 A JP S5925257A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- lead frame
- low melting
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置用リードフレームの製造方法に関し
、一層、１γ細には低融点カラスにより々（封止する２
１″導体装置（以下低融点カラス封ｊ１−型半導体装ｉ
ｔＩという）に用いるリードフレームの外部リートのメ
ツギ処Ｊ４１！をリードフレーム・ｊｌ）条の段階で行
うことによって、従来の半導体装ｉｔｌ絹立後に行 ゛
うメッキ処理に比して、低融点カラス封１１部への悪影
響を解消することのできるり一トフレームの製造方法に
関するものである。
、一層、１γ細には低融点カラスにより々（封止する２
１″導体装置（以下低融点カラス封ｊ１−型半導体装ｉ
ｔＩという）に用いるリードフレームの外部リートのメ
ツギ処Ｊ４１！をリードフレーム・ｊｌ）条の段階で行
うことによって、従来の半導体装ｉｔｌ絹立後に行 ゛
うメッキ処理に比して、低融点カラス封１１部への悪影
響を解消することのできるり一トフレームの製造方法に
関するものである。
低融点カラス封Ｊ１−型半導体装置は第１図に示すこと
く、ジ−１゛フレーム１ｏを低融点カラス１７により組
イζ」けたセラミック基板１２内に半導体素子１４を搭
・Ｉ表シて必要なワイヤボンデインクを施し、しかる後
に蓋体ｌ、８を、蓋体１８にあらがしめ被着した低融点
カラス１６をシール拐として前記り−−フレーム］−〇
を絹イ・４けたセラミック基板１２の封１−而ｃ＝ ＋
＝ぼ４５０°ｃ（１）高２’１．ｆ熱封Ｊｌｌ Ｌ Ｔ
構成される。
く、ジ−１゛フレーム１ｏを低融点カラス１７により組
イζ」けたセラミック基板１２内に半導体素子１４を搭
・Ｉ表シて必要なワイヤボンデインクを施し、しかる後
に蓋体ｌ、８を、蓋体１８にあらがしめ被着した低融点
カラス１６をシール拐として前記り−−フレーム］−〇
を絹イ・４けたセラミック基板１２の封１−而ｃ＝ ＋
＝ぼ４５０°ｃ（１）高２’１．ｆ熱封Ｊｌｌ Ｌ Ｔ
構成される。
そしてその外部’Ｊ −ｈ” ｌ Ｏａへのメッキ１９
は一１記の熱」４Ｊ’ ｔｌ−か終ｒしたＪν終段階て
行われていた。
は一１記の熱」４Ｊ’ ｔｌ−か終ｒしたＪν終段階て
行われていた。
ずなわち従来のリードフレームは、内部り−Ｉ・の一部
にスＪルぶして７′ルミニウム被脇が形成されたアルミ
クラット材またはアルミ族ｒＮ４に、内部！Ｊ −ト、
外部リード等の形状をプレス加工あるいはエツチング処
理等により一時に形成していたから、この段階で外部リ
ードのみに必要なメッキ処理を施すことは、」二記のア
ルミニウム被膜かメッキ液の影響を受けないように、か
つ不要な部位Ｇこメッキがイ」かないように適当なマス
キンクを施さなくてはならないが、このようなマスキン
クは困難であり、またマスキングの脱着の際に内部リー
ド等の形状の変形か生しることから、上記外部リ−１・
のメッキ処理は上記必要な熱封止か終了した後の最終段
階で行うこととしていた。また従来のことく、外部リー
トに賜や錫合金メッキを施す場合には、前述の蓋体１８
の熱封止の際の高温処理によリメノキ肢膜の酸化や溶融
なとの悪影響を受けないためにも外部リ−１・のメッキ
処理は最終段階で行う必要かあった。
にスＪルぶして７′ルミニウム被脇が形成されたアルミ
クラット材またはアルミ族ｒＮ４に、内部！Ｊ −ト、
外部リード等の形状をプレス加工あるいはエツチング処
理等により一時に形成していたから、この段階で外部リ
ードのみに必要なメッキ処理を施すことは、」二記のア
ルミニウム被膜かメッキ液の影響を受けないように、か
つ不要な部位Ｇこメッキがイ」かないように適当なマス
キンクを施さなくてはならないが、このようなマスキン
クは困難であり、またマスキングの脱着の際に内部リー
ド等の形状の変形か生しることから、上記外部リ−１・
のメッキ処理は上記必要な熱封止か終了した後の最終段
階で行うこととしていた。また従来のことく、外部リー
トに賜や錫合金メッキを施す場合には、前述の蓋体１８
の熱封止の際の高温処理によリメノキ肢膜の酸化や溶融
なとの悪影響を受けないためにも外部リ−１・のメッキ
処理は最終段階で行う必要かあった。
しかしなから、このように外部り−１・゛のメッキ処理
を最終段階で行うことは、前述のごとく低融点カラス封
Ｉ［−型半導体装；ぴは蓋（４り］、 ｓを低融点カラ
ス１．６．１’７て熱封１１−シているものであり、こ
の低融点カラス１６．］、’７は耐薬品性に劣り、メッ
キ液に浸蝕されて半導体装置の気密性か損われたり、最
悪の場合にはメッキ液が装置内に侵入して半導体素子・
１４を傷めたりするばかりか、低融点カラス１６．１’
７の鉛成分等が溶出してメッキ液を汚し、浴ノｆ命をと
しく短かくする何１点がある。
を最終段階で行うことは、前述のごとく低融点カラス封
Ｉ［−型半導体装；ぴは蓋（４り］、 ｓを低融点カラ
ス１．６．１’７て熱封１１−シているものであり、こ
の低融点カラス１６．］、’７は耐薬品性に劣り、メッ
キ液に浸蝕されて半導体装置の気密性か損われたり、最
悪の場合にはメッキ液が装置内に侵入して半導体素子・
１４を傷めたりするばかりか、低融点カラス１６．１’
７の鉛成分等が溶出してメッキ液を汚し、浴ノｆ命をと
しく短かくする何１点がある。
またさらに、熱封止終了後であるから、上記メッキ処理
は単品または複数個連結した状態で、すなわちバンカー
に１つずつ吊るして行わねばならず生産性か悪い。また
半導体装１？′ｔの実装面から外部’） ）’ ］、
Ｏａがセラミック基板１２に対して垂直に３曲は加工
しであるものか多いことから、バレルメッキを行うにし
ても外部リート’ ｌ Ｏａが絡まり作業性が悪い。さ
らに、蓋体１８が光透過用窓を有する場合（図示せず）
には、他の半導体装置の外部リ−１・］、 Ｏａや蓋体
１８か光透過用窓に接触してカラスなとからなる光透過
用窓面を傷イ＼Ｊけたり、メッキ液により光透過用窓面
が汚染されたり、浸蝕されたりすることから採用１．え
ない。
は単品または複数個連結した状態で、すなわちバンカー
に１つずつ吊るして行わねばならず生産性か悪い。また
半導体装１？′ｔの実装面から外部’） ）’ ］、
Ｏａがセラミック基板１２に対して垂直に３曲は加工
しであるものか多いことから、バレルメッキを行うにし
ても外部リート’ ｌ Ｏａが絡まり作業性が悪い。さ
らに、蓋体１８が光透過用窓を有する場合（図示せず）
には、他の半導体装置の外部リ−１・］、 Ｏａや蓋体
１８か光透過用窓に接触してカラスなとからなる光透過
用窓面を傷イ＼Ｊけたり、メッキ液により光透過用窓面
が汚染されたり、浸蝕されたりすることから採用１．え
ない。
外部リートをリードフレーム帯条の段階でメッキ処理を
行うものとして、特開昭５ ’７−１８３４２号に示さ
れるり一トフレームの製造方法かある。
行うものとして、特開昭５ ’７−１８３４２号に示さ
れるり一トフレームの製造方法かある。
これによると、まず金属帯条に外部リートのパターンを
プレス加工し、必要部にマスキンク樹脂を被膜して外部
リート部に・タルまたは錫合金のメッキを施し、樹脂被
膜を除去して半導体素子搭載部や内部リード等の内部パ
ターンをプレス加工するものか開示されている。
プレス加工し、必要部にマスキンク樹脂を被膜して外部
リート部に・タルまたは錫合金のメッキを施し、樹脂被
膜を除去して半導体素子搭載部や内部リード等の内部パ
ターンをプレス加工するものか開示されている。
しかしなから、上記発明は樹脂封止型半導体装置のリー
ドフレームの製造方法に係るものであり、この樹脂封止
型半導体装置においては樹脂の封止温度が２０００Ｃ前
後であることから封止時の熱によって蹟あるいは錫合金
のメッキ被膜か変質したりすることかなく、また低融点
カラス封止型半導体装置のごとく低融点カラスか用いら
れていないことから樹脂封止後Ｇこおけるメッキ処理に
おいても、前述の低融点カラス封止型半導体装置のもつ
難点は有さず、本発明とはその技術分野を異にする。
ドフレームの製造方法に係るものであり、この樹脂封止
型半導体装置においては樹脂の封止温度が２０００Ｃ前
後であることから封止時の熱によって蹟あるいは錫合金
のメッキ被膜か変質したりすることかなく、また低融点
カラス封止型半導体装置のごとく低融点カラスか用いら
れていないことから樹脂封止後Ｇこおけるメッキ処理に
おいても、前述の低融点カラス封止型半導体装置のもつ
難点は有さず、本発明とはその技術分野を異にする。
本発明は低融点カラス耐重型土導体装置のもつ」二記種
々のつ′！Ｉ［点を解消しつるそのリードフレームの製
造方法を提供するものであり、その特徴とするところは
、低融点カラスを用いて〃１封市する半導体装１ａ内に
収容した半導体装ｆ・＆こ電気的導通をとる低融点カラ
ス封止型半導体装置用のり一トフレームにおいて、リー
ドフレーム素４４たる金属帯条に内部リ−１・等の必貿
部に対応する位置にアルミニウムもしくはアルミニ・ク
ム合金の被膜を形成し、この被膜の周辺対応位置に外部
リートをプレス成形し、上記被膜にマスキングを施して
−１、妃外部リートに金等のｙ１金属メッキを施し、」
−記マスギングを除去して後、ｒ）ｔＪ記内部り−トを
プレス成形することにある。
々のつ′！Ｉ［点を解消しつるそのリードフレームの製
造方法を提供するものであり、その特徴とするところは
、低融点カラスを用いて〃１封市する半導体装１ａ内に
収容した半導体装ｆ・＆こ電気的導通をとる低融点カラ
ス封止型半導体装置用のり一トフレームにおいて、リー
ドフレーム素４４たる金属帯条に内部リ−１・等の必貿
部に対応する位置にアルミニウムもしくはアルミニ・ク
ム合金の被膜を形成し、この被膜の周辺対応位置に外部
リートをプレス成形し、上記被膜にマスキングを施して
−１、妃外部リートに金等のｙ１金属メッキを施し、」
−記マスギングを除去して後、ｒ）ｔＪ記内部り−トを
プレス成形することにある。
以下第２図乃至第５図に基づき本発明の好適な実施例を
詳細に説明する。
詳細に説明する。
第２図はり一トフレーム累月たる金属帯条３０を示し、
内部リートの一部に対応する中央部にアルミニウム被膜
３２が形成しである。
内部リートの一部に対応する中央部にアルミニウム被膜
３２が形成しである。
このアルミニウム波膜３２はアルミニウム２ｉ′＋ｉを
クラットしたもの、あるいは真空蒸着法によって蒸着被
膜を形成したものなといずれてもよい。
クラットしたもの、あるいは真空蒸着法によって蒸着被
膜を形成したものなといずれてもよい。
この金属帯条３０にまずプレス成形によって外部ＩＪ−
ト” ３４ 、および次工程のメッキ処理時、内部パタ
ーンプレス成形時の位置決めの基準となるパイロット穴
３５を形成する（第３図）。
ト” ３４ 、および次工程のメッキ処理時、内部パタ
ーンプレス成形時の位置決めの基準となるパイロット穴
３５を形成する（第３図）。
次にアルミニウムＭＷ ３２ Ｊｒ、、その他メツキネ
要部分に耐薬品性の絶縁粘着テープ３６ （以下テープ
という）を貼イ」シ、一連のメッキプロセスによｌ）外
部り−１・３４部にニッケルメッキ２ノを施し、さらに
この」二に金メ゛ンキ１．Ａを施す。この一連のプロセ
スでテープ３６を貼った部分以外はメッキされ、テープ
３６を貼ったアルミニウム被膜３２はメッキ液の影響を
受けることかない。
要部分に耐薬品性の絶縁粘着テープ３６ （以下テープ
という）を貼イ」シ、一連のメッキプロセスによｌ）外
部り−１・３４部にニッケルメッキ２ノを施し、さらに
この」二に金メ゛ンキ１．Ａを施す。この一連のプロセ
スでテープ３６を貼った部分以外はメッキされ、テープ
３６を貼ったアルミニウム被膜３２はメッキ液の影響を
受けることかない。
次にテープ３６を剥き取り、接着剤等の粘着物を必要に
応して取除き、パイロット穴３５８こよって位置決めし
て、外部ＩＪ −１” ３４と対応する位置に内部リー
ト４０等の内部パターンをプレス成形する。
応して取除き、パイロット穴３５８こよって位置決めし
て、外部ＩＪ −１” ３４と対応する位置に内部リー
ト４０等の内部パターンをプレス成形する。
この場合パイロット穴３５の位置は内部パターン成形路
ｒ時には俵き落されて角穴３８となるため、リードフレ
ーム形状としては残らない。また半導体装置組台７時な
どに必要な基べ１％穴３９は内部パターンを成形する際
にプレス１ノ込形する（第５図）。
ｒ時には俵き落されて角穴３８となるため、リードフレ
ーム形状としては残らない。また半導体装置組台７時な
どに必要な基べ１％穴３９は内部パターンを成形する際
にプレス１ノ込形する（第５図）。
なお実施例ではメッキ処理時、プレス成形時にノクイロ
ツト穴３５によって位置決めしたか、ノクイロット穴３
５を基準として他の位置に新たにノクイロソＩ・穴（［
ンｌ ｉｉ＜せず）を形成してもよく、また前記外部リ
−１・３４を抜いた形状の一部を利用してもよい。
ツト穴３５によって位置決めしたか、ノクイロット穴３
５を基準として他の位置に新たにノクイロソＩ・穴（［
ンｌ ｉｉ＜せず）を形成してもよく、また前記外部リ
−１・３４を抜いた形状の一部を利用してもよい。
しかる後必星にＩ＋ｊ、して曲げ加−１：なとを連続的
に↑Ｊし・、脱脂などの溶剤洗浄をｔ」つでリートフレ
ートを完成するものである。この際内部パターンの形成
と曲げ加］：なとをｌ１ｌｔｉ送型なと６、−５１：り
一時に行うこともｉｊＪ能である。
に↑Ｊし・、脱脂などの溶剤洗浄をｔ」つでリートフレ
ートを完成するものである。この際内部パターンの形成
と曲げ加］：なとをｌ１ｌｔｉ送型なと６、−５１：り
一時に行うこともｉｊＪ能である。
１、記者プロセスにおいて金属帯条を連続してプレス加
−１：を？Ｊうことも連続メッキを７」うことも可能で
あり、さらにマスキング利の貼イ（Ｊけも連続して行う
ことかできる。
−１：を？Ｊうことも連続メッキを７」うことも可能で
あり、さらにマスキング利の貼イ（Ｊけも連続して行う
ことかできる。
またマスギアグイ９としてはテープの替りに適宜な樹脂
被膜を形成してもよく、あるいはコムマスクなとを用い
てもよい。
被膜を形成してもよく、あるいはコムマスクなとを用い
てもよい。
なお、アルミニウム被膜３２の替りにアルシミニウ入金
金披膜でもよく、さらには外部り−１・３４のメッキと
しては金の他に銀、白金等の胃金属メッキを施すことか
できる。またはこれらの合金あるいはこれらの金属の多
層メッキとしてもよい。
金披膜でもよく、さらには外部り−１・３４のメッキと
しては金の他に銀、白金等の胃金属メッキを施すことか
できる。またはこれらの合金あるいはこれらの金属の多
層メッキとしてもよい。
また、金メッキの下地としてはニッケルメッキの上にさ
らにロジウムメッキを施すと好適である。
らにロジウムメッキを施すと好適である。
すなわち半導体装置として組立てる際、蓋体を低融点ガ
ラスを用いて前述のり−トフレームを絹ト」けたセラミ
ック基板に熱封止するときに４５０８Ｃ前後の熱履歴を
経るか、この場合ロジウム層かニッケル層のバリアーと
して作用し、ニッケル層か金層に拡散するのを防止しつ
るからである。
ラスを用いて前述のり−トフレームを絹ト」けたセラミ
ック基板に熱封止するときに４５０８Ｃ前後の熱履歴を
経るか、この場合ロジウム層かニッケル層のバリアーと
して作用し、ニッケル層か金層に拡散するのを防止しつ
るからである。
なおまた上記手順において、外部り−１・３４をプレス
加工する前に、必要なマスギンクを施して外部リートに
対応する領域にメッキ処理を施し、しかる後にプレス加
工して外部り〜ト３４と内部パターンとを一時Ｇこ形成
するようにしてもよい。
加工する前に、必要なマスギンクを施して外部リートに
対応する領域にメッキ処理を施し、しかる後にプレス加
工して外部り〜ト３４と内部パターンとを一時Ｇこ形成
するようにしてもよい。
この場合には外部リート３４の側部にはメッキ被膜か形
成されないか、外部リート３４を適宜なソケノ日こ差込
んで用いる半導体装置の場合には有用である。
成されないか、外部リート３４を適宜なソケノ日こ差込
んで用いる半導体装置の場合には有用である。
しかして、−１１記のことく形成したり一トフレームを
組（＝Ｊけ熱封１１することにより、本発明方法によっ
て製造したり一トフレームを用いた半導体装置を得るこ
とかできる。
組（＝Ｊけ熱封１１することにより、本発明方法によっ
て製造したり一トフレームを用いた半導体装置を得るこ
とかできる。
なお実施例Ｇこおいてはアルミニウム・被膜およびメッ
キ被膜は帯状に連続して施した場合について説明したか
、適宜マスキングを施ず４【としてこれらの破膜を必要
部分にのみ一定間隔をおいて部分的に施してもよいこと
は言うまでもない。
キ被膜は帯状に連続して施した場合について説明したか
、適宜マスキングを施ず４【としてこれらの破膜を必要
部分にのみ一定間隔をおいて部分的に施してもよいこと
は言うまでもない。
また、リードフレーム形状も図示の例に限られず、例え
ば外部リ−１・かセラミック」、（板の側壁四面方向Ｇ
こ突出する型のものであっても前記手順によってＩＩｒ
］様に形成しうることは明らかである。
ば外部リ−１・かセラミック」、（板の側壁四面方向Ｇ
こ突出する型のものであっても前記手順によってＩＩｒ
］様に形成しうることは明らかである。
以−１−のようＣ二本発明方法Ｇこよね、ば、まず外部
リートに責金属メッキを施すことにより、このメッキ被
膜か蓋体の高湿熱封ｔｌ、の影響によって変質を来すこ
とかなく、また外部リードへのメッキをリードフレーム
帯条の段階で施すことから、従来のように低融点ガラス
がメッキ液に浸蝕されて半導体装置の気密性か損われた
り、メッキ液が装置内に浸透して素子か傷められたり、
メッキ液が汚れ浴、＜７命が低下したりする、低融点カ
ラス村山、型半導体装置か有していたメッキ処理におけ
る輝点をことごとく解消しつるのみならず、リードフレ
ームとしては、最終段階で内部リ−１・等の内部パター
ンをプレス加工することから内部ノ（り−ンの変形を阻
＋Ｊ二しうる管種々の著効を奏し、特に、蓋体に光透過
用窓を有する半導体装置の製造に用いて好適である。
リートに責金属メッキを施すことにより、このメッキ被
膜か蓋体の高湿熱封ｔｌ、の影響によって変質を来すこ
とかなく、また外部リードへのメッキをリードフレーム
帯条の段階で施すことから、従来のように低融点ガラス
がメッキ液に浸蝕されて半導体装置の気密性か損われた
り、メッキ液が装置内に浸透して素子か傷められたり、
メッキ液が汚れ浴、＜７命が低下したりする、低融点カ
ラス村山、型半導体装置か有していたメッキ処理におけ
る輝点をことごとく解消しつるのみならず、リードフレ
ームとしては、最終段階で内部リ−１・等の内部パター
ンをプレス加工することから内部ノ（り−ンの変形を阻
＋Ｊ二しうる管種々の著効を奏し、特に、蓋体に光透過
用窓を有する半導体装置の製造に用いて好適である。
以」一本発明につき好適な実施例を挙げて種々説明した
か、本発明はこの実施例Ｇこ１！ｌ（定されるものでは
なく、発明の精神を逸脱しない範囲内で多くの改変を施
しうるのはもぢろんのことである。
か、本発明はこの実施例Ｇこ１！ｌ（定されるものでは
なく、発明の精神を逸脱しない範囲内で多くの改変を施
しうるのはもぢろんのことである。
第］図は低融点カラス封１Ｌ型半導体装置の一例を示す
断面図である。第２図乃至第５図は本発明方法の手順を
示す説明図である。 ］、０．、、 リードフレーム、１０ａ、、、外部リ
ート、］、２’、、 セラミック基板。 １４、、、半導体素子、１６．１７．、、低融点カラス
、１Ｂ、、、、蓋体、１９．、、メッキ。 ３ｏ、、、金ｍ帯条、３２．．．アルミニウム被膜、３
４．、、外部リード、３５．、、パイロット穴、３６．
、、絶縁粘着テープ。 ３８３．角穴、３９．、、基準穴。 ４０、、、内部リード。 特Ｍ／（出願人 新光電気工業株式会社 図 面 第１１ス１ 図 面
断面図である。第２図乃至第５図は本発明方法の手順を
示す説明図である。 ］、０．、、 リードフレーム、１０ａ、、、外部リ
ート、］、２’、、 セラミック基板。 １４、、、半導体素子、１６．１７．、、低融点カラス
、１Ｂ、、、、蓋体、１９．、、メッキ。 ３ｏ、、、金ｍ帯条、３２．．．アルミニウム被膜、３
４．、、外部リード、３５．、、パイロット穴、３６．
、、絶縁粘着テープ。 ３８３．角穴、３９．、、基準穴。 ４０、、、内部リード。 特Ｍ／（出願人 新光電気工業株式会社 図 面 第１１ス１ 図 面
Claims (1)
- 工、低融点カラスを用いて熱封止する半導体装置内に収
容した半導体素子に電気的導通をとる低融点ガラス封止
型半導体装置用のリードフレームにおいて、リードフレ
ーム！’ ＋４たる金属帯条に内部リード等の必要部に
対応する位置にアルミニウムもしくはアルミニウム合金
の被膜を形成し、この被膜の周辺対応位置に外部リート
をプレス成形し、−に記被膜にマスキングを施して上記
外部リートに金等の頁金属メッキを施し、」二記マスキ
ングを除去して後、前記内部リートをプレス成形するこ
とを特徴とする低融点ガラス封止型半導目＼装：べ用リ
ードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57134492A JPS5925257A (ja) | 1982-07-30 | 1982-07-30 | 低融点ガラス封止型半導体装置用リ−ドフレ−ムの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57134492A JPS5925257A (ja) | 1982-07-30 | 1982-07-30 | 低融点ガラス封止型半導体装置用リ−ドフレ−ムの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5925257A true JPS5925257A (ja) | 1984-02-09 |
Family
ID=15129582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57134492A Pending JPS5925257A (ja) | 1982-07-30 | 1982-07-30 | 低融点ガラス封止型半導体装置用リ−ドフレ−ムの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925257A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4750262A (en) * | 1986-05-01 | 1988-06-14 | International Business Machines Corp. | Method of fabricating a printed circuitry substrate |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504111A (ja) * | 1973-05-12 | 1975-01-17 | ||
| JPS51126064A (en) * | 1975-04-25 | 1976-11-02 | Hitachi Ltd | Lead frame material |
| JPS553642A (en) * | 1978-06-23 | 1980-01-11 | Hitachi Ltd | Manufacturing semiconductor device |
| JPS5718342A (en) * | 1980-07-09 | 1982-01-30 | Sumitomo Metal Mining Co Ltd | Manufacture of lead frame |
-
1982
- 1982-07-30 JP JP57134492A patent/JPS5925257A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504111A (ja) * | 1973-05-12 | 1975-01-17 | ||
| JPS51126064A (en) * | 1975-04-25 | 1976-11-02 | Hitachi Ltd | Lead frame material |
| JPS553642A (en) * | 1978-06-23 | 1980-01-11 | Hitachi Ltd | Manufacturing semiconductor device |
| JPS5718342A (en) * | 1980-07-09 | 1982-01-30 | Sumitomo Metal Mining Co Ltd | Manufacture of lead frame |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4750262A (en) * | 1986-05-01 | 1988-06-14 | International Business Machines Corp. | Method of fabricating a printed circuitry substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831369A (en) | Encapsulation for electronic components and method for producing the encapsulation | |
| US7790988B2 (en) | Hermetic sealing cap, electronic component accommodation package, and method for producing hermetic sealing cap | |
| US4651415A (en) | Leaded chip carrier | |
| EP0074168B1 (en) | Device and method for packaging electronic devices | |
| JPS5925257A (ja) | 低融点ガラス封止型半導体装置用リ−ドフレ−ムの製造方法 | |
| US2873510A (en) | Method of manufacturing seals for electric discharge tubes | |
| US5639014A (en) | Integral solder and plated sealing cover and method of making same | |
| JP5954871B2 (ja) | 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法 | |
| JP2587462B2 (ja) | ホウロウ基板及びその製造方法 | |
| JP2016207948A (ja) | 光半導体装置用リードフレーム、光半導体装置用樹脂付きリードフレーム及び光半導体装置と、光半導体装置用リードフレームの製造方法 | |
| US3971428A (en) | Method for making beam leads | |
| US5071712A (en) | Leaded chip carrier | |
| CN113130407B (zh) | 一种封装盖板及其制备方法 | |
| TWI625799B (zh) | 導線架結構的製作方法 | |
| US3575822A (en) | Method of manufacturing miniaturized electric circuits | |
| US4759829A (en) | Device header and method of making same | |
| KR0144918B1 (ko) | 리이드 프레임의 제조방법 | |
| JPS6244422B2 (ja) | ||
| JP7168163B2 (ja) | 電子部品およびその製造方法並びに電子部品の実装方法 | |
| US4651055A (en) | Fluorescent display device having polygon shaped electrode ends | |
| JPS588586B2 (ja) | 半導体装置の封止方法 | |
| KR20060128559A (ko) | 은 하지도금을 이용한 휘스커 방지용 표면처리방법 | |
| JPH02239608A (ja) | コンデンサ用リードフレーム | |
| JPS5941860A (ja) | 半導体装置用ケ−スの製造方法 | |
| JPH04274703A (ja) | 金属箔ひずみゲージの電極形成方法 |