JPS5941860A - 半導体装置用ケ−スの製造方法 - Google Patents
半導体装置用ケ−スの製造方法Info
- Publication number
- JPS5941860A JPS5941860A JP15206082A JP15206082A JPS5941860A JP S5941860 A JPS5941860 A JP S5941860A JP 15206082 A JP15206082 A JP 15206082A JP 15206082 A JP15206082 A JP 15206082A JP S5941860 A JPS5941860 A JP S5941860A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- lead
- semiconductor device
- lead frames
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置用ケースの製造方法に関する。従来
、半導体装置用ケースは金属薄板から一体的に形成され
たリードフレームを、表面に低融点ガラスが施された絶
縁基板上に溶着して製造している。
、半導体装置用ケースは金属薄板から一体的に形成され
たリードフレームを、表面に低融点ガラスが施された絶
縁基板上に溶着して製造している。
第１図（ａ） 、 （ｂ）は従来のリードフレーム成形
用金属薄板の斜視図と成形されたリードフレームの平面
図である。
用金属薄板の斜視図と成形されたリードフレームの平面
図である。
第１図（ａ）に示されるＡｌ膜２が施された金属薄板ｌ
よシ、プレスによシ同図（ｂ）に示すような全リードが
一体になったり−ドフレーム３が形成される。金属薄板
としては一般的に熱伝導性が良く、樹脂との密着性の良
い銅合金、ＦｅＮｉ合金等が用いられる。ＡＪ膜はワイ
ヤボンディングメタライズとして施されておシ、内部リ
ードの先端部を形成する。なお図においては斜線を用い
てＡＩ膜部を表示した。
よシ、プレスによシ同図（ｂ）に示すような全リードが
一体になったり−ドフレーム３が形成される。金属薄板
としては一般的に熱伝導性が良く、樹脂との密着性の良
い銅合金、ＦｅＮｉ合金等が用いられる。ＡＪ膜はワイ
ヤボンディングメタライズとして施されておシ、内部リ
ードの先端部を形成する。なお図においては斜線を用い
てＡＩ膜部を表示した。
この様に従来の中導体装置用ケースの製造方法に於ては
、１個のケースＫａ当するリードフレームが一体になっ
て形成されているものが用いられる。このために例えば
四方向にリードの出ているＱＩＰ型（Ｑｕａｄ ｉｎ
Ｉｆｎｅ型）の半導体装置用ケースを作る場合、第１図
（ａ）のような金属薄板を用いると外部リードの一部に
Ａｌ膜が付着することになるので不都合である。一般に
この場合にはＡＪ膜のないリードフレームを形成し、そ
の後に蒸着法によシ必要部にＡｌｌを施すことが行なわ
れるが、量産性が悪く価格は高いものとなる。また、部
分的にＡＪ膜を施した帯状の金属板を使用することも考
えられるが、ＡＪの部分蒸着あるいは部分クラッドは製
造が困難であると同時にプレスの際のピッチ精度を高め
なければならない問題がある。
、１個のケースＫａ当するリードフレームが一体になっ
て形成されているものが用いられる。このために例えば
四方向にリードの出ているＱＩＰ型（Ｑｕａｄ ｉｎ
Ｉｆｎｅ型）の半導体装置用ケースを作る場合、第１図
（ａ）のような金属薄板を用いると外部リードの一部に
Ａｌ膜が付着することになるので不都合である。一般に
この場合にはＡＪ膜のないリードフレームを形成し、そ
の後に蒸着法によシ必要部にＡｌｌを施すことが行なわ
れるが、量産性が悪く価格は高いものとなる。また、部
分的にＡＪ膜を施した帯状の金属板を使用することも考
えられるが、ＡＪの部分蒸着あるいは部分クラッドは製
造が困難であると同時にプレスの際のピッチ精度を高め
なければならない問題がある。
さらにリード数の多い複雑なパターンの場合にはプレス
の金型の大型化に伴い、リード先端位置のバラツキが大
きくなシリードの平坦度も悪くなるという欠点がある。
の金型の大型化に伴い、リード先端位置のバラツキが大
きくなシリードの平坦度も悪くなるという欠点がある。
本発明の目的は上記欠点を除去し、安価で量産性の良い
半導体装置用ケース及びＱＩＰ型の半導体装置用ケース
の製造方法を提供することにある。
半導体装置用ケース及びＱＩＰ型の半導体装置用ケース
の製造方法を提供することにある。
本発明の半導体装置用ケースの製造方法は、中央部に半
導体素子を固定する凹部を有しこの凹部周囲の表面に硝
子層を有する絶縁基板の硝子部に複数のリードフレーム
を溶着する工程を含んで構成される。
導体素子を固定する凹部を有しこの凹部周囲の表面に硝
子層を有する絶縁基板の硝子部に複数のリードフレーム
を溶着する工程を含んで構成される。
次に本発明について実施例を用いて説明する。
第２図は本発明の第１の実施例に用いるリードフレーム
の平面図、第３図（１） 、 （ｂ）は本発明の第１の
実施例によシ製造された半導体装置用ケースのまず、
ＡＪ膜２を施した銅合金からなる帯状の金属薄板からプ
レスによシ第２図に示されるリードフレーム３を形成す
る。この場合リード４の先端にＡ／膜部５が位置するよ
うに形成する。
の平面図、第３図（１） 、 （ｂ）は本発明の第１の
実施例によシ製造された半導体装置用ケースのまず、
ＡＪ膜２を施した銅合金からなる帯状の金属薄板からプ
レスによシ第２図に示されるリードフレーム３を形成す
る。この場合リード４の先端にＡ／膜部５が位置するよ
うに形成する。
次に、第３図（ａ） 、 （ｂ）に示すように、中央部
に半導体素子を固定する凹部８を有し、その周囲の表面
に低融点ガラス７が施されているセラミック基板９をガ
イドピンを有する支持台（図示せず）に載置する。そし
て、２枚のリードフレーム３，３′をＡ７膜部５が上に
なるようにしてセラミック基板９の上に載せ、ガイドビ
ンにガイドピン穴６をはめて固定したのち、４００〜５
００℃に加熱しリードフレーム３，３′とセラミック基
板９とを溶着する。
に半導体素子を固定する凹部８を有し、その周囲の表面
に低融点ガラス７が施されているセラミック基板９をガ
イドピンを有する支持台（図示せず）に載置する。そし
て、２枚のリードフレーム３，３′をＡ７膜部５が上に
なるようにしてセラミック基板９の上に載せ、ガイドビ
ンにガイドピン穴６をはめて固定したのち、４００〜５
００℃に加熱しリードフレーム３，３′とセラミック基
板９とを溶着する。
以上の工程によル第３ （ａ） ｅ （ｂ）図に示され
る半導体装置用ケースが完成する。
る半導体装置用ケースが完成する。
第４図は本発明の第２の実施例に用いるリードフレーム
の平面図である。
の平面図である。
同図に示すリードフレーム１３ 、１３’は左右対称も
のである。このリードフレーム１３ 、１３’は１枚ず
つプレスするか、又は第１図（ａ）Ｋ示す様な金属薄板
を用いれば２種類のリードフレームを精度良く同時に形
成することができ特に大型のプレス用金型を用いる必要
はない。
のである。このリードフレーム１３ 、１３’は１枚ず
つプレスするか、又は第１図（ａ）Ｋ示す様な金属薄板
を用いれば２種類のリードフレームを精度良く同時に形
成することができ特に大型のプレス用金型を用いる必要
はない。
第５図は本発明の第２の実施例によシ製造された半導体
装置用ケースの平面図である。第５図において使用され
るリードフレームは１３．１３’の２種類４枚である。
装置用ケースの平面図である。第５図において使用され
るリードフレームは１３．１３’の２種類４枚である。
このように小さなリードフレームを複数枚用いることに
よシ大型のリードフレームを有する半導体装置用ケース
を容易に作ることができる。
よシ大型のリードフレームを有する半導体装置用ケース
を容易に作ることができる。
小さなリードフレームの形成では、金型を大きくする必
要がなく、シかも後工程での自動ボンディングで要求さ
れるリード間隔、平坦度等について高品質のものを作る
ことは容易である。
要がなく、シかも後工程での自動ボンディングで要求さ
れるリード間隔、平坦度等について高品質のものを作る
ことは容易である。
第６図は本発明の第３の実施例によシ製造された半導体
装置用ケースの平面図である。
装置用ケースの平面図である。
第６図に示す半導装置用ケースはリードフレーム２３を
四方に溶着したＱＩＰ型であ夛、従来製造が困難であっ
たものである。
四方に溶着したＱＩＰ型であ夛、従来製造が困難であっ
たものである。
このように本実施例に於ては、複数のリードフレームを
組み合せる為のガイドビンを有する支持台を追加するだ
けで従来の製造工程をそのまま用いて大型の半導体装置
用ケースを容易に製造できる。
組み合せる為のガイドビンを有する支持台を追加するだ
けで従来の製造工程をそのまま用いて大型の半導体装置
用ケースを容易に製造できる。
以上詳細に説明したように、本発ツＪによればリード位
ｆ精度が高く、安価で量産性の良い、複雑な大型の半導
装置用ケースの調造方法が得られるのでその効果は大き
い。
ｆ精度が高く、安価で量産性の良い、複雑な大型の半導
装置用ケースの調造方法が得られるのでその効果は大き
い。
第１図（ａ） 、 （ｂ）は従来のリードフレーム成形
用金属薄板の斜視図と成形されたリードフレームの平面
図、第２図は本発明の第１の実施例に用いるリードフレ
ームの平面図、第３図（ａ） 、 （ｂ）は本発明の第
１の実施例によシ製造された半導体装置用ケースの平面
図及び断面図、第４図は本発明の第２の実施例に用いる
リードフレームの平面図、第５図は本発明の第２の実施
例によシ製造された半導体装置用ケースの平面図、第６
図は本発明の第３の実施例により製造された半導体装置
用ケースの平面図である。 １・・・・・・金属薄板、２・・・・・・ＡＩｌ膜、３
．３’・・・・・・リードフレーム、４・・・・・・リ
ード、５・・・・・・ＡＩ膜部、６・・・・・・ガイド
ビン穴、７・・・・・・低融点ガラス、８・・・・・・
凹部、９・・・・・・セラミック基板、１３．１３’、
２３・・・・・・リードフレーム。 第す図 第 ′３ 図
用金属薄板の斜視図と成形されたリードフレームの平面
図、第２図は本発明の第１の実施例に用いるリードフレ
ームの平面図、第３図（ａ） 、 （ｂ）は本発明の第
１の実施例によシ製造された半導体装置用ケースの平面
図及び断面図、第４図は本発明の第２の実施例に用いる
リードフレームの平面図、第５図は本発明の第２の実施
例によシ製造された半導体装置用ケースの平面図、第６
図は本発明の第３の実施例により製造された半導体装置
用ケースの平面図である。 １・・・・・・金属薄板、２・・・・・・ＡＩｌ膜、３
．３’・・・・・・リードフレーム、４・・・・・・リ
ード、５・・・・・・ＡＩ膜部、６・・・・・・ガイド
ビン穴、７・・・・・・低融点ガラス、８・・・・・・
凹部、９・・・・・・セラミック基板、１３．１３’、
２３・・・・・・リードフレーム。 第す図 第 ′３ 図
Claims (1)
- 中央部に半導体素子を固定する凹部を有し該凹部周囲の
表面に硝子層を有する絶縁基板の硝子部に複数のリード
フレームを溶着する工程を含むことを特徴とする半導体
装置用ケースの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15206082A JPS5941860A (ja) | 1982-09-01 | 1982-09-01 | 半導体装置用ケ−スの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15206082A JPS5941860A (ja) | 1982-09-01 | 1982-09-01 | 半導体装置用ケ−スの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5941860A true JPS5941860A (ja) | 1984-03-08 |
Family
ID=15532173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15206082A Pending JPS5941860A (ja) | 1982-09-01 | 1982-09-01 | 半導体装置用ケ−スの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5941860A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61220363A (ja) * | 1985-03-22 | 1986-09-30 | ダイアコン インコーポレイテツド | リードつきチツプ支持体 |
| JPS6281739A (ja) * | 1985-10-05 | 1987-04-15 | Yamaichi Electric Mfg Co Ltd | Ｉｃパツケ−ジ |
| JPS62105458A (ja) * | 1985-10-31 | 1987-05-15 | Shinko Electric Ind Co Ltd | 半導体装置用パツケ−ジ |
| JPH0329353A (ja) * | 1989-06-27 | 1991-02-07 | Goto Seisakusho:Kk | 半導体装置の製造方法 |
-
1982
- 1982-09-01 JP JP15206082A patent/JPS5941860A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61220363A (ja) * | 1985-03-22 | 1986-09-30 | ダイアコン インコーポレイテツド | リードつきチツプ支持体 |
| JPS6281739A (ja) * | 1985-10-05 | 1987-04-15 | Yamaichi Electric Mfg Co Ltd | Ｉｃパツケ−ジ |
| JPS62105458A (ja) * | 1985-10-31 | 1987-05-15 | Shinko Electric Ind Co Ltd | 半導体装置用パツケ−ジ |
| JPH0329353A (ja) * | 1989-06-27 | 1991-02-07 | Goto Seisakusho:Kk | 半導体装置の製造方法 |
| JPH07105467B2 (ja) * | 1989-06-27 | 1995-11-13 | 株式会社後藤製作所 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3710633B2 (ja) | 半導体集積回路装置 | |
| US5034350A (en) | Semiconductor device package with dies mounted on both sides of the central pad of a metal frame | |
| JPS5941860A (ja) | 半導体装置用ケ−スの製造方法 | |
| JP2936769B2 (ja) | 半導体装置用リードフレーム | |
| JPS61220363A (ja) | リードつきチツプ支持体 | |
| JPH0464468B2 (ja) | ||
| JPS61234060A (ja) | 半導体装置のリ−ドフレ−ム製造方法 | |
| JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03248454A (ja) | 混成集積回路装置 | |
| JP2918676B2 (ja) | 気密封止用ステムの製造方法 | |
| JPH04212443A (ja) | リードフレーム | |
| JPH06125162A (ja) | セラミックス配線基板の製造方法 | |
| JPH0425063A (ja) | 半導体装置用セラミックパッケージ | |
| JPS6187343A (ja) | フラツトパツケ−ジの製造方法 | |
| JPS62120055A (ja) | 半導体装置及びその製造方法 | |
| JPH0766357A (ja) | リ−ドフレ−ムとその製造方法、及び、このリ−ドフレ−ムを用いた半導体装置 | |
| JPH1027810A (ja) | 半導体装置及びその製造方法 | |
| JPS58100967A (ja) | 金属部品の製造方法 | |
| JPS62214630A (ja) | バンプ付フイルムキヤリアの製造法 | |
| JPH0422340B2 (ja) | ||
| JPH04115557A (ja) | リードフレームの製造方法 | |
| JPS62144344A (ja) | Ｉｃ用パツケ−ジの製造方法 | |
| JPS6043850A (ja) | リ−ドフレ−ム | |
| JPH05226554A (ja) | 半導体装置の製造方法 | |
| JPH0499050A (ja) | 樹脂封止型半導体装置及びその製造方法 |