JPH0329353A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0329353A JPH0329353A JP16277889A JP16277889A JPH0329353A JP H0329353 A JPH0329353 A JP H0329353A JP 16277889 A JP16277889 A JP 16277889A JP 16277889 A JP16277889 A JP 16277889A JP H0329353 A JPH0329353 A JP H0329353A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- semiconductor device
- package case
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 230000000712 assembly Effects 0.000 claims description 11
- 238000000429 assembly Methods 0.000 claims description 11
- 239000011521 glass Substances 0.000 claims description 9
- 238000000465 moulding Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000000843 powder Substances 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims 2
- 230000008018 melting Effects 0.000 claims 2
- 238000005245 sintering Methods 0.000 claims 1
- 238000007789 sealing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000000805 composite resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、多数のリードをパッケージケースから延出さ
せた半導体装置の製造方法に関し，特にリードの製作方
法と、そのリードとパッケージケースとの封着方法に特
徴を有するものである。
せた半導体装置の製造方法に関し，特にリードの製作方
法と、そのリードとパッケージケースとの封着方法に特
徴を有するものである。
（従来の技術）
半導体装置用のリードは、矩形のパッケージケースの２
方または４方から延出しており、多くの場合、各方向に
延出するリードは同数である。そして、従来は、１つの
半導体装置に用いられる全てのリードを、第４図に示す
ようなｌつのリードフレームとして、プレス加工等によ
り一体に製作している。従って、このリードフレームは
、例えば４方の連結部１１から中心に向かって同数のリ
ード１２を延出させたものとなる。このため、打ち抜き
用の型は、４方向のリードを一時に形成するために４つ
の同一のパターンを備えたものとなる。
方または４方から延出しており、多くの場合、各方向に
延出するリードは同数である。そして、従来は、１つの
半導体装置に用いられる全てのリードを、第４図に示す
ようなｌつのリードフレームとして、プレス加工等によ
り一体に製作している。従って、このリードフレームは
、例えば４方の連結部１１から中心に向かって同数のリ
ード１２を延出させたものとなる。このため、打ち抜き
用の型は、４方向のリードを一時に形成するために４つ
の同一のパターンを備えたものとなる。
（発明が解決しようとする課題）
本発明は、従来のリードフレームが、多方向の同数のリ
ードを有すること、即ちリードフレーム成型用の型が、
方向の異なった複数の同一パターンを有することに着目
し，同数の各方向のリードを同一の型にて別個に成型す
ることにより，型の製造コストを低減させることを課題
としている。
ードを有すること、即ちリードフレーム成型用の型が、
方向の異なった複数の同一パターンを有することに着目
し，同数の各方向のリードを同一の型にて別個に成型す
ることにより，型の製造コストを低減させることを課題
としている。
（課題を解決するための手段）
本発明においては、上記課題を解決するため、円孔４ａ
の如き位置決め部を備えた連結部４の一辺から多数のリ
ード５，５，・・・・を延出させて成る同形の複数のリ
ード集合体１，１，・・を金属薄板から製作し、この複
数のリード集合体１のり一ド５を内側へ向けて並べ、リ
ード５をバッケージケース２に封着する製造方法を採用
した。
の如き位置決め部を備えた連結部４の一辺から多数のリ
ード５，５，・・・・を延出させて成る同形の複数のリ
ード集合体１，１，・・を金属薄板から製作し、この複
数のリード集合体１のり一ド５を内側へ向けて並べ、リ
ード５をバッケージケース２に封着する製造方法を採用
した。
（作 用）
本発明の製造方法においては、１つの半導体装置に用い
られる複数の同形のリード集合体１を、分割して別個に
製作する。その製作方法は、プレス加工、エッチング加
工の何れでもよい。例えばプレス加工用の型は、１つの
リード集合体１に対応する１つのパターンを有するもの
で足りる。例えば４つの同一のパターンを備えた型を製
作する場合に比して、型の製作コストはほぼ４分の■で
すむことになる。なお，この方法では、各方ＩＩ′リの
リード集合体１を別個に位置決めしてパンケージケース
２に封着するため、各リード集合体１が、連結部４に円
孔４ａのような位置決め部を備えている。
られる複数の同形のリード集合体１を、分割して別個に
製作する。その製作方法は、プレス加工、エッチング加
工の何れでもよい。例えばプレス加工用の型は、１つの
リード集合体１に対応する１つのパターンを有するもの
で足りる。例えば４つの同一のパターンを備えた型を製
作する場合に比して、型の製作コストはほぼ４分の■で
すむことになる。なお，この方法では、各方ＩＩ′リの
リード集合体１を別個に位置決めしてパンケージケース
２に封着するため、各リード集合体１が、連結部４に円
孔４ａのような位置決め部を備えている。
上記の方法の採用に当たっては、粉末ガラスを熔融、成
型して、リード５の封着とパッケージケース２の成型と
を同時に行うのが好都合である。
型して、リード５の封着とパッケージケース２の成型と
を同時に行うのが好都合である。
（実施例）
図について本発明の一実施例を説明する。第１図は半導
体装置の製造過程における平面図，第２図は第１図■一
■断面図、第３図パッケージケースの成型過程を示す断
面図である。
体装置の製造過程における平面図，第２図は第１図■一
■断面図、第３図パッケージケースの成型過程を示す断
面図である。
図において、１はリード集合体、２はパッケージケース
、３はアイランドである。
、３はアイランドである。
リード集合体１は、金ｇ薄板を型にてプレス成型して成
るもので、４つの同形のものが、パッケージケース２の
４方に封着されている。各リード集合体１は、当初から
別個に威型されたもので、夫々連結部４の一辺から多数
のリード５を同一方向に延出させて成り、連結部４には
、２つの位置決め用の円孔４ａを備えている。
るもので、４つの同形のものが、パッケージケース２の
４方に封着されている。各リード集合体１は、当初から
別個に威型されたもので、夫々連結部４の一辺から多数
のリード５を同一方向に延出させて成り、連結部４には
、２つの位置決め用の円孔４ａを備えている。
矩形のパッケージケース２はガラス成型品で，中央には
図示しない回路チップを搭載するための矩形の凹所２ａ
を備え、またこの凹所２ａの周縁に段部２ｂを備えると
共に、この段部２ｂの周りに、図示しないパッケージの
蓋体を封着するための稜部２ｃを備えている。そして、
凹所２ａの上面には、金属薄板製のアイランド３が封着
されており、段部２ｂの上面にはりード５の先端部（イ
ンナーリード５ａ）が露出している． 次に、第１図に示す半導体装置の半製品を製作する方法
を第３図を参照して説明する。
図示しない回路チップを搭載するための矩形の凹所２ａ
を備え、またこの凹所２ａの周縁に段部２ｂを備えると
共に、この段部２ｂの周りに、図示しないパッケージの
蓋体を封着するための稜部２ｃを備えている。そして、
凹所２ａの上面には、金属薄板製のアイランド３が封着
されており、段部２ｂの上面にはりード５の先端部（イ
ンナーリード５ａ）が露出している． 次に、第１図に示す半導体装置の半製品を製作する方法
を第３図を参照して説明する。
まず、リード集合体１は、例えばプレス成型により夫々
別個に製作する。この半導体装置用のリード集合体１は
，４つが同一のものであるから、１つ分のパターンを有
する型で４つのリード集合体１を別個に製作することが
できる。なお、リード集合体１は、エッチング等の他の
方法によっても製作できる。
別個に製作する。この半導体装置用のリード集合体１は
，４つが同一のものであるから、１つ分のパターンを有
する型で４つのリード集合体１を別個に製作することが
できる。なお、リード集合体１は、エッチング等の他の
方法によっても製作できる。
しかして、第３図Ａに示すように，４つのリード集合体
１を円孔４ａにより位置決めして上下のリング２１．２
２の間に保持し、下型２３上にはアイランド３を乗せ、
かつ下型２３と上型２４との間にガラス素材２５を収容
して加熱する。ガラス素材２５は、粉末ガラスを仮焼戊
した板状のものである。加熱によりガラス素材２５は熔
融し、リード５，５間から下型の凹所にまで流入し、結
局第３図Ｂに示すように、パッケージケース２が成型さ
れ，同時にリード５とアイラント３とが夫々パッケージ
ケース２に封着される。
１を円孔４ａにより位置決めして上下のリング２１．２
２の間に保持し、下型２３上にはアイランド３を乗せ、
かつ下型２３と上型２４との間にガラス素材２５を収容
して加熱する。ガラス素材２５は、粉末ガラスを仮焼戊
した板状のものである。加熱によりガラス素材２５は熔
融し、リード５，５間から下型の凹所にまで流入し、結
局第３図Ｂに示すように、パッケージケース２が成型さ
れ，同時にリード５とアイラント３とが夫々パッケージ
ケース２に封着される。
なお、パッケージケース２はガラス製にβ艮定されるも
のではなく、従来一般に用いられている合戊樹脂、セラ
ミクス等であってよい、またアイランド３は、不要であ
れば省略することができ、また後でパッケージケース２
に封着してもよい。
のではなく、従来一般に用いられている合戊樹脂、セラ
ミクス等であってよい、またアイランド３は、不要であ
れば省略することができ、また後でパッケージケース２
に封着してもよい。
（発明の効果）
以上のように、本発明においては，円孔４ａの如き位置
決め部を備えた連結部４の一辺から多数のリード５，５
，・・・・を延出させて成る同形の複数のリード集合体
１，１，・・を金属薄板から製作し、この複数のリード
集合体１のりード５を内側へ向けて並べ、リード５をパ
ッケージケース２に封着する製造方法を採用したため、
リード集合体１を製作するための型等の製作コストが低
減される結果、半導体装置の製造コストが低減されるし
、リード集合体１とパッケージケース２との距離を変更
すれば、一定の範囲でサイズの異なった回路チップにも
対応することができるという効果を奏する。
決め部を備えた連結部４の一辺から多数のリード５，５
，・・・・を延出させて成る同形の複数のリード集合体
１，１，・・を金属薄板から製作し、この複数のリード
集合体１のりード５を内側へ向けて並べ、リード５をパ
ッケージケース２に封着する製造方法を採用したため、
リード集合体１を製作するための型等の製作コストが低
減される結果、半導体装置の製造コストが低減されるし
、リード集合体１とパッケージケース２との距離を変更
すれば、一定の範囲でサイズの異なった回路チップにも
対応することができるという効果を奏する。
第１図ないし第３図は本発明の一実施例を示すもので、
第１図は半導体装置の製造過程における平面図、第２図
は第１図■一■断面図，第３図パッケージケースの成型
過程を示す断面図であり、第４図は従来のリードフレー
ムの平面図である．王 ・ ・ ２ ・ ・ ４ ・ ・ ４ ａ ・ ５ ・ ・ ２１， ２３ ・ ２４ ・ リード集合体 パッケージケース 連結部 ・位置決め部（円孔） リード ２・・・リング ・下型 ・上型 第３図（Ａ） 第３図（Ｂ）
第１図は半導体装置の製造過程における平面図、第２図
は第１図■一■断面図，第３図パッケージケースの成型
過程を示す断面図であり、第４図は従来のリードフレー
ムの平面図である．王 ・ ・ ２ ・ ・ ４ ・ ・ ４ ａ ・ ５ ・ ・ ２１， ２３ ・ ２４ ・ リード集合体 パッケージケース 連結部 ・位置決め部（円孔） リード ２・・・リング ・下型 ・上型 第３図（Ａ） 第３図（Ｂ）
Claims (4)
- （１）位置決め部を備えた連結部の一辺から多数のリー
ドを延出させて成る同形の複数のリード集合体を金属薄
板から製作し、この複数のリード集合体のリードを内側
へ向けて並べ、リードをパッケージケースに封着するこ
とを特徴とする半導体装置の製造方法。 - （２）前記パッケージケースの少なくとも２方に前記同
形のリード集合体を封着することを特徴とする請求項（
１）に記載の半導体装置の製造方法。 - （３）粉末ガラスを熔融、成型して前記パッケージケー
スを製作することを特徴とする請求項（１）に記載の半
導体装置の製造方法。 - （４）型内の成型空間に前記リードの先端部を突出させ
て所定位置に配置すると共に、前記成型空間内に、粉末
がラスを仮焼成して成る板材を封入し、成型空間内で前
記板材を加熱熔融させることにより、ガラス製のパッケ
ージケースを所定形状に成型すると同時に、リードをパ
ッケージケースに封着することを特徴とする請求項（１
）に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162778A JPH07105467B2 (ja) | 1989-06-27 | 1989-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162778A JPH07105467B2 (ja) | 1989-06-27 | 1989-06-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0329353A true JPH0329353A (ja) | 1991-02-07 |
| JPH07105467B2 JPH07105467B2 (ja) | 1995-11-13 |
Family
ID=15761037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1162778A Expired - Lifetime JPH07105467B2 (ja) | 1989-06-27 | 1989-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105467B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5941860A (ja) * | 1982-09-01 | 1984-03-08 | Nec Corp | 半導体装置用ケ−スの製造方法 |
-
1989
- 1989-06-27 JP JP1162778A patent/JPH07105467B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5941860A (ja) * | 1982-09-01 | 1984-03-08 | Nec Corp | 半導体装置用ケ−スの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07105467B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4137546A (en) | Stamped lead frame for semiconductor packages | |
| JPH01175250A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| WO1992004730A1 (en) | Semiconductor device and its manufacturing process | |
| JP2007048994A (ja) | 半導体装置及びその製造方法 | |
| JPH0329353A (ja) | 半導体装置の製造方法 | |
| JPS63200550A (ja) | リ−ドフレ−ム | |
| GB2137424A (en) | Electronic component cover and seal | |
| KR100206077B1 (ko) | 공동을 갖는 패키지에 실장되는 반도체칩을 가지는 반도체 장치 및 그의 제조 방법 | |
| JPS63308329A (ja) | 半導体装置の封止方法 | |
| JPS63170949A (ja) | 半導体装置 | |
| JPH0621309A (ja) | リードフレーム | |
| JP3285008B2 (ja) | 多連結型半導体装置 | |
| JPH02253650A (ja) | リードフレーム | |
| JP2671683B2 (ja) | 半導体装置の製造方法 | |
| JPS61285730A (ja) | 半導体装置の製造方法及びこれに用いる樹脂封止部材 | |
| JPH05109918A (ja) | セラミツクパツケージ | |
| JPH0423442A (ja) | 樹脂封止用金型 | |
| JPH0766350A (ja) | 半導体装置用リードフレーム | |
| JPS63236349A (ja) | 集積回路用フレ−ム基板成形治具 | |
| JPH01283985A (ja) | 発光素子搭載用パッケージおよびその製造方法 | |
| JPH05121473A (ja) | 樹脂封止型半導体装置 | |
| JPS6217383B2 (ja) | ||
| JPH03263362A (ja) | 半導体装置の製造方法 | |
| JPH05326576A (ja) | ダイボンディング装置 | |
| JPH0284757A (ja) | リードフレームの製造方法 |