CN101136397B - 电子部件模块及其制造方法 - Google Patents

电子部件模块及其制造方法 Download PDF

Info

Publication number
CN101136397B
CN101136397B CN2007101471628A CN200710147162A CN101136397B CN 101136397 B CN101136397 B CN 101136397B CN 2007101471628 A CN2007101471628 A CN 2007101471628A CN 200710147162 A CN200710147162 A CN 200710147162A CN 101136397 B CN101136397 B CN 101136397B
Authority
CN
China
Prior art keywords
wiring substrate
electronic component
wiring
component module
passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101471628A
Other languages
English (en)
Other versions
CN101136397A (zh
Inventor
宓晓宇
松本刚
上田知史
高桥岳雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Fujitsu Ltd
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Taiyo Yuden Co Ltd filed Critical Fujitsu Ltd
Publication of CN101136397A publication Critical patent/CN101136397A/zh
Application granted granted Critical
Publication of CN101136397B publication Critical patent/CN101136397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种电子部件模块及其制造方法。该电子部件模块包含：布线衬底；形成于布线衬底上的多个无源器件的无源器件组；以及安装于布线衬底上的器件芯片。上述电子部件模块以如下方式制造：首先，制造包含多个电子部件模块形成区域的布线衬底晶片；随后，在布线衬底晶片上的每一个电子部件模块形成区域中形成多个无源器件；随后，在布线衬底晶片上的每一个电子部件模块形成区域上安装器件芯片；最后，分割布线衬底晶片。

Description

电子部件模块及其制造方法
技术领域
本发明涉及一种电子部件模块，尤其涉及一种包含多个器件芯片和多个无源部件作为其组成元件的电子模块。本发明还涉及一种电子部件模块的制造方法。
背景技术
我们的信息社会依赖于各种信息处理设备，包括大型计算机，个人计算机以及移动通信终端。在所有上述领域中，更高的处理速度，更小的设备尺寸，增强的多样性以及降低功耗等都是努力改进的方向。所有这些改进主要依赖于与包含于设备和装置中的各种半导体器件的电路集成度和性能的提高水平(更高的处理速度，强大的功能等)。多芯片模块(MCM)技术是一种已知的用于完成上述提高电路集成度和半导体器件性能水平的目标的手段。在例如下列专利文献1、2中公开了MCM技术：
专利文献1：JP-A-H10-294421
专利文献2：JP-A-2000-36657
MCM通常包含：作为整个模块的基础衬底的布线衬底，多个以承载芯片形式安装于布线衬底上的器件芯片，以及多个无源部件(电容器，电感器，电阻器等)。有多种不同种类的MCM，例如MCM-L(层叠式MCM)、MCM-C(陶瓷式MCM)以及MCM-D(沉积式MCM)。基于用作基础衬底的布线衬底的构造将各种MCM分类为上述三种类型。
MCM-L使用由层叠树脂材料制成的树脂衬底制造的布线衬底，作为整个模块的基础衬底。布线衬底包含树脂衬底上和/或之中的布线，作为承载芯片的器件芯片安装于树脂衬底上。安装于布线衬底上的无源部件通常为独立的产品，其制造成用于表面安装的器件。有时，无源部件可设置在布线衬底中。
如果通过使用为表面安装在布线衬底上而分别生产的独立无源部件来配置MCM-L，由于表面安装式无源部件为相对大的独立芯片，且每个独立芯片具有构建其结构的各自衬底，因此有时不能实现模块尺寸的充分减小。
如果通过使用在布线衬底中设置的无源部件来配置MCM-L，有时模块不能获得充分的性能。在布线衬底中，无源器件、布线之间的间隔以及每个电容器的一对电极之间的间隔都填充有构成布线衬底的树脂材料(介电材料)。尽管由于树脂材料的高介电常数使其可以获得大静电电容，因此对于布线衬底中的电容器有利；但是对于在布线衬底中的其它无源器件(尤其对于电感器)以及布线不利，因为为了降低无源器件和布线之间的寄生电容，低介电常数是优选的。如上所述，为了达到提高性能的目的，必须通过构成布线衬底的树脂材料来满足两个相互矛盾的条件。此外，对于嵌入于布线衬底中的电感器，存在降低由寄生电容所导致的Q值的问题。为此，无源部件包含于布线衬底中的MCM-L有时不能获得充分的性能。
MCM-C使用由陶瓷衬底制成的布线衬底作为整个模块的基础衬底。MCM-C使用的布线衬底的种类包括：表面设置有通过印制工艺制成的厚膜布线的单层陶瓷衬底；以及通过多个共烧结的陶瓷衬底构成的多层衬底，其中每个共烧结的陶瓷衬底都具有印制有布线图案的表面。器件芯片作为承载芯片安装在上述布线衬底上。安装于布线衬底上的无源部件通常为作为表面安装器件分别生产的独立产品。有时，无源部件设置在布线衬底中。
如果通过使用为表面安装在布线衬底上而分别生产的独立无源部件来配置MCM-C，如上所述，由于表面安装式无源部件为相对大的独立芯片，且每个独立芯片构建其结构的各自衬底，因此有时不能实现模块尺寸的充分减小。
如果通过使用在布线衬底中设置的无源部件来配置MCM-C，有时模块不能获得充分的性能。在布线衬底中，无源器件、布线之间的间隔以及每个电容器的一对电极之间的间隔都填充有构成布线衬底的陶瓷材料(介电材料)。尽管由于陶瓷材料的高介电常数使其可以获得大静电电容，因此对于在布线衬底中的电容器有利；但是对于在布线衬底中的其它无源器件(尤其对于电感器)以及布线不利，因为为了降低无源器件和布线之间的寄生电容，低介电常数是优选的。如上所述，为了达到提高性能的目的，必须通过构成布线衬底的陶瓷材料来满足两个相互矛盾的条件。此外，对于嵌入于布线衬底中的电感器，存在降低由寄生电容所导致的Q值的问题。为此，无源部件包含于布线衬底中的MCM-C有时不能获得充分的性能。
MCM-D使用由陶瓷、硅、玻璃或其它材料设置的基础元件制成的布线衬底，作为整个模块的基础衬底。多层布线结构通过膜分层技术形成于基础元件上。多层布线结构通常包括多层膜布线层、分别与相邻布线层分隔的绝缘层、以及用于连接布线层的通路。器件芯片作为承载芯片安装于具有上述多层布线结构的布线衬底上。无源部件或是作为表面安装器件制造的独立产品安装于布线衬底上，或是设置于多层布线结构之中。
如果通过使用为表面安装在布线衬底上而分别生产的独立无源部件来配置MCM-D，如上所述，由于表面安装式无源部件相对很大，因此有时不能实现模块尺寸的充分减小。
如果通过使用在多层布线结构中设置的无源部件来配置MCM-D，有时模块不能获得充分的性能。在多层布线结构中，无源器件、布线之间的间隔以及每个电容器的一对电极之间的间隔都填充有构成绝缘层的绝缘材料(介电材料)。尽管由于绝缘材料的高介电常数使其可以获得大静电电容，因此对于设置于多层布线结构中的电容器有利；但是对于在布线衬底中的其它无源器件(尤其对于电感器)以及布线不利，因为为了降低无源器件和布线之间的寄生电容，低介电常数是优选的。如上所述，为了达到提高性能的目的，必须通过构成布线衬底的多层布线结构中的绝缘材料来满足两个相互矛盾的条件。此外，对于嵌入于布线衬底中的电感器，存在降低由寄生电容所导致的Q值的问题。为此，无源部件包含于布线衬底中的MCM-D有时不能获得充分的性能。
发明内容
有鉴于此，提出了本发明。因此，本发明的目的是提供适合于提高小型化和性能的MCM即电子部件模块及其制造方法。
本发明的第一方案提供了一种电子部件模块。该电子部件模块包含：布线衬底；无源器件组，其包含形成于该布线衬底上的多个无源器件；三维布线；以及至少一个器件芯片，其安装于该布线衬底上并设置在多个无源器件的上方，其中，所述多个无源器件彼此之间间隔有一间隙，以及所述多个无源器件和所述三维布线均未埋入在介电材料中。该形成于该布线衬底上的无源器件不是作为独立安装于布线衬底上的表面安装器件而分别制造的无源器件，而是通过例如微机械技术经过在布线衬底上形成无源器件的各部件的形成步骤而直接于布线衬底的表面上构建的无源器件。该电子部件模块可以根据该模块的期望功能而包含作为无源器件的电感器，电容器以及电阻器。
这种电子部件模块中的各个无源器件形成于布线衬底上，而并非是相对较大且连接至布线衬底的表面安装器件。因此，这种电子部件模块适合于在衬底的表面上的小区域内配置无源器件，以及因此适合于在衬底的表面上的小区域内配置包含这些无源器件的无源器件组以及可以构成预定的无源电路。这种电子部件模块适合于模块自身的尺寸缩减。
这种电子部件模块中的无源器件均不埋入例如树脂材料或陶瓷材料的介电材料之中。在两个无源器件之间或无源器件和布线(例如在布线衬底表面上的布线)之间不存在介电材料。因此，根据这种电子部件模块，可以降低无源器件之间或无源器件和布线之间产生的寄生电容。这种寄生电容的降低对于提高每个无源器件的性能有利，尤其在无源器件包含电感器时对于提高Q值有利。如上所述，这种电子部件模块适合于提高性能。根据这种电子部件模块，如果无源器件包含电容器，则在电容器中的一对电极之间的介电层的介电材料选择自由度高。由此，这种电子部件模块适合于提高性能。
如上所述，根据本发明的第一方案提供的电子部件模块适合于尺寸缩减以及性能提高。这种电子部件模块有助于例如信息处理装置的电子装置整体的尺寸缩减以及性能提高。
如果根据这种电子部件模块的无源器件包含电感器，优选地，该电感器为形成于该布线衬底上的多线圈电感器。优选地，该多线圈电感器具有分层(in tiers)设置的多个线圈，并且所述线圈的相邻绕线彼此之间具有间隙从而相互隔开。更优选地，该多线圈电感器具有彼此之间具有间隙从而相互隔开的多个螺旋线圈。这种多线圈电感器适合于在电感器中获得大电感，以及适合于获得电感器的高Q值。
优选地，这种电子部件模块进一步包含三维布线。该三维布线包含：第一布线部，其在该布线衬底上延伸；第二布线部，其与该布线衬底分隔且沿着该布线衬底的方向延伸；以及第三布线部，其在该布线衬底的厚度方向上延伸。通过适当地组合上述三个布线部(第一布线部至第三布线部)，可以很灵活地连接无源器件与另一无源器件，或是无源器件与器件芯片。换句话说，这种电子部件模块对于设计在布线衬底上的元件(有源器件和器件芯片)之间的布线带来了高自由度。在布线衬底上布线设计的高自由度带来了元件之间最小化引线长度以及避免引线之间和引线与无源器件之间的交叉的优点。最小化元件之间的引线长度带来了降低在引线中的高频电阻的优点。避免引线之间和引线与无源器件之间的交叉带来了降低因交叉结构引发的电磁场互感所导致的感应电流的优点。高频电阻以及感应电流的降低可以降低用于连接元件的引线中的损耗。进而，引线中的损耗的降低可以获得高Q值以及因此实现整个电子部件模块的性能改进。
根据优选实施例，器件芯片在无源器件组上。这种电子部件模块使得在布线衬底上的预定区域内可以高密度地设置多个无源器件作为无源器件组。在无源器件组上设置器件芯片使得器件芯片形成区域和布线衬底上的无源器件组的形成区域可以重叠。因此，器件芯片在无源器件组上的设置有助于电子部件模块的尺寸缩减。
根据另一优选实施例，该布线衬底具有凹槽，且器件芯片位于该凹槽中。根据再一优选实施例，所述器件芯片位于该布线衬底内。这些设置也有助于该器件部件模块的尺寸缩减。
优选地，至少一个器件芯片包含高频滤波器。优选地，该高频滤波器具有从声表面波(SAW)滤波器、薄膜腔声谐振器(FBAR)滤波器以及微机械振荡滤波器构成的滤波器组中选出的一个或多个滤波器。此外，优选地，所述至少一个器件芯片包含半导体器件。该半导体器件可以具有用于放大信号的放大器。
优选地，该布线衬底设置为包含至少一层内布线层的多层布线衬底。当在布线衬底上高密度设置器件芯片以及无源器件时上述设置为优选的方案。根据优选实施例，该多层布线衬底设置为包含层叠的多层陶瓷层的多层陶瓷布线衬底。根据另一优选实施例，该多层布线衬底包含层叠的多层树脂层。优选地，该布线衬底包括用于与内布线层连接的通路。例如该通路提供内布线层之间的电连接。
该布线衬底可以包含穿透该布线衬底的通路。在此例中，该布线衬底可以不必具有内布线层。
这种电子部件模块还可以进一步包含密封盖。按照需求，这种电子部件模块具有用于在布线衬底上密封所述器件芯片以及该无源器件组的密封盖。
本发明的第二方案提供了一种制造电子部件模块的方法。该电子部件模块包含：布线衬底；无源器件组，其具有形成于该布线衬底上的多个无源器件；三维布线；以及至少一个器件芯片，其安装于该布线衬底上并且设置在所述多个无源器件的上方。该方法包含下列步骤：制造包含多个电子部件模块形成区域的布线衬底晶片；在该布线衬底晶片上的每一个电子部件模块形成区域中形成多个无源器件，同时在该布线衬底晶片上的每一个电子部件模块形成区域中形成所述三维布线；在该布线衬底晶片上的每一个电子部件模块形成区域上安装所述器件芯片；以及分割该布线衬底晶片；其中所述多个无源器件和所述三维布线均未埋入在介电材料中。
本方法使得可以适当地制造根据本发明第一方案的电子部件模块。此外，本方法使用布线衬底代替传统方法中常用的硅晶片，适合于根据本发明第一方案的电子部件模块的规模生产。
优选地，所述方法还包含在该布线衬底晶片上的每一个电子部件模块形成区域上安装密封盖的密封步骤。在晶片级执行该密封步骤有利于提高电子部件模块的生产效率。
下面将参照附图对本发明的其它特点及优点进行更清楚、细致地说明。
附图说明
图1为根据本发明第一实施例的电子部件模块的截面图。
图2为布线衬底的平面图。
图3为多线圈电感器的分解平面图。
图4为根据第一实施例的制造电子部件模块的方法步骤图。
图5示出了接续图4的步骤。
图6示出了接续图5的步骤。
图7示出了接续图6的步骤。
图8示出了接续图7的步骤。
图9示出了接续图8的步骤。
图10示出了平滑化工艺。
图11示出了另一平滑化工艺。
图12为根据本发明第二实施例的电子部件模块的截面图。
图13为根据本发明第三实施例的电子部件模块的截面图。
图14为根据本发明第四实施例的电子部件模块的截面图。
图15为根据本发明第五实施例的电子部件模块的截面图。
图16为根据本发明第六实施例的电子部件模块的截面图。
图17为根据本发明第七实施例的电子部件模块的截面图。
图18为根据本发明第八实施例的电子部件模块的截面图。
图19为根据本发明第九实施例的电子部件模块的截面图。
具体实施方式
图1为根据本发明第一实施例的电子部件模块X1的截面图。电子部件模块X1包含布线衬底10，无源器件组20，三维布线30，以及器件芯片41、42。
布线衬底10为多层陶瓷布线衬底，并且该布线衬底包含绝缘层11、布线图案12、通路13以及外部连接焊盘14。每层绝缘层11均配置有陶瓷层，例如Al2O3。每层布线图案12由例如Cu、Ag、W或Mo在绝缘层11之间以预定图案形成。由Cu、Ag、W或Mo形成的每个通路13均穿透绝缘层11并与布线图案12连接。某些通路13还提供布线图案12之间的连接。每个外部连接焊盘14由例如Cu形成于布线衬底10的一表面上。外部连接焊盘14可以由涂布有Au膜的Ni制成。如图2所示，连接焊盘14排列于与设置有无源器件组20的表面背对的布线衬底10的表面上。根据本发明的布线衬底可以不必是例如布线衬底10的多层陶瓷布线衬底，而可以是多层印刷线路板。如果使用多层印刷线路板，则绝缘层由玻璃纤维织物、碳纤维等设置的基底材料以及围绕该基底材料的树脂材料形成，其中布线图案位于这些绝缘层之间。
无源器件组20包含形成于布线衬底上的多个电容器21以及多个电感器22。如图1所示，每个电容器21具有由第一电极21a、第二电极21b以及介于两者之间的介电层21c构成的层叠结构。沿布线衬底10，第一电极21a设置于布线衬底10上，而第二电极21b与布线衬底10分离设置。第一电极21a具有例如预定的多层结构，以及在多层结构中的每层都包含从Cu、Au、Ag和Al中选择的金属。第一电极21a具有例如0.2μm至3μm的厚度。第二电极21b由例如Cu、Au、Ag或Al制成。第二电极21b具有例如0.2μm至15μm的厚度。介电层21c由例如氧化硅、氮化硅、氧化铝、氧化钽或氧化钛制成。介电层21c具有例如0.1μm至1μm的厚度。
每个电感器22均为多线圈电感器，且包含两层螺旋线圈22a、22b以及串联连接这些螺旋线圈的连接部22c。螺旋线圈22a在布线衬底10的表面上图案化，而螺旋线圈22b远离布线衬底10。图3为多线圈电感器22的分解平面图。在每个电感器22中，螺旋线圈22a、22b均以使得在其中流过的电流以相同的转向流动的方式来卷绕。此外，在每个电感器22中，相邻的线圈绕线之间彼此以一定间隙相隔。螺旋线圈22a、22b优选地具有不小于3μm的厚度，以及螺旋线圈22a、22b之间的距离为例如1μm至100μm。如上所述的电感器22由例如Cu、Au、Ag或Al形成。
无源器件组20可以包含由预定的高电阻材料制成的电阻器，作为除上述电容器21和电感器22之外形成于布线衬底10上的无源器件。
三维布线30提供布线衬底10上的元件(电容器21、电感器22、器件芯片41、42)之间以及每一元件与布线衬底10之间的电连接，并且包含：第一布线部31，其具有在布线衬底10上延伸的部分；第二布线部32，其与该布线衬底10间隔且沿布线衬底10延伸；第三布线部33，其在布线衬底10的厚度方向上延伸；以及焊盘34。三维布线30由例如Cu、Au、Ag或Al形成。第一布线部31以及第二布线部32优选地具有不小于3μm的厚度。
每个器件芯片41、42均作为承载芯片设置于布线衬底10上，其中每个器件芯片的凸点电极接合至三维布线30的焊盘34。在本实施例中，器件芯片41、42位于无源器件组20上方。换句话说，无源器件组20形成的区域以及器件芯片41、42形成的区域在布线衬底10中彼此重叠。器件芯片41、42具有与电子部件模块X1的设计相对应的预定功能。例如，器件芯片41、42组成高频滤波器。高频滤波器由从例如SAW滤波器、FBAR滤波器以及微机械振动滤波器构成的组中选出的一个或多个滤波器组成。器件芯片41、42可以为半导体器件。半导体器件具有例如用于放大信号的放大器。
图4至图9示出了一种电子部件模块X1的制造方法。图4至图9以截面图示出了电子部件模块X1的顺序制造步骤。图中示出的截面为从制造单一电子部件模块的材料晶片区域的多个片断截面收集的概念性的组合特征。
在电子部件模块X1的制造方法中，如图4(a)所示首先制造布线衬底晶片10’。布线衬底晶片10’具有包含绝缘层11、布线图案12以及通路13的多层布线结构，并且布线衬底晶片10’具有多个电子部件模块形成区域。电子部件模块X1为例如具有1mm至10mm的边长以及500μm至1000μm的厚度的矩形。布线衬底晶片10’具有用于形成上述无源器件组20的表面，该表面的表面粗糙度Rz不大于0.2μm。
在电子部件模块X1的制造方法中，首先，在设置为印刷电路基板(greensheet)的每个陶瓷衬底中制造通路形成开口。随后，利用导电浆料来填充通路形成开口，以及利用导电浆料在陶瓷衬底的表面上印制布线图案。随后层叠通过上述工艺制备的预定数量的陶瓷衬底，以及在加热条件下于厚度方向上挤压层叠体。因此，执行预定热处理工艺将层叠体烧结成集成的布线前衬底晶片10”(布线图案12以及通路13通过烧结来形成)。
继续布线衬底晶片10’的制造步骤，接下来，执行布线前衬底晶片10”的双面研磨。研磨可以是利用预定研磨剂(化学液)的机械研磨。研磨工艺降低了布线前衬底晶片10”中的翘曲以及起伏(undulation)。优选地，研磨工艺应该将翘曲降低至不大于40μm的水平，将起伏降低至适当的最小值。
布线衬底晶片10’的制造方法的下一个步骤是布线前衬底晶片10”的平滑化，对用于形成无源器件组20的表面执行平滑化工艺。在执行完上述工艺之后的布线前衬底晶片10”的表面粗糙(显然是材料陶瓷的粒度以及利用研磨剂进行研磨的缘故)。陶瓷材料特性以及研磨方法的优化选择仍无法使得布线前衬底晶片10”的表面的表面粗糙度Rz远小于5μm，而在具有上述粗糙度的表面上不可能合适地构建无源器件组20中包含的这些微小的无源器件。例如，如果在具有大约5μm的表面粗糙度的表面上构建电容器21，明显地，则第一电极21a以及介电层21c由于太薄而不能以适当的平整度形成于粗糙表面上。如果在介电层21c中不能获得合适的均匀厚度，则不能确保电容器21的充分的压力特征。为了避免上述问题，在布线衬底晶片10’的制造方法中，在上述的研磨工艺之后必须进行预定平滑化工艺。
图10说明了平滑化工艺。图10为包含执行平滑化工艺的布线前衬底晶片10”的表面的放大局部截面图。在平滑化工艺之前，当完成上述研磨工艺之后，布线前衬底晶片10”的表面或绝缘层11的表面如图10(a)所示。如图10(b)所示，在这种粗糙表面上形成薄绝缘膜16’。通过在布线前衬底晶片10”的表面上涂布绝缘液体的薄涂布以及随后进行烘烤，形成绝缘膜16’。绝缘液体可以通过SOG(旋涂玻璃)提供。绝缘涂布液体涂布至例如不大于1μm的厚度。通过以这种方式形成薄绝缘膜16’，可以降低布线前衬底晶片10”的表面粗糙度。如图10(c)所示，重复此绝缘膜形成步骤预定次数，直至布线前衬底晶片10”中的陶瓷表面上的突出部埋入具有多层绝缘膜16’的绝缘膜16中(请注意，绝缘膜16在图10示出)。通过如图10所示的方法，在用于形成无源器件组20的布线前衬底晶片10”的整个表面上方降低表面粗糙度Rz至不大于0.02μm的水平。通过执行此紧跟上述研磨工艺的平滑化工艺获得布线衬底晶片10’。
图11示出了另一平滑化工艺。图11为包含执行平滑化工艺的布线前衬底晶片10”的表面的放大局部截面图。此平滑化工艺也由绝缘层11的粗糙表面，即布线前衬底晶片10”的表面开始。如图11(b)所示，在此表面上形成厚金属膜17’。通过例如无电解电镀或电解电镀，在包含于无源器件组20中的无源器件的构建位置形成金属膜17’。金属膜17’具有例如20μm的厚度。以此种方式，布线前衬底晶片10”中的陶瓷表面上的突出部埋入金属膜17’中。接下来，将金属膜17’研磨成具有如图11(c)所示的平坦表面的金属膜17(请注意，金属膜17仅在图11示出)。研磨可以是利用预定研磨剂(化学液)的机械研磨。通过如图11所示的上述方法，在形成无源器件的布线前衬底晶片10”的表面的每个位置上可以降低表面粗糙度Rz至不大于0.02μm的水平。
在电子部件模块X1的制造方法中，接下来，如图4(b)所示，在布线衬底晶片10’的一表面上形成多个焊盘14。焊盘14可以通过以下处理形成：首先通过例如溅射以在布线衬底晶片10’上形成预定的金属膜，随后通过预定的湿蚀刻或干蚀刻工艺图案化该金属膜。或者，可以通过无电解电镀或电解电镀形成焊盘14。
接下来，如图4(c)所示，在布线衬底晶片10’上形成电容器21的第一电极21a。第一电极21a可以通过以下处理形成：首先通过例如溅射在布线衬底晶片10’上形成预定金属材料的膜，随后通过预定湿蚀刻或干蚀刻工艺图案化所形成的金属膜。
接下来，如图4(d)所示，在第一电极21a上形成电容器21的介电层21c。介电层21c可以通过以下处理形成：首先通过例如溅射至少在第一电极21a上形成预定介电材料的膜，随后通过预定湿蚀刻或干蚀刻工艺图案化所形成的介电膜。
接下来，如图5(a)所示，在布线衬底晶片10’上形成用于电解电镀的籽晶层101(由粗线表示)，其覆盖第一电极21a以及介电层21c。籽晶层101具有由例如例如Ti膜及其上的Au膜、Cr膜及其上的Au膜、Ti膜及其上的Cu膜、或Cr膜及其上的Cu膜构成的层叠结构。籽晶层101可以通过沉积方法或溅射方法形成。
接下来，如图5(b)所示，形成用于形成第一层厚导体部的抗蚀图案102。第一层厚导体部包含电容器21的第二电极21b、电感器22的螺旋线圈22a、以及三维布线30的第一布线部31。抗蚀图案102具有用于图案化第一层厚导体部的开口102a。在形成抗蚀图案102的步骤中，首先，通过旋涂液体光致抗蚀剂在布线衬底晶片10’上形成光致抗蚀剂膜。接下来，执行曝光和显影工艺以图案化光致抗蚀剂膜。光致抗蚀剂的实例包括例如AZP4210(由AZ电子材料公司生产)以及AZ1500(由AZ电子材料公司生产)。以下说明的其它抗蚀图案也可以通过基本上与光致抗蚀剂膜形成工艺相同的工艺来形成，之后进行曝光和显影处理。
接下来，如图5(c)所示，执行电解电镀以在抗蚀图案102的开口102a中形成第一层厚导体部(其包含第二电极21b、螺旋线圈22a以及第一布线部31)。当执行电解电镀时，对籽晶层101施加电流。
接下来，如图6(a)所示，在抗蚀图案102上形成用于形成第二层厚导体部的抗蚀图案103。第二层厚导体部包含电感器22的连接部22c以及三维布线30的第三布线部33。抗蚀图案103具有用于图案化第二层厚导体部的开口103a。
接下来，如图6(b)所示，执行电解电镀以在抗蚀图案103的开口103a中形成第二层厚导体部(其包含连接部22c以及第三布线部33)。当执行电解电镀时，对籽晶层101施加电流。
接下来，如图6(c)所示，利用例如去除剂来去除抗蚀图案102、103，以及在上述去除步骤之后，去除籽晶层101的露出部(在图6(c)之后的其它各图中不再示出籽晶层101的非露出部)。去除剂可以是例如AZ去除剂(Remover)700(由AZ电子材料公司生产)。随后描述的抗蚀图案可以通过去除抗蚀图案102、103的相同去除方法来去除。
接下来，如图7(a)所示，形成抗蚀图案104。抗蚀图案104作为在第二层厚导体部上形成第三层厚导体部的牺牲层。第三层厚导体部包含电感器22的螺旋线圈22b以及三维布线30的第二布线部32。
接下来，如图7(b)所示，在抗蚀图案104的表面上以及第二层厚导体部的露出表面上形成籽晶层105(由粗线表示)。籽晶层105具有与籽晶层101相同的结构，并通过与上述籽晶层101的形成方法相同的方法来形成。
接下来，如图7(c)所示，形成用于第三层厚导体部的抗蚀图案106。抗蚀图案106具有用于图案化第三层厚导体部(其包含螺旋线圈22b以及第二布线部32)的开口106a。
接下来，如图8(a)所示，执行电解电镀以在抗蚀图案106的开口106a中形成第三层厚导体部(其包含螺旋线圈22b以及第二布线部32)。当执行电解电镀时，对籽晶层105施加电流。
接下来，如图8(b)所示，形成抗蚀图案107。抗蚀图案107具有用于图案化三维布线30的焊盘34的开口107a。
接下来，如图8(c)所示，执行电解电镀以在抗蚀图案107的开口107a中形成焊盘34。当执行电解电镀时，对籽晶层105施加电流。
接下来，如图9(a)所示，去除抗蚀图案106、107，以及在上述去除步骤之后，去除籽晶层105的露出部(在图9(c)之后的其它各图中不再示出籽晶层105的非露出部)。之后，如图9(b)所示，去除抗蚀图案104。
接下来，如图9(c)所示，安装器件芯片41、42。在此步骤中，每个器件芯片均使得其凸点电极对准它们对应的焊盘34，以及随后将凸点电极与焊盘34彼此接合。如果器件芯片41、42的凸点电极为例如Au钉头凸点，则利用超声波方法进行接合。如果器件芯片41、42的凸点电极为例如焊料凸点，则利用预定的热处理进行接合。
接下来，执行切割工艺将布线衬底晶片10’切割成多个电子部件模块X1。通过上述步骤，可以实现电子部件模块X1的批量生产。
电子部件模块X1中的无源器件，即电容器21和电感器22，形成于布线衬底10上。这些无源器件并非是较大或在布线衬底10上独立安装的表面安装器件。因此，电子部件模块X1适合于将其无源器件设置在衬底上的小区域中，以及因此适合于将其无源器件组20设置在衬底上的小区域中，其中无源器件组20包括这些无源器件且组成预定无源电路。如上所述的电子部件模块X1具有可将模块自身制成很小的优点。
电子部件模块X1中的无源器件(即电容器21和电感器22)以及三维布线30并未埋入在例如树脂材料或陶瓷材料的介电材料中。在两个无源器件之间，或无源器件与三维布线30之间不存在介电材料。因此，根据电子部件模块X1，能够降低可能出现在无源器件之间或无源器件与三维布线30之间的寄生电容。这种寄生电容的降低有利于提高每个无源器件的性能，尤其有利于提高电感器22的Q值。此外，电子部件模块X1使得为电容器21的介电层21c选取高介电材料具有高自由度。因此，电子部件模块X1适合于提高性能。
如上所述，电子部件模块X1适合于尺寸缩减以及性能提高。因此电子部件模块X1有助于例如包含该模块的诸如信息处理装置的整个电子装置的尺寸缩减以及性能提高。
此外，电子部件模块X1包括作为整个模块的基础衬底的布线衬底10，其用于外部连接的焊盘14位于与设置有无源器件组20的一侧背对的一侧上。因此，当安装至支撑包含模块的整个系统的系统衬底或母衬底上时，该模块不需要布线衬底(例如多层布线衬底)。如上所述的电子部件模块X1有助于系统的尺寸缩减。
图12为根据本发明第二实施例的电子部件模块X2的截面图。电子部件模块X2与电子部件模块X1不同之处在于还包括密封盖51。密封盖51由例如金属材料或陶瓷材料制成。密封盖51在布线衬底10上的无源器件组20、三维布线30以及器件芯片41、42上方提供气密性密封。
通过与制造电子部件模块X1相似的方法来制造电子部件模块X2，仅在参考图9(c)所述的器件芯片安装步骤与在分割步骤之间增加了在布线衬底晶片10’上安装密封盖51的步骤(密封步骤)。在密封步骤中，密封盖51通过密封材料52与布线衬底晶片10’(布线衬底10)接合。密封材料52由例如焊料、玻璃粉或树脂材料提供。如上所述的晶片级密封步骤有利于提高电子部件模块X2的生产率。
根据上述的电子部件模块X2，可以获得与针对电子部件模块X1论述的相同技术优点。此外，根据电子部件模块X2，如上所述，密封盖51为密封无源器件组20、三维布线30以及布线衬底10上的器件芯片41、42提供气密性密封。
图13为根据本发明第三实施例的电子部件模块X3的截面图。电子部件模块X3与电子部件模块X1不同之处在于：包括代替器件芯片41、42的器件芯片43，以及还包括外围壁53。器件芯片43为多个器件芯片(例如器件芯片41、42)的单芯片版，并以在布线衬底10上完全覆盖无源器件组20以及三维布线30的方式安装。形成外围壁53以在布线衬底10上包围无源器件组20的周边。通过三维布线30以及外围壁53将器件芯片43固定于布线衬底10。外围壁53由例如金属材料制成。如上所述的器件芯片43以及外围壁53为布线衬底10上的无源器件组20以及三维布线30提供气密性密封，其中利用器件芯片43作为密封盖。
电子部件模块X3可以通过与制造电子部件模块X1相似的方法来制造，其中微小变化在于：形成外围壁53；以及在安装步骤中，安装代替器件芯片41、42的器件芯片43。外围壁53可以在布线衬底晶片10’上与三维布线30同时形成。在安装步骤中，器件芯片43的凸点电极与焊盘34接合，以及器件芯片43还通过密封材料54与外围壁53接合。密封材料54由例如焊料、玻璃粉或树脂材料提供。如上所述的晶片级密封步骤有利于提高电子部件模块X3的生产率。
根据上述的电子部件模块X3，可以获得与针对电子部件模块X1论述相同的技术优点。此外，根据电子部件模块X3，如上所述，器件芯片43作为密封盖，并且器件芯片43和外围壁53为布线衬底10上无源器件组20和三维布线30的提供气密性密封。
图14为根据本发明第四实施例的电子部件模块X4的截面图。电子部件模块X4与电子部件模块X1不同之处在于：还包括在布线衬底10的预定凹槽中的器件芯片44。根据本发明的电子部件模块在安装器件芯片中也可以具有上述设置。
图15为根据本发明第五实施例的电子部件模块X5的截面图。电子部件模块X5与电子部件模块X2不同之处在于：还包括在布线衬底10中的器件芯片45。根据本发明的电子部件模块在安装器件芯片中也可以具有上述设置。
图16为根据本发明第六实施例的电子部件模块X6的截面图。电子部件模块X6包括布线衬底10、无源器件组20、三维布线30以及器件芯片41、42、46。电子部件模块X6与电子部件模块X1基本上相同，区别仅在于电子部件模块X6还包括设置于布线衬底10的预定凹槽中的器件芯片46。
图17为根据本发明第七实施例的电子部件模块X7的截面图。电子部件模块X7与电子部件模块X6不同之处在于：还包括密封盖51。密封盖51的材料以及与布线衬底10的接合方式与根据电子部件模块X2的密封盖51相同。
图18为根据本发明第八实施例的电子部件模块X8的截面图。电子部件模块X8包括布线衬底10、无源器件组20、三维布线30以及器件芯片47。器件芯片47不依赖三维布线30而直接安装于布线衬底10上。根据本发明的电子部件模块在安装器件芯片中也可以具有上述设置。
图19为根据本发明第九实施例的电子部件模块X9的截面图。电子部件模块X9与电子部件模块X8不同之处在于：还包括密封盖55。密封盖55的材料以及与布线衬底10的接合方式与根据电子部件模块X2的密封盖51相同。

Claims (15)

1.一种电子部件模块，该电子部件模块包含：
布线衬底；
多个无源器件，形成在该布线衬底的表面的上方；
三维布线；以及
器件芯片，其安装于该布线衬底上并设置在所述多个无源器件的上方，
其中，所述多个无源器件彼此之间间隔有一间隙，以及所述多个无源器件和所述三维布线均未埋入在介电材料中，
其中所述无源器件包含形成于该布线衬底上的多线圈电感器，该多线圈电感器包含多层设置的多个线圈，并且所述线圈的相邻绕线彼此之间具有间隙从而相互隔开，以及
其中该多线圈电感器包含彼此之间具有间隙从而相互隔开的多个螺旋线圈。
2.根据权利要求1所述的电子部件模块，其中所述无源器件包含形成于该布线衬底上的电容器与电阻器中的至少其中之一。
3.根据权利要求1所述的电子部件模块，其中所述三维布线包含：
第一布线部，其在该布线衬底上延伸；
第二布线部，其与该布线衬底分隔且沿着该布线衬底延伸；以及
第三布线部，其在该布线衬底的厚度方向上延伸。
4.根据权利要求1所述的电子部件模块，其中所述器件芯片包含高频滤波器。
5.根据权利要求1所述的电子部件模块，其中该布线衬底设置为包含至少一层内布线层的多层布线衬底。
6.根据权利要求5所述的电子部件模块，其中该多层布线衬底设置为包含层叠的多层陶瓷层的多层陶瓷布线衬底。
7.根据权利要求5所述的电子部件模块，其中该布线衬底包含用于与内布线层连接的通路。
8.根据权利要求1所述的电子部件模块，其中该布线衬底包含穿透该布线衬底的通路。
9.根据权利要求1所述的电子部件模块，其中该电子部件模块还包含密封盖。
10.根据权利要求1所述的电子部件模块，其中所述多个无源器件与所述器件芯片彼此之间间隔有一间隙。
11.根据权利要求1所述的电子部件模块，还包括：外围壁，设置在所述布线衬底与所述器件芯片之间并包围所述多个无源器件，其中所述外围壁、所述布线衬底以及所述器件芯片协作将所述多个无源器件密封。
12.根据权利要求11所述的电子部件模块，其中所述器件芯片通过倒装芯片连接方式连接至所述布线衬底。
13.根据权利要求1所述的电子部件模块，还包括：金属膜或绝缘膜，设置在所述布线衬底与所述多个无源器件之间，所述布线衬底的表面上的突出部埋入所述金属膜或绝缘膜中。
14.一种电子部件模块的制造方法，该电子部件模块包含：
布线衬底；
多个无源器件，形成在该布线衬底的表面的上方；
三维布线；以及
器件芯片，其安装于该布线衬底上并且设置在所述多个无源器件的上方；
该方法包含下列步骤：
制造包含多个电子部件模块形成区域的布线衬底晶片；
以使所述多个无源器件彼此之间具有间隙而相互隔开的方式，在该布线衬底晶片上的每一个电子部件模块形成区域中形成所述多个无源器件，同时在该布线衬底晶片上方的每个电子部件模块形成区中形成所述三维布线；
在该布线衬底晶片上的每一个电子部件模块形成区域上安装所述器件芯片；以及
分割该布线衬底晶片；
其中所述多个无源器件和所述三维布线均未埋入在介电材料中。
15.根据权利要求14所述的方法，还包含在该布线衬底晶片上的每一个电子部件模块形成区域上安装密封盖的步骤。
CN2007101471628A 2006-08-31 2007-08-30 电子部件模块及其制造方法 Active CN101136397B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006235727 2006-08-31
JP2006235727A JP4722795B2 (ja) 2006-08-31 2006-08-31 配線基板および電子部品モジュール
JP2006-235727 2006-08-31

Publications (2)

Publication Number Publication Date
CN101136397A CN101136397A (zh) 2008-03-05
CN101136397B true CN101136397B (zh) 2011-11-23

Family

ID=39151210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101471628A Active CN101136397B (zh) 2006-08-31 2007-08-30 电子部件模块及其制造方法

Country Status (4)

Country Link
US (1) US8345438B2 (zh)
JP (1) JP4722795B2 (zh)
KR (1) KR100945622B1 (zh)
CN (1) CN101136397B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4434268B2 (ja) * 2007-11-28 2010-03-17 Ｔｄｋ株式会社 電子部品モジュール
JP5154262B2 (ja) * 2008-02-26 2013-02-27 太陽誘電株式会社 電子部品
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
JP2010004028A (ja) * 2008-05-23 2010-01-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
US20100022063A1 (en) * 2008-07-28 2010-01-28 Mete Erturk Method of forming on-chip passive element
US20100019346A1 (en) * 2008-07-28 2010-01-28 Mete Erturk Ic having flip chip passive element and design structure
JPWO2010095201A1 (ja) * 2009-02-20 2012-08-16 パナソニック株式会社 半導体装置及び半導体装置の製造方法
US9607935B2 (en) * 2009-04-21 2017-03-28 Ati Technologies Ulc Semiconductor chip package with undermount passive devices
US8058934B2 (en) * 2009-06-03 2011-11-15 Qualcomm Incorporated Apparatus and method for frequency generation
CN102460686B (zh) * 2009-06-30 2016-01-06 日本电气株式会社 半导体器件、用于半导体器件的安装基板以及制造安装基板的方法
EP2309829A1 (en) * 2009-09-24 2011-04-13 Harman Becker Automotive Systems GmbH Multilayer circuit board
JP5401292B2 (ja) * 2009-12-15 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び通信方法
FR2961345A1 (fr) * 2010-06-10 2011-12-16 St Microelectronics Tours Sas Circuit integre passif
KR101088824B1 (ko) * 2010-06-16 2011-12-06 주식회사 하이닉스반도체 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법
KR101436462B1 (ko) 2013-05-06 2014-09-01 한국과학기술원 관통 실리콘 비아 연결성 탐침 소자, 이를 포함하는 연결성 측정 장치 및 방법
CN103681539B (zh) * 2013-12-18 2016-06-08 江阴长电先进封装有限公司 一种集成共模电感的封装结构及其封装方法
JP6310371B2 (ja) * 2014-09-11 2018-04-11 太陽誘電株式会社 弾性波デバイス
US9553079B1 (en) * 2015-12-15 2017-01-24 International Business Machines Corporation Flip chip assembly with connected component
JP7266996B2 (ja) 2018-11-20 2023-05-01 太陽誘電株式会社 インダクタ、フィルタおよびマルチプレクサ
US11495588B2 (en) 2018-12-07 2022-11-08 Advanced Micro Devices, Inc. Circuit board with compact passive component arrangement
CN110176437B (zh) * 2019-05-31 2020-11-03 合肥圣达电子科技实业有限公司 一种窄间距陶瓷接线柱及其制备方法
CN110386586A (zh) * 2019-08-16 2019-10-29 中电科技集团重庆声光电有限公司 一种光电隔离通用片式can总线微系统封装结构
CN111968995B (zh) * 2020-07-13 2024-02-09 深圳市汇芯通信技术有限公司 一种集成无源器件及其制作方法和集成电路
CN117501071A (zh) * 2021-06-11 2024-02-02 微芯片技术股份有限公司 用于感应线性位置感测的感测线圈以及相关设备、系统和方法
CN117716209A (zh) 2021-08-05 2024-03-15 微芯片技术股份有限公司 感应角位置传感器以及相关设备、系统和方法
CN117560860A (zh) * 2022-08-04 2024-02-13 辉达公司 堆叠多个印刷电路板的方法和配置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1339175A (zh) * 1999-01-29 2002-03-06 科恩格森特系统股份有限公司 具有集成射频能力的多芯片模块

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253079A (en) * 1979-04-11 1981-02-24 Amnon Brosh Displacement transducers employing printed coil structures
JPH0377360A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
JPH06232528A (ja) * 1993-02-08 1994-08-19 Hitachi Ltd 混成集積回路基板及びその製法
JPH08274575A (ja) * 1995-04-03 1996-10-18 Kokusai Electric Co Ltd 素子複合搭載回路基板
JP3513333B2 (ja) * 1995-09-29 2004-03-31 キヤノン株式会社 多層プリント配線板およびそれを実装する電子機器
JPH10294421A (ja) 1997-04-17 1998-11-04 Hitachi Ltd マルチチップモジュールおよびその製造方法
US6136458A (en) * 1997-09-13 2000-10-24 Kabushiki Kaisha Toshiba Ferrite magnetic film structure having magnetic anisotropy
US6075427A (en) * 1998-01-23 2000-06-13 Lucent Technologies Inc. MCM with high Q overlapping resonator
TW462131B (en) * 1998-07-08 2001-11-01 Winbond Electronics Corp Assembling type inductive devices
JP3715438B2 (ja) 1998-07-21 2005-11-09 富士通株式会社 電子装置およびその製造方法
JP2001223301A (ja) * 2000-02-08 2001-08-17 Hitachi Ltd 薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ
JP2002252324A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 半導体装置およびその製造方法
JP3666411B2 (ja) * 2001-05-07 2005-06-29 ソニー株式会社 高周波モジュール装置
TW552686B (en) * 2001-07-12 2003-09-11 Hitachi Ltd Electronic circuit component
JP4232884B2 (ja) * 2001-07-18 2009-03-04 Ｔｄｋ株式会社 モジュール部品
US6608361B2 (en) * 2001-07-31 2003-08-19 G-Plus, Inc. On-chip inductor using active magnetic energy recovery
JP2003101222A (ja) * 2001-09-21 2003-04-04 Sony Corp 薄膜回路基板装置及びその製造方法
JP2005302873A (ja) * 2004-04-08 2005-10-27 Mitsubishi Electric Corp 半導体装置、電子機器および半導体装置の製造方法
EP1807931A4 (en) * 2004-08-17 2012-03-21 Semiconductor Components Ind INTEGRATED INDUCTORS AND ESD PROTECTORS WITH BUILT-IN PASSIVE FILTER
US7750434B2 (en) * 2005-01-31 2010-07-06 Sanyo Electric Co., Ltd. Circuit substrate structure and circuit apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1339175A (zh) * 1999-01-29 2002-03-06 科恩格森特系统股份有限公司 具有集成射频能力的多芯片模块

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平8-274575A 1996.10.18

Also Published As

Publication number Publication date
CN101136397A (zh) 2008-03-05
KR100945622B1 (ko) 2010-03-04
US8345438B2 (en) 2013-01-01
US20080055873A1 (en) 2008-03-06
KR20080021515A (ko) 2008-03-07
JP4722795B2 (ja) 2011-07-13
JP2008060342A (ja) 2008-03-13

Similar Documents

Publication Publication Date Title
CN101136397B (zh) 电子部件模块及其制造方法
KR100647180B1 (ko) 반도체 장치 및 그 제조 방법, 캐패시터 구조체 및 그 제조방법
JP4784606B2 (ja) シート状複合電子部品とその製造方法
US6822329B2 (en) Integrated circuit connecting pad
KR101541570B1 (ko) 코일 부품 및 그 제조방법
TW544817B (en) Semiconductor device
US6590473B1 (en) Thin-film bandpass filter and manufacturing method thereof
CN112039456B (zh) 体声波谐振器的封装方法及封装结构
JP2019106429A (ja) ガラス配線基板、その製造方法及び半導体装置
US20110170268A1 (en) Electromagnetic band gap structure, element, substrate, module, and semiconductor device including electromagnetic band gap structure, and production methods thereof
CN107204295A (zh) 电子元件封装件及制造该电子元件封装件的方法
CN115064450B (zh) 用于射频前端模组的封装方法、射频模组封装结构
TW200933842A (en) Semiconductor device having wafer level chip scale packaging substrate decoupling
CN102376539B (zh) 用于制造电路的方法和电路
WO2007041100A2 (en) Pakaged electronic devices and process of manufacturing same
CN115458511B (zh) 一种滤波器电路封装结构及其制作方法
KR20030054233A (ko) 무선통신 모듈용 마이크로 인덕터
WO2008133369A1 (en) The manufacturing method of the thin film ceramic multi layer substrate
CN108133931B (zh) 一种模组结构及其制作方法
CN101315998A (zh) 成形集成无源器件
WO1996042110A1 (fr) Dispositif a semi-conducteurs
JP6974502B2 (ja) 半導体装置
CN111711429A (zh) Fbar双工器的制备方法以及fbar双工器
CN118316409B (zh) 异质集成滤波器的制造方法及异质集成滤波器
US20110062533A1 (en) Device package substrate and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TAIYO YUDEN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20110104

Owner name: FUJITSU LTD.

C41 Transfer of patent application or patent right or utility model
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: Fu Xiaoyu

Inventor after: Song Bengang

Inventor after: Ueda Satoshi

Inventor after: Takahashi Takeo

Inventor before: Fu Xiaoyu

Inventor before: Song Bengang

Inventor before: Ueda Satoshi

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: MI XIAOYU TSUYOSHI MATSUMOTO SATOSHI UEDA TO: MI XIAOYU TSUYOSHI MATSUMOTO SATOSHI UEDA TAKEO TAKAHASHI

Free format text: CORRECT: ADDRESS; FROM: KAWASAKI CITY, KANAGAWA, JAPAN TO: TOKYO, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20110104

Address after: Tokyo, Japan

Applicant after: Taiyo Yuden Co., Ltd.

Co-applicant after: Fujitsu Ltd.

Address before: Kawasaki, Kanagawa, Japan

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200211

Address after: Tokyo, Japan

Patentee after: TAIYO YUDEN Co.,Ltd.

Address before: Tokyo Capital of Japan

Co-patentee before: FUJITSU Ltd.

Patentee before: TAIYO YUDEN Co.,Ltd.

TR01 Transfer of patent right