CN1339175A - 具有集成射频能力的多芯片模块 - Google Patents

具有集成射频能力的多芯片模块 Download PDF

Info

Publication number
CN1339175A
CN1339175A CN00803258A CN00803258A CN1339175A CN 1339175 A CN1339175 A CN 1339175A CN 00803258 A CN00803258 A CN 00803258A CN 00803258 A CN00803258 A CN 00803258A CN 1339175 A CN1339175 A CN 1339175A
Authority
CN
China
Prior art keywords
radio frequency
intermediate frequency
chip module
active circuit
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00803258A
Other languages
English (en)
Other versions
CN1206732C (zh
Inventor
H·哈希米
S·昌
R·福尔斯
E·迈克卡尔蒂
T·特林
T·特兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Conexant Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conexant Systems LLC filed Critical Conexant Systems LLC
Publication of CN1339175A publication Critical patent/CN1339175A/zh
Application granted granted Critical
Publication of CN1206732C publication Critical patent/CN1206732C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本发明提供了使用于基带、射频(RF)、或者中频(IF)应用中的一种多芯片模块(MCM),它包含拥有多个不同功能的有源电路芯片。有源电路芯片被安装在一个基底上,这个基底被构造为提供单一多芯片模块(MCM)包中的集成子系统。多芯片模块(MCM)包含多个特征,这使得它可以满足电学性能、高容量制造、和低成本要求。多芯片模块(MCM)可以结合分立的接地平面实现电子屏蔽和隔离,通道构造为热沉和接地连接,并且特别的构造了压模附加块和暴露的接地导电块。

Description

具有集成射频能力的多芯片模块
发明领域
本发明一般的涉及被应用于射频和中频应用的多芯片模块(MCM)。更具体地，本发明涉及到多芯片模块(MCM)的特征。这特征促使低成本、高容量的模块制造，集成不同的有源电路芯片的功能性。
发明背景
多芯片模块(MCM)是不同的电子仪器组件，这些组件可以包含许多裸露的和/或经包装的集成电路(IC)芯片和许多离散的元件(例如，电阻器，电容器，和电感器)，所有这些都耦合在一个互连的基底上的。传统的多芯片模块(MCM)包含一个非常复杂的多层的互连的基底，基底有许多裸露的印模和其它元件。现有的技术中，多芯片模块(MCM)有定制的尺寸并且不必要象熟知的集成电路包装工业那样必须符合标准的“包装”格式.换句话说，每个现有的技术中，多芯片模块基底(与多芯片模块包相比较)是典型地用不同的方式设计、处理、和测试的。多芯片模块常常被用于许多电子应用，例如个人电脑，主机，电信，和电话系统，其中许多元件有相似的电子特性或者有相似的电路，可以在单个包里归为一组。尽管基本的多芯片模块的设计和制造技术相对的清楚明白，这些传统的技术没有促进低成本、高容量的生产方法。许多多芯片模块包装技术仅仅容纳了裸露的基底，有些容纳了裸露的基底和离散的元件。然而，现有的技术中，有裸露基底和包装基底和离散元件的多芯片模块被利用到多千兆赫的应用。另外，通常的多芯片模块技术没有延伸到射频(RF)应用，例如有运行在超过大约800兆赫的射频的电路的应用，和中间波段应用，例如有运行在200和800兆赫之间频率的电路的应用。
不断增加的对更高的电路集成度，低生产成本，易于升级，更小的元件尺寸的需求，在射频和中频应用中已经很难满足。这个难题与许多实际的原因相关。例如，不同的射频和/或者中频电路元件之间的屏蔽和信号隔离典型的限制了单个多芯片模块可以包含的有源元件数目。另外，电磁干扰(EMI)和发射的调节极限会进一步限制通常的射频/中频(RF/IF)模块的设计参数。此外，从一些射频电路芯片的热量发射会给通常的模块设计带来另一个负担。
前述的现有设计技术的缺点带来下面的结果，通常的射频/中频(RF/IF)包在高容量应用方面受到限制。最好的，通常的射频/中频(RF/IF)多芯片模块(MCM)运行在元件层次(在子系统层次之下)；许多物理上离散的多芯片模块(MCM)典型的被用于可操作的子系统或者与主板相连的系统，该主极为一个互相连接结构。每个单个多芯片模块(MCM)可以充分的屏蔽来避免相互间的射频干扰，并且可以减少相关的电磁干扰(EMI)发射数量。不幸，单个多芯片模块(MCM)的使用增加了设计和生产的成本，因为单独划分，匹配和隔绝网络在不同的多芯片模块(MCM)间是必要的。
不仅有上面的问题，通常的多芯片模块(MCM)可能不足够灵活来适应许多设计选择。例如，在现有的多芯片模块(MCM)技术中，这不可能也不经济来接合表面装置和布线工艺，并且在一个现有技术的多芯片模块(MCM)基底上包含不同的有源集成电路型号(例如，互补金属氧化物半导体(CMOS)的，砷化稼半导体(GaAs)的，偶极的)也不太可能。此外，当用于不同类型的热沉和射频接地目的，或者当从应用到应用使用不同种类的终端，通常的多芯片模块(MCM)可能不够灵活。
发明内容
参照本发明，单个的射频/中频多芯片模块(MCM)可以包含多个有源的电路芯片和多个离散的元件与一个互相连接的基底耦合。多芯片模块(MCM)可以被配置为实现任何数目的不同的射频/中频(RF/IF)功能，从而它可以作为一个独立的子系统工作。高度集成，射频隔离技术，和热沉技术的运用，使多芯片模块(MCM)可以与许多分离的通常的模块的功能相当，而不需要相关的设计和生产成本。另外，一个射频/中频(RF/IF)多芯片模块(MCM)可以用灵活的方式设计，这样可以关注到不同的生产的、电子的、环境的和测量的参数。
本发明上面和其它的优势可以通过有互连基底的一个多芯片模块(MCM)，一些与互连基底耦合的表面安装的无源部件，至少一个与互连基底耦合的有源的电路设备来实现。所述的至少一个有源电路设备被构造为执行多个射频(RF)功能，这样，多芯片模块(MCM)象一个集成包一样运作。
附图说明
结合附图并参考细节描述和权利要求，可以对本发明有一个更完整的理解。图中相同的标号涉及相似的元件。
图1是一个多芯片模块(MCM)的立体分解图。
图2是一个多芯片模块(MCM)示意性的顶视图，显示了有源芯片和离散元件的安排的一种范例。
图3是一个范例的基底示意的顶视图，此基底可以用于图2所示的多芯片模块(MCM)。
图4是一个范例的基底的细节部分顶视图，此基底可以用于多芯片模块(MCM)。
图5是一个多芯片模块(MCM)示意性的底视图。
图6和图7是范例的多芯片模块(MCM)的断面示意图。
图8是多芯片模块(MCM)的一部分的断面示意图。
图9和图10是一装有有源电路芯片的多芯片模块(MCM)基底的各自部分的顶视示意图。
图11和图12是可用于多芯片模块(MCM)的印刷电感器元件的顶视示意图。
较佳实施例的详细说明
下面的描述涉及到一些首选实例中的射频(RF)元件，射频(RF)电路，和射频(RF)信号。根据通常的术语和当前的技术，“射频(RF)”表示超过大约800兆赫的频率。但是，本发明的技术可以延伸到中频使用，在大约200兆赫到800兆赫的范围里。此外，词“射频(RF)”和“中频(IF)”不企图为本发明加上任何限制。
通常的与电路芯片层次，基底层次，多芯片模块(MCM)层次的设计和生产相关的技术和要点可以在按照本发明构造的实际设备上应用。这些通常的技术，对于本领域熟练人员已经众所周知，这里将不详细表述。例如，基本的与陶瓷和/或者层压基底生产的技术，金或者铜的电镀，焊接，射频(RF)信号隔离，或者类似的将会在实际设备上实施。
参考图1，一个射频(RF)多芯片模块(MCM)100通常包含一个基底102，许多有源电路芯片104，和许多离散元件106。在一个实例中，多芯片模块(MCM)100的尺寸大约是36mm2到375mm2。尽管可以使用任意一个设备，多芯片模块(MCM)100最好包含二或者三个有源设备和10个到100个无源元件。
有源元件104可构造为实现任何数目的适合的功能。有源电路元件104的特定的功能会每个应用各不相同。例如，一单个有源电路元件104可以合适地设计为射频(RF)发射机，射频(RF)接收机，射频收发机低噪音放大器，可变增益放大器，或者其它类似的。如下所述，多芯片模块(MCM)100特别适合用多功能有源芯片104，例如单独一个芯片实现两个和更多不同的电子功能或者单独一个芯片包含一般与许多单独不同的芯片相关的特征。
在一个实用的实施例中，多芯片模块(MCM)100被构造用于无绳电话系统。不象现有技术系统需要单个射频(RF)和基带包，多芯片模块(MCM)100可以集成包含，例如，一个45兆赫的基带区和一个900兆赫区。其它的多芯片模块(MCM)100的应用包含多波段射频(RF)放大器。放大器可以在800MHz、1800MHz和2.4GHz运行。
多芯片模块(MCM)100被构造为包容使用不同型号的有源电路芯片104。例如，有源电路芯片104可以基于互补金属氧化物半导体(CMOS)，偶极，砷化稼半导体(GaAs)，或者其它的合适的模块技术。基底102可以合适的设计为便于硅、砷化稼和(或者)其它的模块基底材料。有源电路芯片104可以为裸露的模块或者包装的装配。裸露的射频(RF)芯片和相应的布线结合可以通过合适的环氧的和其它的胶囊密封材料结构上加固和电学上隔离。裸露的模块104可以通过布线结合，自动带绑定，或者倒装片结合与基底102互相连接。后面的已经为本领域熟练人员了解，这里将不作详细说明。
离散组件106，通常用表面固定技术固定在基底102上，可以包含电阻，电容，电感，晶体管包，和其它相似的。在较佳实施例中，表面安装的离散元件106的尺寸是根据熟知的包装惯例。例如，离散元件106典型的是0402或者0603大小。无源元件可以作为选择的或者附加的定位于有源芯片。模块上的设备的数目和位置可以由电子性能标准、冷却性、机械可靠性、和/或者装配考虑所影响。
在射频(RF)隔离或者电磁干扰是设计考虑的实施例中，多芯片模块(MCM)100包含一个金属盖108。在另一实施例中，多芯片模块(MCM)100可以应用通常的塑料的覆模技术提供基底102的适合的外套。覆模技术可以被用到能够忍受更多的射频(RF)干扰和对电磁干扰要求稍小的应用。这些覆模过程和材料已经众所周知，这里将不再详细描述。
基底102可以是叠压(有机的)材料或者陶瓷基础(无机的)的材料。在许多当前的应用中，因为叠压基底材料容易制造和此材料的电子，热学，结构上的性质，所以更多的使用这种材料。如图6-8(和图1中的虚线)，基底102可以包含任何数量的与介电层交替的金属层。可以用任何合适的材料生产基底102；通常的玻璃类聚合体例如BT，FR4，或者PTFE可以被用作绝缘材料并且任何合适的电导金属例如铜可以用于金属层。一个实际的范例中，基底102可能包含一到八层金属层；较佳的实施例包含二到四层金属层。在通常的基底设计中，上层和下层的金属层都是暴露的，内含的金属层被夹在至少两层介电层中间。基底102的形成，包含电导金属线和垫，超过了描述的范围。
在一个较佳实施例中，第一层或者最上层金属层是电路层而且在下面的金属层是接地层。接地层合适地将顶层到其它各层(例如，底层)的电路线隔离。接地层也可用于确定顶层的射频(RF)线的阻抗。在射频(RF)应用中，在电路层和接地层之间的介电层的厚度可以在设计时就加以调整来达到顶层线阻抗的需要。电路线的宽度和其他邻近的任何导电线也规定了阻抗。
基底102暴露的上表面110包含许多被介电材料分开的金属区域(从第一金属层留下的)。例如，一个金属压模附件块112可能与相应的有源电路芯片104相联系。特定的压模附件块112的构造，它位于基底102上的位置，并且/或者与多芯片模块(MCM)100的其它元件的相互作用要从所期望的多芯片模块(MCM)100的电学性能、多芯片模块(MCM)100里线路的布局和密度以及能量管理来考虑。有源电路芯片104可以用任何合适的方法(例如，环氧导电，焊接，或者其它类似的)被固定到压模附件块112。当然，其它的附加技术也可以根据基底的构成和/或者压模附件块112使用的材料使用。如下面更详细的说明，压模附加块112也可以做为一个接地块和/或者一个热沉区域。
上表面110也可以包含许多与无源元件106连接的接触块114。和附加块112相似，连接块114最好从第一层金属层M1形成。连接块114可以被形成，电镀，和根据通常的工艺进行处理使其利于表面固定无源元件106。用相对高温的焊接方法，无源元件106被很好地固定于连接块114。当多芯片模块(MCM)100随后用回流技术被固定在印刷布线板时，高温焊接保持完整。上表面110的特定的区域可以被一个焊料罩材料覆盖，这可以防止某些地方被焊料流入。图4示出了一个例基底400焊料罩区域400焊料罩区域402典型的定位于靠近基底102的那些部分，那里焊接了表面固定元件。
一些固定块116，最好从第一层金属层形成，也可以放在上表面110上。固定块116被合适的用钯或者软金电镀，便于电子地和物理化牢固布线固定。固定块116可以与导线，包终端，导体通道，或者其它相似的相连。来确立多芯片模块(MCM)100的电子功能(见图4)。根据通常的布线方案，一根细金线做为固定块116与有源电路芯片104的合适的区域电子连接(下面将更详细的描述)。当前的发明利用了特别构造的模附件块112，固定块116，和其它的多芯片模块(MCM)100的特征来强化模块的电性能。
基底102的内部的金属层可以合适的定限任何数量的导线，印刷元件(例如，电感器、变压器、电容器、和电阻器)，地电位面，终端，或者其它类似的。嵌入的元件(例如，电感器、变压器、电容器、和电阻器)也可以在基底102里利用。较佳实施例中，电镀的或者填充通道118的功能是基底102各层间的热和/或电路径。
多芯片模块(MCM)100包含许多设计元件和特征，这使得多个基带，射频(RF)，中频(IF)，和/或其它的有源电子芯片集成到一个单个基底102上。特别的，多芯片模块(MCM)100不同的有源芯片不需要根据它们的电子特征和功能归组。与现有的多芯片模块(MCM)方案的技术相比，多芯片模块(MCM)100可以通过足够数量的不同射频(RF)元件之间的射频(RF)隔离容纳多个射频(RF)的功能，尽管实际的多芯片模块(MCM)的尺寸相对较小(现有技术应用，例如移动电话，可以用到隔离技术，然而基底相对的较大，功能在它们的基底上分开)。不同的有源电路可以有各自的分割，隔离，和/或匹配的网络集成到基底102上。通过这种方法，多芯片模块(MCM)100不再需要在两个不同的包装模块间设计和实行外部的匹配和隔离电路。
多芯片模块(MCM)100被合适的构造，在满足对射频(RF)性能、隔离、屏蔽、测试、冷却性，可靠性和物理操作性的设计要求时实现多有源设备集成技术。进一步，对多芯片模块(MCM)100的构造使其生产的容量高而相对的成本低。下面详细描述使其满足这些设计目标的多芯片模块(MCM)100的那些方面。
热沉和射频(RF)接地
有源电路芯片，特别是射频(RF)芯片，通常都有高功率密度。一个小的射频(RF)芯片可以产生0.1到5瓦特的热功率；这些芯片产生的热量连接到合适的热沉而不使有源芯片和/或模块本身过热。为了有足够的热量转移率，有源设备104可以被固定于由低热阻和电阻的材料生成的压模附加块112。根据本发明的较好的方面，多芯片模块(MCM)100利用了填充通道做为热量通道来导电热量从有源电路芯片到合适的热量散布元件或者导电块。在一个较佳的实施例中，热量散发元件也可以做为射频(RF)的接地面。
图6中，示意性地描述了一个多芯片模块(MCM)600的范例的一部分的截面图。多芯片模块(MCM)600最好包含一个有源的电路元件602，元件602合适地附加固定在一个暴露的压模附加块604上。多个直通通道606在基底608里形成；直通通道606从压模附加块604到至少一个形成在基底608下表面上的导电块610。直通通道606可以根据任何数量的传统技术生产。较佳的实施例中，直通通道606首先被电镀，接着填入合适的导电和导热的(例如铜贴片，环氧导电，聚酯胶片，或者其它类似的)材料。
较佳的实施例中，做为热量通道的通道被填入了导热材料。填充材料防止了压模附加材料通过通道从开口处流出。填充材料也防止了当多芯片模块(MCM)包被焊接到下一级的板和组件时焊料通过通道被吸走。
填充过的直通通道606被构造为射频(RF)接地的热通道和电导体。将多芯片模块(MCM)600安装到一个主板，导电块610可以通过压模附加块604做为有源电路芯片602的地电位。为了给有源电路芯片602提供接地，布线612的一端可以直接固定，在压模附加块604，而另一端则在有源电路芯片上合适的地方。通过这种方法，直通通道606提供了从有源电路芯片602到主板之间的热通道，而且提供了从有源电路芯片602到主板和/或者到内部接地的直接的和低感应的接地路径。
根据本发明，射频(RF)地平面的位置，通道的构造，和从有源电路芯片到射频(RF)接地的导电通道可以根据不同的应用而各不相同。例如，图7描述了另一实例多芯片模块(MCM)700的一部分的截面图。多芯片模块(MCM)700包盲通通道702(盲通通道702可以是被电镀或者是电镀且填充)。盲通通道702热和电与第一个有源芯片704耦合到一个内部接地平面706。尽管图上没有显示，内部接平面706可以与一个合适的接地终端和/或一个合适的热沉相连。多芯片模块(MCM)700也包含一个电镀直通通道708，直通通道708热和电与第二个有源芯片710耦合到一个内部接地平面712和一个暴露导电块714。特别的，内部接地平面706和712可以在不通的金属层(如图所示)或者在相同的金属层上固定。在上面与图6相关的描述中，导电块714可以被焊接或者其它方法以导电的方式固定到提供很好RF接地的一块主板上。另一个填充的/电镀的通通道716穿透或者跨越三层金属层，连接第二有源芯片710和内部接地平面712。
分立接地平面
参考图1和5-7，在基底的相同或者不同的金属层的分割接地平面被最好用于实现在多个有源电路芯片和/或在单一有源电路芯片上不同的功能块之间的射频(RF)隔离。如图1所示，多芯片模块(MCM)100可以包含在一个基底102上的两个功能不同的部分(每个部分与二个有源芯片104之一相关)。为了减小两个部分间不必要的射频(RF)干扰，多芯片模块(MCM)100最好包含一个第一接地平面122和一个分开的第二接地平面124。在图1中，第一和第二接地平面122和124形成了相同的内部金属层上。这里已经很详细的描述过，多芯片模块(MCM)100可以利用通道118来建立接地平面和相应的模附加块112之间的电连接。接地平面122和124可以合适的地耦合到主板装备提供的接地或者是多芯片模块(MCM)100上合适的终端上(图1未显示)。
应该注意到接地平面122和124的特定的尺寸和形状可能因所给的设计而变化。例如，图7示出了有一内部接地平面706的第一有源电路芯片704。布线720确定了压模附加块722和电路芯片704之间的一直接连接路径。这样，为了射频(RF)目的，电路芯片704和接地平面706在操作上和功能上相关。然而，第二有源电路芯片710有定位在接地平面706不同层上的射频(RF)接地平面712。另外，电路芯片710可以与导电地的块714相连，后者也可以做为多芯片模块(MCM)700和下一组件即主板之间的连接区域。下绑定730通过压模附加块732给电路芯片710建立了RF接地。
如图5和6所述，分立接地地平面特征不是限制在内部金属层。图6中，第一导地块610a与第二导地块610b分开；分开的地块可以隔离单一有源芯片602上不同的功能区域。图5是另一多芯片模块(MCM)500的底视图，在图中，可以安置两个有源电路芯片(没有显示)。多芯片模块(MCM)500包含与第一有源电路芯片相关的第一导地板502和多个与第一有源电路芯片相关的第二导地板504。通道506显示相应地面块在电和热上与有源芯片和/或有源芯片的一部分耦合。相应通道也可以应用于将内部接地面层耦合到一个或者多个导连接块。
值得注意的是，导电接地块504被分割以便于单个有源电路芯片的本地射频(RF)隔离。例如，位于块504c上的有源芯片部分可以有与位于块504a或504b上的有源芯片部分不同的功能或不同的电特征。另外，由于不同的设计原因，位于块504a上的有源芯片部分可以有与之相联系的内部接地平面或者它可以不需要分开的射频(RF)接地板。
特定安排的设计准则和接地平面的构造依赖于电的要求，需要的有源线的阻抗，有源线的密度，和其它的因素。根据较佳实施例在单个介电基片上具有多个隔离RF功能的有源芯片是不以用此处所述的分立接地平面制造的。
法拉第罩
参考图1-3，多芯片模块(MCM)100可以通过使用金属盖108和合适的地面连接，在某些多芯片模块(MCM)100的元件周围形成一个法拉第罩，完成射频(RF)隔离和电磁干扰屏蔽。当然，某些多芯片模块(MCM)设计可以忍受射频(RF)或者电磁干扰；这些包不需要应用金属盖108并且可以替代地使用通常的覆模技术。
对图1和3已经很了解，最好在基底102的外围形成一些导电通道。这些通道的精确的数目和位置可以被地平面构造和法拉第罩保护的元件的数目和类型所规定。例如，外围通道的间距最好选择为确保多芯片模块(MCM)100对特定频率的RF干涉有充分的保护。通常，外围通道的间距小于不想要波长的二十分之一。
导电环200(见图2)在基底102的周界形成，较好地，通过外围通道。实际中，导电环200可以首先形成，然后在导电环200里或者外围导入通道。在较佳的实例中，导电环是电镀到或者蚀刻在基底102里。金属盖108是使用已知的焊接或者环氧导电固定技术固定于导电环200，这样金属盖108和至少导电环200的一部分电耦合。
外围通道最好构造为，它们与基底102里的金属接地平面耦合。例如，图1描述了外围通道130和132分别与接地平面122和124相耦合。这样，金属盖108，导电环200，和一个或者更多接地平面可以隔离和屏蔽基底102上的有源电路部分。法拉第罩屏蔽多芯片模块(MCM)100受外界射频(RF)和电磁干扰，并且法拉第罩可以合适的构造来保护和隔离多芯片模块(MCM)100中不同的部分，法拉第罩可能在某些应用中需要，例如无绳和移动电话，这里控制了射频(RF)或者电磁干扰的发射和干扰。
应该注意到导电环200不必要是连续的和金属盖108不必要在基底102周界形成物理封口。例如，导电环200可以在多芯片模块(MCM)的仅仅一个部分(例如，一个接收部分)是连续的。不连续可以是故意的以隔离和屏蔽多芯片模块(MCM)电路(发射部分)的特定的部分例如仅仅一个射频(RF)。现有的隔离技术可以使用分隔的金属盖或者有为间隔盖而设计的物理分割或者墙的金属盖。
为了增强法拉第罩的屏蔽和隔离效果，多芯片模块(MCM)100可以包含至少一个暴露的在基底102上形成的导电条140(见图1)。在一个较佳实施例中，导电条140作为一个延伸通过整个基底102的铜槽。导电条140是通过外围通道与一个和多接地平面耦合。另外，金属盖108可以导电的固定到导电条140(利用焊接和其它合适的材料)。导电条140的使用，与分立接地平面122和124合同，可以有效地产生分开的法拉第罩而不必形成附加的与金属盖108的地面连接。
通道的构造
参考图3-10，根据本发明较佳特征的多芯片模块(MCM)应用了通道。通道被构造和定位为增强多芯片模块(MCM)的电和热的特性。如前所述，通道可以是电镀的通道或者是填充的通道，依赖于特殊通道的想要的功能(例如为了热量消散和/或者RF接地)。
如图8所示，这里已经和详细地描述过，一个示例的多芯片模块(MCM)800可以使用任何单独绝缘基底802上的通道804，盲通道806，和嵌入的通道808的耦合。该基底是设计为容纳多个有源电路模块或者单个有源电路模块而有多个功能的。通过直通通道804，盲通道806，和嵌入的通道808，和其它多芯片模块(MCM)800的元件(这里已经讲过)的特定的安排可以被需要的电学性能准则，物理要求，和多芯片模块(MCM)800的生产事宜所规定。盲通道806可以被应用为通过它到里层的最短路线发送一个射频(RF)信号或者形成一个嵌入的变压器。如果应用一个电镀的通孔/道替代，它可以到达底端的暴露的接地块。由于接地块是在不同的电位下，将需要一个抗垫隔离区域从隔离底层上的其余的接地特征。进一步，直通通道将需要覆盖焊料罩，这样焊接多芯片模块(MCM)包时就不会短路相邻接地特征与通道。结果，盲通道可以缩短信号路线而且最终形成的包易于表面安装。
压模附加块和/或者有源电路芯片通道的特别安排，也可以加强多芯片模块(MCM)的电或热的性质。例如，图9已经很好的显示，范例有源电路芯片902可以与相应的压模附加块904相关并且合适的与其耦合。多个通道906-922(虚线所示)被很好的构造，这样它们与压模附加块904形成了电连接。为了有效的热沉，有源电路模块将复盖所有的热通道。图4显示了一个范例基底400上相似的压模附加块112和其它暴露的金属元件。如这里所讲，这些通道可以是电镀的和/或填充的直通通道或者盲通道(嵌入通道不与任何暴露的金属层耦合)的任何结合。如上所述，在暴露平面上缩短到接地平面的直通孔通道被填入来避免后续的安装多芯片模块(MCM)包时的问题。
图9所示的实施例中，通道906-916可以与有源电路芯片902的一部分相联系，通道918-922可以与有源电路芯片902的另一部分相联系。在本文中，有源电路芯片902的不同部分可以有位于电路芯片902上相应区域的功能元件。通道906-916和通道918-922之间相对的分隔可以反应这电路芯片902两部分在电或热相隔离的要求。有源电路的RF隔离使多芯片模块(MCM)可以集成许多RF功能到单一的介电基底上。通过不同的接地平面与相应的组的通道的耦合，电的隔离可以进一步的加强，如图6和7和这里很详细的说明。
为了进一步增强射频(RF)接地的质量，通道902-922可以排列为至少一个通道位于向下连接位置附近。向下连接(布线连接)典型的形成了为有源电路芯片通过压模附加块建立接地。图9指出了一个向下连接924，它连接有源芯片902和模附加快904。如示，向下连接924形成了模附加块904上的下连接位置926与有源电路芯片902上的下连接位置928之间的电连接。特别的，通道906和908都与下连接位置928相当近。这接近增强了有源电路芯片902RF接地的质量(在理想上，接地路径的长度应该为了最小化寄生自感而足够小)。
压模附加块的构造
根据本发明另一个较好的方面，多芯片模块(MCM)基底上的模附加块被构造为加强多芯片模块(MCM)的电学的，机械的，和/或者热的特征。模附加块的特定的布局可以依赖于许多设计参数，例如，使用的有源电子芯片的类型，有源芯片是否具备多功能，下连接需要的范围，与有源芯片相连的信号终端的数量，有源元件之间需要的射频(RF)隔离的数量，等等。
再参考图9，压模附加块904可以合适地连接为适合多个下连接位置932和934和多个导电块936-940。为了最小化寄生影响，下连接位置例如位置932和934被布置成使得布线连接942和944的长度保持尽可能的短。在一个实施例中，下连接位置932和934位于相应的模附加块904的突出的或者延伸的部分。这种突出的使用在应用中当线密度或者包的尺寸对整个多芯片模块(MCM)的设计起作用时可能是需要的。
导电块936-940可以被用为输入或者输出信号的路线。为了减小寄生和射频(RF)干涉，有源电路芯片902和导电块936-940最好保持在实际最小量。从而，压模附加块904可以被合适的构造，这样导电块936-940可以被定位于有源电路芯片902上相应的附加点附近。通过这种方式，模附加块904的总体的形状可以容纳任何数量的导电块和下连接，而同时在基底表面上又节省了空间。
图10是一个安装到多芯片模块(MCM)基底1004上的多功能有源电路芯片1002的范例的示意性的顶视图。电路芯片1002可以被构造实现许多不同的在一个或者多个工作频率的射频(RF)功能。为了说明，有源芯片1002显示有一个低噪音放大器(LNA)部分1006，一个可变增益放大器(VGA)部分1008，一个第一附加射频(RF)部分1010(例如一个射频(RF)输入部分)，和一个第二附加射频(RF)部分1012(例如，一个射频(RF)输出部分)。
基底1004最好包含多个与有源芯片1002相连的单个模附加块。第一压模附加块1014可以主要对应于低噪音放大器(LNA)部分1006，第二压模附加块1016可以主要对应于可变增益放大器(VGA)部分1008，第三压模附加块1018可以主要对应于射频(RF)部分1010，第四压模附加块1020可以主要对应于射频(RF)部分1012。绝缘区域可以被限定在不同的压模附加块1014-1020之间。分隔的压模附加块1014-1020可以合适的构造来满足射频(RF)隔离，电磁干扰，和/或热量发射。例如，多个通道(虚线所示)可以与一个或者多个的地平面建立电和热的连接。这里的详细描述中，多芯片模块(MCM)可以应用分立的射频(RF)接地平面，定位于中间的金属层或者下面的暴露的金属层，来促进不同的射频(RF)芯片或者一个射频(RF)芯片的不同的部分有效的射频(RF)接地和隔离。
一个多芯片模块(MCM)中有源的有源芯片类型
如上面所简述的，多芯片模块(MCM)100可以包含不同类型的有源电路芯片104(例如，互补金属氧化物半导体(CMOS)的，偶极的，砷化稼半导体(GaAs)的，或者其它合适的压模技术)的任意耦合。结合固定到单一的基底102上不同芯片技术的能力增加了多芯片模块(MCM)100相关的设计的灵活性。因此，多芯片模块(MCM)100可以利用所给的任何类型的有源电路芯片104，这样最佳化了生产成本，电学性能，和其它设计因素。
不同的有源芯片的利用可以导致更通用的基底102的设计。例如，如上面与图1-3有关的描述，砷化稼半导体(GaAs)芯片可以典型的安装到一个暴露的压模附加块112来提供多芯片模块(MCM)100固定的接地平面或者主板的热沉。相反的，硅基的芯片可以安装到覆盖了焊料罩的区域(或者任何适合的绝缘区域)。通过这种方式，金属线可以直接地通过硅芯片之下或者到其它的金属层的通道可以不需要相反的与有源硅芯片相关的射频(RF)信号的交互而形成。焊料罩层有效地隔离了导电金属线和硅芯片。因而，如果硅基的有源芯片(或者其它合适的芯片类型)可以在焊料罩层上安装，包含在多芯片模块(MCM)100里的金属线的密度可以被增加。
表面固定和布线连接技术
如上与图1-3相关的描述，多芯片模块(MCM)100更适宜的包含许多表面固定的离散的元件106和多个有源电路芯片104，它们间都布线电连接。单一多芯片模块(MCM)包的与布线连接技术相连的回流表面固定技术适合于在仍然完成电学性能和包装的目标的同时，减少生产成本和增加产品容量。图6、7和9显示了从有源电路芯片到多个相应基底上的接触点的布线连接612，620，622，720和924。图6显示了布线连接620和622连接电路芯片602上的点到相应的基底上的接触块630和632。然后，接触块可以与通道电耦合，这提供了到基底608上其它金属线的电连接。
本发明克服了与电镀和清洁焊接块和布线连接块相关的困难，克服了与焊料流动(因离散元件106到有源元件104和到相邻的电学接触位置物理上的距离太近而可能造成短路)的问题例如，用来作布线连接的电镀材料(例如，金)的特性可以与用来作焊接块的电镀材料的特性不同。另外，可以用于通常的多芯片模块(MCM)的电解电镀过程不适合射频(RF)应用，因为保留的金属条和桩可以剧烈的改变射频(RF)电路。通过陈述这些障碍，多芯片模块(MCM)100合适于结合表面固定的离散元件和布线连接的单一绝缘基底上的有源电路芯片。
后部终端
现有的技术有许多在集成电路包(例如多芯片模块(MCM))和下一级装配层(例如主板)之间的终端连接的技术。例如，一个通常的多芯片模块(MCM)可以应用一个球网格阵列(BGA)，一个钉网格阵列(PGA)，一个平面网格阵列，一个齿形阵列，或者其它相似的。然而，现有的技术多芯片模块(MCM)经常被限制为单一终端安排而且结果多芯片模块(MCM)基底的设计不得不考虑终端方案这个限制因素。
与通常的多芯片模块(MCM)形成对照，根据本发明的多芯片模块(MCM)可以结合一个或者更多个暴露的附加块(例如，接地面块)和多个外围的接触块。图5描述了一个应用了多个相对大的接地面块502和504和多个外平面网格块510的范例多芯片模块(MCM)500的底部。另一个实例中，焊接球可以应用为终端设备。在RF应用中更适宜用LGA，因为与焊接球造成的较大的隔离典型引入不想要的寄生。图3说明了终端齿形140(电镀的半圆桶)的使用。齿形140可以在一些需要可视的监视齿形与主板的焊接连接的整体性的应用中使用。
根据本发明，一个多芯片模块(MCM)可以在单一包内结合终端构造的任意方案。终端方案的多用性和适用性允许多芯片模块(MCM)利用不同类型的终端的好处来注意电学和生产方面的情况。
可调整的印刷式无源元件
如图3所示，多芯片模块(MCM)可以包含印刷式无源元件(例如一个印刷式电感器150)；这样的印刷式元件可以与有源电路芯片，导电块，终端，离散元件，或者其它类似相联系。印刷式电阻器，电容器，电感器，和变压器可以被用到调谐，匹配，旁路，或者隔离的目的。现有的技术多芯片模块(MCM)基底可以被限制在这些印刷式元件的可调整性上；典型的，印刷式元件的电学特性与基底设计紧密相关。
参考图11和图12，多芯片模块(MCM)基底1100可以包含任何数量的可调整印刷式元件。图11是示意性的地示出印刷式螺旋形电感器1110，图12示意性地示出印刷式马蹄形电感器1201。根据通常的技术，这些印刷式元件可以固定在基底1100的第一金属层上。合适的绝缘材料，例如焊料罩，可以应用到电感器1110和1210的不打算被暴露的部分。电感器1110和1210都好构造为在基底1100生产后，如果必要，它们的各自感应可以被改变。
螺旋形电感器1100可以与一个导电通道1112的一端电连接或者与任何合适的导电接头电连接。布线连接1116的第一端可以使用通常的线连接技术和导电块1114电连接。布线连接所示1116的第二端与靠近螺旋形电感器1100的外端的位置1118电连接。可以通过移去焊料罩材料的合适部分暴露位置1118。根据这个实施例，任何数量的次级位置1120可以用作线连接1116的接触点，这些次级位置1112又可以被应用来调谐螺旋式电感器1100到所需的值。
马蹄形电感器1210可以与相应终端通道或者导电快1212的两端电连接。通过它本身，马蹄形电感器1210可以有一定接近特定设计值的自感应。因为制造公差和与多芯片模块(MCM)相关元件的相互作用，马蹄形电感器1210可能没有优化的自感应。因而，任何数的第二电感器1214可以被印刷到马蹄形电感器1210附近。第二电感器1214可以构造来便于调整与马蹄形电感器1210相关的自感应。如图12所示，第二电感器1214可以与马蹄形电感器1210平行地布线连接来有效地减少通道1212之间测得的总体的自感应。总体的自感应可以通过与各种第二电感器1214相关的感应合适的调整。尽管图12中仅仅显示了2个第二电感器1214，任何数量的可以被印刷到基底1100上。另外，任何数量的第二电感器可以被布线连接在一起来促使多样的感应的调整。进一步，一团或者一小滴焊接可以被用来缩短电感器圈之间的路径。
这些和其它技术可以被用到调整基底1100包含的电阻的和电容性的元件。应该注意到，这些调整技术可以被应用到三维元件中。
总之，根据本发明的多样的多芯片模块(MCM)模块可以应用许多特征，这样促使不同RF功能集成到单一的基底包中。RF隔离，电磁干扰保护，电学性能，热量耗散，高容量制造能力，功率管理，和低成本生产是设计多芯片模块(MCM)所考虑的重要的参数。多芯片模块(MCM)元件的适用性允许在实际多芯片模块(MCM)包的生产中考虑这些和其它设计参数。
在上面已经参考较佳的实施例描述了本发明。然而，熟悉这方面技术的人员将认识到，不需要离开在本发明的范围，可以对较佳的实施例会变化和修改。例如，这里描述的基底布局和特殊元件仅仅是一个例子。另外，任何给定的多芯片模块(MCM)包的特定的功能将因应用不同而不同。想要包含在本发明的范围里的这些和其它的变化或者修改，在下面的权利要求中表达。

Claims (50)

1.一种多芯片模块包含：
一个单个互连基底，其特征在于，
至少一个射频/中频有源电路芯片，构造为执行多个射频/中频功能，述的至少一个射频/中频有源电路芯片，它与所述单个互连基底耦合；
至少一个无源元件，它与所述单个互连基底耦合；
所述单个互连基底，它被构造为能使所述的多芯片模块集成多个的射频/中频功能。
2.如权利要求1所述的多芯片模块，其特征在于，所述的至少一个射频/中频有源电路芯片包含一个第一射频/中频有源电路芯片和一个拥有与所述的第一射频/中频有源电路芯片不同的电学特征的第二射频/中频有源电路芯片。
3.如权利要求2所述的多芯片模块，其特征在于，所述的第一和第二射频/中频有源电路芯片被构造为在不同的射频/中频频率操作。
4.如权利要求2所述的多芯片模块，其特征在于，进一步包含至少一个匹配的网络，它被集成在所述的单个互连基底中，所述的至少一个匹配网络与所述第一和第二射频/中频有源电路芯片中的一个相关。
5.如权利要求1所述的多芯片模块，其特征在于，所述的至少一个射频/中频有源电路芯片包含一个根据第一压模技术构造的第一射频/中频有源电路芯片和一个根据第二压模技术构造的第二射频/中频有源电路芯片。
6.如权利要求1所述的多芯片模块，其特征在于，所述的单个互连结构包含多个电学终端，所述的多个电学终端根据多个终端方案中的一种构造。
7.如权利要求6所述的多芯片模块，其特征在于，所述的多个电学终端方案包含一个球网格阵列方案、一个针网格阵列方案、一个平面网格阵列方案和一个齿状阵列方案。
8.一种多芯片模块，其特征在于，包含：
一个单个互连基底，包含一个有多个金属线连接点的外表面；
一个射频/中频有源电路芯片，它被构造成为执行至少一个射频/中频功能，所述的至少一个射频/中频有源电路芯片通过多个金属线连接与相同数量的所述金属线连接点耦合；
一个表面固定于所述单个互连基底的无源元件。
9.如权利要求8所述的多芯片模块，其特征在于，所述的无源元件用一种回流焊接的技术表面固定。
10.如权利要求8所述的多芯片模块，其特征在于，所述数量的金属线连接点包含多个与射频/中频接地相关的向下连接接触点和多个与相同数量的电学信号相关的信号接触点。
11.如权利要求8所述的多芯片模块，其特征在于，进一步包含在所述外表面上的一个压模附加块和在所述单个互连基底内形成的一个电镀直通通道，所述电镀直通通道与所述压模附加块建立了电接触，所述多个金属线连接点中至少一个的位置与所述电镀直通通道的位置有关。
12.如权利要求11所述的多芯片模块，其特征在于，至少所述的多个的金属线连接点之一在所述的电镀直通通道附近。
13.一种多芯片模块，其特征在于，包含：
一个单个的互连基底；
一个第一射频/中频有源电路芯片，它与所述单个互连基底耦合，所述的第一射频/中频有源电路芯片被构造为实现一个第一射频/中频功能。
一个第二射频/中频有源电路芯片，它与所述单个互连基底耦合，所述的第二射频/中频有源电路芯片被构造为实现一个第二射频/中频功能。
一个第一接地平面，它集成到所述的单个互连基底并在操作上与所述的第一射频/中频有源电路芯片相关。
一个第二接地平面，它集成到所述的单个互连基底并在操作上与所述的第二射频/中频有源电路芯片相关。
14.如权利要求13所述的多芯片模块，其特征在于，所述的第一和第二接地平面物理上互相分开。
15.如权利要求13所述的多芯片模块，其特征在于，所述的第一和第二接地平面构造为电子隔离所述第一和第二射频/中频有源电路芯片。
16.如权利要求13所述的多芯片模块，其特征在于，所述的第一和第二接地平面构造为减小所述第一和第二射频/中频有源电路芯片之间的射频/中频干扰量。
17.如权利要求13所述的多芯片模块，其特征在于，所述的第一和第二接地平面构造为能使所述多芯片模块集成所述的第一和第二射频/中频功能。
18.如权利要求13所述的一种多芯片模块，其特征在于，
所述的单个互连基底包含多个金属层，其中有一个内部金属层；
所述的第一和第二接地平面中至少一个位于所述的内部金属层。
19.如权利要求13所述的多芯片模块，其特征在于，
所述的单个互连基底包含多个金属层，其中有一个外部金属层；
所述的第一和第二接地平面中至少一个位于所述的外部金属层。
20.如权利要求19所述的多芯片模块，其特征在于，所述的第一和第二接地平面中的至少一个进一步被构造为对所述多模块芯片起导电附加块的作用。
21.如权利要求13所述的多芯片模块，其特征在于，进一步包含在所述的单个互连基底里形成的电镀直通通道，所述电镀直通通道被构造为在所述的第一射频/中频有源电路芯片和所述的第一接地平面之间建立电连接。
22.如权利要求21所述的多芯片模块，其特征在于，进一步包含在所述单一互连基底外表面上的外部压模附加块，所述电镀直通通道与所述压模附加块建立了电接触。
23.如权利要求13所述的多芯片模块，其特征在于，进一步包含与所述单个互连基底耦合的导电盖，所述的导电盖被构造为与所述的第一接地平面合作用于加强对所述的第一射频/中频有源电路芯片的电子隔离。
24.如权利要求23所述的多芯片模块，其特征在于，所述的导电盖与所述的第一接地平面电连接。
25.如权利要求24所述的多芯片模块，其特征在于，进一步包含电镀直通通道，它被构造为在所述的第一接地平面和所述的导电盖之间建立电连接。
26.如权利要求23所述的多芯片模块，其特征在于，进一步包含位于所述的单个互连基底上的导电条，所述导电条电学的与所述导电盖耦合，用于加强对所述的第一射频/中频有源电路芯片的电隔离。
27.如权利要求26所述的多芯片模块，其特征在于，所述的导电条位于所述的第一和第二射频/中频有源电路芯片之间。
28.一种多芯片模块，其特征在于，包含：
一个单个的互连基底；
一个射频/中频有源电路芯片，它与所述的单个互连基底耦合，所述的第一射频/中频有源电路芯片具有被构造为执行一个第一射频/中频功能的第一部分和被构造为执行一个第二射频/中频功能的第二部分；
所述的单个互连基底包含一个第一接地平面，它在操作上与所述的射频/中频有源电路芯片的所述第一部分相关；和一个第二接地平面，它在操作上与所述的射频/中频有源电路芯片的所述第二部分相关。
29.如权利要求28所述的多芯片模块，其特征在于，所述的第一和第二接地平面物理上相互不同。
30.如权利要求28所述的多芯片模块，其特征在于，所述的第一和第二接地平面被构造为将所述的射频/中频有源电路芯片的第一和第二部分电子隔离。
31.如权利要求28所述的多芯片模块，其特征在于，所述的第一和第二接地平面被构造为用于减小所述射频/中频有源电路芯片之第一和第二部分之间的射频/中频干扰量。
32.如权利要求28所述的一种多芯片模块，其特征在于，所述的第一和第二接地平面中的至少一个被进一步构造为对所述多芯片模块起导电附加块的作用。
33.如权利要求28所述的多芯片模块，其特征在于，进一步包含与所述单个互连基底耦合的导电盖，所述的导电盖被构造为与所述的第一接地平面合作用于加强对所述有源电路芯片之第一部分的电子隔离。
34.一种多芯片模块，其特征在于，包含：
一个包含上表面和下表面的单个互连基底，所述上表面上有一压模附加块，所述下表面上有一导电接地附加块；
一个与所述压模附加块耦合的射频/中频有源电路芯片；
在所述的单一互连基底里形成的电镀直通通道，所述的电镀直通通道被构造为在所述的射频/中频有源电路芯片和所述的导电接地附加块之间建立电和热的连接。
35.如权利要求34所述的多芯片模块，其特征在于，进一步包含盲通道、嵌入通道和附加电镀直通通道的任意组合，它们被构造和安排为增强所述的射频/中频有源电路芯片的电学性能。
36.如权利要求35所述的多芯片模块，其特征在于：
所述的单个互连基底包含多个金属层，其中有一个内部金属层；
所述的盲通道和嵌入通道中至少一个与所述的内部金属层电耦合。
37.如权利要求36所述的多芯片模块，其特征在于，所述的内部金属层被构造为所述射频/中频有源电路芯片的接地平面。
38.如权利要求34所述的一种多芯片模块，其特征在于，所述的电镀直通通道被填入了一种导热材料。
39.如权利要求38所述的一种多芯片模块，其特征在于，所述的导热材料也是导电的。
40.一种多芯片模块，其特征在于包含：
一个单个互连基底，它包含一个其上有压模附加块的外表面。
一个射频/中频有源电路芯片，它与所述压模附加块耦合，所述的射频/中频有源电路芯片用于实现多个射频/中频功能。
多个电镀直通通道，它们与所述压模附加块耦合。所述多个的电镀直通通道相对于所述压模附加块定位，用于加强所述多个射频/中频功能之间的隔离。
41.如权利要求40所述的多芯片模块，其特征在于：
所述射频/中频有源电路芯片包含经构造用于实现第一射频/中频功能的第一部分和被构造为实现第二射频/中频功能的第二部分。
所述多个电镀直通通道包含在操作上与所述第一射频/中频部分相关的第一数量的电镀直通通道，和在操作上与所述第二射频/中频部分相关的第二数量的电镀直通通道。
所述第一数量的电镀直通通道与所述第二数量的电镀直通通道处于分离的组。
42.如权利要求41所述的多芯片模块，其特征在于：
所述的互连基底进一步包含在操作上与所述射频/中频有源电路芯片之第一部分相关的第一接地平面，和在操作上与所述的第二射频/中频有源电路芯片之第二部分相关的第二接地平面；
所述的第一数量的电镀直通通道与所述第一接地平面电耦合；
所述的第二数量的电镀直通通道与所述第二接地平面电耦合。
43.如权利要求40所述的多芯片模块，其特征在于，所述电镀直通通道的至少一个邻近与所述射频/中频有源电路芯片相关的下连接位置。
44.如权利要求43所述的多芯片模块，其特征在于，所述压模附加块包含所述下连接位置。
45.一种多芯片模块，其特征在于，包含：
一个单个的互连基底；
位于所述单个的互连基底外表面上的一个压模附加块；
至少一个射频/中频有源电路芯片，它被构造为实现多个射频/中频功能，所述的至少一个射频/中频有源电路芯片，它与所述的压模附加块耦合；
所述压模附加块被构造为增强所述的多芯片模块的电特性，这样所述的多个射频/中频功能充分地集成到所述的单一互连基底上。
46.如权利要求45所述的多芯片模块，其特征在于，
所述射频/中频有源电路芯片包含一个第一部分，它被构造为实现一个第一射频/中频功能，和一个第二部分，它被构造为实现一个第二射频/中频功能；
所述压模附加块包含一个第一区域，它与所述的第一部分操作上相关，以及一个第二区域，它与所述的第二部分操作上相关；
所述的第一和第二区域物理上互相分开。
47.如权利要求46所述的多芯片模块，其特征在于，
所述单个互连基底进一步包含一个与所述的射频/中频有源电路芯片的第一部分操作相关的第一接地平面，和一个与所述的射频/中频有源电路芯片的第二部分操作相关的第二接地平面；
所述的第一区域与所述第一接地平面电耦合；
所述的第二区域与所述第二接地平面电耦合。
48.如权利要求45所述的多芯片模块，其特征在于，所述的压模附加块包含一个突出，它被构造为在所述的射频/中频有源电路芯片和所述压模附加块之间提供一个金属线连接。
49.如权利要求45所述的多芯片模块，其特征在于，进一步包含位于所述的单个互连基底外表面上的多个导电块，其中所述的压模附加块和所述多个导电块经协调构造使得所述多个导电块位于所述射频/中频有源电路芯片的附近。
50.如权利要求49所述的多芯片模块，其特征在于，所述的压模附加块和所述多个导电块经协作构造使得用于将所述射频/中频有源电路芯片与所述多个导电块电耦合的金属连接线之长度最短。
CNB008032580A 1999-01-29 2000-01-27 具有集成射频能力的多芯片模块 Expired - Lifetime CN1206732C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/239,617 1999-01-29
US09/239,617 US6377464B1 (en) 1999-01-29 1999-01-29 Multiple chip module with integrated RF capabilities

Publications (2)

Publication Number Publication Date
CN1339175A true CN1339175A (zh) 2002-03-06
CN1206732C CN1206732C (zh) 2005-06-15

Family

ID=22902948

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008032580A Expired - Lifetime CN1206732C (zh) 1999-01-29 2000-01-27 具有集成射频能力的多芯片模块

Country Status (11)

Country Link
US (2) US6377464B1 (zh)
EP (1) EP1153419B1 (zh)
JP (2) JP3941911B2 (zh)
KR (1) KR20010110421A (zh)
CN (1) CN1206732C (zh)
AT (1) ATE322079T1 (zh)
DE (1) DE60026978T2 (zh)
DK (1) DK1153419T3 (zh)
HK (2) HK1044072B (zh)
TW (1) TW535245B (zh)
WO (1) WO2000045420A2 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007101364A1 (en) * 2006-03-06 2007-09-13 Intel Corporation Chip-level integrated radio frequency passive devices, methods of making same, and systems containing same
WO2008092342A1 (fr) * 2007-01-29 2008-08-07 Huawei Technologies Co., Ltd. Unité radio à distance
CN1722607B (zh) * 2004-07-15 2010-05-05 日本电波工业株式会社 倍增晶体振荡器
US7715203B2 (en) 2003-12-30 2010-05-11 Lg Electronics Inc. RF module structure of a mobile communication terminal
CN101136397B (zh) * 2006-08-31 2011-11-23 太阳诱电株式会社 电子部件模块及其制造方法
CN103050485A (zh) * 2012-12-21 2013-04-17 苏州日月新半导体有限公司 封装基板构造
CN104244571A (zh) * 2013-06-19 2014-12-24 基思利仪器公司 受到防护的印刷电路板岛
CN105187014A (zh) * 2015-06-29 2015-12-23 苏州英诺迅科技股份有限公司 一种基于BT基板的GaAs和LDMOS/GaN混合集成微波功率放大器
CN105826275A (zh) * 2016-03-21 2016-08-03 中国电子科技集团公司第五十五研究所 硅基多通道tr组件及设计方法
CN105870106A (zh) * 2016-06-01 2016-08-17 爱普科斯科技（无锡）有限公司 一种射频滤波模块的封装结构及其封装工艺
CN106663669A (zh) * 2014-09-02 2017-05-10 高通股份有限公司 图案化接地以及形成图案化接地的方法
CN107256854A (zh) * 2012-04-25 2017-10-17 瑞萨电子株式会社 半导体器件
CN111226348A (zh) * 2017-10-17 2020-06-02 康普技术有限责任公司 用于具有多层基板的微波和毫米波通信系统的垂直过渡

Families Citing this family (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
US7525813B2 (en) * 1998-07-06 2009-04-28 Renesas Technology Corp. Semiconductor device
JP3614030B2 (ja) * 1999-04-02 2005-01-26 株式会社村田製作所 マザー基板，子基板およびそれを用いた電子部品ならびにその製造方法
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
US7173336B2 (en) * 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP3778773B2 (ja) * 2000-05-09 2006-05-24 三洋電機株式会社 板状体および半導体装置の製造方法
TWI248384B (en) * 2000-06-12 2006-02-01 Hitachi Ltd Electronic device
US6462423B1 (en) 2000-08-31 2002-10-08 Micron Technology, Inc. Flip-chip with matched lines and ground plane
US6627999B2 (en) * 2000-08-31 2003-09-30 Micron Technology, Inc. Flip-chip with matched signal lines, ground plane and ground bumps adjacent signal bumps
US6720245B2 (en) 2000-09-07 2004-04-13 Interuniversitair Microelektronica Centrum (Imec) Method of fabrication and device for electromagnetic-shielding structures in a damascene-based interconnect scheme
US6960824B1 (en) * 2000-11-15 2005-11-01 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier
US6582979B2 (en) * 2000-11-15 2003-06-24 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier with embedded antenna
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
DE10122701A1 (de) * 2001-05-10 2002-11-21 Infineon Technologies Ag Schaltungsmodul
JP4468609B2 (ja) * 2001-05-21 2010-05-26 株式会社ルネサステクノロジ 半導体装置
US6882046B2 (en) * 2001-07-09 2005-04-19 Koninklijke Phillips Electronics N.V. Single package containing multiple integrated circuit devices
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6847115B2 (en) * 2001-09-06 2005-01-25 Silicon Bandwidth Inc. Packaged semiconductor device for radio frequency shielding
GB2385984B (en) 2001-11-07 2006-06-28 Micron Technology Inc Semiconductor package assembly and method for electrically isolating modules
TW517276B (en) * 2002-01-18 2003-01-11 Advanced Semiconductor Eng Substrate
JP4171218B2 (ja) * 2002-01-23 2008-10-22 三菱電機株式会社 表面実装モジュール
US6972964B2 (en) * 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
US7138884B2 (en) * 2002-08-19 2006-11-21 Dsp Group Inc. Circuit package integrating passive radio frequency structure
US6700196B1 (en) * 2002-09-23 2004-03-02 Honeywell Federal Manufacturing & Technologies Programmable multi-chip module
US7071545B1 (en) 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package
US7164192B2 (en) * 2003-02-10 2007-01-16 Skyworks Solutions, Inc. Semiconductor die package with reduced inductance and reduced die attach flow out
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US6870448B2 (en) * 2003-03-14 2005-03-22 Agilent Technologies, Inc. Adjustable coaxial support
US20040183167A1 (en) * 2003-03-21 2004-09-23 Texas Instruments Incorporated Recessed-bond semiconductor package substrate
US7248482B2 (en) * 2003-05-16 2007-07-24 Matsushita Electric Industrial Co., Ltd. Module with built-in circuit component and method for producing the same
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
JP2007528120A (ja) * 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
US7129576B2 (en) * 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
JP4418250B2 (ja) * 2004-02-05 2010-02-17 株式会社ルネサステクノロジ 高周波回路モジュール
US20050189622A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
JP2005268428A (ja) * 2004-03-17 2005-09-29 Mitsubishi Electric Corp 基板の電磁シールド構造
US20050224942A1 (en) * 2004-03-26 2005-10-13 Fan Ho Semiconductor device with a plurality of ground planes
US7507914B2 (en) * 2004-06-30 2009-03-24 Honeywell International Inc. Micro-castellated interposer
US7632747B2 (en) 2004-08-19 2009-12-15 Micron Technology, Inc. Conductive structures for microfeature devices and methods for fabricating microfeature devices
US7190053B2 (en) * 2004-09-16 2007-03-13 Rosemount Inc. Field device incorporating circuit card assembly as environmental and EMI/RFI shield
JP4494175B2 (ja) * 2004-11-30 2010-06-30 新光電気工業株式会社 半導体装置
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7408786B2 (en) * 2005-06-13 2008-08-05 Research In Motion Limited Electrical connector and system for a component in an electronic device
US7327006B2 (en) * 2005-06-23 2008-02-05 Nokia Corporation Semiconductor package
KR100691275B1 (ko) * 2005-08-25 2007-03-12 삼성전기주식회사 열방출 특성이 향상된 다중 칩 모듈
US7145084B1 (en) 2005-08-30 2006-12-05 Freescale Semiconductor, Inc. Radiation shielded module and method of shielding microelectronic device
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7423608B2 (en) * 2005-12-20 2008-09-09 Motorola, Inc. High impedance electromagnetic surface and method
US7852189B2 (en) 2005-12-30 2010-12-14 Intel Corporation Packaged spiral inductor structures, processes of making same, and systems containing same
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7629683B1 (en) * 2006-02-28 2009-12-08 Juniper Networks, Inc. Thermal management of electronic devices
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7817438B2 (en) * 2006-12-21 2010-10-19 Asia Optical Co., Inc. Transceiver module and PCB structure thereof
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US20080170378A1 (en) * 2007-01-17 2008-07-17 Cheng-Yi Ou-Yang Circuit structure having independent ground plane layouts implemented in circuit board
US8274162B2 (en) * 2007-01-20 2012-09-25 Triquint Semiconductor, Inc. Apparatus and method for reduced delamination of an integrated circuit module
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US8351982B2 (en) * 2007-05-23 2013-01-08 Broadcom Corporation Fully integrated RF transceiver integrated circuit
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US20090032917A1 (en) * 2007-08-02 2009-02-05 M/A-Com, Inc. Lead frame package apparatus and method
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US8031485B2 (en) * 2007-09-07 2011-10-04 Autosplice, Inc. Electronic shielding apparatus and methods
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US7795700B2 (en) * 2008-02-28 2010-09-14 Broadcom Corporation Inductively coupled integrated circuit with magnetic communication path and methods for use therewith
US7746657B2 (en) * 2008-03-11 2010-06-29 Alcatel Lucent 10G XFP compliant PCB
KR100956891B1 (ko) * 2008-03-19 2010-05-11 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
US8164006B2 (en) 2008-03-19 2012-04-24 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US20090321876A1 (en) * 2008-06-30 2009-12-31 Telesphor Kamgaing System with radio frequency integrated circuits
CN101631425B (zh) * 2008-07-15 2012-08-29 鸿富锦精密工业（深圳）有限公司 电路板及其共存布线方法
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
TWI381510B (zh) * 2008-10-07 2013-01-01 Advanced Semiconductor Eng 具有屏蔽蓋體之晶片封裝結構
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8467737B2 (en) * 2008-12-31 2013-06-18 Intel Corporation Integrated array transmit/receive module
US8706049B2 (en) * 2008-12-31 2014-04-22 Intel Corporation Platform integrated phased array transmit/receive module
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
JP2011014659A (ja) * 2009-06-30 2011-01-20 Murata Mfg Co Ltd 複合電子部品モジュール
KR101007288B1 (ko) 2009-07-29 2011-01-13 삼성전기주식회사 인쇄회로기판 및 전자제품
US8878652B2 (en) * 2009-11-13 2014-11-04 Zih Corp. Encoding module, associated encoding element, connector, printer-encoder and access control system
CA2704683A1 (en) * 2010-05-28 2010-08-12 Ibm Canada Limited - Ibm Canada Limitee Grounded lid for micro-electronic assemblies
US8638568B2 (en) * 2010-08-27 2014-01-28 Steering Solutions Ip Holding Corporation Mounted circuit card assembly
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US9202783B1 (en) * 2011-03-24 2015-12-01 Juniper Networks, Inc. Selective antipad backdrilling for printed circuit boards
WO2013055423A2 (en) * 2011-07-18 2013-04-18 Bae Systems Information And Electronic Systems Integration Inc. Method and design of an rf thru-via interconnect
US20130119977A1 (en) * 2011-11-11 2013-05-16 Boris Leonid Sheikman Sensing element for sensor assembly
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9494660B2 (en) * 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
CN104885216B (zh) 2012-07-13 2017-04-12 天工方案公司 在射频屏蔽应用中的轨道设计
US20160195432A1 (en) * 2013-02-27 2016-07-07 Electronics And Telecommunications Research Institute Optical transceiver module
US9788466B2 (en) * 2013-04-16 2017-10-10 Skyworks Solutions, Inc. Apparatus and methods related to ground paths implemented with surface mount devices
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9554488B2 (en) * 2014-04-18 2017-01-24 Raytheon Company Method to align surface mount packages for thermal enhancement
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9674940B2 (en) * 2014-08-14 2017-06-06 Samsung Electronics Co., Ltd. Electronic device and semiconductor package with thermally conductive via
US10014189B2 (en) * 2015-06-02 2018-07-03 Ngk Spark Plug Co., Ltd. Ceramic package with brazing material near seal member
US11171110B2 (en) * 2017-04-27 2021-11-09 Skyworks Solutions, Inc. Backside metalization with through-wafer-via processing to allow use of high q bondwire inductances
US10359812B2 (en) 2017-12-12 2019-07-23 Motorola Mobility Llc Device component exposure protection
TWI655741B (zh) * 2018-01-10 2019-04-01 矽品精密工業股份有限公司 電子封裝件
US10950542B2 (en) 2019-03-20 2021-03-16 Analog Devices, Inc. High-performance variable gain amplifier employing laminate transmission line structures
EP4068337A4 (en) * 2019-12-18 2023-01-25 Huawei Technologies Co., Ltd. CHIP STRUCTURE AND WIRELESS COMMUNICATION DEVICE
US11558955B2 (en) 2020-11-17 2023-01-17 International Business Machines Corporation Ground discontinuities for thermal isolation

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4446477A (en) * 1981-08-21 1984-05-01 Sperry Corporation Multichip thin film module
US4739448A (en) 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
FR2587844B1 (fr) * 1985-09-20 1987-11-20 Thomson Csf Circuit hyperfrequence a faibles capacites parasites
US5182632A (en) * 1989-11-22 1993-01-26 Tactical Fabs, Inc. High density multichip package with interconnect structure and heatsink
US5138436A (en) 1990-11-16 1992-08-11 Ball Corporation Interconnect package having means for waveguide transmission of rf signals
US5307237A (en) 1992-08-31 1994-04-26 Hewlett-Packard Company Integrated circuit packaging with improved heat transfer and reduced signal degradation
JPH07235775A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 多層プリント配線基板
GB2288286A (en) 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5485036A (en) 1994-08-03 1996-01-16 Hazeltine Corporation Local ground plane for high frequency circuits
US5990516A (en) * 1994-09-13 1999-11-23 Kabushiki Kaisha Toshiba MOSFET with a thin gate insulating film
JPH08139269A (ja) * 1994-11-09 1996-05-31 Kyocera Corp 半導体素子収納用パッケージ
US5608261A (en) * 1994-12-28 1997-03-04 Intel Corporation High performance and high capacitance package with improved thermal dissipation
WO1996025839A1 (en) * 1995-02-16 1996-08-22 Micromodule Systems, Inc. Multiple chip module mounting assembly and computer using same
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
US5825628A (en) 1996-10-03 1998-10-20 International Business Machines Corporation Electronic package with enhanced pad design
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
JP3322199B2 (ja) * 1998-01-06 2002-09-09 株式会社村田製作所 多層セラミック基板およびその製造方法
JP3660175B2 (ja) * 1998-11-25 2005-06-15 セイコーエプソン株式会社 実装構造体及び液晶装置の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7715203B2 (en) 2003-12-30 2010-05-11 Lg Electronics Inc. RF module structure of a mobile communication terminal
CN1722607B (zh) * 2004-07-15 2010-05-05 日本电波工业株式会社 倍增晶体振荡器
WO2007101364A1 (en) * 2006-03-06 2007-09-13 Intel Corporation Chip-level integrated radio frequency passive devices, methods of making same, and systems containing same
CN101136397B (zh) * 2006-08-31 2011-11-23 太阳诱电株式会社 电子部件模块及其制造方法
US8345438B2 (en) 2006-08-31 2013-01-01 Fujitsu Limited Electronic part module and method of making the same
WO2008092342A1 (fr) * 2007-01-29 2008-08-07 Huawei Technologies Co., Ltd. Unité radio à distance
CN107256854A (zh) * 2012-04-25 2017-10-17 瑞萨电子株式会社 半导体器件
CN107256854B (zh) * 2012-04-25 2020-05-19 瑞萨电子株式会社 半导体器件
CN103050485A (zh) * 2012-12-21 2013-04-17 苏州日月新半导体有限公司 封装基板构造
CN104244571A (zh) * 2013-06-19 2014-12-24 基思利仪器公司 受到防护的印刷电路板岛
CN104244571B (zh) * 2013-06-19 2019-01-22 基思利仪器公司 受到防护的印刷电路板岛
CN106663669A (zh) * 2014-09-02 2017-05-10 高通股份有限公司 图案化接地以及形成图案化接地的方法
CN105187014A (zh) * 2015-06-29 2015-12-23 苏州英诺迅科技股份有限公司 一种基于BT基板的GaAs和LDMOS/GaN混合集成微波功率放大器
CN105826275A (zh) * 2016-03-21 2016-08-03 中国电子科技集团公司第五十五研究所 硅基多通道tr组件及设计方法
CN105870106A (zh) * 2016-06-01 2016-08-17 爱普科斯科技（无锡）有限公司 一种射频滤波模块的封装结构及其封装工艺
CN111226348A (zh) * 2017-10-17 2020-06-02 康普技术有限责任公司 用于具有多层基板的微波和毫米波通信系统的垂直过渡

Also Published As

Publication number Publication date
US6885561B1 (en) 2005-04-26
HK1044072B (zh) 2006-09-22
DE60026978D1 (de) 2006-05-18
KR20010110421A (ko) 2001-12-13
WO2000045420A2 (en) 2000-08-03
WO2000045420A3 (en) 2001-01-25
JP3941911B2 (ja) 2007-07-11
HK1044072A1 (en) 2002-10-04
WO2000045420A9 (en) 2002-05-02
HK1044225A1 (zh) 2002-10-11
EP1153419B1 (en) 2006-03-29
JP2006100861A (ja) 2006-04-13
DE60026978T2 (de) 2006-08-31
DK1153419T3 (da) 2006-08-07
CN1206732C (zh) 2005-06-15
ATE322079T1 (de) 2006-04-15
TW535245B (en) 2003-06-01
US6377464B1 (en) 2002-04-23
EP1153419A2 (en) 2001-11-14
JP2002536819A (ja) 2002-10-29

Similar Documents

Publication Publication Date Title
CN1206732C (zh) 具有集成射频能力的多芯片模块
US7132747B2 (en) Multilayer integrated circuit for RF communication and method for assembly thereof
US11004810B2 (en) Semiconductor package structure
CN104170076B (zh) 用于毫米波半导体裸片的电子封装
US8525313B2 (en) Chip assembly with frequency extending device
US6469384B2 (en) Unmolded package for a semiconductor device
US6856007B2 (en) High-frequency chip packages
CN101207117B (zh) 系统级封装体及其制造方法
CN101690442B (zh) 具有屏蔽及散热性的高频模块及其制造方法
US20040217472A1 (en) Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
JP4504204B2 (ja) 接続要素を有する高周波チップパッケージ
CN1711639B (zh) 折叠的柔性无接合引线的多芯片功率封装
CN110364496A (zh) 一种芯片封装结构及其封装方法
CN116798967A (zh) 一种高频大功率封装模组、模组的制作方法及混合基板
CN110364490A (zh) 一种芯片封装结构及其封装方法
CN114566479A (zh) 一种封装模组、其制备方法、基站及电子设备
US20230144055A1 (en) Heat sinking by thru-mold vias in shielded modules
EP3949009A1 (en) Flat antenna device and method of its fabrication
CN1719660A (zh) 天线暨散热金属片的装置与制造方法
WO2023192155A1 (en) Routable multilevel package with multiple integrated antennas
KR20230115307A (ko) 높은 전력 낮은 열전도성 다이용 열 싱크로서 실리콘 다이를 갖는 3d 패키징
AU2008230024C1 (en) Surface mountable integrated circuit packaging scheme
WO2004114365A2 (en) Lost cost chip carrier manufactured from conductive loaded resin-based material
JP2004214522A (ja) 部品内蔵モジュール

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: AIR SPACE ENGINEERING STOCK CO., LTD.

Free format text: FORMER OWNER: CONEXANT SYSTEMS, INC.

Effective date: 20040514

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040514

Address after: American California

Applicant after: Skyworks Solutions Inc.

Address before: American California

Applicant before: Conexant Systems, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1044225

Country of ref document: HK

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Massachusetts, USA

Patentee after: Skyworks Solutions Inc.

Address before: American California

Patentee before: Skyworks Solutions Inc.

CX01 Expiry of patent term

Granted publication date: 20050615

CX01 Expiry of patent term