KR20230115307A - 높은 전력 낮은 열전도성 다이용 열 싱크로서 실리콘 다이를 갖는 3d 패키징 - Google Patents

높은 전력 낮은 열전도성 다이용 열 싱크로서 실리콘 다이를 갖는 3d 패키징 Download PDF

Info

Publication number
KR20230115307A
KR20230115307A KR1020237020994A KR20237020994A KR20230115307A KR 20230115307 A KR20230115307 A KR 20230115307A KR 1020237020994 A KR1020237020994 A KR 1020237020994A KR 20237020994 A KR20237020994 A KR 20237020994A KR 20230115307 A KR20230115307 A KR 20230115307A
Authority
KR
South Korea
Prior art keywords
die
substrate
package
dies
structures
Prior art date
Application number
KR1020237020994A
Other languages
English (en)
Inventor
조지 맥심
훌리오 씨. 코스타
더크 로버트 월터 레이폴드
베이커 스캇
Original Assignee
코르보 유에스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코르보 유에스, 인크. filed Critical 코르보 유에스, 인크.
Publication of KR20230115307A publication Critical patent/KR20230115307A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32146—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13051—Heterojunction bipolar transistor [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 개시는 다이-온-다이 구성을 가지며, 제1 다이 및 제1 다이 아래에 배치되는 적어도 하나의 제2 다이를 포함하는 3차원(3D) 패키지에 관한 것이다. 제1 다이는, BEOL(back-end-of-line) 부분, BEOL 부분 위의 디바이스 영역, 디바이스 영역 위의 기판, 및 디바이스 영역을 통해 연장되고 적어도 기판 내로 연장되는 기판 타이 구조를 포함한다. 기판 및 기판 타이 구조는 각각 50W/mK 보다 높은 열전도성을 갖는다. 적어도 하나의 제2 다이는 제1 다이의 BEOL 부분에 결합되도록 구성됨으로써, 제2 다이에 의해 발생된 열은 BEOL 부분과 기판 타이 구조를 통해 전파되고, 제1 기판 밖으로 방출될 수 있다.

Description

높은 전력 낮은 열전도성 다이용 열 싱크로서 실리콘 다이를 갖는 3D 패키징
관련출원
본 출원은 2021년 12월 11일에 출원된 미국 특허 가출원 제63/124,450호의 이익을 주장하며, 이의 개시 내용은 그 전체가 참조로서 본원에 포함된다.
기술분야
본 개시는 3차원(3D) 패키지에 관한 것으로, 보다 구체적으로는 다이-온-다이(die-on-die) 구성을 갖는 3D 패키지에 관한 것으로서, 실리콘 다이를 하나 이상의 높은 전력 낮은 열전도성 다이용 열 싱크로 이용한다.
기지국 또는 mmWave 프론트 엔드가 있는 모바일 터미널과 같은, 많은 무선 주파수(RF) 응용은 특별한 열 추출 요소를 필요로 하는 매우 큰 전력 소산을 수반한다. 통상적으로, 이러한 큰 전력 소산은 낮은 열전도성 재료로 구현된 단일 채널 또는 다중 채널 전력 증폭기 다이에 의해 주로 생성된다. 금속 열 싱크는 열 추출 요소에 할당될 수 있는 상당한 부피 및 높이(예: 수 밀리미터)가 있는 경우에 자주 사용된다. 그러나, 금속 열 싱크와 전력 증폭기 다이 사이의 비교적 큰 수직 거리는 여전히 비교적 높은 다이 온도를 초래할 수 있다.
한편, 스마트폰, 태블릿 컴퓨터 등과 같은 휴대용 전자 제품의 인기로 인해, 휴대용 전자 제품의 높이/두께가 중요하게 된다. 많은 경우에, 휴대용 전자 제품의 높이 요건은 금속 열 싱크의 사용을 허용하지 않을 것이다.
따라서, 휴대용 제품에 대한 낮은 프로필 요건을 수용하고 높은 전력 낮은 열전도성 다이에 대한 효율적인 (상대적으로 짧은) 낮은 열저항 경로를 생성하기 위해, 고가의 복잡한 공정 없이 향상된 열성능 및 감소된 패키지 크기/높이를 갖는 개선된 패키지 설계를 제공하는 것이 본 개시의 목적이다.
본 개시는 하나 이상의 높은 전력 낮은 열전도성 다이용 열 싱크로서 실리콘 다이를 갖는 3차원(3D) 패키지를 기술한다. 개시된 3D 패키지는 제1 다이 및 제1 다이 아래에 배치된 적어도 하나의 제2 다이를 포함한다. 제1 다이는, BEOL(back-end-of-line) 부분, BEOL 부분 위의 제1 디바이스 영역, 제1 디바이스 영역 위의 제1 기판, 및 제1 디바이스 영역을 통해 연장되고 적어도 제1 기판 내로 연장되는 기판 타이 구조를 포함한다. 여기서, 제1 기판은 100W/mK보다 높은 열전도성을 가지며, 기판 타이 구조는 50W/mK보다 높은 열전도성을 갖는다. 제2 다이는 제2 디바이스 영역 및 제1 기판의 열전도성보다 낮은 열전도성을 가지며 제2 디바이스 영역 아래에 있는 제2 기판을 포함한다. 제2 디바이스 영역은 제1 다이의 BEOL 부분에 결합되도록 구성됨으로써, 제2 디바이스 영역에 의해 발생된 열은 BEOL 부분과 기판 타이 구조를 통해 전파될 수 있고, 제1 기판 밖으로 방출된다.
3D 패키지의 일 실시예에서, 제1 디바이스 영역은 하나 이상의 전기 디바이스 구성 요소를 제공하도록 구성된 하나 이상의 활성 섹션을 포함한다. 기판 타이 구조는 하나 이상의 활성 섹션으로부터 측방향으로 오프셋된다.
3D 패키지의 일 실시예에서, 제1 다이는 제1 디바이스 영역과 제1 기판 사이에 유전체층을 더 포함한다. 기판 타이 구조는 제1 디바이스 영역 및 유전체층을 통해 연장되고, 적어도 제1 기판 내로 연장된다.
3D 패키지의 일 실시예에서, 제1 다이의 유전체층은 실리콘 산화물 또는 실리콘 질화물로 형성된다.
3D 패키지의 일 실시예에서, 제1 기판은 그 사이에 유전체층이 없는 제1 디바이스 영역과 접촉한다.
3D 패키지의 일 실시예에서, 기판 타이 구조는 제2 다이와 수직으로 정렬되어 위치한다.
3D 패키지의 일 실시예에서, 제1 기판은 실리콘으로 형성된다.
3D 패키지의 일 실시예에서, 제2 디바이스 영역은 갈륨 비소(GaAs), 인듐 인화물(InP), 갈륨 질화물(GaN), 갈륨 인화물(GaP), 갈륨 탄소(GaC), 갈륨, 인듐 갈륨 비소(InGaAs), 인듐 갈륨 질화물(InGaN) 인듐 갈륨 인화물( InGaP), 인듐 갈륨 탄화물(InGaC) 중 하나 이상을 포함하는 하나 이상의 전기 디바이스 구성 요소를 제공하도록 구성된다. 제2 기판은 GaAs, GaN, GaP, 또는 GaC로 형성된다.
3D 패키지의 일 실시예에서, 제2 디바이스 영역은 하나 이상의 이종접합 양극형 트랜지스터(HBT), 하나 이상의 부정형 고-전자 이동도 트랜지스터(pHEMT), 및/또는 하나 이상의 전계 효과 트랜지스터(FET)를 제공하도록 구성된다.
3D 패키지의 일 실시예에서, 기판 타이 구조는 그리드 어레이 구성, 다중-링 구성, 및 피쉬-본 구성 중 하나의 구성을 갖는다.
3D 패키지의 일 실시예에서, 기판 타이 구조는 도핑된 반도체, 금속 분말, 도금된 금속 및 금속 화합물 중 적어도 하나를 포함한다.
일 실시예에 따르면, 3D 패키지는 다수의 범프 구조를 더 포함한다. 범프 구조는 제1 다이의 BEOL 부분의 바닥에 형성되고 제2 다이를 둘러싼다. 각각의 범프 구조는 동일한 높이를 가지며 제2 다이보다 더 높다. 제1 다이의 BEOL 부분은 다수의 연결 구조를 포함하며, 여기서 범프 구조 중 특정 구조는 연결 구조 중 해당 구조를 통해 제2 다이의 제2 디바이스 영역에 연결된다.
3D 패키지의 일 실시예에서, 범프 구조는 다수의 구리 기둥 또는 다수의 솔더 볼이다.
3D 패키지의 일 실시예에서, 연결 구조 중 특정 구조는 제2 다이의 제2 디바이스 영역에 결합되고, 제1 다이의 BEOL 부분을 통해 연장되며, 여기서 연결 구조 중 특정 구조는 제1 다이 내의 기판 타이 구조와 접촉한다.
3D 패키지의 일 실시예에서, 연결 구조 중 특정 구조는 기판 타이 구조의 구성에 맞도록 형상화된다.
일 실시예에 따르면, 3D 패키지는 제2 다이 아래에 배치되고 범프 구조에 연결되는 안테나 모듈을 더 포함한다.
일 실시예에 따르면, 3D 패키지는 몰드 화합물 및 열 싱크를 더 포함한다. 몰드 화합물은 제1 다이의 옆을 덮고, 제1 다이의 상면을 지나 수직으로 연장된다. 열 싱크는 제1 다이의 상면 위에 증착되고, 몰드 화합물에 매립된다.
일 실시예에 따르면, 3D 패키지는 제1 다이와 안테나 모듈 사이의 갭을 충진하는 몰드 화합물을 더 포함하여, 제2 다이와 범프 구조는 몰드 화합물에 의해 캡슐화된다.
3D 패키지의 일 실시예에서, 기판 타이 구조의 외곽은 제2 다이의 수평 영역을 적어도 실질적으로 덮는다.
3D 패키지의 일 실시예에서, 제1 기판은 도핑된 기판 영역을 더 포함한다. 여기서, 기판 타이 구조는 도핑된 기판 영역 바로 아래에 있거나 도핑된 기판 영역 내로 연장된다. 도핑된 기판 영역은 제1 기판의 다른 부분보다 높은 열전도성을 갖는다.
3D 패키지의 일 실시예에서, 도핑된 기판 영역은 수십 마이크로미터 내지 500 마이크로미터의 두께를 가지며, 수평면에서 기판 타이 구조의 외곽을 실질적으로 덮도록 크기가 정해진다.
3D 패키지의 일 실시예에서, 제1 다이 내의 기판 타이 구조는 제1 디바이스 영역을 통해 그리고 제1 기판을 통해 연장된다.
3D 패키지의 일 실시예에서, 기판 타이 구조는 중공형이다.
일 실시예에 따르면, 3D 패키지는 제1 다이 아래에 배치된 다수의 다이를 더 포함한다. 여기서, 제2 다이는 다수의 다이 중 하나이고, 다수의 다이는 이들 다이에 의해 발생된 열이 제1 기판 밖으로 방출될 수 있는 방식으로 구성된다.
3D 패키지의 일 실시예에서, 제1 다이는 기판 타이 구조를 포함하는 다수의 기판 타이 구조를 포함하며, 각각의 기판 타이 구조는 다수의 다이 중 상응하는 하나와 수직으로 정렬된다.
일 실시예에 따르면, 3D 패키지는 다수의 범프 구조를 더 포함한다. 여기서, 범프 구조는 제1 다이의 BEOL 부분의 하단에 형성되고 다수의 다이를 둘러싼다. 각각의 범프 구조는 동일한 높이를 가지며 다수의 다이의 각각보다 더 높다. 범프 구조 중 특정 구조는 다수의 다이 중 특정 다이에 연결된다.
일 실시예에 따르면, 3D 패키지는 다수의 다이 아래에 배치되고 범프 구조에 연결되는 안테나 모듈을 더 포함한다.
일 실시예에 따르면, 3D 패키지는 제1 다이와 안테나 모듈 사이의 갭을 충진하는 몰드 화합물을 더 포함하여, 다수의 다이와 범프 구조는 몰드 화합물에 의해 캡슐화된다.
일 실시예에 따르면, 3D 패키지는 제1 다이 위에 배치된 인쇄 회로 기판(PCB) 모듈을 더 포함한다. 여기서, 제1 다이는, 제1 다이의 BEOL 부분의 연결 구조를 통해 다수의 다이 중 특정 다이에 PCB 모듈을 연결하도록 구성되고, 범프 구조 중 특정 구조를 통해 PCB 모듈을 안테나 모듈에 연결하도록 구성된, 구조를 통해 다수의 디바이스를 더 포함한다.
다른 양태에서, 개별적으로 또는 함께 전술한 양태 중 어느 하나, 및/또는 본원에 설명된 바와 같은 다양한 별도의 양태 및 특징이 추가적인 이점을 위해 조합될 수 있다. 본원에 개시된 바와 같이 다양한 특징부 및 요소 중 임의의 것은, 본원에서 반대로 지시되지 않는 한, 하나 이상의 다른 개시된 특징부 및 요소와 조합될 수 있다.
당업자는 본 개시의 범주를 이해할 것이고, 첨부된 도면과 연관하여 바람직한 실시예의 다음의 상세한 설명을 읽은 이후 이의 추가 양태를 실현할 것이다.
본 명세서에 포함되고 본 명세서의 일부를 형성하는 첨부 도면은 본 개시의 여러 양태를 나타내고, 본 설명과 함께 본 개시의 원리를 설명하는 역할을 한다.
도 1은 본 개시의 일 실시예에 따른 높은 전력 낮은 열전도성 다이 및 열 싱크 다이를 포함하는 예시적인 1 3차원(3D) 어셈블리를 도시한다.
도 2a 내지 도 2c는 높은 전력 낮은 열전도성 다이로부터 열 싱크 다이까지 열 소산 경로의 열전도성을 향상시키도록 구성되는 기판 타이 구조의 예시적인 구성을 도시한다.
도 3 내지 도 5는 본 개시의 일 실시예에 따른 대안적인 다이-온-다이 3D 어셈블리를 도시한다.
도 6a 및 도 6b는 도 1에 도시된 다이-온-다이 3D 어셈블리를 포함하는 예시적인 3D 패키지를 3D 도시한다.
도 7은 도 2에 도시된 대안적인 다이-온-다이 3D 어셈블리를 포함하는 대안적인 예시적인 3D 패키지를 도시한다.
도 8은 본 개시의 일 실시예에 따른 다수의 높은 전력 낮은 열전도성 다이 및 하나의 열 싱크 다이를 포함하는 대안적인 3D 패키지의 상면도를 도시한다.
도 9a 내지 9c는 도 8에 도시된 3D 패키지의 단면도를 도시한다.
명확한 예시를 위해, 도 1 내지 도 9c는 축척대로 도시되지 않을 수 있음을 이해할 것이다.
이하에서 설명되는 실시예는 당업자가 실시예를 수행하고 실시예를 실시하는 최상의 모드를 예시할 수 있게 하는 데 필요한 정보를 나타낸다. 첨부된 도면에 비추어 다음의 설명을 읽으면, 당업자는 본 개시의 개념을 이해할 것이고, 본원에서 특별히 언급되지 않은 이들 개념의 적용을 인식할 것이다. 이들 개념 및 적용은 본 개시의 범주 및 첨부된 청구범위 내에 속함을 이해해야 한다.
비록 제1, 제2 등의 용어가 다양한 요소를 설명하는 데 본원에서 사용될 수 있지만, 이들 요소는 이들 용어에 의해 제한되지 않아야 함을 이해할 것이다. 이들 용어는 하나의 요소를 다른 요소와 구별하는 데에만 사용된다. 예를 들어, 제1 요소는 제2 요소로서 지칭될 수 있고, 유사하게, 제2 요소는 본 개시의 범주를 벗어나지 않으면 제1 요소로서 지칭될 수 있다. 본원에서 사용되는 바와 같이, 용어 "및/또는"은 연관된 열거 항목 중 하나 이상의 임의의 그리고 모든 조합을 포함한다.
층, 영역, 또는 기판과 같은 요소가 다른 요소 "상"에 있거나 또는 "상으로" 연장되는 것으로 지칭될 경우, 이는 다른 요소 상에 직접 또는 다른 요소 상으로 직접 연장될 수 있거나, 또는 개재 요소가 또한 존재할 수 있음을 이해할 것이다. 대조적으로, 요소가 다른 요소 "상에 바로" 또는 "상으로 바로" 연장되는 것으로 지칭되는 경우, 개재 요소는 존재하지 않는다. 마찬가지로, 층, 영역, 또는 기판과 같은 요소가 다른 요소 "위"에 있거나 또는 "위로" 연장되는 것으로 지칭될 경우, 이는 다른 요소 위에 직접 또는 다른 요소 위로 직접 연장될 수 있거나, 또는 개재 요소가 또한 존재할 수 있음을 이해할 것이다. 대조적으로, 요소가 다른 요소 "위에 바로" 또는 "위로 바로" 연장되는 것으로 지칭되는 경우, 개재 요소는 존재하지 않는다. 또한, 요소가 다른 요소에 "연결된" 또는 "결합된" 것으로 지칭될 경우, 다른 요소에 직접 연결되거나 결합될 수 있거나, 개재 요소가 존재할 수 있음을 이해할 것이다. 대조적으로, 요소가 다른 요소에 "직접 연결된" 또는 "직접 결합된" 것으로 지칭될 경우, 개재 요소는 존재하지 않는다.
"아래" 또는 "위" 또는 "상부" 또는 "하부" 또는 "수평" 또는 "수직"과 같은 상대 용어는 도면에 나타낸 바와 같은 다른 요소, 층 또는 영역에 대한 하나의 요소, 층 또는 영역의 관계를 설명하기 위해 본원에서 사용될 수 있다. 이들 용어 및 위에서 논의된 것들은 도면에 도시된 배향에 더하여 디바이스의 상이한 배향을 포함하도록 의도되는 것으로 이해될 것이다.
본원에서 사용되는 용어는 단지 특정 실시예를 설명하기 위한 것이며, 본 개시를 제한하려는 것이 아니다. 본원에서 사용되는 바와 같이, 단수 형태 "일", "하나", 및 "특정 하나"는 문맥상 달리 명시되지 않는 한, 복수 형태를 또한 포함하도록 의도된다. 본원에서 사용될 경우, 용어 "포함하다", "포함하는", "포함한다", 및/또는 "포함한"은 언급된 특징, 정수, 단계, 작동, 요소, 및/또는 구성 요소의 존재를 명시하지만, 하나 이상의 다른 특징, 정수, 단계, 작동, 요소, 구성 요소, 및/또는 이의 그룹의 존재 또는 추가를 배제하지 않음이 또한 이해될 것이다.
달리 정의되지 않는 한, 본원에서 사용되는 모든 용어(기술적 및 과학적 용어 포함)는, 본 개시가 속하는 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 본원에서 사용되는 용어는 본 명세서 및 관련 기술의 맥락에서의 의미와 정합하는 의미를 갖는 것으로 해석되어야 하며, 본원에서 명시적으로 정의되지 않는 한 이상화되거나 지나치게 공식적인 의미로 해석되지 않을 것임을 추가로 이해할 것이다.
실시예는, 본 개시의 실시예의 개략도를 참조하여 본원에 설명된다. 이와 같이, 층 및 요소의 실제 치수는 상이할 수 있고, 예를 들어 제조 기술 및/또는 허용 오차의 결과로서 도면의 형상으로부터의 변화가 예상된다. 예를 들어, 정사각형 또는 직사각형으로 예시되거나 설명된 영역은 둥근 또는 만곡된 특징부를 가질 수 있고, 직선으로 도시된 영역은 일부 불규칙성을 가질 수 있다. 따라서, 도면에 나타낸 영역은 개략도이고, 이들의 형상은 디바이스의 영역의 정확한 형상을 예시하기 위한 것이 아니며, 본 개시의 범위를 제한하기 위한 것이 아니다. 또한, 구조 또는 영역의 크기는 예시적인 목적을 위해 다른 구조 또는 영역에 대해 과장될 수 있고, 따라서 본 주제의 일반적인 구조를 예시하기 위해 제공되며, 축척에 따라 그려질 수도 있고 그렇지 않을 수도 있다. 도면 사이의 공통 요소는 공통 요소 번호로 본원에 나타날 수 있고, 후속하여 다시 설명되지 않을 수 있다.
본 개시는 향상된 열 소산 성능을 가지며 낮은 프로필 요건을 준수하는 3차원(3D) 패키지에 관한 것이다. 도 1은 본 개시의 일 실시예에 따라 3D 패키지(이하에서 설명되는 3D 패키지의 더 상세한 내용)에 적층될 수 있는 예시적인 3D 다이-온-다이 어셈블리(10)를 도시한다. 본 예시의 목적을 위해, 3D 다이-온-다이 어셈블리(10)는 상대적으로 높은 열전도성을 갖는 제1 기판(14)을 갖는 제1 다이(12), 및 제1 다이(12) 아래에 배치되는 제2 다이(16)를 포함하며, 여기서 제1 다이(12)는 전기적 기능을 제공하도록 구성되고 또한 제2 다이(16)를 위한 열 싱크로서 구성된다. 다른 응용에서, 3D 다이-온-다이 어셈블리(10)는 제1 다이(12) 아래에 배치되는 다수의 제2 다이(16)를 포함할 수 있고, 제1 다이(12)를 열 싱크로서 이용할 수 있다.
상세하게, 제1 다이(12)는, 제2 다이(16)가 그 아래에 형성되는, BEOL(back-end-of-line) 부분(18), BEOL 부분(18) 위의 제1 디바이스 영역(20), 제1 디바이스 영역(20) 위의 유전체층(22), 유전체층(22) 위의 제1 기판(14), 및 제1 디바이스 영역(20)과 유전체층(22)을 통해 연장되고 제1 기판(14) 내로 연장되는 기판 타이 구조(24)를 포함한다. 제1 디바이스 영역(20)을 (예: 제2 다이(16)를 수용하도록 구성된) 외부 구성 요소에 연결하도록 구성되는 BEOL 부분(18)은 다수의 연결 구조(26)(단지 2개의 연결 구조(26)만이 간략화를 위해 여기에 도시됨) 및 층간 유전체(28)를 포함한다. 연결 구조(26)는 구리와 같은 금속/합금 재료로 형성될 수 있다. (내부 연결을 위한) 연결 구조(26)의 일부는 층간 유전체(28)(미도시)에 의해 완전히 캡슐화되는 반면, 연결 구조(26)의 일부는 외부 연결을 위해 층간 유전체(28)에 의해 덮이지 않은 바닥 부분을 갖는다.
제1 디바이스 영역(20)은 FEOL(front-end-of-line) 부분일 수 있고, 스위치 전계 효과 트랜지스터(FET), 다이오드, 커패시터, 저항기 및/또는 인덕터(미도시)와 같은 하나 이상의 전기 디바이스 구성 요소를 제공하도록 구성된 하나 이상의 활성 섹션(21)을 포함할 수 있다. 제1 디바이스 영역(20) 위의 유전체층(22)은 실리콘 산화물, 실리콘 질화물, 또는 10W/mK 이하의 비교적 낮은 열전도성을 가질 수 있는 다른 화합물로 형성될 수 있다(통상적인 실리콘-이산화물은 약 0.03 W/mK의 열전도성을 가짐). 유전체층(22) 위에 있는 제1 기판(14)은, 많은 금속의 열전도성(예: 아연=123 W/mK)에 가까운, 100W/mK보다 높은 양호한 열전도성을 갖는 실리콘 또는 다른 반도체 재료로 형성될 수 있다. 최상의 열전도성을 갖는 금속은 구리(약 400W/mK) 및 금(약 300W/mK)이다. 예를 들어, 제1 다이(12)는 실리콘 온 절연체(SOI) 웨이퍼 또는 실리콘 온 사파이어(SOS) 웨이퍼로 형성될 수 있다.
제1 기판(14)(예: 실리콘 기판)은 열 소산 능력을 제공하지만, 제1 기판(14)은 낮은 열전도성(10W/mK 미만이고 대부분의 경우 수 W/mK 미만)을 가질 수 있는 유전체층(22)에 의해 (열을 발생시키는) 디바이스 영역(20) 및 (상세 내용은 후술되는, 제2 다이(16)로부터 열을 전파하는) BEOL 부분(18)으로부터 격리된다. 이와 같이, 유전체층(22)은 제1 기판(14)을 통한 열 소산을 제한할 수 있다. BEOL 부분(18)의 상면으로부터 제1 디바이스 영역(20) 및 유전체층(22)을 통해 제1 기판(14) 내로 연장되는 기판 타이 구조(24)는, BEOL 부분(18)으로부터 제1 기판(14)으로의 열 경로의 열 소산 효율을 향상시키기 위해 도입된다. 일 실시예에서, 유전체층(22)이 매우 얇은 층인 경우, 양호한 전기적 절연을 제공할 수는 있지만, 동등한 열저항의 관점에서는 그렇지 않을 수 있다.
일부 응용에서, 제1 기판(14)이 제1 디바이스 영역(20)(미도시) 바로 위에 있도록 유전체층(22)은 제1 다이(12)에 존재하지 않을 수 있다. 예를 들어, 제1 다이(12)는 벌크 반도체 공정에 의해 형성될 수 있다. 여기서, 기판 타이 구조(24)는 여전히 존재할 수 있고, BEOL 부분(18)의 상면으로부터 제1 디바이스 영역(20)을 통해 제1 기판(14)(미도시) 내로 연장될 수 있다.
BEOL 부분(18)은, 연결 구조(26)가 소수의 금속층(예: 2, 3, 4개의 금속층)으로 분포된 경우에 대해서의 수 마이크로미터 내지 연결 구조(26)가 다수의 금속층(예: 8,10,13,16개 등의 금속층)으로 분포된 경우에 대해서의 수십 마이크로미터의 두께를 갖는다. 제1 디바이스 영역(20)은 제조 공정에 따라 수십 또는 수백 나노미터 내지 수 마이크로미터의 두께를 갖는다. 유전체층(22)은, 존재하는 경우, 100 나노미터(또는 심지어 더 낮음) 내지 1 또는 수 마이크로미터의 두께를 갖는다. 제1 기판은 20 마이크로미터 내지 450 마이크로미터의 두께를 갖는다. 제1 디바이스 영역(20)과 유전체층(22)을 관통하기 위해, 기판 타이 구조(24)는 예를 들어, 수백 마이크로미터 내지 수 마이크로미터 또는 수십 마이크로미터의 제1 디바이스 영역(20)과 유전체층(22)의 두께 조합보다 큰 높이를 가질 필요가 있다. 유전체층(22)이 생략되는 경우에, 기판 타이 구조(24)는 제1 디바이스 영역(20)의 두께보다 큰 높이를 가질 필요가 있다.
기판 타이 구조(24)는, 50W/mK 초과(예: 통상적인 값은 약 100W/mK임)의 열전도성을 갖는, 도핑된 실리콘 또는 금속 분말 또는 화합물과 같은, 높은 열전도성 재료를 포함할 수 있다. 제1 디바이스 영역(20)이 전기 디바이스 구성 요소를 제공하도록 구성된 하나 이상의 활성 섹션(21)을 포함하고 기판 타이 구조(24)가 제1 디바이스 영역(20)을 관통하므로, 기판 타이 구조(24)가 활성 섹션(21)으로부터 측방향으로 오프셋되는 것이 바람직하다는 것을 주목한다.
제2 다이(16)는 제2 기판(30), 제2 기판(30) 위의 제2 디바이스 영역(32), 및 제2 디바이스 영역(32)의 상부에 다수의 다이 접촉(34)(단지 2개의 다이 접촉(34)만이 간략화를 위해 여기에 도시됨)을 포함한다. 통상적으로, 제2 다이(16)는 제1 다이(12)에 비해 (적어도 수평면에서) 훨씬 더 작은 크기를 갖는다. 그러나, 제2 다이(16), 특히 제2 디바이스 영역(32)은 제1 다이(12)보다 훨씬 더 높은 열 부피를 발생시킬 것이다.
제2 디바이스 영역(32)은, 헤테로 접합 양극형 트랜지스터(HBT), 부정형 고-전자 이동도 트랜지스터(pHEMT), 및/또는 하나 이상의 전계 효과 트랜지스터(FET)와 같은 하나 이상의 높은 전력 디바이스 구성 요소를 제공하도록 구성될 수 있다. 이러한 높은 전력 디바이스 구성 요소는 III~V 공정에서, 예컨대 갈륨 비소(GaAs), 인듐 인화물(InP), 갈륨 질화물(GaN), 갈륨 인화물(GaP), 갈륨 탄소(GaC), 갈륨, 인듐 갈륨 비소(InGaAs), 인듐 갈륨 질화물(InGaN) 인듐 갈륨 인화물( InGaP), 인듐 갈륨 탄화물(InGaC) 등을 사용하여 실현될 수 있다. 한편, 높은 전력 제2 디바이스 영역(32)을 위한 제2 기판(30)은 통상적으로 70W/mK(예: 300K에서 GaAs 32W/mK, InN 45W/mK, InP 68W/mK, 열전도성은 온도에 따라 변함) 이하의 열전도성을 갖는 낮은 열전도성 재료(예: GaAs, GaN, InN, 또는 GaC)로 형성된다. 통상적으로, 제2 기판(30)의 열전도성은 제1 다이(12) 내의 제1 기판(14)(예: 금속에 더 가까운, 훨씬 더 높은 열전도성을 갖는 실리콘 또는 도핑된 실리콘)보다 몇 배 더 작다. 따라서, 제2 디바이스 영역(32)에 의해 발생된 열은 제2 기판(30)을 통해 효과적으로 소산되지 않을 수 있다.
여기서, 제2 다이(16)는 부착 재료(36)(예: 솔더 또는 다른 화합물, 또는 대안적으로 임의의 금속 결합 기술)를 통해 제1 다이(12) 아래에 증착되고, 여기서 제2 디바이스 영역(32)의 상부에서 다이 접촉(34)은 부착 재료(36)를 통해 제1 다이(12)의 BEOL 부분(18)에서 연결 구조(26)의 노출된 바닥 부분에 열적으로 그리고 전기적으로 연결된다. 결과적으로, 제2 디바이스 영역(32)에 의해 발생된 열은 BEOL 부분(18)(예: 주로 연결 구조(26)을 통해) 및 기판 타이 구조(24)를 통해 전파될 수 있고, 최종적으로 제1 기판(14)으로부터 방출될 수 있다. 우수한 열성능을 위해, 기판 타이 구조(24)가 제2 다이(16)와 수직으로 정렬되어 위치하여, 제2 디바이스 영역(32)으로부터 제1 기판(14)까지 (BEOL 부분(18) 및 기판 타이 구조(24)를 통해) 최단 열 경로를 제공하는 것이 바람직하다. 통상적으로, 기판 타이 구조(24)의 외곽은 제2 다이(16)의 수평 영역을 적어도 실질적으로 덮는다.
또한, 3D 다이-온-다이 어셈블리(10)는 제1 다이(12)의 바닥(즉, BEOL 부분(18)의 바닥)에 형성되고 제2 다이(16)를 둘러싸는 다수의 범프 구조(38)를 더 포함할 수 있다. 범프 구조(38)는 제1 다이(12)의 BEOL 부분(18) 내의 연결 구조(26)을 통해 제2 다이(16)의 제2 디바이스 영역(32)에 전기적으로 연결될 수 있고, 일부 다른 연결 구조(미도시)을 통해 제1 다이(12)의 제1 디바이스 영역(20)에 전기적으로 연결될 수 있다. 범프 구조(38)는 구리 기둥 또는 솔더 볼일 수 있다(도 2 참조).
제2 다이(16)에서, 제2 기판(30)은 수/수십 마이크로미터(극단적인 경우) 내지 150~200 마이크로미터의, 또는 심지어 웨이퍼의 천연 두께(수백 마이크로미터)까지의 두께를 갖는다. 제2 디바이스 영역(32)은, 제조 공정에 따라, 수십 또는 수백 나노미터 내지 수 마이크로미터의 두께를 갖는다. 제2 다이는 열전도성이 낮을 수 있으므로, 그 두께는 어셈블리를 위한 기계적 강도에 의해서만 설정된다. 많은 경우에, 제2 다이(16)(즉, 제2 기판(30))는 3D 다이-온-다이 어셈블리(10)의 범프 구조(38)와 함께 맞춰지도록 얇아진다. 여기서, 각각의 범프 구조(38)는 동일한 높이를 가지며, 추가 패키징 요건을 충족하기 위해 제2 다이(16)보다 더 높다(더 자세한 내용은 이하에서 설명됨).
도 2a 내지 도 2c는 기판 타이 구조(24)의 예시적인 구성의 상면도를 도시한다. 기판 타이 구조(24)는 그리드 어레이 구성(도 2a에 도시됨), 다중-링 구성(도 2b에 도시됨), 및 피쉬-본 구성(도 2c에 도시됨)을 가질 수 있다. 그러나, 기판 타이 구조(24)의 구성은 이들 예시적인 구성으로 한정되지 않는다.
일부 응용에서, 높은 전력 제2 다이(16)와 제1 다이(12)의 제1 기판(14) 사이의 열 경로의 열전도성를 더욱 증가시키기 위해, 도 3에 도시된 바와 같이, 제2 다이(16)(즉, 제2 디바이스 영역(32))에 결합된, 연결 구조(26) 중 특정 구조는 제1 다이(12)의 BEOL 부분(18)을 통해(즉, BEOL 부분(18)의 층간 유전체(28)를 통해) 연장될 수 있다. 여기서, 연결 구조(26)는 부착 재료(36)를 통해 제2 다이(16)의 다이 접촉(34)에 연결되고, 제1 다이(12) 내의 기판 타이 구조(24)에 직접 연결된다. 연결 구조(26)는 기판 타이 구조(24)의 구성에 부합하도록 형상화될 수 있다. 연결 구조(26)가 금속/합금 재료로 형성되고 기판 타이 구조(24)를 제2 다이(16)에 직접 연결하므로, 제2 다이(16)와 제1 기판(14) 사이의 열 경로의 열전도성이 추가로 향상된다. 도 3에서, 범프 구조(38)는, 제2 다이(16)보다 여전히 더 높은, BGA로서 도시되어 있다.
일부 응용에서, 도 4에 도시된 바와 같이, 제1 다이(12)의 제1 기판(14)은 기판 타이 구조(24) 위에 도핑된 기판 영역(40)을 포함할 수 있다. 도핑된 기판 영역(40)은 하나 이상의 도퍼 재료, 예컨대, P형의 경우 붕소, 인듐, 갈륨, 알루미늄, 및 N형의 경우 인, 비소, 안티몬, 비스무트 또는 리튬을 포함할 수 있다. 도핑 농도는 저 도핑의 경우 1e+13 cm-3, 고 도핑의 경우 1e+18 cm-3일 수 있다. 1e+18 cm-3 초과의 도핑 농도는 금속과 유사한 성질을 갖는 퇴화 실리콘을 초래할 수 있다. 도핑된 기판 영역(40)은 제1 기판(14)의 나머지 부분보다 높은 (예: 100W/mK보다 높은) 열전도성 및 필요에 따라 수백 마이크로미터까지(예: 수십 마이크로미터 내지 500 마이크로미터)의 두께를 가질 수 있다. 실리콘 기판이 두꺼울수록 전력 손실이 높은 제2 다이에 대한 열 싱크로서 더 잘 작용할 것이다. 도핑된 기판 영역(40)은 수평면에서 (예: 기판 타이 구조(24)의 외곽과 거의 동일하거나 더 큰) 기판 타이 구조(24)의 외곽을 실질적으로 덮도록 크기를 가질 수 있다. 일 실시예에서, 기판 타이 구조(24)는 도핑된 기판 영역(40) 바로 아래에 있거나 도핑된 기판 영역(40)(미도시) 내로 연장된다. 도핑된 기판 영역(40)은 제1 기판의 나머지 영역보다 낮은 열저항을 갖기 때문에, 도핑된 기판 영역(40)은 기판 타이 구조(24)로부터 전파된 열의 소산을 추가로 개선한다.
전술한 바와 같이, 제1 다이(12)는 제1 디바이스 영역(20) 및 유전체층(22)을 통해 연장되고 제1 기판(14) 내로 연장되는 기판 타이 구조(24)를 포함하여, BEOL 부분(18)으로부터 제1 기판(14)까지 열 경로의 열 소산 효율을 향상시킨다. 일부 응용에서, 도 5에 도시된 바와 같이, 기판 타이 구조(24)는 제1 디바이스 영역(20)을 통해, 유전체층(22)을 통해, 그리고 추가로 제1 기판(14)을 통해 연장될 수 있고, 연결 구조(26)와 접촉할 수 있다. 이 경우, 기판 타이 구조(24)는 수백 마이크로미터의 높이를 가질 수 있다. 기판 타이 구조(24)는 중공형이거나 높은 열 재료(예: 은 및/또는 금속 화합물)로 충진될 수 있고, 100W/mK 초과, 많은 경우에 수백 W/mK의 열전도성을 갖는다. 기판 타이 구조(24)는 실리콘 관통 비아(TSV)를 포함할 수 있다.
도 6a 및 도 6b는 도 1에 도시된 다이-온-다이 3D 어셈블리(10)를 포함하는 예시적인 3D 패키지(50)를 3D 도시한다. 다이-온-다이 3D 어셈블리(10) 이외에, 도 6a에 도시된 바와 같이, 3D 패키지(50)는 몰드 화합물(52) 및 안테나 모듈(54)을 더 포함할 수 있다. 이러한 예시의 목적을 위해, 몰드 화합물(52)은 제1 다이(12)의 옆을 덮고, 각각 제1 다이(12)의 상면 및 하면과 동일 평면인 상면 및 하면을 갖는다. 일부 응용에서, 몰드 화합물(52)의 일부는 제1 다이(12) 위에 존재할 수 있고/있거나 제1 다이(12)를 언더필하여 제2 다이(16) 및 범프 구조(38)(미도시)를 캡슐화할 수 있다. 일부 응용에서, 몰드 화합물(52)은 생략될 수 있다(아래에 도시된 도 9a 참조). 일부 응용에서, 몰드 화합물(52)은 제1 다이(12)를 언더필하여 제2 다이(16)와 범프 구조(38)를 캡슐화할 수 있지만, 제1 다이(12)의 옆과 상면을 덮지는 않는다(아래에 도시된 도 9b 참조).
안테나 모듈(54)은 제2 다이(16) 아래에 배치되고 범프 구조(38)에 연결된다. 범프 구조(38)는 (전술한 바와 같이) 제1 다이(12) 및 제2 다이(16)에 전기적으로 연결될 수 있기 때문에, 안테나 모듈(54)로부터 수신된 신호는 제1 다이(12) 및/또는 제2 다이(16)에 송신될 수 있다. 이러한 실시예에서, 제2 다이(16)에 의해 발생된 열(즉, 제2 디바이스 영역(32))은 여전히 BEOL 부분(18) 및 기판 타이 구조(24)를 통해 전파되고 제1 기판(14)으로부터 방출될 수 있다. 또한, 제2 다이(16)에 의해 발생된 열은 또한 BEOL 부분(18) 및 범프 구조(38) 내의 연결 구조(26)를 통해 안테나 모듈(54) 쪽으로 전파될 수 있다. 여기서, 범프 구조(38)는 제2 다이(16)보다 더 높기 때문에, 제2 다이(16)는 안테나 모듈(54)과 접촉하지 않을 것이다.
몰드 화합물(52)은 열가소성 또는 열경화성 중합체 재료, 예컨대 폴리페닐렌 설파이드(PPS), 붕소 질화물로 도핑된 오버몰드 에폭시, 알루미나, 탄소 나노튜브, 또는 다이아몬드 유사 열 첨가제 등으로 형성될 수 있다. 안테나 모듈(54)은 패치 안테나를 제공할 수 있고(도 9c 참조), 세라믹, FR4 등을 포함할 수 있다.
일부 응용에서, 도 6b에 도시된 바와 같이, 3D 패키지(50)는 제1 다이(12) 위에 열 싱크(56)를 더 포함할 수 있다. 본 예시의 목적을 위해, 몰드 화합물(52)은 제1 다이(12)의 옆을 덮고 제1 다이(12)의 상면을 지나 수직으로 연장된다. 열 싱크(56)는 제1 기판(14)의 상면(즉, 제1 다이(12)의 상면)과 접촉하고 몰드 화합물(52)에 매립된다. 열 싱크(56)의 상면 및 몰드 화합물(52)의 상면은 동일 평면에 있을 수 있다. 열 싱크(56)는 도금된 금속 실드의 경우에 구리 또는 니켈과 같은 금속/합금 재료로 형성될 수 있다. 금속 실드는 또한 분무될 수 있다.
도 6a 및 도 6b에서, 3D 패키지(50)는 도 1에 도시된 3D 다이-온-다이 어셈블리(10)를 포함한다는 것을 주목한다. 다른 응용에서, 3D 패키지(50)는 도 3 내지 도 5 중 어느 하나에 도시된 3D 다이-온-다이 어셈블리(10), 또는 임의의 다른 적절한 3D 다이-온-다이 어셈블리를 포함할 수 있다. 예를 들어, 도 7은 3D 패키지(50)가 도 2에 도시된 3D 다이-온-다이 어셈블리(10)를 포함한다는 것을 도시한다. 여기에서, 안테나 모듈(54)은 여전히 제2 다이(16) 아래에 배치되고 범프 구조(38)(즉, BGA)에 연결된다. 안테나 모듈(54)로부터 수신된 신호는 범프 구조(38) 및 연결 구조(26)를 통해 제1 다이(12) 및/또는 제2 다이(16)로 송신될 수 있다. 제2 다이(16)에 의해 발생된 열의 대부분은, 관통 BEOL 연결 구조(26)로 인해, 여전히 제1 기판(14)을 통해 소산될 것이다. 제2 다이(16)에 의해 발생된 열의 일부가 범프 구조(38)를 통해 안테나 모듈(54) 쪽으로 전파될 수도 있다.
도 8은 본 개시의 일 실시예에 따라 다수의 높은 전력 낮은 열전도성 다이 및 실리콘 다이를 다수의 높은 전력 낮은 열전도성 다이에 대한 열 싱크로서 포함하는 3D 패키지의 상면도를 도시한다.
일부 응용에서, 하나의 열 싱크 다이 아래에 배치되는 다수의 높은 전력 낮은 열전도성 다이가 있을 수 있다. 도 8은 하나의 제1 다이(12) 아래에 다수의 높은 전력 제2 다이(16)를 포함하는 대안적인 3D 패키지(60)의 상면도를 도시한다(명료화를 위해 하나의 제2 다이만 참조 번호로 표지됨). 이러한 예시의 목적을 위해, 대안적인 3D 패키지(60)는 3x4 어레이로 구성되는 제1 다이(12) 아래에 12개의 제2 다이(16)를 포함한다. 다른 응용에 대해, 대안적인 3D 패키지(60)는 상이한 어레이 구성을 갖는 더 적은 수의 제2 다이(16)를 포함할 수 있다.
도 9a 내지 도 9c는 도 8에 도시된 대안적인 3D 패키지(60)의 (점선 A-A'을 따른) 횡단면도를 도시한다. 도 6a 내지 도 6b에 도시된 3D 패키지(50)와 비교하여, 도 9a에 도시된 바와 같이, 대안적인 3D 패키지(60)는 제1 다이(12) 아래에 배치되고 범프 구조(38)에 의해 둘러싸이는 다수의 제2 다이(16)(명료화를 위해 단지 하나의 제2 다이(16) 내의 요소가 참조 번호로 표지됨), 및 제1 디바이스 영역(20) 및 제1 다이(12)의 유전체층(22)을 통해 연장되고 제1 다이(12)의 제1 기판(14) 내로 연장되는 다수의 기판 타이 구조(24)를 포함한다. 본 예시의 목적을 위해, 각각의 제2 다이(16)는 동일한 크기 및 동일한 높이를 가지며, 각각의 기판 타이 구조(24)는 하나의 제2 다이(16)에 상응하고, 각각의 기판 타이 구조(24)는 동일한 외곽을 갖는 동일한 형상을 갖는다. 다른 응용에 대해, 이들 다수의 제2 다이(16)는 상이한 높은 전력 디바이스 구성 요소를 제공할 수 있고, 상이한 크기 및/또는 상이한 높이를 가질 수 있다. 하나의 큰 기판 타이 구조(24)는 하나 초과의 제2 다이(16)를 제공할 수 있다. 또한, 다수의 기판 타이 구조(24)는 상이한 형상 및/또는 상이한 외곽을 가질 수 있다. 제1 디바이스 영역(20)가 전기 디바이스 구성 요소를 제공하도록 구성된 하나 이상의 활성 섹션(21)을 포함하고, 각각의 기판 타이 구조(24)가 제1 디바이스 영역(20)을 관통하므로, 각각의 기판 타이 구조(24)는 활성 섹션(21)으로부터 측방향으로 오프셋되는 것이 바람직하다는 것을 주목한다.
여기서, 제2 다이(16) 중 적어도 일부는 제1 다이(12)의 BEOL 부분(18) 내의 상응하는 연결 구조(26)에 의해 특정 범프 구조(38)에 전기적으로 연결된다(간략화를 위해 2개의 연결 구조(26)만이 여기에 도시됨). 이들 다수의 제2 다이(16)는 BEOL 부분(18)(미도시) 내의 다른 연결 구조(26)에 의해 서로 전기적으로 연결되고/되거나 제1 다이(12)에 전기적으로 연결될 수 있다. 각각의 범프 구조(38)는 여전히 제1 다이(12)의 바닥 표면으로부터 안테나 모듈(54)의 상면까지 연장되고, 제1 다이(12)/제2 다이(들)(16)(즉, 제1 디바이스 영역(22)/제2 디바이스 영역(32))를 안테나 모듈(54)에 전기적으로 연결한다. 범프 구조(38)는 동일한 높이를 가질 수 있고 제2 다이(16)의 각각보다 더 높다.
이러한 실시예에서, 각각의 제2 다이(16)에 의해 발생된 열은 BEOL 부분(18) 및 기판 타이 구조(24)를 통해 전파될 수 있고, 제1 다이(12)의 제1 기판(14)으로부터 방출될 수 있다. 특정 제2 다이(16)가 범프 구조(38)에 연결되는 경우, 이러한 제2 다이(16)에 의해 발생된 열은 또한 BEOL 부분(18) 및 범프 구조(38) 내의 연결 구조(26)를 통해 안테나 모듈(54) 쪽으로 전파될 수 있다.
일 실시예에서, 대안적인 3D 패키지(60)는 도 9b에 도시된 바와 같이 몰드 화합물(52)을 더 포함할 수 있다. 이 예시의 목적을 위해, 몰드 화합물(52)은 제1 다이(12)를 언더필하여 각각의 제2 다이(16)와 각각의 범프 구조(38)를 캡슐화하지만, 제1 다이(12)의 옆과 상면을 덮지는 않는다. 일부 응용에서, 몰드 화합물(52)은 제1 다이(12)의 옆을 추가로 덮거나, 제1 다이(12)(미도시)를 완전히 캡슐화할 수 있다. 몰드 화합물(52)이 높은 열전도성(예: >30 W/m·K)을 갖는 경우, 제2 다이(16)에 의해 생성된 열은 또한 몰드 화합물(52)을 통해 소산될 수 있다.
일 실시예에서, 대안적인 3D 패키지(60)는 도 9c에 도시된 바와 같이, 제1 다이(12) 위에 인쇄 회로 기판(PCB) 모듈(62)을 더 포함할 수 있다. 여기서, 제1 다이(12)는 PCB 모듈(62)을 상응하는 범프 구조(38)에 연결하도록 구성되는 구조(64)를 통한 디바이스를 더 포함한다. 구조(64)을 통한 디바이스는 제1 다이(12)를 통해 수직으로 관통할 수 있고, 구리와 같은, 전도성 재료를 포함할 수 있다. 구조(64)을 통한 디바이스는 TSV일 수 있다. 안테나 모듈(54), PCB 모듈(62), 및 특정 제2 다이(16)는 상응하는 범프 구조(38), 구조(64)를 통한 상응하는 디바이스, 및 BEOL 부분(18) 내의 상응하는 연결 구조(26)를 통해 전기적으로 및/또는 열적으로 연결될 수 있다. 결과적으로, 제2 다이(16)에 의해 발생된 열은 다이 구조(24) 및 제1 기판(14)을 통해, 범프 구조(38) 및 안테나 모듈(54)을 통해, 및/또는 구조(64) 및 PCB 모듈(62)을 통한 디바이스를 통해 소산될 수 있다.
본 실시예에서 안테나 모듈(54)은, 안테나 모듈(54)의 바닥에 다수의 금속 패치(66)를 포함하는, 패치 안테나를 제공한다. 또한, 안테나 모듈(54)은, 범프 구조(38)를 통해 일부 제2 다이(16)에 전기적 접지 레벨을 제공할 수 있는 접지면 구조(68)를 포함할 수도 있다.
전술한 양태 중 어느 하나 및/또는 본원에 설명된 바와 같은 다양한 별도의 양태 및 특징이 추가적인 이점을 위해 조합될 수 있음이 고려된다. 본원에 개시된 바와 같이 다양한 실시예 중 임의의 것은, 본원에서 반대로 지시되지 않는 한, 하나 이상의 다른 실시예와 조합될 수 있다.
당업자는 본 개시의 바람직한 실시예에 대한 개선 및 수정을 인식할 것이다. 이러한 모든 개선 및 수정은 본원에 개시된 개념 및 이어지는 청구범위의 범주 내에서 고려된다.

Claims (28)

  1. 3차원(3D) 패키지로서,
    ·BEOL(back-end-of-line) 부분, 상기 BEOL 부분 위의 제1 디바이스 영역, 상기 제1 디바이스 영역 위의 제1 기판, 및 상기 제1 디바이스 영역을 통해 연장되고 상기 제1 기판 내로 연장되지만 상기 제1 기판을 통해 연장되지는 않는 기판 타이 구조를 포함하는 제1 다이 -
    ·상기 제1 기판은 100W/mK 초과의 열전도성을 가지고, 상기 기판 타이 구조는 50W/mK 초과의 열전도성을 가짐 - ; 및
    ·상기 제1 다이 아래에 배치되는 제2 다이를 포함하되,
    ·상기 제2 다이는 제2 디바이스 영역 및 상기 제2 디바이스 영역 아래에 제2 기판을 포함하고;
    ·상기 제2 기판은 상기 제1 기판의 열전도성보다 낮은 열전도성을 가지고;
    ·상기 제2 디바이스 영역은 상기 제1 다이의 BEOL 부분에 결합되도록 구성됨으로써, 상기 제2 디바이스 영역에 의해 발생된 열은 상기 BEOL 부분 및 상기 기판 타이 구조를 통해 전파되고, 상기 제1 기판 밖으로 방출될 수 있는, 3D 패키지.
  2. 제1항에 있어서,
    ·상기 제1 디바이스 영역은, 하나 이상의 전기 디바이스 구성 요소를 제공하도록 구성된, 하나 이상의 활성 섹션을 포함하고;
    ·상기 기판 타이 구조는 상기 하나 이상의 활성 섹션으로부터 측방향으로 오프셋되는, 3D 패키지.
  3. 제1항에 있어서,
    ·상기 제1 다이는 상기 제1 디바이스 영역과 상기 제1 기판 사이에 유전체층을 더 포함하고;
    ·상기 기판 타이 구조는 상기 제1 디바이스 영역 및 상기 유전체층을 통해 연장되고, 상기 제1 기판 내로 연장되지만 상기 제1 기판을 통해 연장되지는 않는, 3D 패키지.
  4. 제3항에 있어서, 상기 제1 다이의 유전체층은 실리콘 산화물 또는 실리콘 질화물로 형성되는, 3D 패키지.
  5. 제1항에 있어서, 상기 제1 기판은 유전체층을 사이에 끼우지 않고 상기 제1 디바이스 영역과 접촉하는, 3D 패키지.
  6. 제1항에 있어서, 상기 기판 타이 구조는 상기 제2 다이와 수직으로 정렬되어 위치하는, 3D 패키지.
  7. 제1항에 있어서, 상기 제1 기판은 실리콘으로 형성되는, 3D 패키지.
  8. 제1항에 있어서,
    ·상기 제2 디바이스 영역은 갈륨 비소(GaAs), 인듐 인화물(InP), 갈륨 질화물(GaN), 갈륨 인화물(GaP), 갈륨 탄소(GaC), 갈륨, 인듐 갈륨 비소(InGaAs), 인듐 갈륨 질화물(InGaN) 인듐 갈륨 인화물(InGaP), 인듐 갈륨 탄화물(InGaC) 중 하나 이상을 포함하는 하나 이상의 전기 디바이스 구성 요소를 제공하도록 구성되고;
    ·상기 제2 기판은 GaAs, GaN, GaP, 또는 GaC로 형성되는, 3D 패키지.
  9. 제8항에 있어서, 상기 제2 디바이스 영역은 하나 이상의 이종 접합 양극형 트랜지스터(HBT), 하나 이상의 부정형 고-전자 이동도 트랜지스터(pHEMT), 및/또는 하나 이상의 전계 효과 트랜지스터(FET)를 제공하도록 구성되는, 3D 패키지.
  10. 제1항에 있어서, 상기 기판 타이 구조는 그리드 어레이 구성, 다중-링 구성, 및 피쉬-본 구성 중 하나의 구성을 갖는, 3D 패키지.
  11. 제1항에 있어서, 상기 기판 타이 구조는 도핑된 반도체, 금속 분말, 도금된 금속 및 금속 화합물 중 적어도 하나를 포함하는, 3D 패키지.
  12. 제1항에 있어서, 복수의 범프 구조를 더 포함하되,
    ·상기 복수의 범프 구조는 상기 제1 다이의 BEOL 부분의 하단에 형성되고 상기 제2 다이를 둘러싸고;
    ·상기 복수의 범프 구조 각각은 동일한 높이를 가지고 상기 제2 다이보다 더 높고;
    ·상기 제1 다이의 BEOL 부분은 복수의 연결 구조를 포함하고, 상기 복수의 범프 구조 중 특정 구조는 상기 복수의 연결 구조 중 상응하는 구조를 통해 상기 제2 다이의 제2 디바이스 영역에 연결되는, 3D 패키지.
  13. 제12항에 있어서, 상기 복수의 범프 구조는 복수의 구리 기둥 또는 복수의 솔더 볼인, 3D 패키지.
  14. 제12항에 있어서, 상기 복수의 연결 구조 중 특정 구조는 상기 제2 다이의 제2 디바이스 영역에 결합되고 상기 제1 다이의 BEOL 부분을 통해 연장되고, 상기 복수의 연결 구조 중 특정 구조는 상기 제1 다이 내의 상기 기판 타이 구조와 접촉하는, 3D 패키지.
  15. 제14항에 있어서, 상기 복수의 연결 구조 중 특정 구조는 상기 기판 타이 구조의 구성에 부합하도록 형상화되는, 3D 패키지.
  16. 제12항에 있어서, 상기 제2 다이 아래에 배치되고 상기 복수의 범프 구조에 연결되는, 안테나 모듈을 더 포함하는, 3D 패키지.
  17. 제16항에 있어서, 몰드 화합물 및 열 싱크를 더 포함하되,
    ·상기 몰드 화합물은 상기 제1 다이의 옆을 덮고, 상기 제1 다이의 상면을 넘어 수직으로 연장되고;
    ·상기 열 싱크는 상기 제1 다이의 상면 위에 배치되고, 몰드 화합물 내에 매립되는, 3D 패키지.
  18. 제16항에 있어서, 상기 제2 다이와 상기 복수의 범프 구조가 상기 몰드 화합물에 의해 캡슐화되도록, 상기 제1 다이와 상기 안테나 모듈 사이의 갭을 충진하는, 몰드 화합물을 더 포함하는, 3D 패키지.
  19. 제1항에 있어서, 상기 기판 타이 구조의 외곽은 상기 제2 다이의 수평 영역을 적어도 실질적으로 덮는, 3D 패키지.
  20. 제1항에 있어서, 상기 제1 기판은 도핑된 기판 영역을 더 포함하고,
    ·상기 기판 타이 구조는 상기 도핑된 기판 영역 바로 아래에 있거나 상기 도핑된 기판 영역 내로 연장되고;
    ·상기 도핑된 기판 영역은 상기 제1 기판의 다른 부분보다 높은 열전도성을 갖는, 3D 패키지.
  21. 제20항에 있어서, 상기 도핑된 기판 영역은 수십 마이크로미터 내지 500 마이크로미터의 두께를 가지며, 수평면에서 상기 기판 타이 구조의 외곽을 실질적으로 덮는 크기로 이루어진, 3D 패키지.
  22. 제1항에 있어서, 상기 기판 타이 구조는 중공형인, 3D 패키지.
  23. 제1항에 있어서, 상기 제1 다이 아래에 배치된 복수의 다이를 더 포함하되,
    ·상기 제2 다이는 복수의 다이 중 하나이고;
    ·상기 복수의 다이는 상기 복수의 다이에 의해 발생된 열이 상기 제1 기판 밖으로 방출될 수 있는 방식으로 구성되는, 3D 패키지.
  24. 제23항에 있어서, 상기 제1 다이는 상기 기판 타이 구조를 포함하는 복수의 기판 타이 구조를 포함하고, 상기 복수의 기판 타이 구조의 각각은 상기 복수의 다이 중 상응하는 하나와 수직으로 정렬되는, 3D 패키지.
  25. 제23항에 있어서, 복수의 범프 구조를 더 포함하되,
    ·상기 복수의 범프 구조는 상기 제1 다이의 BEOL 부분의 하단에 형성되고 상기 복수의 다이를 둘러싸고;
    ·상기 복수의 범프 구조 각각은 동일한 높이를 가지고 상기 복수의 다이의 각각보다 더 높고;
    ·상기 복수의 범프 구조 중 특정 구조는 상기 복수의 다이 중 특정 다이에 연결되는, 3D 패키지.
  26. 제25항에 있어서, 상기 복수의 다이 아래에 배치되고 상기 복수의 범프 구조에 연결되는, 안테나 모듈을 더 포함하는, 3D 패키지.
  27. 제26항에 있어서, 상기 복수의 다이와 상기 복수의 범프 구조가 상기 몰드 화합물에 의해 캡슐화되도록, 상기 제1 다이와 상기 안테나 모듈 사이의 갭을 충진하는, 몰드 화합물을 더 포함하는, 3D 패키지.
  28. 제26항에 있어서, 상기 제1 다이 위에 배치된 인쇄 회로 기판(PCB) 모듈을 더 포함하되, 상기 제1 다이는, 상기 PCB 모듈을 상기 제1 다이의 BEOL 부분 내의 연결 구조를 통해 상기 복수의 다이 중 특정 다이에 연결하도록 구성되고, 상기 PCB 모듈을 상기 복수의 범프 구조 중 특정 구조를 통해 상기 안테나 모듈에 연결하도록 구성되는, 구조를 통한 복수의 디바이스를 더 포함하는, 3D 패키지.
KR1020237020994A 2020-12-11 2021-12-13 높은 전력 낮은 열전도성 다이용 열 싱크로서 실리콘 다이를 갖는 3d 패키징 KR20230115307A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063124450P 2020-12-11 2020-12-11
US63/124,450 2020-12-11
PCT/US2021/063095 WO2022126017A2 (en) 2020-12-11 2021-12-13 3d packaging with silicon die as thermal sink for high- power low thermal conductivity dies

Publications (1)

Publication Number Publication Date
KR20230115307A true KR20230115307A (ko) 2023-08-02

Family

ID=80445589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237020994A KR20230115307A (ko) 2020-12-11 2021-12-13 높은 전력 낮은 열전도성 다이용 열 싱크로서 실리콘 다이를 갖는 3d 패키징

Country Status (5)

Country Link
US (1) US20240047295A1 (ko)
EP (1) EP4260368A2 (ko)
KR (1) KR20230115307A (ko)
CN (1) CN116547805A (ko)
WO (1) WO2022126017A2 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294261B2 (en) * 2010-01-29 2012-10-23 Texas Instruments Incorporated Protruding TSV tips for enhanced heat dissipation for IC devices
US9935026B2 (en) * 2016-08-31 2018-04-03 Qorvo Us, Inc. Air-cavity package with dual signal-transition sides
US10461014B2 (en) * 2017-08-31 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
JP6892360B2 (ja) * 2017-09-19 2021-06-23 キオクシア株式会社 半導体装置

Also Published As

Publication number Publication date
WO2022126017A2 (en) 2022-06-16
WO2022126017A3 (en) 2022-09-29
US20240047295A1 (en) 2024-02-08
CN116547805A (zh) 2023-08-04
EP4260368A2 (en) 2023-10-18
WO2022126017A4 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
CN109690761B (zh) 具有高效热路径及模制底填充的堆叠式半导体裸片组合件
US11004810B2 (en) Semiconductor package structure
US6750546B1 (en) Flip-chip leadframe package
US10658342B2 (en) Vertically stacked multichip modules
US20160284631A1 (en) Substrate interposer on a leadframe
EP3449502B1 (en) Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US11587855B2 (en) Method of attaching an insulation sheet to encapsulated semiconductor device
US20120018892A1 (en) Semiconductor device with inductor and flip-chip
EP4160668A1 (en) Leadless power amplifier package including topside termination arrangements
US11621231B2 (en) Methods of fabricating leadless power amplifier packages including topside terminations
EP3961699A2 (en) Radio frequency power dies having flip-chip architectures and power amplifier modules containing the same
US8536701B2 (en) Electronic device packaging structure
US20120146214A1 (en) Semiconductor device with vias and flip-chip
CN113539843A (zh) 包括顶侧冷却接口的功率放大器模块及其制造方法
CN116779551A (zh) 功率模组的集成封装结构及其集成封装方法
KR20230115307A (ko) 높은 전력 낮은 열전도성 다이용 열 싱크로서 실리콘 다이를 갖는 3d 패키징
CN215183929U (zh) 双面散热的mosfet封装结构与电子装置
CN111244061B (zh) 氮化镓设备的封装结构
CN108063127B (zh) 芯片和功率晶体管
US9245837B1 (en) Radio frequency power device
US12040291B2 (en) Radio frequency packages containing multilevel power substrates and associated fabrication methods
CN104124270A (zh) 异质接面双极晶体管布局结构