CN101114005A - 用于检测薄膜晶体管基底的缺陷的模块和方法 - Google Patents

用于检测薄膜晶体管基底的缺陷的模块和方法 Download PDF

Info

Publication number
CN101114005A
CN101114005A CNA2007101391962A CN200710139196A CN101114005A CN 101114005 A CN101114005 A CN 101114005A CN A2007101391962 A CNA2007101391962 A CN A2007101391962A CN 200710139196 A CN200710139196 A CN 200710139196A CN 101114005 A CN101114005 A CN 101114005A
Authority
CN
China
Prior art keywords
signal
data
clock signal
group
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101391962A
Other languages
English (en)
Inventor
李洪雨
许命九
李钟焕
金圣万
李钟赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101114005A publication Critical patent/CN101114005A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Abstract

本发明涉及一种用于检测薄膜晶体管(TFT)基底的缺陷的模块和方法，该模块和方法可检测TFT基底的栅极线的断开，其中，TFT基底具有设置有其中栅极驱动器设置在栅极线的两侧的双结构(dual structure)的栅极驱动器。提供了一种用于检测TFT基底的缺陷的模块和方法，其中，通过分割栅极线的中心区域而将栅极线分为两部分，通过设置在栅极线的两侧的栅极驱动器向其中心部分被分割的栅极线提供栅极电源，向数据线提供负电压电平的信号，从而可检测栅极线的断开。

Description

用于检测薄膜晶体管基底的缺陷的模块和方法
技术领域
本发明涉及一种用于检测薄膜晶体管基底的缺陷的模块和方法。更具体地讲，本发明涉及一种用于检测显示面板的薄膜晶体管基底的信号线的断开的模块和方法。
背景技术
通常，液晶显示装置包括液晶显示面板和驱动器，其中，液晶显示面板用于根据外部控制信号在其上显示图像，驱动器用于驱动液晶显示面板。液晶显示面板可包括多条栅极线和数据线、薄膜晶体管(TFT)基底和共电极基底，其中，在薄膜晶体管基底上设置有TFT和像素电极，在共电极基底上设置有共电极。
为了降低这样的显示装置的成本，可将栅极驱动器连接到多条栅极线并集成在TFT基底的一侧。为了在制造过程中检测栅极线的断开，可通过栅极驱动器对栅极线的在断开区一侧(例如，左侧)的部分施加栅极电源(gatepower)，而不是对栅极线的在另一侧(例如，右侧)的部分施加栅极电源。
对于大的显示装置来说，单个栅极驱动器不能向栅极线提供足够的栅极电源。因此，可将栅极驱动器集成在TFT基底的两侧以向栅极线提供栅极电源。然而，在制造过程中，对于这样的结构来说，不能容易地检测到栅极线的断开。例如，如果栅极驱动器既位于栅极线的左侧又位于栅极线的右侧，则可通过位于左侧的栅极驱动器对在断开的左例的栅极线施加栅极电源，可通过位于右侧的栅极驱动器对在断开的右侧的栅极线施加栅极电源。因此，如果栅极线是断开的，则尽管如此栅极电源也将施加到栅极线的两侧，于是不能容易地检测到栅极线的断开。
发明内容
根据本发明的各种实施例，提供了一种模块和一种方法以检测薄膜晶体管(TFT)基底的缺陷。这样的缺陷可包括具有双栅极驱动器的TFT基底的栅极线的断开或邻近的像素电极之间的短路。
根据本发明的一个实施例，构造一种模块以检测薄膜晶体管(TFT)基底的缺陷，其中，该薄膜晶体管(TFT)基底包括多条数据线、多条栅极线和多个像素电极。所述模块包括：数据信号发生器，用于向数据线提供测试数据信号；运行信号发生器，用于向第一栅极驱动器和第二栅极驱动器提供运行信号，其中，每条栅极线被分为与第一栅极驱动器连接的第一部分和与第二栅极驱动器连接的第二部分；检测器，用于测量至少一个像素电极的电压电平。
TFT基底可包括第一组数据焊盘和第二组数据焊盘以及第一测试焊盘和第二测试焊盘，其中，第一组数据焊盘连接到第一组数据线，第二组数据焊盘连接到第二组数据线，第一测试焊盘和第二测试焊盘分别连接到第一组数据焊盘和第二组数据焊盘，其中，数据信号发生器用于产生第一测试数据信号和第二测试数据信号，其中，第一测试数据信号和第二测试数据信号将被分别提供到第一测试焊盘和第二测试焊盘。数据信号发生器可包括多个被构造为探针的输出端，并用于分别向第一测试焊盘和第二测试焊盘提供第一测试数据信号和第二测试数据信号。
第一测试数据信号和第二测试数据信号可表现负电压。可选择地，第一测试数据信号和第二测试数据信号可表现彼此不同的电压电平。
运行信号发生器可用于分别向TFT基底的起始信号焊盘、第一时钟信号焊盘、第二时钟信号焊盘和地信号焊盘提供起始信号、第一时钟信号、第二时钟信号和地信号。运行信号发生器可包括多个被构造为探针的输出端，输出端用于分别向起始信号焊盘、第一时钟信号焊盘、第二时钟信号焊盘和地信号焊盘提供起始信号、第一时钟信号、第二时钟信号和地信号。
第一栅极驱动器和第二栅极驱动器可包括：第一多个级，连接到第一组栅极线并用于响应第一时钟信号而向第一组栅极线提供栅极电源；第二多个级，连接到第二组栅极线并用于响应第二时钟信号而向第二组栅极线提供栅极电源。
可用一个信号来提供起始信号和地信号。起始信号和地信号中的每个都可包括单个脉冲。可选择地，起始信号和地信号中的每个都可包括多个脉冲。第一时钟信号和第二时钟信号中的每个都可包括单个脉冲。
运行信号发生器可用于同时提供第一时钟信号和第二时钟信号。另外，运行信号发生器可用于同时提供起始信号和地信号。
运行信号发生器可用于顺序地提供第一时钟信号和第二时钟信号。运行信号发生器可用于同时提供第一时钟信号、起始信号和地信号，还可用于同时提供第二时钟信号、起始信号和地信号。
TFT基底可包括在栅极线和数据线的交叉处的多个TFT和连接到TFT的多个像素电极，其中，TFT用于通过响应第一时钟信号和第二时钟信号被提供到栅极线的栅极电源而被导通，其中，像素电极用于通过TFT而被充有第一测试数据信号和第二测试数据信号的电压。
TFT基底可包括在栅极线和数据线的交叉处的多个TFT和连接到TFT的多个像素电极，其中，TFT用于通过响应第一时钟信号和第二时钟信号被提供到栅极线的栅极电源而被导通，其中，像素电极用于通过TFT而被充有测试数据信号的电压。
根据本发明的另一实施例，提供了一种用于检测薄膜晶体管(TFT)基底的缺陷的方法。该方法包括：提供TFT基底；向栅极线提供栅极电源；向数据线提供表现负电压的数据信号；检测至少一个像素电极的电压，其中，TFT基底包括：多条栅极线，其中，每条栅极线被分为第一部分和第二部分；多条数据线；在栅极线和数据线的交叉处的多个TFT；连接到TFT的多个像素电极。
提供栅极电源可包括同时向栅极线的第一部分和第二部分提供栅极电源。提供栅极电源可响应时钟信号和运行信号通过第一多个级和第二多个级来执行，其中，第一多个级连接到栅极线的第一部分，第二多个级连接到栅极线的第二部分。运行信号和时钟信号中的每个都可包括单个脉冲。该方法还可包括同时向第一多个级和第二多个级提供运行信号和时钟信号。
提供栅极电源可通过第一多个级和第二多个级来执行，其中，第一多个级连接到第一组栅极线，并用于响应第一时钟信号和多个运行信号而向第一组栅极线提供栅极电源，第二多个级连接到第二组栅极线，并用于响应第二时钟信号和运行信号而向第二组栅极线提供栅极电源。运行信号可包括起始信号和地信号。
根据本发明的又一实施例，提供了一种用于检测薄膜晶体管(TFT)基底的缺陷的方法。该方法包括：提供TFT基底；向第一组栅极线提供栅极电源；向第一组数据线提供第一电压；向第二组数据线提供第二电压；向第二组栅极线提供栅极电源；向第一组数据线提供第二电压；向第二组数据线提供第一电压；检测至少一个像素电极的电压，其中，TFT基底包括：多条栅极线，其中，每条栅极线被分为第一部分和第二部分；多条数据线；在栅极线和数据线的交叉处的多个TFT；连接到TFT的多个像素电极。
第一电压可为正电压，第二电压可为负电压。
附图说明
通过下面结合附图给出的描述，本发明的各种实施例的上述和其他特征和优势将变得明了，在附图中：
图1是示出了根据本发明实施例的用于检测薄膜晶体管(TFT)基底的缺陷的系统的概念性视图；
图2是概念性地示出了根据本发明实施例的TFT基底的平面图；
图3是根据本发明实施例的用于检测栅极线的断开的检测模块的输出波形图；
图4是示出了根据本发明实施例的用于检测栅极线的断开的方法的概念性视图；
图5是概念性地示出了根据本发明实施例的用于检测栅极线的缺陷的方法的原理的TFT基底的详细的平面图；
图6是沿着图5中的线A-A截取的剖面图；
图7是根据本发明实施例的用于检测邻近的像素电极之间的断开的检测模块的输出波形图；
图8是示出了根据本发明实施例的用于检测邻近的像素电极之间的断开的方法的概念性视图。
具体实施方式
在下文中，将参照附图详细描述本发明的实施例。然而，本发明并不限于下面描述的实施例，而是可以以各种形式来实施。向本领域技术人员提供公开的实施例仅用于说明性的目的以及用于充分理解本发明的范围。相同的标号始终表示相同的元件。如在这里所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。
将要理解的是，尽管在这里术语第一、第二、第三等可用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个区域、层或部分区分开来。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
为了方便描述，在这里可使用空间相对术语，如“在...下面”、“下面的”、“在...之下”、“在...上方”、“上面的”等，用来描述如图中所示的一个元件或特征与另外的元件或特征的关系。将要理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果在附图中装置被翻转，则描述为“在”其它元件或特征“下面”的元件随后将被定位为“在”其它元件或特征“上方”。因而，示例性术语“在...下面”可包括“在...上方”和“在...下面”两种方位。所述装置可被另外定位(旋转90度或者在其它方位)，并对在这里使用的空间相对描述符做出相应的解释。
这里使用的术语仅为了描述特定实施例的目的，而不意图限制本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还应理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组。
在此参照作为本发明的实施例(和中间结构)的示意图的剖面图来描述本发明的实施例。这样，预计会出现例如由制造技术和/或公差引起的图示的形状的变化。因此，本发明的实施例不应该被理解为局限于在此示出的区域的具体形状，而将包括例如由制造导致的形状偏差。
例如，示出为矩形的注入区域在其边缘将通常具有圆形或曲线的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样，通过注入形成的埋区会导致在埋区和通过其发生注入的表面之间的区域中的一些注入。因此，在图中示出的区域实际上是示意性的，它们的形状并不意图示出装置的区域的实际形状，也不意图限制本发明的范围。
除非另有定义，否则这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则术语(例如在通用的字典中定义的术语)应该被解释为具有与相关领域的环境中它们的意思一致的意思，而不将理想地或者过于正式地解释它们的意思。
在下文中，将参照附图详细描述本发明。参照图1至图6，用于检测TFT基底100的缺陷的系统的实施例包括多条栅极线G1R至GnR和G1L至GnL、多条数据线D1至D2m、多个TFT110、多个像素电极140和检测模块1000。TFT基底100包括第一栅极驱动器201、第二栅极驱动器202和其他形成在TFT基底100上的适当的组件。检测模块1000包括：数据信号发生器1100，用于向TFT基底100的多条数据线D1至D2m提供第一测试数据信号Vd1和第二测试数据信号Vd2；运行信号发生器(operation signal generator)1200，用于分别向TFT基底100的第一栅极驱动器201和第二栅极驱动器202提供运行信号STVP、CKV、CKVB和VSS；检测器1300，用于检测像素电极140的电压。
TFT基底100包括切除区(cut-away region)C和元件区(element region)E。元件区E包括显示区D和外围区P。栅极线G1R至GnR和G1L至GnL形成在显示区D中并沿着第一方向延伸。数据线D1至D2m也形成在显示区D中并沿着第二方向延伸。TFT110和像素电极140形成在栅极线G1R至GnR和G1L至GnL与数据线D1至D2m的相交处。第一栅极驱动器201和第二栅极驱动器202、多个数据焊盘(data pad)300-1至300-2m和运行信号焊盘311、312、313和314形成在外围区P中。在切除区C中的多个测试焊盘320和330连接到多个数据焊盘300-1至300-2m。
关于显示区D的大致中心将多条栅极线中的每条分为左栅极线部分和右栅极线部分。例如，将第一栅极线分为第一R栅极线G1R和第一L栅极线G1L。因此，如图1所示，在显示区D的中心的右边设置第一至第nR栅极线G1R至GnR，而在显示区D的中心的左边设置第一至第nL栅极线G1L至GnL。
第一至第nR栅极线G1R至GnR的部分延伸至外围区P，以连接到第一栅极驱动器201。第一至第nL栅极线G1L至GnL的部分也延伸至外围区P，以连接到第二栅极驱动器202。因此通过第一栅极驱动器201顺序地对第一至第nR栅极线G1R至GnR施加栅极电源Von，通过第二栅极驱动器202顺序地对第一至第nL栅极线G1L至GnL施加栅极电源Von。
在一个实施例中，第一至第nR栅极线G1R至GnR和第一至第nL栅极线G1L至GnL具有相同的长度。在另一实施例中，第一至第nR栅极线G1R至GnR与第一至第nL栅极线G1L至GnL的长度比可在大约3∶1至大约1∶3的范围内。该比可根据连接到栅极线G1R至GnR和G1L至GnL的第一栅极驱动器201和第二栅极驱动器202的输出(output)的长度而变化。例如，在第一栅极驱动器201和第二栅极驱动器202的输出为相同长度的情况下，第一至第nR栅极线G1R至GnR与第一至第nL栅极线G1L至GnL的长度比可近似为1∶1。
在显示区D内，栅极线G1R至GnR和G1L至GnL与数据线D1至D2m相互交叉。如上所述，因为栅极线包括左部分和右部分，所以多条数据线D1至D2m的一半可与第一至第nR栅极线G1R至GnR交叉，多条数据线D1至D2m的另一半可与第一至第nL栅极线G1L至GnL交叉。数据线D1至D2m的部分还延伸至外围区P，以分别连接到数据焊盘300-1至300-2m。
每个TFT110包括栅电极111、源电极115和漏电极116，其中，栅电极111连接到栅极线G1R至GnR和G1L至GnL中的一条，源电极115连接到数据线D1至D2m中的一条，漏电极116连接到像素电极140中的一个。在栅电极111与源电极和漏电极115、116之间设置栅极绝缘膜112、有源层113和欧姆接触层114。因此，TFT110根据向栅极线G1R至GnR和G1L至GnL提供的栅极电源Von来运行，于是可向像素电极140提供数据线D1至D2m的信号。
如上所述，第一栅极驱动器201和第二栅极驱动器202分别连接到第一至第nR栅极线G1R至GnR和第一至第nL栅极线G1L至GnL。此外，第一栅极驱动器201和第二栅极驱动器202根据外部运行信号分别顺序地向第一至第nR栅极线G1R至GnR和第一至第nL栅极线G1L至GnL提供栅极电源Von，其中，外部运行信号可包括起始信号STVP、第一时钟信号CKV、第二时钟信号CKVB和地信号VSS。
运行信号焊盘包括起始信号焊盘311、第一时钟信号焊盘312、第二时钟信号焊盘313和地信号焊盘314。如图1和图2所示，运行信号焊盘311、312、313和314形成在与第一栅极驱动器201邻近的区域内。在一个实施例中，第一栅极驱动器201和第二栅极驱动器202通过预定的导线电连接到运行信号焊盘。在另一实施例中，成对的运行信号焊盘可分别连接到第一栅极驱动器201和第二栅极驱动器202。
在正常的运行过程中，第一栅极驱动器201和第二栅极驱动器202可根据起始信号STVP、第一时钟信号CKV、第二时钟信号CKVB和地信号VSS顺序地向栅极线G1R至GnR和G1L至GnL提供栅极电源Von，其中，分别通过起始信号焊盘311、第一时钟信号焊盘312、第二时钟信号焊盘313和地信号焊盘314来提供起始信号STVP、第一时钟信号CKV、第二时钟信号CKVB和地信号VSS。在测试过程中，第一栅极驱动器201和第二栅极驱动器202可根据起始信号STVP、第一时钟信号CKV、第二时钟信号CKVB和地信号VSS同时向栅极线G1R至GnR和G1L至GnL提供栅极电源Von。
如图2中所示，第一栅极驱动器201和第二栅极驱动器202分别包括多个级210-1至210-n和220-1至220-n。第一栅极驱动器201包括第一至第nR级210-1至210-n，第一至第nR级210-1至210-n分别连接到第一至第nR栅极线G1R至GnR。第二栅极驱动器202包括第一至第nL级220-1至220-n，第一至第nL级220-1至220-n分别连接到第一至第nL栅极线G1L至GnL。
第一R级210-1和第一L级220-1根据起始信号STVP、第一时钟信号CKV、第二时钟信号CKVB和地信号VSS分别向第一R栅极线G1R和第一L栅极线G1L提供栅极电源Von。第二至第nR级210-2至210-n根据为前一级210-1至210-n-1的输出的栅极电源Von、第一时钟信号CKV、第二时钟信号CKVB和地信号VSS分别向第二至第nR栅极线G2R至GnR提供栅极电源Von。第二至第nL级220-2至220-n根据为前一级220-1至220-n-1的输出的栅极电源Von、第一时钟信号CKV、第二时钟信号CKVB和地信号VSS分别向第二至第nL栅极线G2L至GnL提供栅极电源Von。这里，根据由下一级输出的栅极电源Von来将第一至第(n-1)R级210-1至210-n-1和第一至第(n-1)L级220-1至220-n-1复位(reset)。在一个实施例中，可根据可用作起始信号STVP的复位信号来将第nR级210-n和第nL级220-n复位。在另一实施例中，设置附加的哑级(dummy stage)，使得可利用哑级的输出来将第nR级210-n和第nL级220-n复位。
上述第一至第nR级210-1至210-n和第一至第nL级220-1至220-n中的奇数级在第一时钟信号CKV为逻辑高的时间间隔中输出栅极电源Von，偶数级在第二时钟信号CKVB为逻辑高的时间间隔中输出栅极电源Von。
下面将参照图2来描述在正常的运行过程中第一栅极驱动器201和第二栅极驱动器202的运行。如下将是一种情况，在该情况中分别通过起始信号焊盘311、第一时钟信号焊盘312、第二时钟信号焊盘313和地信号焊盘314来施加起始信号STVP、第一时钟信号CKV、第二时钟信号CKVB和地信号VSS。向第一R级210-1和第一L级220-1提供起始信号STVP。向第一至第nR级210-1至210-n和第一至第nL级220-1至220-n提供第一时钟信号CKV、第二时钟信号CKVB和地信号VSS。
起始信号STVP驱动第一R级210-1和第一L级220-1以在第一时钟信号CKV为逻辑高的时间间隔中分别向第一R栅极线G1R和第一L栅极线G1L提供栅极电源Von。栅极电源Von可近似等于第一时钟信号CKV在逻辑高的状态下的电压。在这点上，逻辑高状态下的第一时钟信号CKV可用作栅极电源Von。然后，分别向第二R级210-2和第二L级220-2提供第一R级210-1和第一L级220-1的栅极电源Von。第一R级210-1和第一L级220-1的栅极电源Von驱动第二R级210-2和第二L级220-2，从而在第二时钟信号CKVB为逻辑高的时间间隔中分别向第二R栅极线G2R和第二L栅极线G2L提供栅极电源Von。此时，优选地，栅极电源与第二时钟信号CKVB在逻辑高的状态下的电压相同。即，优选地将逻辑高状态下的第二时钟信号CKVB用作栅极电源Von。这里，第一时钟信号CKV的反转信号可用作第二时钟信号CKVB。逻辑高状态下的第一时钟信号CKV和第二时钟信号CKVB的电压可彼此基本相同。因此，向奇数栅极线和偶数栅极线提供的栅极电源Von可具有相同的电压。
接下来，分别向第一R和L级210-1、220-1和第三R和L级210-3、220-3提供栅极电源Von，其中，该栅极电源Von为第二R和L级210-2、220-2的输出。根据第二R级210-2和第二L级220-2的栅极电源Von来将第一R级210-1和第一L级220-1复位，以分别向第一R栅极线G1R和第一L栅极线G1L提供地信号VSS。第二R级210-2和第二L级220-2的栅极电源Von驱动第三R级210-3和第三L级220-3，从而在第一时钟信号CKV为逻辑高的时间间隔中分别向第三R栅极线G3R和第三L栅极线G3L提供栅极电源Von。向第四R级210-4和第四L级220-4提供栅极电源Von，其中，该栅极电源Von为第三R级210-3和第三L级220-3的输出。
因此，根据起始信号STVP、为前一级的输出的栅极电源Von、第一时钟信号CKV、第二时钟信号CKVB和地信号VSS来顺序地驱动多个级210-1至210-n和220-1至220-n，以在正常的运行过程中分别向多条栅极线G1R至GnR和G1L至GnL提供栅极电源Von。
第一测试焊盘320连接到设置在外围区P中的数据焊盘300-1至300-2m中的奇数数据焊盘300-1至300-2m-1，第二测试焊盘330连接到偶数数据焊盘300-2至300-2m。第一测试焊盘320通过奇数数据焊盘300-1至300-2m-1向显示区D的奇数数据线D1至D2m-1提供第一测试数据信号Vd1。第二测试焊盘330通过偶数数据焊盘300-2至300-2m向显示区D的偶数数据线D2至D2m提供第二测试数据信号Vd2。可选择地，第一测试焊盘320和第二测试焊盘330可形成为一个焊盘。
可利用检测模块1000通过向起始信号焊盘311、第一时钟信号焊盘312、第二时钟信号焊盘313和地信号焊盘314提供测试运行信号、向第一测试焊盘320和第二测试焊盘330提供第一测试数据信号Vd1和第二测试数据信号Vd2来检测上述TFT基底100中的缺陷。
数据信号发生器1100通过适当的第一输出端和第二输出端(未示出)产生第一测试数据信号Vd1和第二测试数据信号Vd2。第一输出端电连接到第一测试焊盘320，第二输出端电连接到第二测试焊盘330。在一个实施例中，以探针(probe)的形式实现第一输出端和第二输出端。因此，数据信号发生器1100向奇数数据线D1至D2m-1提供第一测试数据信号Vd1，向偶数数据线D2至D2m提供第二测试数据信号Vd2。在一个实施例中，可利用比正常运行过程中使用的电压高或低电压来实现第一测试数据信号Vd1和第二测试数据信号Vd2中的每一个。在该实施例中，为了检测栅极线G1R至GnR和G1L至GnL的断开，优选地将负电压信号用作第一测试数据信号Vd1和第二测试数据信号Vd2。例如，在正常运行中向数据线提供的数据信号的电压在0至10V的范围内的情况下，根据该实施例的数据信号发生器1100优选地提供在-10V至20V的范围内的电压。
运行信号发生器1200通过适当的第一输出端至第四输出端(未示出)产生起始信号STVP、第一时钟信号CKV、第二时钟信号CKVB和地信号VSS。第一输出端电连接到起始信号焊盘311并向起始信号焊盘311提供起始信号STVP。第二输出端电连接到第一时钟信号焊盘312并向第一时钟信号焊盘312提供第一时钟信号CKV。第三输出端电连接到第二时钟信号焊盘313并向第二时钟信号焊盘313提供第二时钟信号CKVB。第四输出端电连接到地信号焊盘314并向地信号焊盘314提供地信号VSS。在一个实施例中，以探针的形式实现第一输出端至第四输出端。
优选地，起始信号STVP和地信号VSS为相同的信号。在一个实施例中，在第一栅极驱动器201和第二栅极驱动器202中的级210-1至210-n和220-1至220-n包括多个TFT(未示出)。这里，连接到栅极线G1R至GnR和G1L至GnL的TFT向栅极线G1R至GnR和G1L至GnL提供作为栅极电源Von的第一时钟信号CKV或第二时钟信号CKVB。在该实施例中，将起始信号STVP和地信号VSS作为相同信号来提供，从而将多个级210-1至210-n和220-1至220-n中的与栅极线G1R至GnR和G1L至GnL连接的TFT导通。因此，可根据第一时钟信号CKV和第二时钟信号CKVB同时向多条栅极线G1R至GnR和G1L至GnL提供栅极电源Von。
在一个实施例中，可通过具有为逻辑高的时间间隔的单个脉冲信号来实现第一时钟信号CKV和第二时钟信号CKVB。在第一时钟信号CKV为逻辑高的时间间隔中通过奇数级向奇数栅极线提供栅极电源Von，在第二时钟信号CKVB为逻辑高的时间间隔中通过偶数级向偶数栅极线提供栅极电源Von。
根据该实施例的运行信号发生器1200可对起始信号STVP、地信号VSS、第一时钟信号CKV和第二时钟信号CKVB的脉冲宽度进行各种改变。即，有可能改变其中信号表现出逻辑高状态的时间间隔的宽度(脉冲宽度)。另外，逻辑高状态下的信号电压可以是可改变的。例如，在正常的运行过程中，运行信号发生器1200可产生比起始信号STVP、第一时钟信号CKV、第二时钟信号CKVB和地信号VSS的电压高或低的电压。因此，有可能控制多个级210-1至210-n和220-1至220-n的运行，以对向多条栅极线G1R至GnR和G1L至GnL提供的栅极电源Von的电压电平进行各种改变。
检测器1300通过连接到或到达TFT基底100的多个像素电极140来检查像素电极140的电压电平，以检查像素电极140的电压状态。因此，有可能检测到其电压电平不同于与之邻近的像素电极的电压电平的像素电极。
在下文中，将描述利用具有上述结构的检测模块来检测TFT基底100的栅极线G1R至GnR和G1L至GnL的断开的方法。如图3中所示，检测模块1000通过向第一栅极驱动器201和第二栅极驱动器202的多个级210-1至210-n和220-1至220-n提供起始信号STVP和地信号VSS来驱动级210-1至210-n和220-1至220-n。此时，运行信号发生器1200也向多个级210-1至210-n和220-1至220-n提供第一时钟信号CKV和第二时钟信号CKVB。因此，奇数级通过第一时钟信号CKV对奇数栅极线施加栅极电源Von，偶数级通过第二时钟信号CKVB对偶数栅极线施加栅极电源Von。在该实施例中，如图3中所示，同时施加第一时钟信号CKV和第二时钟信号CKVB。因此，有可能通过级210-1至210-n和220-1至220-n对所有的栅极线G1R至GnR和G1L至GnL施加栅极电源Von。向TFT110的栅电极111提供施加到栅极线G1R至GnR和G1L至GnL的栅极电源Von，从而导通TFT110。可选择地，有可能顺序地向多条栅极线G1R至GnR和G1L至GnL提供栅极电源Von。
同时，检测模块1000通过数据信号发生器1100分别向奇数数据线D1至D2m-1和偶数数据线D2至D2m提供第一测试数据信号Vd1和第二测试数据信号Vd2。在该实施例中，如图3中所示，具有相同的负电压的相同的信号用作第一测试数据信号Vd1和第二测试数据信号Vd2。因此，向所有的数据线D1至D2m同时提供具有负电压(-)的数据信号。
此时，如上所述，导通TFT110，使得通过TFT110向像素电极140提供数据线D1至D2m的数据信号。在第一时钟信号CKV和第二时钟信号CKVB为逻辑高的时间间隔中使像素电极140充有为负电压(-)的数据信号。因此，如果栅极线G1R至GnR和G1L至GnL没有断开，则所有的像素电极140都充有负电压(-)。
在图4至图6中，示出的第四R栅极线G4R的一部分(断开线)是断开的。具体地讲，从断开区O至第四R栅极线G4R的端部的断开线是浮动(floating)的。结果，第四R级210-4的栅极电源Von将不被提供到断开部分。另外，第四栅极线关于显示区D的中心部分被分为第四L栅极线G4L和第四R栅极线G4R。因此，第四L级220-4的栅极电源Von将不被提供到第四R栅极线G4R。
浮动断开线的电压根据第四数据线D4至第六数据线D6的电压而变化，其中，第四数据线D4至第六数据线D6与断开线叠置。如图5和图6中所示，预定的电容器在浮动断开线和第六数据线D6的叠置区R中形成。断开线是电容器的一个电极，第六数据线D6是电容器的另一电极。
这里，在电容器的一个电极为浮动的情况下，由于耦合效应(couplingeffect)该电极的电压根据另一电极的电压变化而变化。例如，当另一电极的电压从0V上升至10V时，浮动电极的电压上升10V，而当另一电极的电压从0V下降至-10V时，浮动电极的电压下降-10V。
因此，当如上所述地向第一数据线D1至第八数据线D8提供具有负电压的第一测试数据信号Vd1和第二测试数据信号Vd2时，浮动断开线的电压变为负电压(-)。因此，向连接到浮动断开线的TFT110的栅电极111提供负电压(-)，使得TFT110被截止。因此，TFT110不运行，使得连接到断开线的像素电极140不被充有负电压(-)。第一测试数据信号Vd1和第二测试数据信号Vd2的电压可在负电压(-)至使TFT110保持截止的电压的范围内。在将负电压用于第一测试数据信号Vd1和第二测试数据信号Vd2的情况下，可改善缺陷检测。
然后，通过检测器1300检测像素电极的电压状态，从而检测栅极线G1R至GnR和G1L至GnL的断开。即，如果检测到未被充有负电压(-)的像素电极区，则可容易地看出连接到该像素电极区的栅极线G1R至GnR和G1L至GnL中的一条是断开的。负电压(-)被感生到(induce)断开线以使得连接到断开线的TFT110不被驱动。结果，可精确地确定栅极线的断开。
检测模块1000也可用于检测邻近的像素电极140之间的短路。图7是根据本发明实施例的用于检测邻近的像素电极之间的断开的检测模块的输出波形图，图8是示出了根据本发明实施例的用于检测邻近的像素电极之间的断开的方法的概念性视图。
如上所述，检测模块1000的输出端连接到TFT基底100的焊盘。如图7中所示，检测模块1000的运行信号发生器1200向第一栅极驱动器201和第二栅极驱动器202的多个级210-1至210-n和220-1至220-n提供起始信号STVP和地信号VSS，对级210-1至210-n和220-1至220-n中的奇数级施加逻辑高状态下的第一时钟信号CKV，从而向连接到奇数级的奇数栅极线提供栅极电源Von。起始信号STVP和地信号VSS可采用具有相同波形的信号。结果，连接到奇数栅极线的TFT110被导通。同时，检测模块1000的数据信号发生器1100向奇数数据线D1至D2m-1提供具有正电压(+)的第一测试数据信号Vd1，向偶数数据线D2至D2m提供具有负电压(-)的第二测试数据信号Vd2。通过被导通的TFT110中连接到奇数数据线D1至D2m-1的TFT110使相应的像素电极140充有正电压(+)，通过连接到偶数数据线D2至D2m的TFT110使相应的像素电极140充有负电压(-)。然后将所有的信号复位。
然后，运行信号发生器1200向多个级210-1至210-n和220-1至220-n提供起始信号STVP和地信号VSS，对级210-1至210-n和220-1至220-n中的偶数级施加逻辑高状态下的第二时钟信号CKVB，从而向连接到偶数级的偶数栅极线提供栅极电源Von。因此，连接到偶数栅极线的TFT110被导通。同时，数据信号发生器1100向奇数数据线D1至D2m-1提供具有负电压(-)的第一测试数据信号Vd1，向偶数数据线D2至D2m提供具有正电压(+)的第二测试数据信号Vd2。因此，通过被导通的TFT110中连接到奇数数据线D1至D2m-1的TFT110使相应的像素电极140充有负电压(-)，通过连接到偶数数据线D2至D2m的TFT110使相应的像素电极140充有正电压(+)。
通过这种电压施加方法，邻近的像素电极140之间的电压具有不同的极性。然而，在邻近的像素电极140为如图8的区域S中所示的短路的情况下，像素电极140之间的电压极性可相互抵消(offset)。因此，在发生短路的像素电极区中产生不同于上述正电压(+)和负电压(-)的电压电平。例如，当电压+10V和-10V分别用作正电压(+)和负电压(-)时，正常的像素电极140被充有+10V或-10V。然而，当两个邻近的像素电极140短路时，两个像素电极140被充有0V。
通过该实施例的检测器1300来测量设置在TFT基底100的显示区D中的像素电极140的电压极性和电压电平，使得可容易地检测到像素电极140的短路。因此，可以检测到上下、左右相邻的像素电极140的缺陷。
如上所述，本发明的不同实施例可提供被分为两部分的栅极线。可驱动在栅极线的两侧设置的级以检测栅极线的断开。通过向数据线提供负电压可改善这种检测。在另一实施例中，可顺序地向奇数和偶数栅极线提供栅极电源并可向奇数和偶数数据线提供具有彼此相反的电压极性的信号，以检测邻近的像素电极的缺陷。
虽然已结合附图和优选的实施例描述了本发明，但是本发明并不限于此，而是由权利要求来限定。因此，本领域技术人员将要理解的是，在不脱离由权利要求限定的发明的精神和范围的情况下，可对本发明做出各种修改和变化。

Claims (27)

1.一种被构造为检测薄膜晶体管基底的缺陷的模块，其中，所述薄膜晶体管基底包括多条数据线、多条栅极线和多个像素电极，所述模块包括：
数据信号发生器，用于向所述数据线提供测试数据信号；
运行信号发生器，用于向第一栅极驱动器和第二栅极驱动器提供运行信号，其中，每条栅极线被分为与所述第一栅极驱动器连接的第一部分和与所述第二栅极驱动器连接的第二部分；
检测器，用于测量至少一个所述像素电极的电压电平。
2.如权利要求1所述的模块，其中，所述薄膜晶体管基底包括第一组数据焊盘和第二组数据焊盘以及第一测试焊盘和第二测试焊盘分，其中，所述第一组数据焊盘连接到第一组数据线，所述第二组数据焊盘连接到第二组数据线，所述第一测试焊盘和所述第二测试焊盘分别连接到所述第一组数据焊盘和所述第二组数据焊盘，其中，所述数据信号发生器用于产生第一测试数据信号和第二测试数据信号，其中，所述第一测试数据信号和所述第二测试数据信号将被分别提供到所述第一测试焊盘和所述第二测试焊盘。
3.如权利要求2所述的模块，其中，所述数据信号发生器包括多个被构造为探针的输出端，所述输出端用于分别向所述第一测试焊盘和所述第二测试焊盘提供所述第一测试数据信号和所述第二测试数据信号。
4.如权利要求2所述的模块，其中，所述第一测试数据信号和所述第二测试数据信号表现负电压。
5.如权利要求2所述的模块，其中，所述第一测试数据信号和所述第二测试数据信号表现彼此不同的电压电平。
6.如权利要求1所述的模块，其中，所述运行信号发生器用于分别向所述薄膜晶体管基底的起始信号焊盘、第一时钟信号焊盘、第二时钟信号焊盘和地信号焊盘提供起始信号、第一时钟信号、第二时钟信号和地信号。
7.如权利要求6所述的模块，其中，所述运行信号发生器包括多个被构造为探针的输出端，所述输出端用于分别向所述起始信号焊盘、所述第一时钟信号焊盘、所述第二时钟信号焊盘和所述地信号焊盘提供所述起始信号、所述第一时钟信号、所述第二时钟信号和所述地信号。
8.如权利要求6所述的模块，其中，所述第一栅极驱动器和所述第二栅极驱动器包括：
第一多个级，连接到第一组栅极线，并用于响应所述第一时钟信号而向所述第一组栅极线提供栅极电源；
第二多个级，连接到第二组栅极线，并用于响应所述第二时钟信号而向所述第二组栅极线提供栅极电源。
9.如权利要求6所述的模块，其中，用一个信号来提供所述起始信号和所述地信号。
10.如权利要求6所述的模块，其中，所述起始信号和所述地信号中的每个都包括单个脉冲。
11.如权利要求6所述的模块，其中，所述起始信号和所述地信号中的每个都包括多个脉冲。
12.如权利要求6所述的模块，其中，所述第一时钟信号和所述第二时钟信号中的每个都包括单个脉冲。
13.如权利要求6所述的模块，其中，所述运行信号发生器用于同时提供所述第一时钟信号和所述第二时钟信号。
14.如权利要求13所述的模块，其中，所述运行信号发生器用于同时提供所述起始信号和所述地信号。
15.如权利要求6所述的模块，其中，所述运行信号发生器用于顺序地提供所述第一时钟信号和所述第二时钟信号。
16.如权利要求15所述的模块，其中，所述运行信号发生器用于同时提供所述第一时钟信号、所述起始信号和所述地信号，还用于同时提供所述第二时钟信号、所述起始信号和所述地信号。
17.如权利要求2所述的模块，其中，所述薄膜晶体管基底包括在所述栅极线和所述数据线的交叉处的多个薄膜晶体管和连接到所述薄膜晶体管的多个像素电极，其中，所述薄膜晶体管用于通过响应所述第一时钟信号和所述第二时钟信号被提供到所述栅极线的栅极电源而被导通，其中，所述像素电极用于通过所述薄膜晶体管而被充有所述第一测试数据信号和所述第二测试数据信号的电压。
18.一种用于检测薄膜晶体管基底的缺陷的方法，所述方法包括：
提供薄膜晶体管基底，其中，所述薄膜晶体管基底包括：
多条栅极线，其中，每条所述栅极线被分为第一部分和第二部分；
多条数据线；
在所述栅极线和所述数据线的交叉处的多个薄膜晶体管；
连接到所述薄膜晶体管的多个像素电极；
向所述栅极线提供栅极电源；
向所述数据线提供表现负电压的数据信号；
检测至少一个所述像素电极的电压。
19.如权利要求18所述的方法，其中，所述提供栅极电源包括同时向所述栅极线的所述第一部分和所述第二部分提供所述栅极电源。
20.如权利要求18所述的方法，其中，所述数据线被分为奇数数据线组和偶数数据线组，负电压电平的数据信号被同时提供到上述两个数据线组。
21.如权利要求18所述的方法，其中，响应时钟信号和运行信号通过第一多个级和第二多个级来执行所述提供栅极电源，其中，
所述第一多个级连接到所述栅极线的所述第一部分，
所述第二多个级连接到所述栅极线的所述第二部分。
22.如权利要求21所述的方法，其中，所述运行信号和所述时钟信号中的每个都包括单个脉冲。
23.如权利要求21所述的方法，还包括同时向所述第一多个级和所述第二多个级提供所述运行信号和所述时钟信号。
24.如权利要求18所述的方法，其中，通过第一多个级和第二多个级来执行所述提供栅极电源，其中，
所述第一多个级连接到第一组栅极线，并用于响应第一时钟信号和多个运行信号而向所述第一组栅极线提供栅极电源，
所述第二多个级连接到第二组栅极线，并用于响应第二时钟信号和所述运行信号而向所述第二组栅极线提供栅极电源。
25.如权利要求24所述的方法，其中，所述运行信号包括起始信号和地信号。
26.一种用于检测薄膜晶体管基底的缺陷的方法，所述方法包括如下步骤：
提供薄膜晶体管基底，其中，所述薄膜晶体管基底包括：
多条栅极线，其中，每条所述栅极线被分为第一部分和第二部分；
多条数据线；
在所述栅极线和所述数据线的交叉处的多个薄膜晶体管；
连接到所述薄膜晶体管的多个像素电极；
向第一组栅极线提供栅极电源；
向第一组数据线提供第一电压；
向第二组数据线提供第二电压；
向第二组栅极线提供所述栅极电源；
向所述第一组数据线提供所述第二电压；
向所述第二组数据线提供所述第一电压；
检测至少一个所述像素电极的电压。
27.如权利要求26所述的方法，其中，所述第一电压为正电压，所述第二电压为负电压。
CNA2007101391962A 2006-07-28 2007-07-27 用于检测薄膜晶体管基底的缺陷的模块和方法 Pending CN101114005A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060071426 2006-07-28
KR1020060071426A KR20080010837A (ko) 2006-07-28 2006-07-28 박막 트랜지스터 기판의 불량 검사 모듈 및 방법

Publications (1)

Publication Number Publication Date
CN101114005A true CN101114005A (zh) 2008-01-30

Family

ID=39022452

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101391962A Pending CN101114005A (zh) 2006-07-28 2007-07-27 用于检测薄膜晶体管基底的缺陷的模块和方法

Country Status (3)

Country Link
US (1) US7808267B2 (zh)
KR (1) KR20080010837A (zh)
CN (1) CN101114005A (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385828A (zh) * 2011-08-12 2012-03-21 友达光电股份有限公司 阵列测试垫与源极驱动电路设置相异侧的液晶显示面板
WO2014012306A1 (zh) * 2012-07-20 2014-01-23 京东方科技集团股份有限公司 晶体管特性测试结构及采用该结构的测试方法
CN103915068A (zh) * 2013-11-20 2014-07-09 上海中航光电子有限公司 一种液晶显示装置
CN104678614A (zh) * 2015-01-23 2015-06-03 友达光电股份有限公司 主动元件阵列基板及其检测方法
CN105161046A (zh) * 2015-10-23 2015-12-16 重庆京东方光电科技有限公司 一种显示面板、其驱动方法及显示装置
CN105553465A (zh) * 2014-10-28 2016-05-04 精工爱普生株式会社 电路装置以及电子设备
CN106157858A (zh) * 2016-08-31 2016-11-23 深圳市华星光电技术有限公司 液晶显示面板的栅极驱动电路的测试电路及其工作方法
CN106297639A (zh) * 2016-09-27 2017-01-04 上海天马微电子有限公司 可切割移位寄存单元及包含其的栅极驱动电路
WO2018040491A1 (zh) * 2016-08-31 2018-03-08 深圳市华星光电技术有限公司 一种双边阵列基板行驱动电路、液晶显示面板、驱动方法
WO2019010753A1 (zh) * 2017-07-12 2019-01-17 深圳市华星光电半导体显示技术有限公司 Goa测试电路及goa测试方法
CN109491154A (zh) * 2018-12-29 2019-03-19 厦门天马微电子有限公司 显示面板、显示装置及其制造方法
CN110120194A (zh) * 2018-02-07 2019-08-13 夏普株式会社 显示装置以及显示系统
CN110322817A (zh) * 2018-03-29 2019-10-11 晶门科技（中国）有限公司 面板缺陷检测方法和结合该方法的显示驱动器装置
CN110580869A (zh) * 2018-06-11 2019-12-17 深超光电（深圳）有限公司 线路检测系统
CN110706629A (zh) * 2019-09-27 2020-01-17 京东方科技集团股份有限公司 显示基板的检测方法和检测装置
WO2020087661A1 (zh) * 2018-10-31 2020-05-07 惠科股份有限公司 一种显示面板的驱动电路、驱动方法及显示装置
CN111710273A (zh) * 2019-03-18 2020-09-25 群创光电股份有限公司 显示设备
JP2021026135A (ja) * 2019-08-06 2021-02-22 パナソニックＩｐマネジメント株式会社 表示装置および検査方法
CN112530330A (zh) * 2019-09-19 2021-03-19 株式会社日本显示器 显示装置以及显示装置的检查方法
WO2023030131A1 (zh) * 2021-09-03 2023-03-09 北京京东方技术开发有限公司 显示基板和显示面板

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313754B (en) * 2007-01-03 2009-08-21 Au Optronics Corp A method for testing liquid crystal display panels
TWI389071B (zh) * 2008-01-25 2013-03-11 Au Optronics Corp 平面顯示裝置、控制電路及其控制方法
KR101408260B1 (ko) * 2008-04-25 2014-06-18 엘지디스플레이 주식회사 액정표시장치의 게이트 구동 회로
US8248352B2 (en) 2008-04-25 2012-08-21 Lg Display Co., Ltd. Driving circuit of liquid crystal display
KR101528750B1 (ko) * 2009-01-07 2015-06-15 삼성전자주식회사 표시 장치 및 표시 장치의 구동 회로
KR101141242B1 (ko) * 2009-12-23 2012-05-04 연세대학교 산학협력단 광전 분광 기법을 이용한 계면 결함 분석 방법, 그 기록 매체 및 장치
KR101773934B1 (ko) 2010-10-21 2017-09-04 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR101829312B1 (ko) * 2011-08-26 2018-02-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
CN102402031B (zh) * 2011-12-14 2014-01-22 深圳市华星光电技术有限公司 测试系统
CN102881268A (zh) * 2012-09-07 2013-01-16 北京京东方光电科技有限公司 一种液晶显示器驱动方法及液晶显示器
KR102181165B1 (ko) * 2014-03-04 2020-11-23 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그것을 이용한 액정 표시 장치의 제조 방법
TWI595650B (zh) * 2015-05-21 2017-08-11 蘇烱光 適應性雙閘極金氧半場效電晶體
CN107367669A (zh) * 2017-07-12 2017-11-21 南京南瑞继保电气有限公司 基于负序网络锁定断线输电线路的方法
US10262564B2 (en) 2017-07-12 2019-04-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Test circuit of gate driver on array and test method of gate driver on array
CN107390076A (zh) * 2017-07-12 2017-11-24 南京南瑞继保电气有限公司 利用负序电压锁定断线输电线路的方法
CN108182895B (zh) * 2017-12-12 2020-06-30 武汉华星光电技术有限公司 一种用于检测显示面板中像素电位的电路及方法、显示面板
CN108109566A (zh) * 2017-12-26 2018-06-01 深圳市华星光电技术有限公司 一种检测电路及显示面板
CN108053788A (zh) * 2018-01-02 2018-05-18 京东方科技集团股份有限公司 一种显示面板、显示装置和测试方法
JP2019128536A (ja) * 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置
KR20200052486A (ko) * 2018-11-06 2020-05-15 삼성디스플레이 주식회사 표시 장치
CN113763864A (zh) * 2021-09-28 2021-12-07 福建华佳彩有限公司 一种面板驱动电路及其使用方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08334743A (ja) 1995-06-07 1996-12-17 Hitachi Ltd 液晶表示装置
JP3666147B2 (ja) 1996-11-14 2005-06-29 ソニー株式会社 アクティブマトリクス表示装置
TW426840B (en) 1998-09-02 2001-03-21 Acer Display Tech Inc Driving device and method of plasma display panel which can remove the dynamic false contour
KR100299535B1 (ko) 1999-05-28 2001-09-22 남상희 엑스-선 검출소자의 테스트 방법 및 장치
JP3804581B2 (ja) 1999-07-23 2006-08-02 日本電気株式会社 液晶表示装置の駆動方法
JP2002023683A (ja) 2000-07-07 2002-01-23 Sony Corp 表示装置およびその駆動方法
KR100455437B1 (ko) * 2001-12-29 2004-11-06 엘지.필립스 엘시디 주식회사 유리기판의 효율이 향상된 액정표시소자
KR100815146B1 (ko) 2002-01-24 2008-03-19 삼성전자주식회사 액정 표시 패널의 불량 검출 장치 및 그 방법
JP3989756B2 (ja) * 2002-03-18 2007-10-10 シャープ株式会社 表示装置およびその走査回路検査方法
KR100964620B1 (ko) * 2003-07-14 2010-06-22 삼성전자주식회사 하부기판용 모기판, 표시패널용 기판 및 표시패널의제조방법
KR101050859B1 (ko) 2003-12-24 2011-07-20 엘지디스플레이 주식회사 액정표시장치의 구동부
KR100965586B1 (ko) 2003-12-30 2010-06-23 엘지디스플레이 주식회사 듀얼 게이트 구동방식 액정표시장치 및 이의 제조방법
KR100649578B1 (ko) 2004-03-05 2006-11-27 대영산업개발 주식회사 발광상태측정용 패널구동 장치 및 그 방법
JP4281622B2 (ja) * 2004-05-31 2009-06-17 ソニー株式会社 表示装置及び検査方法
US7317325B2 (en) * 2004-12-09 2008-01-08 Applied Materials, Inc. Line short localization in LCD pixel arrays

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385828A (zh) * 2011-08-12 2012-03-21 友达光电股份有限公司 阵列测试垫与源极驱动电路设置相异侧的液晶显示面板
WO2014012306A1 (zh) * 2012-07-20 2014-01-23 京东方科技集团股份有限公司 晶体管特性测试结构及采用该结构的测试方法
CN103915068A (zh) * 2013-11-20 2014-07-09 上海中航光电子有限公司 一种液晶显示装置
CN103915068B (zh) * 2013-11-20 2016-04-20 上海中航光电子有限公司 一种液晶显示装置
CN105553465A (zh) * 2014-10-28 2016-05-04 精工爱普生株式会社 电路装置以及电子设备
CN105553465B (zh) * 2014-10-28 2020-10-27 精工爱普生株式会社 电路装置以及电子设备
CN104678614A (zh) * 2015-01-23 2015-06-03 友达光电股份有限公司 主动元件阵列基板及其检测方法
CN104678614B (zh) * 2015-01-23 2017-12-15 友达光电股份有限公司 主动元件阵列基板及其检测方法
CN105161046A (zh) * 2015-10-23 2015-12-16 重庆京东方光电科技有限公司 一种显示面板、其驱动方法及显示装置
CN105161046B (zh) * 2015-10-23 2018-01-12 重庆京东方光电科技有限公司 一种显示面板、其驱动方法及显示装置
CN106157858A (zh) * 2016-08-31 2016-11-23 深圳市华星光电技术有限公司 液晶显示面板的栅极驱动电路的测试电路及其工作方法
WO2018040491A1 (zh) * 2016-08-31 2018-03-08 深圳市华星光电技术有限公司 一种双边阵列基板行驱动电路、液晶显示面板、驱动方法
US10417985B2 (en) 2016-08-31 2019-09-17 Shenzhen China Star Optoelectronics Technology Co., Ltd. Double-side gate driver on array circuit, liquid crystal display panel, and driving method
CN106297639B (zh) * 2016-09-27 2019-05-21 上海天马微电子有限公司 可切割移位寄存单元及包含其的栅极驱动电路
CN106297639A (zh) * 2016-09-27 2017-01-04 上海天马微电子有限公司 可切割移位寄存单元及包含其的栅极驱动电路
WO2019010753A1 (zh) * 2017-07-12 2019-01-17 深圳市华星光电半导体显示技术有限公司 Goa测试电路及goa测试方法
CN110120194A (zh) * 2018-02-07 2019-08-13 夏普株式会社 显示装置以及显示系统
CN110322817A (zh) * 2018-03-29 2019-10-11 晶门科技（中国）有限公司 面板缺陷检测方法和结合该方法的显示驱动器装置
CN110580869A (zh) * 2018-06-11 2019-12-17 深超光电（深圳）有限公司 线路检测系统
WO2020087661A1 (zh) * 2018-10-31 2020-05-07 惠科股份有限公司 一种显示面板的驱动电路、驱动方法及显示装置
CN109491154A (zh) * 2018-12-29 2019-03-19 厦门天马微电子有限公司 显示面板、显示装置及其制造方法
CN111710273A (zh) * 2019-03-18 2020-09-25 群创光电股份有限公司 显示设备
CN111710273B (zh) * 2019-03-18 2023-12-08 群创光电股份有限公司 显示设备
JP2021026135A (ja) * 2019-08-06 2021-02-22 パナソニックＩｐマネジメント株式会社 表示装置および検査方法
CN112530330A (zh) * 2019-09-19 2021-03-19 株式会社日本显示器 显示装置以及显示装置的检查方法
CN110706629A (zh) * 2019-09-27 2020-01-17 京东方科技集团股份有限公司 显示基板的检测方法和检测装置
CN110706629B (zh) * 2019-09-27 2023-08-29 京东方科技集团股份有限公司 显示基板的检测方法和检测装置
WO2023030131A1 (zh) * 2021-09-03 2023-03-09 北京京东方技术开发有限公司 显示基板和显示面板

Also Published As

Publication number Publication date
KR20080010837A (ko) 2008-01-31
US20080048709A1 (en) 2008-02-28
US7808267B2 (en) 2010-10-05

Similar Documents

Publication Publication Date Title
CN101114005A (zh) 用于检测薄膜晶体管基底的缺陷的模块和方法
CN1982952B (zh) 显示基板和测试该显示基板的方法
US8223108B2 (en) Array substrate and display apparatus having the same
JP3964337B2 (ja) 画像表示装置
JP5461612B2 (ja) シフトレジスタとこれを有するスキャン駆動回路及び表示装置
US9087475B2 (en) Cell test method and liquid crystal display panel for a tri-gate type pixel structure
US9576544B2 (en) Gate driver and display apparatus having the same
US11238777B2 (en) Non-rectangular display apparatus with data lines that change direction
KR20070017600A (ko) 쉬프트 레지스터 및 이를 갖는 표시장치
CN110658658B (zh) 图像显示装置
US9991292B2 (en) Gate driver and display apparatus having the same
CN101017263A (zh) 显示基板及具有该显示基板的显示装置
US9734785B2 (en) Gate driving unit
CN111123591A (zh) 阵列基板、显示面板及显示装置
JP2003043980A (ja) 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法
KR20080055248A (ko) 표시 패널
KR20070105001A (ko) 게이트 구동회로 및 이를 갖는 어레이 기판
JP4570633B2 (ja) 画像表示装置
CN111399676B (zh) 触控显示装置及其检测方法
KR20060115518A (ko) 표시 패널 및 이를 이용한 검사 방법
JP5570246B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080130