CN101026173A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101026173A
CN101026173A CNA2007100080241A CN200710008024A CN101026173A CN 101026173 A CN101026173 A CN 101026173A CN A2007100080241 A CNA2007100080241 A CN A2007100080241A CN 200710008024 A CN200710008024 A CN 200710008024A CN 101026173 A CN101026173 A CN 101026173A
Authority
CN
China
Prior art keywords
layer
opening portion
light accepting
semiconductor device
accepting part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100080241A
Other languages
English (en)
Other versions
CN101026173B (zh
Inventor
野村洋治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101026173A publication Critical patent/CN101026173A/zh
Application granted granted Critical
Publication of CN101026173B publication Critical patent/CN101026173B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

对层叠了由SOG等构成的层间绝缘膜和Al层的布线结构层(90)的受光部(52)所对应的位置进行深腐蚀,形成开口部分(120),然后,通过CVD法,将硅氮化膜(130)堆叠到开口部分(120)的侧壁面和底面。通过该硅氮化膜(130)阻止湿气进入到布线结构层(90)。由此,抑制了从与光检测器的受光部对应而形成有层间绝缘膜的开口部分的壁面的吸湿,防止层间绝缘膜内的布线劣化。

Description

半导体装置及其制造方法
技术领域
本发明涉及在公共的半导体基板上邻接配置有受光部和电路部的半导体装置及其制造方法,尤其涉及一种设置于在半导体基板上层叠的布线结构层的用于向受光部取入入射光的开口部分。
背景技术
近年来,作为信息记录介质,CD(Compact Disk)和DVD(DigitalVersatile Disk)等光盘占据了重要的位置。这些光盘的再生装置通过光拾取机构沿光盘的轨道照射激光,并检测其反射光。而且,根据反射光强度的变化来再生记录数据。
由于从光盘读出的数据率非常高,因此对反射光进行检测的光检测器由使用了响应速度快的PIN光电二极管的半导体元件构成。由该半导体元件的受光部产生的微弱的光电转换信号被放大器放大,输出到后级的信号处理电路。这里,从确保光电转换信号的频率特性和抑制噪声的重叠的观点出发,受光部与放大器之间的布线长度被尽量缩短。从该观点和降低光检测器的制造成本的观点出发,受光部和包括放大器等的电路部适宜形成在同一半导体芯片上。
图1是在同一半导体基板上邻接配置有受光部和电路部的光检测器的示意剖面图。在与受光部4对应的区域的半导体基板2上形成PIN光电二极管的结构,在与电路部6对应的区域上形成晶体管等电路元件。
图1的光检测器是两层布线结构,作为布线结构层10,在半导体基板2上依次层叠了第一层间绝缘膜12、第一铝(Al)层14、第二层间绝缘膜16、第二Al层18、和第三层间绝缘膜20。第一Al层14和第二Al层18分别利用光刻技术而被形成图案。例如,通过第一Al层14使得布线22和平坦化焊盘(pad)24形成于电路部6,通过第二Al层18使得布线26和平坦化焊盘28形成于电路部6。
这里,平坦化焊盘24、28分别配置于布线22、26的间隙,分别降低在第一Al层14和第二Al层18上层叠的层间绝缘膜16、20的表面的凹凸。
在电路部6的布线结构层10上层叠有用于遮光的Al层30,并且,依次层叠硅氧化膜32和硅氮化膜34作为保护膜。
层间绝缘膜通过使用SOG(Spin on Glass)、BPSG(BorophosphosilicateGlass)、TEOS(Tetra-ethoxy-silane)等材料而形成。这些材料具有吸湿性,所吸收的水分会产生Al布线的劣化。在该方面,硅氮化膜具有比较不易吸收湿气的性质,以往,堆叠在层间绝缘膜上的硅氮化膜34对其下的层间绝缘膜具有防湿膜的功能。
另外,布线结构层10也被层叠在受光部4的半导体基板2上。顺便提及,上述各Al层在受光部4中通过图案形成而被除去,在该受光部4上层叠有层间绝缘膜12、16、20等。
这里,为了提高光向受光部4中的半导体基板2的入射效率,对受光部4的布线结构层10进行深腐蚀,形成开口部分36。例如,在开口部分36的底部仅剩余层间绝缘膜的一部分的厚度。这样,在受光部4中,通过腐蚀来减薄布线结构层10,使得光向半导体基板2的透过率提高,从而实现了基于激光反射光的光电转换信号的确保。顺便提及,在图1中,用虚线表示了受光部4上层叠的各层中被腐蚀除去的部分。由基于该腐蚀而剩余的层间绝缘膜形成受光部4的表面的保护层40。
若在与受光部4对应的区域的布线结构层10形成开口部分36,则由其内侧露出的层间绝缘膜吸收湿气。尤其是由于开口部分36的侧壁与电路部6邻接,因此存在着来自该部分的吸湿容易引起布线劣化的问题。
发明内容
本发明为了解决上述问题而提出,其目的在于提供一种可抑制与受光部邻接配置的电路部的布线劣化的半导体装置及其制造方法。
本发明所涉及的半导体装置是在公共的半导体基板上邻接配置受光部和电路部的半导体装置,具有:层叠于所述半导体基板上、由构成所述电路部的金属布线和包括层间绝缘膜的多层构成的布线结构层;形成于所述受光部的位置的所述布线结构层的开口部分;和被覆所述开口部分的侧壁面的防湿膜。
本发明所涉及的半导体装置制造方法,是制造在公共的半导体基板上邻接配置受光部和电路部的半导体装置的方法,包括:布线结构形成工序,在所述半导体基板上,层叠由至少形成于所述电路部的金属布线、和形成于所述半导体基板上整个面的层间绝缘膜构成的布线结构层;开口部分形成工序,对与所述受光部对应的区域的所述布线结构层进行腐蚀,来形成开口部分;和防湿膜形成工序,在所述开口部分的侧壁面堆叠防湿膜。
附图说明
图1是表示现有的光检测器的受光部和电路部的结构的示意剖面图;
图2是本实施方式的作为光检测器的半导体元件的概略俯视图;
图3是表示作为第一实施方式的光检测器的受光部和电路部的结构的示意剖面图;
图4A~图4D是表示形成第一实施方式的光检测器中的开口部分的主要工序中的剖面结构的示意图;
图5是表示作为第二实施方式的光检测器的受光部和电路部的结构的示意剖面图;
图6A~图6D是表示形成第二实施方式的光检测器中的开口部分的主要工序中的剖面结构的示意图;
图7A~图7C是表示形成第二实施方式的光检测器中的开口部分的主要工序中的剖面结构的示意图。
图中:50-光检测器;52-受光部;54-电路部;56-PIN光电二极管;58-CMOS;60-半导体基板;70-P-sub层;72-外延层;74-分离区域;76、104-布线;78-阴极区域;80、84、112-硅氧化膜;82-栅电极、90-布线结构层;92-第一层间绝缘膜;94-第一Al层;96-第二层间绝缘膜;98-第二Al层;100-第三层间绝缘膜;102、106-平坦化焊盘;110-遮光Al层;130、206-硅氮化膜;120、202-开口部分;122-保护层;140-上部层;142-光致抗蚀层;144-开口;204-扩展部分;210-多晶硅膜。
具体实施方式
以下,参照附图,对本发明的实施的方式(以下称为实施方式)进行说明。
(第一实施方式)
第一实施方式是搭载于CD或DVD等光盘的再生装置的光拾取机构的光检测器。
图2是本实施方式的作为光检测器的半导体元件的概略俯视图。该光检测器50形成于由硅构成的半导体基板。光检测器50由受光部52和电路部54构成。受光部52例如包括排列成2×2的四个PIN光电二极管(PD)56,将从光学系统向基板表面入射的光分割成四部分(segment)来受光。电路部54例如被配置在受光部52的周围。电路部54中例如形成有CMOS58等电路元件。利用电路部54中的这些电路元件,可与受光部52在同一半导体芯片上形成针对来自受光部52的输出信号进行放大的放大电路和其他信号处理电路。另外,虽然在图2中未图示,但在电路部54中配置有与电路元件连接的布线、和与构成受光部52的扩散层连接的布线。这些布线通过对半导体基板上层叠的Al膜进行图案化而形成。
图3是表示通过图2所示的直线A-A’而垂直于半导体基板的截面中的受光部52和电路部54的结构的示意剖面图。在该截面中,表示了受光部52的两个PD56、电路部54的CMOS58、以及形成有这些元件的半导体基板60上所层叠的布线和层间绝缘膜等的结构。
光检测器50使用在导入有p型杂质的p型硅基板,即P-sub层70上,生长了杂质浓度比P-sub层70低且具有高电阻率的外延层72的半导体基板60而制作。P-sub层70对各PD56构成公共的阳极,例如,从基板背面施加接地电位。分离区域74通过设置在基板表面侧的布线76而被施加接地电位,与P-sub层70共同构成阳极。
在受光部52中,外延层72构成PD56的i层。在受光部52中,在外延层72的表面形成有上述的分离区域74以及阴极区域78。
在半导体基板60的表面,形成有构成栅极氧化膜和局部氧化膜(LOCOS)的硅氧化膜80。在栅极氧化膜上,例如使用多晶硅或钨(W)等形成有构成CMOS58的MOSFET等的栅电极82。此外,覆盖栅电极82而在基板表面形成硅氧化膜84。
在形成有PD56和CMOS58等电路元件的结构的半导体基板上,形成有布线结构和保护膜等的结构。光检测器50的布线是两层结构,作为布线结构层90,在半导体基板60上依次层叠有第一层间绝缘膜92、第一Al层94、第二层间绝缘膜96、第二Al层98、和第三层间绝缘膜100。第一Al层94和第二Al层98分别利用光刻技术而被形成图案。例如,通过第一Al层94使得布线76和平坦化焊盘102形成于电路部54,通过第二Al层98使得布线104和平坦化焊盘106形成于电路部54。
这里,平坦化焊盘102、106分别配置于布线76、104的间隙,分别降低第一Al层94和第二Al层98上所层叠的层间绝缘膜96、100的表面的凹凸。而且,层间绝缘膜可以采用SOG、BPSG、TEOS等材料形成。
在电路部54的布线结构层90之上层叠有用于遮光的Al层110,此外,层叠有硅氧化膜112作为保护膜。
这里,为了提高光向受光部52的PD56的入射效率,对布线结构层90和其上的叠层进行深腐蚀(etch back),在与受光部52对应的区域形成开口部分120。在开口部分120的底部,剩余很薄的构成布线结构层90的层间绝缘膜,来作为受光部52的半导体60表面的保护层122。这样,在受光部52中,通过蚀刻布线结构层90而设置开口部分120,使得光向PD56的透过率提高,从而可实现基于激光反射光来确保光电转换信号的振幅。顺便提及,在图3中,用虚线表示了受光部52上所层叠的各层中由腐蚀除去的部分。
在光检测器50中形成了开口部分120之后,堆叠硅氮化膜130。该硅氮化膜130与硅氧化膜112共同构成光检测器50的上面的保护膜,并且被覆在开口部分120的侧壁面和底面露出的层间绝缘膜。硅氮化膜130具有防湿性,抑制湿气从开口部分120的侧壁面和底面进入布线结构层90,从而防止布线76、104的劣化。
下面,利用图4A~图4D,对光检测器50的制造方法进行说明。图4A~图4D是在光检测器50的制造方法中对特征性的开口部分120的形成方法进行说明的示意图,表示了主要工序中的受光部52附近的示意剖面图。当在半导体基板60上形成了上述的PD56和CMOS58等之后,层叠布线结构层90,进而在其上堆叠包括遮光Al层110和硅氧化膜112的上部层140(图4A)。这些各层可利用CVD(Chemical Vapor Deposition)法或PVD(Physical Vapor Deposition)法等堆叠。
然后,在上部层140的表面涂敷光致抗蚀层142。光致抗蚀层142通过利用了光致掩模的曝光等一系列的光刻工序,除去与受光部52的位置对应的部分,在相应位置形成光致抗蚀层142的开口部分144(图4B)。
将该光致抗蚀层142作为掩模,腐蚀上部层140和布线结构层90,形成开口部分120。该腐蚀例如可利用干腐蚀技术各向异性地进行。开口部分120的深度可根据腐蚀时间等条件调节,控制成在底部剩余与保护层122相当的厚度的层间绝缘膜(图4C)。
在除去了光致抗蚀层142之后,形成硅氮化膜130。这里,通过阶梯覆盖(step coverage)采用良好的方法和条件,可使硅氮化膜130在开口部分120的侧壁面适宜地生长。由此,在上部层140的表面和开口部分120的侧壁面以及底面均形成硅氮化膜130(图4D)。例如,硅氮化膜130通过CVD法被堆叠。
另外,还可通过调节被覆开口部分120的底面的硅氮化膜130的厚度,对该硅氮化膜130添加作为防湿膜的功能,使其具有作为防止入射光从开口部分120的底面向PD56反射的反射防止膜的功能。作为反射防止膜的适宜的硅氮化膜130的厚度,可根据光检测器50作为检测对象的激光的波长而确定。例如,CD和DVD中使用的激光具有780nm频带或650nm频带的波长。通过使硅氮化膜130的厚度例如为与该激光波长的1/4对应的值,可获得防止反射的效果。
(第二实施方式)
本发明的第二实施方式是与上述第一实施方式同样的光检测器,以下,对与第一实施方式同样的构成要素标注相同的标记,来实现说明的简化。该光检测器的俯视图可援用图2所示的俯视图。而且,图5是表示通过图2所示的直线A-A’在垂直于半导体基板的截面中的该光检测器50的受光部52和电路部54的结构的示意剖面图。本实施方式的光检测器50与第一实施方式的光检测器50的基本不同之处在于,形成于受光部52的开口部分的结构,下面对该方面进行说明。
在本实施方式的光检测器50的半导体基板60的表面,与第一实施方式同样,形成有构成栅极氧化膜和LOCOS的硅氧化膜80,在栅极氧化膜上形成构成CMOS58的MOSFET等的栅电极82。此外,覆盖其上在基板表面形成硅氧化膜84。
在形成了硅氧化膜84之后,在与受光部52对应的位置形成多晶硅膜。如后面所说明那样,该多晶硅膜被用作在腐蚀布线结构层90于受光部52的位置形成开口部分202时的腐蚀阻止层。因此,多晶硅膜比开口部分202的开口向外侧扩展而形成。在形成该多晶硅膜之后,依次层叠与第一实施方式同样的布线结构层90和上部层140。
另外,配置在布线结构层90下的上述多晶硅膜在开口部分202的形成工序中被腐蚀,在开口部分202的底面存在的部分被除去。因此,在图5中,开口部分202的底面部分的多晶硅膜已经不存在,仅剩余了比开口部分202向外侧扩展的部分204。
在光检测器50中,形成有被覆在开口部分202的侧壁面露出的层间绝缘膜的硅氮化膜206。硅氮化膜206与硅氮化膜130同样,抑制湿气从开口部分202的侧壁面进入布线结构层90,从而防止布线76、104的劣化。另外,硅氮化膜206形成为还覆盖硅氧化膜112的上面和开口部分202的底面。
下面,利用图6A~图6D以及图7A~图7C,对光检测器50的制造方法进行说明。图6A~图6D以及图7A~图7C是在本光检测器的制造方法中对特征性的开口部分202的形成方法进行说明的示意图,表示了主要工序中的受光部52附近的示意剖面图。在形成有上述的PD56和CMOS58等的半导体基板60上,形成硅氧化膜84(图6A)。硅氧化膜84例如通过CVD法被堆叠。
在硅氧化膜84上通过CVD法等形成多晶硅膜。通过光刻技术对该多晶硅膜进行图案形成,在与受光部52对应的位置剩余多晶硅膜210(图6B)。多晶硅膜210被形成为相对于开口部分202的预定的开口形状,具有余裕(margin)的形状和大小,使得能可靠地起到针对开口部分202的腐蚀作为腐蚀阻止层的作用。具体而言,其形状和大小通过考虑腐蚀开口部分202时的腐蚀掩模的位置精度(匹配精度)和该腐蚀本身的加工精度,按照到达多晶硅膜210的开口部分202的开口被包含在该多晶硅膜210的面内的方式而确定。
另外,由于受光部52在布线结构层90中不包括第一Al层94和第二Al层98、在上部层140中不包括遮光Al层110,因此布线结构层90和上部层140的在受光部52中的厚度比电路部54中的厚度薄。多晶硅膜210的厚度可设定为补偿该受光部52与电路部54之间的布线结构层90以及上部层140的厚度之差。由此,对作为布线结构层90和上部层140而堆砌的各层在受光部52中发生凹陷进行抑制,使各层的平坦性提高。结果,例如,能有效地进行各Al层从受光部52的腐蚀除去和开口部分202的深腐蚀。
在形成了多晶硅膜210之后,依次层叠布线结构层90和上部层140(图6C)。
然后,在上部层140的表面涂敷光致抗蚀层142。光致抗蚀层142与上述第一实施方式同样,被除去与受光部52的位置对应的部分,在相应位置形成光致抗蚀层142的开口部分144(图6D)。
将该光致抗蚀层142作为掩模,腐蚀上部层140和布线结构层90。该腐蚀例如可利用干腐蚀技术各向异性地进行。而且,腐蚀采用如通过确保针对多晶硅膜210的、构成受光部52中的布线结构层90的SOG等的腐蚀选择比,使得多晶硅膜210成为该腐蚀的阻止层的种类、条件。在该腐蚀中,开口部分202被腐蚀至达到多晶硅膜210的上表面(图7A)。
进而,将光致抗蚀层142作为掩模,腐蚀多晶硅膜210。该腐蚀也可利用干腐蚀技术各向异性地进行,但还可以改变针对构成布线结构层90的SOG等的上述腐蚀中的腐蚀剂而进行。即,多晶硅膜210的腐蚀在如通过对多晶硅膜210下形成的硅氧化膜84确保选择比,使得硅氧化膜84成为该腐蚀的阻止层那样的种类、条件下进行。在该腐蚀中,开口部分202被腐蚀至达到硅氧化膜84的上表面(图7B)。
在形成开口部分202的深腐蚀完成之后,除去光致抗蚀层142。然后,例如利用CVD法堆叠氮化硅,在上部层140的表面和开口部分202的侧壁面以及底面均形成硅氮化膜206(图7C)。由此,开口部分202的侧壁面以及底面由硅氮化膜206被覆。
如上所述,覆盖开口部分202的侧壁面的硅氮化膜206抑制了湿气进入布线结构层90,防止布线76、104的劣化。另一方面,覆盖开口部分202的底面的硅氮化膜206,具有防止入射光从开口部分202的底面向PD56反射的作为反射防止膜的功能。作为实现最佳的反射防止膜功能的硅氮化膜206的厚度,如上述第一实施方式所述,根据本光检测器作为检测对象的激光的波长而确定。而且,在本结构中,在PD56上存在硅氧化膜84和硅氮化膜206,双方共同作用实现反射防止功能。例如,底面的硅氮化膜206的适宜膜厚根据硅氮化膜206的折射率、硅氧化膜84的折射率和膜厚而确定。
如上述第一和第二实施方式所示,本发明所涉及的半导体装置是在公共的半导体基板上邻接配置受光部和电路部的半导体装置,具有:层叠于所述半导体基板上、由构成所述电路部的金属布线和包括层间绝缘膜的多层构成的布线结构层;形成于所述受光部的位置的所述布线结构层的开口部分;和被覆所述开口部分的侧壁面的防湿膜。
在本发明所涉及的其他半导体装置中,所述开口部分具有到达所述布线结构层的中途的深度,所述防湿膜被覆所述开口部分的所述侧壁面和底面,被覆所述底面的所述防湿膜可形成为兼作对从所述开口部分向所述受光部的入射光的反射防止膜。
例如,所述防湿膜可由硅氮化物适宜地形成。
本发明所涉及的半导体装置制造方法是制造在公共的半导体基板上邻接配置受光部和电路部的半导体装置的方法,包括:布线结构形成工序,在所述半导体基板上,层叠由至少形成于所述电路部的金属布线、和形成于所述半导体基板上整个面的层间绝缘膜构成的布线结构层;开口部分形成工序,对与所述受光部对应的区域的所述布线结构层进行腐蚀,形成开口部分;和防湿膜形成工序,在所述开口部分的侧壁面堆叠防湿膜。
本发明所涉及的其他半导体装置制造方法,如用上述第二实施方式所说明那样,进而包括:底部层形成工序,在所述布线结构形成工序之前,在与所述受光部对应的所述半导体基板上,形成成为在所述开口部分形成工序中的腐蚀阻止层的开口底部层;和开口底部除去工序,在所述开口部分形成工序之后、所述防湿膜形成工序之前,对出现在所述开口部分的底面的所述开口底部层进行腐蚀除去。例如,上述第二实施方式中,在半导体基板60上形成多晶硅膜210的工序(图6B)相当于该底部层形成工序。
在上述半导体装置制造方法中,进而在所述底部层形成工序之前设置反射防止膜形成工序,该工序在所述半导体基板上形成针对向所述受光部的入射光的反射防止膜,所述开口底部除去工序可采用如下构成:将所述反射防止膜作为腐蚀阻止层,来腐蚀所述开口底部层。例如,上述第二实施方式中,在半导体基板60上形成硅氧化膜84的工序(图6A)相当于该反射防止膜形成工序。
在上述本发明所涉及的各半导体装置制造方法中,可通过硅氮化物形成所述防湿膜。
根据本发明,设置在布线结构层的开口部分的侧面由防湿膜被覆,从该部分的吸湿被阻止,因此可抑制布线结构层内的金属布线的劣化。

Claims (10)

1.一种半导体装置,在公共的半导体基板上邻接配置受光部和电路部,具有:
布线结构层,其层叠于所述半导体基板上,由构成所述电路部的金属布线和包括层间绝缘膜的多层构成;
所述布线结构层的开口部分,其形成于所述受光部的位置;和
防湿膜,其被覆所述开口部分的侧壁面。
2.根据权利要求1所述的半导体装置,其特征在于,
所述开口部分具有到达所述布线结构层的中途的深度,
所述防湿膜被覆所述开口部分的所述侧壁面和底面,
被覆所述底面的所述防湿膜,兼作对从所述开口部分向所述受光部的入射光的反射防止膜。
3.根据权利要求1所述的半导体装置,其特征在于,
所述防湿膜由硅氮化物构成。
4.根据权利要求2所述的半导体装置,其特征在于,
所述防湿膜在所述开口部分的所述底面,具有与所述受光部作为检测对象的光的波长的1/4相对应的厚度。
5.一种半导体装置制造方法,用于制造在公共的半导体基板上邻接配置受光部和电路部的半导体装置,包括:
布线结构形成工序,在所述半导体基板上,层叠由至少形成于所述电路部的金属布线、和形成于所述半导体基板上整个面的层间绝缘膜构成的布线结构层;
开口部分形成工序,对与所述受光部对应的区域的所述布线结构层进行腐蚀,来形成开口部分;和
防湿膜形成工序,在所述开口部分的侧壁面堆叠防湿膜。
6.根据权利要求5所述的半导体装置制造方法,其特征在于,
还包括:底部层形成工序,在所述布线结构形成工序之前,在与所述受光部对应的所述半导体基板上,形成成为在所述开口部分形成工序中的腐蚀阻止层的开口底部层;和
开口底部除去工序,在所述开口部分形成工序之后、所述防湿膜形成工序之前,对出现在所述开口部分的底面的所述开口底部层进行腐蚀除去。
7.根据权利要求6所述的半导体装置制造方法,其特征在于,
还包括反射防止膜形成工序,在所述底部层形成工序之前,在所述半导体基板上形成针对向所述受光部的入射光的反射防止膜,
所述开口底部除去工序,将所述反射防止膜作为腐蚀阻止层,腐蚀所述开口底部层。
8.根据权利要求5所述的半导体装置制造方法,其特征在于,
所述防湿膜由硅氮化物形成。
9.根据权利要求6所述的半导体装置制造方法,其特征在于,
所述开口底部层由多晶硅形成。
10.根据权利要求7所述的半导体装置制造方法,其特征在于,
所述开口底部层由多晶硅形成,
所述反射防止膜由层叠在所述半导体基板的表面的硅氧化物形成。
CN2007100080241A 2006-02-21 2007-02-05 半导体装置及其制造方法 Expired - Fee Related CN101026173B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006043827 2006-02-21
JP2006-043827 2006-02-21
JP2006043827A JP2007227445A (ja) 2006-02-21 2006-02-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101026173A true CN101026173A (zh) 2007-08-29
CN101026173B CN101026173B (zh) 2011-06-15

Family

ID=38427331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100080241A Expired - Fee Related CN101026173B (zh) 2006-02-21 2007-02-05 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US7816748B2 (zh)
JP (1) JP2007227445A (zh)
KR (1) KR100892013B1 (zh)
CN (1) CN101026173B (zh)
TW (1) TW200733402A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425525B (zh) * 2007-10-29 2011-09-14 株式会社东芝 半导体器件及其制造方法
CN110729316A (zh) * 2018-07-16 2020-01-24 台湾积体电路制造股份有限公司 影像传感器与其形成方法
CN111463226A (zh) * 2020-05-11 2020-07-28 矽力杰半导体技术(杭州)有限公司 光电集成器件及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5049036B2 (ja) * 2007-03-28 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置
KR101692953B1 (ko) 2010-07-09 2017-01-05 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR101324087B1 (ko) 2012-05-16 2013-10-31 주식회사 동부하이텍 이미지 센서와 그 제조 방법
JP2020067625A (ja) * 2018-10-26 2020-04-30 国立大学法人九州工業大学 光学装置
JP2024127035A (ja) * 2023-03-08 2024-09-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2119176C (en) * 1993-03-19 1998-06-23 Masahiro Kobayashi Semiconductor light detecting device
JP3628936B2 (ja) * 2000-05-11 2005-03-16 日本テキサス・インスツルメンツ株式会社 フォトダイオードの製造方法
JP3959734B2 (ja) * 2001-12-28 2007-08-15 ソニー株式会社 固体撮像素子およびその製造方法
JP2003264309A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 光半導体装置および光半導体装置の製造方法
JP4107855B2 (ja) * 2002-03-11 2008-06-25 シャープ株式会社 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置
US6861686B2 (en) * 2003-01-16 2005-03-01 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same
KR100524200B1 (ko) 2003-01-16 2005-10-26 삼성전자주식회사 이미지 소자 및 그 제조 방법
JP2005109047A (ja) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd 光半導体集積回路装置及びその製造方法
JP4338490B2 (ja) * 2003-09-29 2009-10-07 三洋電機株式会社 光半導体集積回路装置の製造方法
JP2006013520A (ja) * 2004-06-28 2006-01-12 Samsung Electronics Co Ltd 光吸収膜を有するイメージセンサ集積回路素子及びその製造方法
US7485486B2 (en) * 2005-03-18 2009-02-03 Intersil Americas Inc. Photodiode for multiple wavelength operation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425525B (zh) * 2007-10-29 2011-09-14 株式会社东芝 半导体器件及其制造方法
US8053268B2 (en) 2007-10-29 2011-11-08 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN110729316A (zh) * 2018-07-16 2020-01-24 台湾积体电路制造股份有限公司 影像传感器与其形成方法
US11961866B2 (en) 2018-07-16 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an image sensor with sidewall protection
CN111463226A (zh) * 2020-05-11 2020-07-28 矽力杰半导体技术(杭州)有限公司 光电集成器件及其制造方法

Also Published As

Publication number Publication date
US20070194396A1 (en) 2007-08-23
US7816748B2 (en) 2010-10-19
TW200733402A (en) 2007-09-01
JP2007227445A (ja) 2007-09-06
CN101026173B (zh) 2011-06-15
TWI362115B (zh) 2012-04-11
KR100892013B1 (ko) 2009-04-07
KR20070083417A (ko) 2007-08-24

Similar Documents

Publication Publication Date Title
CN101026173B (zh) 半导体装置及其制造方法
JP4770857B2 (ja) 半導体装置
US7538404B2 (en) Optical semiconductor device and method for manufacturing the same
US20020006694A1 (en) Method of manufacturing photodiodes
US7821092B2 (en) Semiconductor device
JP2006278620A (ja) 半導体装置およびその製造方法
JP2861340B2 (ja) 半導体装置
JP4208172B2 (ja) フォトダイオードおよびそれを用いた回路内蔵受光素子
CN100492613C (zh) 集成电路制造方法
CN100483639C (zh) 集成电路制造方法
JP2007329323A (ja) 半導体装置及びその製造方法
JP2008028123A (ja) 半導体集積回路装置の製造方法
CN101034684A (zh) 半导体装置制造方法
JP4770864B2 (ja) 半導体装置
JP3652095B2 (ja) 回路内蔵受光素子の製造方法
JP2005223019A (ja) 受光素子とその製造方法及び固体撮像装置
JP2006216757A (ja) 光半導体装置およびその製造方法
JP2007242675A (ja) 半導体装置及びその製造方法
JP2004103704A (ja) 半導体受光装置およびこれを備えた光学装置
JP4334716B2 (ja) 半導体受光素子及びその製造方法
JP2007227521A (ja) 集積回路製造方法
JP2008306055A (ja) 光半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110615

Termination date: 20220205

CF01 Termination of patent right due to non-payment of annual fee