JP2006013520A - 光吸収膜を有するイメージセンサ集積回路素子及びその製造方法 - Google Patents

Abstract

【課題】 光吸収膜を有するイメージセンサ集積回路素子及びその製造方法を提供する。
【解決手段】 本発明の集積回路素子は、半導体基板と、半導体基板上にアレイ状に配列された複数の光電変換素子を含むセンサアレイ領域と、センサアレイ領域上の複数の層間絶縁膜と、複数の光電変換素子の各領域から複数の層間絶縁膜を貫通して延在して設けられた複数の光伝達領域と、複数の層間絶縁膜の間と、光伝達領域の外郭及び間に置かれた複数の光反射金属要素と、複数の光伝達領域の各光電変換素子から他の光伝達領域に光が反射されることを防止して複数の光電変換素子の間のクロストークを防止する光吸収膜であって、複数の光反射金属要素の少なくとも一部の表面に形成された光吸収膜と、を含む。これにより、反射光、屈折光及び／又は回折光によるクロストークを防止することができる。
【選択図】 図７Ａ

Description

本発明は、集積回路素子に係り、特に、イメージセンサ集積回路素子及びその製造方法に関する。

最近では、ディジタル画像読取機能がディジタルカメラ、携帯電話などを含む多様な電子装置に適用されている。ディジタル画像読取素子は、“ピクセル”によってイメージデータを読み取るイメージセンサアレイを有しており、イメージセンサの解像度は、ピクセルの数に依存する。一般に、イメージセンサアレイから読み取られた画像は、ディジタルデータに変換された後、イメージ認知作業などのイメージプロセッシングを経て表示される。イメージセンサとしてはＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）及びＣＩＳ（ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ）が広く使用されている。

一般的なＣＣＤ１０が図１のブロック図に例示されている。図１に示されたように、ＣＣＤ１０は複数の光感知器（ｐｈｏｔｏｄｅｔｅｃｔｏｒ）１１を有している。光感知器１１の各垂直カラム１３は、垂直ＣＣＤシフトレジスタ１５に連結されている。垂直ＣＣＤシフトレジスタ１５は、水平ＣＣＤシフトレジスタ１７に連結されている。水平ＣＣＤシフトレジスタ１７は、増幅されたイメージ信号を出力する増幅器１９に連結されている。ＣＣＤ型センサは、高画質ディジタルカメラなどに使用されているが、これは個々の光感知器１１のレベルでセンシングされて提供される信号の増幅が要求されないため、低ノイズと高均一度を有する高質の画像信号を提供することができるためである。しかしながら、ＣＣＤセンサは一つの集積回路素子（チップ）にその他の異なるカメラ機能と共に集積しにくい。また、ＣＣＤセンサは電力消耗量が多く、フレーム読み出し率が低い。

一般的なＣＩＳ構造が図２のブロック図に例示されている。図２に示されたように、ＣＩＳ２０は、複数の光感知器回路（アクティブピクセル）２３を有するセンサアレイ２１を備えている。各光感知器回路２３は、光感知器及び以下で図３を参考して説明する光感知器アクセス（ａｃｃｅｓｓ）回路を備えている。光感知器回路２３は、セルアレイ内に配列され、各セルは読み出し時に行デコーダ２５及び列デコーダ２６によって選択される。光感知器回路２３は、列増幅器２７及び出力増幅器２９の増幅によって読み出される。従って、光感知器信号は光感知器回路２３、列増幅器２７及び出力増幅器２９を経ることで増幅される。こうした多段階増幅は、ＣＣＤに比べて高ノイズ及び高不均一度を示すことになる。しかしながら、ＣＩＳは単一の集積回路素子に異なるカメラ機能と共に容易に集積することができ、電力消耗量が少なく、高フレーム率を得ることができる。

図３は、ＣＩＳ光感知器回路３０の一般的な回路図である。図３に示されたように、光電変換素子３１が入射光を受光して蓄積電荷に転換する。伝達トランジスタ３１ａは、蓄積された電荷を光電変換素子３１からフローティング拡散領域３２に伝達する。リセットトランジスタ３３は、フローティング拡散領域３２に蓄積された電荷を基準値にリセットさせる。ピクセルレベルでの増幅は、出力電圧（Ｖｏｕｔ）を出力ライン（Ｏｕｔ）３５にバッファリングするソースフォロワ増幅器に例示されている駆動トランジスタ３４によって行なわれる。選択トランジスタ３６は、選択された光感知器回路３０を出力ライン３５に選択的に接続する。図３に例示されたように、リセットトランジスタ３３のドレーンと駆動トランジスタ３４のドレーンは電源電圧Ｖ_ＤＤに連結されている。選択トランジスタ３６のゲートは、調節信号（Ｒｏｗ ＳＥＬ）３７に連結されている。選択トランジスタ３６のソースは、出力ライン３５に連結されている。伝達トランジスタ３１ａのゲート及びリセットトランジスタ３３のゲートは、それぞれの調節信号ラインＴｘ３８，Ｒｘ３９に連結されている。アクティブピクセルセンサアレイ４０内に配列された複数の光感知回路３０と、図３の調節信号ライン（Ｒｏｗ ＳＥＬ３７，Ｔｘ３８，Ｒｘ３９）及び出力ライン３５の相関関係が図４に例示されている。

図５は、光電変換素子５１を有する光感知回路５０の一部断面図である。図５に示されたように、光電変換素子５１は、半導体基板５３内に形成されている。図５で光電変換素子５１は、動作説明のために簡略化されて示されている。また、複数の層間絶縁膜５５，５５´，５５"及び複数の金属膜Ｍ１，Ｍ２，Ｍ３を示している。

図５に示されたように、多様な入射光Ｒ１，Ｒ２，Ｒ３が光伝達領域５９を通じて伝達される。光伝達領域５９は、光電変換素子５１に対向した位置に、開口アパーチャＡ１によって区画され、入射光が光電変換素子５１によって受光されるように複数の層間絶縁膜５５，５５´，５５"を貫通して形成された領域である。
一般に、最高の画像解像度を得るためには、アクティブピクセルセンサアレイなどのようなセンサアレイにおいて、アパーチャＡ１を通過する光が対応する光電変換素子５１にのみ入射することが好ましい。

しかしながら、図５に示されている多様な入射光Ｒ１，Ｒ２，Ｒ３が、隣接する光電変換素子に影響を及ばして解像度の低下を齎すことがある。屈折光Ｒ１は、各層間絶縁膜５５，５５´，５５"が相異なる屈折率を有することによって発生する。反射光Ｒ２は、金属膜Ｍ１，Ｍ２，Ｍ３の上面及び／又は側面から反射されることによって発生する。回折光Ｒ３は、アパーチャＡ１を含む上部金属膜Ｍ３と光電変換素子５１との間の距離が入射光の波長より長い場合に発生する。屈折光、反射光及び／又は回折光Ｒ１，Ｒ２，Ｒ３は、受光されてはいけない隣接する光電変換素子に入射されて隣接する光電変換素子とクロストークを誘発することがある。
大韓民国特開第２００４−０００７９７０号

本発明の技術的課題は、クロストークがないイメージセンサ集積回路素子を提供するところにある。

本発明の他の技術的課題は、集積回路素子の製造方法を提供するところにある。

前述した技術的課題を達成するための本発明の一実施形態による集積回路素子は、半導体基板と、半導体基板上にアレイ状に配列された複数の光電変換素子を含むセンサアレイ領域と、センサアレイ領域上の複数の層間絶縁膜と、複数の光電変換素子の各領域から複数の層間絶縁膜を貫通して延在して設けられた複数の光伝達領域と、複数の層間絶縁膜の間と、光伝達領域の外郭及び光伝達領域の間に配置された複数の光反射金属要素と、複数の光伝達領域の各光電変換素子から他の光伝達領域に光が反射されることを防止して複数の光電変換素子の間のクロストークを防止する光吸収膜とであって、前記複数の光反射金属要素の少なくとも一部の表面に形成された光吸収膜を含む。

光吸収膜は、複数の金属要素の少なくとも一部の表面と側面に形成されている。光吸収膜は、タングステン、チタン、タングステン窒化物、チタン窒化膜又はシリコン窒化物からなる。前述した集積回路素子は、ＣＭＯＳイメージセンサを含む。

複数の層間絶縁膜は、センサアレイ領域上の第１の層間絶縁膜と、第１の層間絶縁膜上の第２の層間絶縁膜と、を含み、複数の光反射金属要素は、第１の層間絶縁膜上に形成され、複数の光伝達領域の間に延びた領域を含む第１の金属膜と、第２の層間絶縁膜上に形成され、光伝達領域の間に延びた領域を含む第２の金属膜と、を含む。光吸収膜は、第２の金属膜上に形成されている。第２の層間絶縁膜内に形成された複数のトレンチをさらに含み、各トレンチは複数の光伝達領域にそれぞれ設けられており、光吸収膜は、トレンチの側壁に沿って延在して設けられている。

光吸収膜は、トレンチの底面の一部の領域に延在して設けられており、各光電変換素子と対向する位置に複数のアパーチャを形成してなる。各アパーチャのサイズは、各光電変換素子の受光サイズより小さい。アパーチャは、光電変換素子アレイの行又は列に存在する複数の光電変換素子に対応して縦方向に延在して設けられている。光吸収膜は、第１の金属膜及び第２の金属膜上に設けられている。

第２の層間絶縁膜は、下部膜と、下部膜上のエッチング停止膜及びエッチング停止膜上の上部膜と、を含み、トレンチは上部膜を貫通してエッチング停止膜まで延在して設けられている。トレンチは、第２の層間絶縁膜を貫通して第１の層間絶縁膜まで延在して設けられている。第１の層間絶縁膜は、下部膜と、下部膜上のエッチング停止膜及びエッチング停止膜上の上部膜と、を含み、トレンチは上部膜を貫通してエッチング停止膜まで延在して設けられている。トレンチは、傾斜した側壁を備えている。光吸収膜は、第２の金属膜の側壁に沿って延在して設けられている。光吸収膜は、第２の金属膜の側壁から第２の層間絶縁膜の表面に沿って延在して設けられており、各光電変換素子と対向した位置にアパーチャを形成してなる。光吸収膜は、第１の金属膜上に形成されている。第１の層間絶縁膜内に複数のトレンチをさらに含み、各トレンチは複数の光伝達領域にそれぞれ設けられており、光吸収膜は、トレンチの側壁に沿って延在して設けられている。

光吸収膜は、トレンチの底面の一部の領域に延在して設けられており、各光電変換素子と対向する位置に複数のアパーチャを形成してなる。各アパーチャのサイズは、各光電変換素子の受光サイズより小さい。第１の層間絶縁膜は、下部膜と、下部膜上のエッチング停止膜及びエッチング停止膜上の上部膜と、を含み、トレンチは上部膜を貫通してエッチング停止膜まで延在して設けられている。トレンチは、傾斜した側壁を備えている。光吸収膜は、第１の金属膜の側壁に沿って延在して設けられている。光吸収膜は、第１の金属膜の側壁から第１の層間絶縁膜の表面に沿って延在して設けられており、各光電変換素子と対向した位置にアパーチャを形成してなる。第１の金属膜の厚さは、１０００Å以下である。複数の層間絶縁膜は、第２の層間絶縁膜上に第３の層間絶縁膜をさらに含み、複数の光反射金属要素は、第３の層間絶縁膜上の第３の金属膜および光伝達領域の間に延びた部分を含む。光吸収膜は、第３の金属膜上に形成されている。

本発明の実施形態では、第１、第２及び第３の層間絶縁膜内に複数のトレンチをさらに含み、各トレンチは、複数の光伝達領域にそれぞれ設けられており、光吸収膜は、トレンチの側壁に沿って延在して設けられている。光吸収膜は、トレンチの底面の一部の領域に延在して設けられており、各光電変換素子と対向する位置に複数のアパーチャを形成してなる。各アパーチャのサイズは、各光電変換素子の受光サイズより小さい。第１の層間絶縁膜は、下部膜と、下部膜上のエッチング停止膜及びエッチング停止膜上の上部膜と、を含み、トレンチは上部膜を貫通してエッチング停止膜まで延在して設けられている。トレンチは、傾斜した側壁を備えている。

本発明の実施形態では、半導体基板内に形成されて光電変換素子から受けた電荷を蓄積するように各光電変換素子にそれぞれ形成されたフローティング拡散領域及び第１の層間絶縁膜を貫通してフローティング拡散領域から第１の金属膜に延びた導電性コンタクトをさらに含む。各光電変換素子にフローティング拡散領域の電圧を増幅するようにそれぞれ形成された駆動トランジスタをさらに含み、第１の金属膜はコンタクト及び駆動トランジスタの間に延在して設けられている。光吸収膜は、酸化物より高光吸収率及び複数の光反射金属要素の光反射率より低光反射率を有する物質を含む。複数の光電変換素子は、アクティブピクセルセンサアレイを形成し、集積回路素子は、半導体基板上にアクティブピクセルセンサアレイにカップリングされたタイミング発生器をさらに含む。集積回路素子は、半導体基板上にアクティブピクセルセンサアレイにカップリングされたアナログディジタル変換器回路をさらに含む。

前述した技術的課題を達成するための本発明の他の実施形態による集積回路素子は、半導体基板と、半導体基板上にアレイ状に配列された複数の光電変換素子を含むセンサアレイ領域と、センサアレイ領域上の層間絶縁膜と、複数の光電変換素子の各領域から層間絶縁膜を貫通して延在して設けられた複数の光伝達領域と、層間絶縁膜上と、光伝達領域の外郭及び間に配置された複数の光反射金属要素と、複数の光反射金属要素の各表面に形成されて複数の光伝達領域の各光電変換素子から他の光伝達領域に光が反射されることを防止する光吸収膜と、を含む。

前述した他の技術的課題を達成するための本発明の一実施形態による集積回路素子の製造方法は、半導体基板のセンサアレイ領域に配列された複数の光電変換素子を形成する工程と、センサアレイ領域上に第１の層間絶縁膜を形成する工程と、複数の光電変換素子上に開口部を含む第１の金属膜を第１の層間絶縁膜上に形成する工程と、第１の金属膜上とセンサアレイ領域に延びた第２の層間絶縁膜を形成する工程と、複数の光電変換素子上に開口部を含む第２の金属膜を第２の層間絶縁膜上に形成する工程と、第２の金属膜の表面に各光電変換素子に対応したセンサアレイ領域の一部で受光された光が他の光電変換素子に反射されることを防止して複数の光電変換素子の間のクロストークを防止する光吸収膜を形成する工程と、を含む。

第２の金属膜を形成する工程及び光吸収膜を形成する工程は、第２の層間絶縁膜上に第２の金属膜を形成する工程と、第２の金属膜上に光吸収膜を形成する工程と、光吸収膜及び第２の金属膜をパターニングして複数の光電変換素子上の第２の金属膜に開口部を限定する工程と、を含む。第２の金属膜を形成する工程及び光吸収膜を形成する工程は、第２の層間絶縁膜上に第２の金属膜を形成する工程と、第２の金属膜をパターニングして複数の光電変換素子上に開口部を限定する工程と、パターニングされた第２の金属膜上に光吸収膜を形成する工程と、光吸収膜をパターニングして複数の光電変換素子と関係された複数のアパーチャを限定する工程と、含む。

前述した他の技術的課題を達成するための本発明の他の実施形態による集積回路素子の製造方法は、半導体基板のセンサアレイ領域に配列された複数の光電変換素子を形成する工程と、センサアレイ領域上に層間絶縁膜を形成する工程と、複数の光電変換素子上に開口部を含む金属膜を層間絶縁膜上に形成する工程と、金属膜の表面に各光電変換素子と関係されたセンサアレイ領域の一部で受光された光が他の光電変換素子に反射されることを防止して複数の光電変換素子の間のクロストークを防止する光吸収膜を形成する工程と、を含む。

その他実施形態の具体的な事項は、詳細な説明及び図面に含まれている。

本発明のイメージセンサ集積回路素子は、反射光、屈折光及び／又は回折光によるクロストークを防止することができる。

本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。

素子（ｅｌｅｍｅｎｔｓ）又は層が、異なる素子又は層“上（ｏｎ）”、“接続された（ｃｏｎｎｅｃｔｅｄ ｔｏ）”又は“カップリングされた（ｃｏｕｐｌｅｄ ｔｏ）”と称されることは、他の素子の直ぐ上に他の素子と直接連結又はカップリングされた場合および中間に他の層又は他の素子を介在した場合を全て含む。一方、素子が“直接上（ｄｉｒｅｃｔｌｙ ｏｎ）”“直接接続された（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）”又は“直接カップリングされた（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｔｏ）”と称されることは、中間に他の素子又は層を介在しないことを示す。明細書全体にかけて同一参照符号は同一構成要素を示すものとする。“及び／又は”は、言及されたアイテムのそれぞれ及び一つ以上の全ての組合を含む。

「第１」、「第２」などが多様な素子、構成要素、領域、配線、層及び／又はセクションを記述するために使用されるが、これらの素子、構成要素、領域、配線、層及び／又はセクションは、これらの用語によって制限されないことは勿論である。これらの用語は、単に一つの素子、構成要素、領域、配線、層又はセクションを他の素子、構成要素、領域、配線、層又はセクションと区別するために使用するものである。従って、以下で言及される第１の素子、第１の構成要素、第１の領域、第１の配線、第１の層又は第１のセクションは、本発明の技術的思想内で第２の素子、第２の構成要素、第２の領域、第２の配線、第２の層又は第２のセクションであることもできるのは勿論である。

空間的に相対的な用語である“下（ｂｅｌｏｗ）”、“下（ｂｅｎｅａｔｈ）”、“下部（ｌｏｗｅｒ）”、“上（ａｂｏｖｅ）”、“上部（ｕｐｐｅｒ）”などは、図面に示されたように一つの素子又は構成要素と他の素子又は構成要素との相関関係を容易に記述するため使用されることができる。空間的に相対的な用語は図面に示されている方向に加えて使用時又は動作時素子の相異なる方向を含む用語で理解されなければならない。例えば、図面に示されている素子を覆す場合、他の素子の“下（ｂｅｌｏｗ）”又は“下（ｂｅｎｅａｔｈ）”に記述された素子は、他の素子の“上（ａｂｏｖｅ）”に置かれることができる。したがって、例示的な用語である“下”は下と上の方向を全て含むことができる。素子は、他の方向にも配向されることができ、これにより空間的に相対的な用語は配向によって解析されることができる。

本明細書で使用される用語は、実施形態を説明するためのものであり、本発明を制限しようとするものではない。本明細書では、文言で特別に言及しない限り、単数形は複数形も含む。本明細書で“含む（ｃｏｍｐｒｉｓｅｓ）”及び／又は“含む（ｃｏｍｐｒｉｓｉｎｇ）”を使用した場合、言及された構成要素、段階、動作及び／又は素子は、一つ以上の他の構成要素、段階、動作及び／又は素子の存在又は追加を否定するものではない。

特に限定がなければ、本明細書で使用される全ての用語（技術的及び科学的用語を含む）は、当業者に共通的に理解できる意味として使用される。また、一般に使用される辞書に記載されている用語は、明白に特別に限定されていない限り理想的に又は過渡に解釈されない。

本明細書で記述する実施形態は、本発明の理想的な概略図である断面図を参考にして説明している。したがって、製造技術及び／又は許容誤差などによって例示図の形態が変形されることができる。従って、本発明の実施形態は、例示した特定の形態に制限されるものではなく、製造工程によって生成される異なる形態も含むことができる。例えば、直角に示されたエッチング領域は、ラウンドされるか、或いは所定曲率を有する形態でありうる。したがって、図面で例示された領域は、概略的な属性を有し、図面で例示された領域の形は素子の領域の特定形態を例示するためのものであり、発明の範疇を制限するためのものではない。

以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。

本発明の多様な実施形態を図６〜図１２を参照して説明する。図６は、本発明の実施形態による光電変換素子を含むＣＩＳ６０を例示するブロック図である。図６に示されたように、本発明の実施形態による光電変換素子は、アクティブピクセルセンサ（ＡＰＳ）アレイ６１のような２次元アレイで配列されている。ＡＰＳアレイ６１のピクセル行は、行ドライバー６２によって選択される。タイミング発生器６３は、ＡＰＳアレイ６１の読み出しに使用されるタイミング信号を発生する。

図６に示されたように、ピクセル列は、行ドライバー６２によって選択された各列のピクセルから出力電圧信号を二重サンプリングしてノイズを除去する相関二重サンプルラー（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｅｒ）６４に連結されている。ＣＤＳ６４は、各行の選択されたピクセルの出力電圧を出力電圧信号を基準電圧信号と比較する比較器６５に提供する。アナログ−ディジタル変換器ＡＤＣ６６が比較器６５から入力されたアナログ信号をディジタル信号に変換する。ＡＤＣ６６から出力されたディジタル信号は、ディジタル信号プロセッサーＤＳＰ６７によって信号特性が改善された後、他の素子に信号を伝達し／又は他の素子の命令信号を受信するインターフェース回路（Ｉ／Ｆ）６９に提供される。図６のＣＩＳ６０を単一の集積回路として言及したが、ＤＳＰ６７がＡＰＳアレイ６１と分離された別個の集積回路素子から構成されることもできる。

本発明の集積回路イメージセンサ素子のピクセルに使用される光電変換素子を図７Ａ及び図７Ｂを参照して説明する。図７Ａに示すように、基板１０１は、エピタキシャル領域１０２とディープｐ−ウェル１０５とを備えている。また、素子分離領域１０３が活性領域を限定する。領域１０７は、伝送トランジスタ（図３の３１Ａ）のチャネル領域に対応し、その上に伝送ゲートＴｇが置かれている。光電変換素子１１０を構成するフォトダイオードは、ｎ−型領域１０８とｐ−型ホール蓄積ダイオードＨＡＤの領域１０９を有している。フローティング拡散領域ＦＤ１１１は、伝送トランジスタのチャネル領域１０７に隣接して形成されている。フローティング拡散領域１１１は、図３のフローティング拡散領域３２に対応する。また、図７Ａには、リセットトランジスタ（図３の３３）及び選択トランジスタ（図３の３６）の各ゲート電極Ｒｇ，Ｓｇが示されている。

また、図７Ａには、第１の金属膜Ｍ１がその上に形成された第１の層間絶縁膜ＩＬＤ１、第２の金属膜Ｍ２がその上に形成された第２の層間絶縁膜ＩＬＤ２及び第３の金属膜Ｍ３がその上に形成された第３の層間絶縁膜ＩＬＤ３が示されている。第１の層間絶縁膜ＩＬＤ１は、三つの膜１２２，１２４，１２６を有するように示されているが、その中一つは、エッチング停止膜１２４である。第２の層間絶縁膜ＩＬＤ２は、二つの膜１３２，１３６を有し、また、第３の層間絶縁膜ＩＬＤ３は、二つの膜１４２，１４６を有している。図７Ａに示されている実施形態で、第１の金属膜Ｍ１は、フローティング拡散領域１１１をドライバートランジスタ（図３の３４）のゲートと電気的に連結する導電経路として機能する。第１の金属膜Ｍ１は、光伝達領域の外部に設けられている。特に第１の金属膜Ｍ１は隣接する光電変換素子１１０及び各受光領域の間の活性素子領域１０４ｂに形成されている。金属コンタクトＭＣが第１の層間絶縁膜ＩＬＤ１を貫通してフローティング拡散領域１１１を第１の金属膜Ｍ１と連結している。

図７Ａに示されている実施形態で、第２の金属膜Ｍ２は光電変換素子領域１０４ａ以外の活性領域１０４ｂに形成されたリセットトランジスタ（図３の３３）のドレーン領域１１３に電源電圧ＶＤＤを供給するように形成されている。ビアＶ１は、第１の層間絶縁膜ＩＬＤ１と第２の層間絶縁膜ＩＬＤ２とを貫通して形成されていて、第２の金属膜Ｍ２をドレーン領域１１３に連結している。図７Ａの実施形態に示されたように、第３の金属膜Ｍ３は各光電変換素子１１０に対応する受光領域にのみ光が通過することができるように光をシールドするため形成されている。第３の金属膜Ｍ３は、第３の層間絶縁膜ＩＬＤ３上に形成されている。また、第１及び第２の金属膜Ｍ１，Ｍ２は入射光に対する遮光機能を発揮することができる。第３の金属膜Ｍ３は、各光電変換素子１１０上にそれぞれのアパーチャＡ１を有しており、アパーチャＡ１によって光伝達領域が特定されている。本発明の実施形態で、アパーチャＡ１のサイズは、各光電変換素子１１０のサイズと同一であるか、或いは広くなるように設けられている。

図７Ａに例示されている実施形態のように、層間絶縁膜ＩＬＤ１，ＩＬＤ２，ＩＬＤ３を貫通するトレンチＴ１が各光電変換素子１１０上に形成されている。図７Ａに示されたように、トレンチＴ１の底面は下部金属膜Ｍ１より低く設定されており、また、光電変換素子１１０から所定距離Ｈ１離隔されている。従って、トレンチＴ１は、光電変換素子１１０から離間された位置に形成されるので、トレンチＴ１の形成時に光電変換素子１１０が損傷される可能性を減らすことができる。従って、所定距離Ｈ１は、光電変換素子１１０の暗欠陥（ｄａｒｋ ｄｅｆｅｃｔ）特性を損傷させない程度のエッチング損傷が加えられることができる深さで設定されることができる。本発明の実施形態で、所定距離（深さ）Ｈ１は少なくとも１００Å程度にすることが好ましい。

図７Ａの実施形態に示されたように、第１の層間絶縁膜ＩＬＤ１内のエッチング停止膜１２４をトレンチＴ１の形成深さを調節するため使用することができる。しかしながら、本発明の他の実施形態では、エッチング停止膜１２４が使用されない場合もある。本発明の実施形態では、光吸収膜１５０は、トレンチＴ１の表面すなわち側壁及び底面に形成され、第３の金属膜Ｍ３の上面にも形成されている。従って、トレンチＴ１は、アパーチャＡ１から光電変換素子１１０に向かって形成されており、光が透過される光透過領域をなしている。

本発明の実施形態では、光吸収膜１５０は、タングステン、チタン、タングステン窒化物、チタン窒化物又はシリコン窒化物で形成することができる。本発明の他の実施形態では、光吸収膜１５０はタングステン、チタン窒化物及びシリコン窒化物よりなるグループから選択された物質で形成されることができる。アパーチャＡ２は、トレンチＴ１の底に形成されている。すなわち、光吸収膜１５０は、トレンチＴ１の底に形成された受光アパーチャを有している。アパーチャＡ２の断面積を、光電変換素子１１０の面積より広くならないように設定することで、アパーチャＡ２の形成時に発生するミスアラインに対して耐性を有することができる。従って、光吸収膜１５０は、第３の金属膜Ｍ３の上面及び側面に形成され、トレンチＴ１によって特定されるいずれか一つの光電変換素子１１０に入射する光が他の光電変換素子１１０の受光領域に反射されることを防止して光電変換素子１１０のアレイの間でクロストークが起こることを抑制することができる物質で形成されている。トレンチＴ１の側壁に沿って光吸収膜１５０を形成することによって第１及び第２の金属膜Ｍ１，Ｍ２から光が反射されることをさらに減少させることができる。

図７Ａの実施形態に示されたように、トレンチＴ１は傾斜した形状を有することができる。このような傾斜した形状は受光された光が光電変換素子１１０側に集中されるように動作することができる。また、傾斜した形状は集積回路素子イメージセンサアレイの形成時に光吸収膜１５０の蒸着を促進させることができる。最後に、図７Ａ内の光伝達領域をするトレンチＴ１がオープン領域に示されているが、本発明の他の多様な実施形態では、追加的な物質がトレンチＴ１を埋め込むために蒸着図７Ａ内の光伝達領域を特定するトレンチＴ１が露出して形成されているが、本発明の他の多様な実施形態では、トレンチＴ１を埋め込む（被覆する）他の物質が蒸着されていてもよい。埋め込み物質は、光電変換素子１１０の動作を妨害しないように光伝達を行うことができる物質から選択されることができる。また、図７Ａに示されたように、光電変換素子１１０と連結された回路と接続された金属膜Ｍ１，Ｍ２，Ｍ３は、光吸収膜１５０によって覆われているので、隣接する光電変換素子１１０の間で所望ではない光の反射が起こることを低減することができる。エピタキシャル領域１０２内に形成された多様な領域は、従来のＣＩＳ素子領域を用いることができる。

図７Ｂには、図７Ａの断面図に示されたイメージセンサの上面図が示されている。特に、図７Ａの断面図は図７ＢのＢＢ´線に沿って切った断面図である。図７Ａの断面図を参照して言及した多用な構造に加えて、図７Ｂは図３に示されているドライブトランジスタ３４のゲートＤｇを例示している。図７Ｂの上面図に例示されている多様な構造のレイアウトについての理解を容易にするため、図７Ｂには第３の金属膜Ｍ３及び光吸収膜１５０が示されていない。尚、図７Ｂには、各アパーチャＡ１，Ａ２が各光電変換素子に設けられていることが示されている。

以下では、本発明の他の実施形態を図８〜図１２を参照して説明する。図７Ａ及び図７Ｂに示して説明された多様な構成要素については同一参照符号を使用し、これについての説明は省略し、変形された部分についてより詳細に説明する。

図８Ａに示されたように、トレンチＴ２が第２の層間絶縁膜ＩＬＤ２内に形成されている。第３の層間絶縁膜ＩＬＤ３は、トレンチＴ２内に延びて形成されている。図８Ａに示されている実施形態は、第２の層間絶縁膜ＩＬＤ２内にエッチング停止膜１３４を有し、第１の層間絶縁膜ＩＬＤ１内にエッチング停止膜（図７Ａの１２４）が形成されていないという点で図７Ａに示されている実施形態とは違う。エッチング停止膜１３４は、トレンチＴ２が第２の層間絶縁膜ＩＬＤ２内に所望の深さで形成することが可能になるように形成されている。尚、本発明の他の実施形態では、エッチング停止膜１３４を形成せずに、トレンチＴ２の深さを調節することができるその他異なる手段が使用されることもできる。図８Ａに示されている実施形態及び以下で言及する他の実施形態では、第３の層間絶縁膜ＩＬＤ３上の第３の金属膜Ｍ３及び／又は第２の金属膜Ｍ２が示されないこともあるが、これら実施形態でもこれらは集積回路素子に設けられている。

図８Ａのように、光吸収膜１４０は第２の金属膜Ｍ２の表面、側壁およびトレンチＴ２の底面に形成されることができる。アパーチャＡ３，Ａ３´は、各光電変換素子１１０の上面の光吸収膜１４０内に形成されている。アパーチャＡ３，Ａ３´を形成するための二つ方式が図８Ｂの上面図に示されている。アパーチャＡ３は、第２の金属膜Ｍ２と平行に形成でき、アパーチャＡ３´を使用する場合には、各光電変換素子１１０の上部にそれぞれアパーチャウィンドウＡ３´が形成される。

図７Ａの光吸収膜１５０と同様に、光吸収膜１４０は、光電変換素子１１０に入射される光が隣接する光電変換素子に反射されて光電変換素子１１０の間にクロストークが起こることを抑制する。光吸収膜１４０は、タングステン、チタン、タングステン窒化物、チタン窒化物及び／又はシリコン窒化物から形成することができる。

アパーチャＡ３，Ａ３´は、トレンチＴ２の底面にある光吸収膜１４０によって受光領域を形成している。本発明の実施形態で、アパーチャＡ３，Ａ３´のサイズは、光電変換素子１１０の断面積と同一であるか、或いは小さく形成されており、それによって、アパーチャＡ３，Ａ３´の形成工程で発生するミスアライン問題を補償することができる。一方向に延びたアパーチャＡ３を備えた実施形態の場合には、アパーチャＡ３の幅は、光電変換素子１１０の幅より狭い幅を有することができる。図８Ａに示されたように、光吸収膜１４０は、第２の金属膜Ｍ２の上面及び側面を覆うことで、隣接する光電変換素子１１０とのクロストークを起こす反射光の生成を減少させることができる。

図８Ａに示されたように、本発明の幾つ実施形態では、第１の金属膜Ｍ１の上面に形成された光吸収膜１３０をさらに有することができる。第１の金属膜Ｍ１に形成された光吸収膜１３０は、光吸収膜１４０によって遮断されることができなく、特定の光電変換素子１１０の光伝達領域を通じて入射される光が反射されて隣接光電変換素子１１０によって受光されることを遮断又は抑制することができる。図８Ａの実施形態に示されたように、トレンチＴ２は、第３の層間絶縁膜ＩＬＤ３の層１４２によって埋め込まれている。

図７Ａ及び図８Ａに示されたように、各光吸収膜１５０，１４０はトレンチＴ１，Ｔ２の底面領域に沿って延びて各光電変換素子１１０のアパーチャＡ２，Ａ３を特定する。従って、アパーチャは光電変換素子１１０の受光広さより広くなく、ひいては狭いことが製造工程時のミスアラインに対する耐性を提供する点で好ましい。図８Ｂに示されているアパーチャＡ３´は、光電変換素子１１０のアレイの行方向又は列方向に延びて複数の光電変換素子１１０に共通的に形成されている。図８Ａに示されている断面は、図８ＢのＢＢ´線に沿って切った断面図である。

本発明のさらに他の実施形態を図９を参照して説明する。図９に示されている実施形態は、図８Ａに示されているトレンチＴ２とは異なるトレンチＴ３が示されているという点で差異がある。特に、図８Ａに示されている実施形態で、トレンチＴ２は第２の層間絶縁膜ＩＬＤ２の上部層１３６を通じてエッチング停止膜１３４まで延びている。一方、トレンチＴ３は第１の層間絶縁膜ＩＬＤ１内に含まれているエッチング停止膜１２４まで延びている。従って、トレンチＴ３の底面は第１の金属膜Ｍ１の下部に存在している。図８Ａを参照して説明した実施形態と同様に、図９に示されている実施形態は、光吸収膜１３０は含まず、光吸収膜１４０のみ有している。

本発明のさらに他の実施形態を図１０Ａ及び図１０Ｂを参照して説明する。図１０Ａ及び図１０Ｂは１つの光電変換素子１１０が示されているが、光電変換素子１１０は、光電変換素子アレイの一部である。図１０Ａの断面図は、図１０ＢのＢＢ´線に沿って切った断面図である。図１０Ａのように、トレンチＴ４が第１の層間絶縁膜ＩＬＤ１の一部にのみ延びて形成されており、光吸収膜１３０が第１の金属膜Ｍ１の上面及び側面に形成されているとともに側壁からトレンチＴ４の底面領域まで延長して形成されている。光吸収膜１３０は、トレンチＴ４の底面に沿って延びて形成されとり、対応する光電変換素子１１０のサイズより狭いアパーチャＡ４を有している。

特に、図１０Ａに示されたように、第１の層間絶縁膜ＩＬＤ１は、エッチング停止膜１２４を有し、トレンチＴ４は第１の層間絶縁膜ＩＬＤ１の上部層１２６を貫通してエッチング停止膜１２４によって停止される深さまで延びている。しかしながら、本発明の他の実施形態では、エッチング停止膜１２４は、省略されることができ、トレンチＴ４の深さは他の製造工程手段によって制御することができる。図１０Ａのように、トレンチＴ４は相対的に低い深さを有している。また、トレンチＴ４の底面と光電変換素子１１０との間の最小距離を維持しなければならない。従って、トレンチＴ４のアスペクト比が他のトレンチに比べて小さく設定されている。第２の層間絶縁膜ＩＬＤ２の絶縁膜１３２は、トレンチＴ４内まで形成されている。

図１０Ｂの上面図に示されたように、光吸収膜１３０が第１の金属膜Ｍ１上にのみ蒸着されていれば、光吸収膜１３０はアパーチャＡ４の全外周にかけて延びる必要がない。アパーチャＡ４の一側に隣接した第１の金属膜Ｍ１は、アパーチャＡ４の底面周辺を包むことができる程度に延びて隣接した光電変換素子の間のクロストークを減少させることができる。

図１１Ａ及び図１１Ｂを参照して本発明のさらに他の実施形態について説明する。図１１Ａ及び図１１Ｂのように、第１、第２及び第３層間絶縁膜ＩＬＤ１，ＩＬＤ２，ＩＬＤ３を貫通するトレンチが設けられていない。第１の金属膜Ｍ１及び第２の金属膜Ｍ２は、それぞれの光吸収膜１３０，１４０´，１４０"を有している。光吸収膜１４０´と光吸収膜１４０"の多様な蒸着パターンが図１１Ｂに示されている。光吸収膜１４０´，１４０"は、第２の金属膜Ｍ２の側壁から層間絶縁膜ＩＬＤ２の表面に沿って延びて各光電変換素子１１０と連関されたアパーチャをする形成している。アパーチャを通じて回折される光が図１１Ａに点線に示されている。

断面図である図１２Ａと平面図である図１２Ｂを参照して本発明のさらに他の実施形態を説明する。図１１Ａに示されたように、図１２Ａは層間絶縁膜ＩＬＤ１，ＩＬＤ２，ＩＬＤ３内にトレンチを有していない。代わりに、光吸収膜１３０´が第１の金属膜Ｍ１上に形成されて光電変換素子１１０に対応したアパーチャＡ４を形成している。このような実施形態で、光吸収膜１３０´は下部金属膜Ｍ１の上面及び側面を覆うことができ、この実施形態で、下部層間絶縁膜ＩＬＤ１の表面に沿って延びているアパーチャＡ４を形成している。図１２Ｂに示されたように、第１の金属膜Ｍ１のパターンは、図１０Ｂに示して言及された下部金属膜Ｍ１と同一である。

図１２Ｃのように、本発明のさらに他の実施形態によれば、図１２Ａとは違って、光吸収膜１３０´が下部金属膜Ｍ１の上面のみを覆い、下部金属膜Ｍ１の側壁及び層間絶縁膜ＩＬＤ１の底面に延びていない。図１２Ｃのような実施形態の場合、第１の金属膜Ｍ１を所定マスクを用いてパターニングした後、他のマスクを使用して光吸収膜１３０´をパターニングする場合とは違って、光吸収膜１３０´と下部金属膜Ｍ１を一つのマスクを使用してパターニングして形成することができる。従って、アパーチャＡ４を形成している下部金属膜Ｍ１の側面から発生する光の反射問題を最小化するために、下部金属膜Ｍ１は１０００Å以下の厚さを有しなければならない。

以下、図１３Ａ〜図１３Ｅを参照して、本発明の実施形態による集積回路素子の製造方法を説明する。図１３Ａに示されたように、エピタキシャル領域１０２を備えた基板１０１を準備する。ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）型又はＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）型分離領域１０３を形成し、ディープｐ−ウェル１０５を形成する。勿論、場合によっては、エピタキシャル領域１０２を形成しないこともできるが、ＣＩＳ型素子の形成時には、エピタキシャル領域１０２を使用することが好ましい。ディープｐ−ウェル１０５の不純物濃度は、約１０^１３〜１０^１７／ｃｍ^３であるエピタキシャル領域１０２の濃度よりも高濃度である１０^１５〜１０^１９／ｃｍ^３に設定する。

本発明の実施形態で、エピタキシャル領域１０２の厚さは、赤外線又は近赤外線波長と殆ど同一な２μｍ〜１０μｍに設定する。ｐ−ウェル１０６は、センサアレイで１つの光電変換素子を周辺の光電変換素子と分離する。図１３Ｂのように、伝送ゲートのチャネル１０７がエピタキシャル領域１０２内に形成される。伝送ゲートＴｇ、リセットゲートＲｇ、選択ゲートＳｇ及びドライバーゲート（図示せず）を形成する。ｎ型領域１０８及びｐ型ＨＡＤ領域１０９を形成することによって光電変換素子１１０を形成する。また、フローティング拡散領域１１１及びソース／ドレーン領域１１３をエピタキシャル領域１０２内に形成する。

図１３Ｃのように、７０００Å〜８０００Åの厚さの第１の層間絶縁膜ＩＬＤ１を形成する。図１３Ｃに示されたように、第１の層間絶縁膜ＩＬＤ１は、三つの絶縁膜を有する。第１の絶縁膜１２２は、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（ＰｏｌｙＳｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）及び／又はＨＳＧ（ＨｙｄｒｏｇｅｎＳｉｌｓｅｓｑｕｉｏｘａｎｅｓ）などのような透明であり、流動性がある物質より形成することができる。エッチング停止膜１２４は、シリコン窒化膜などで形成されることができる。第２の絶縁膜１２６は、ＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）及び／又はＰ−ＳｉＨ_４などで形成されることができる。また、第２の絶縁膜は、後続のＣＭＰについてより良い特性を現すことができるＣＶＤ膜で形成されることができる。しかしながら、本発明の他の実施形態では、第１の層間絶縁膜は、多層膜である必要はない。

第１の層間絶縁膜ＩＬＤ１を貫通する第１の金属コンタクトＭＣを形成した後、第１の金属膜Ｍ１を第１の層間絶縁膜ＩＬＤ１の上面に形成する。第２の層間絶縁膜ＩＬＤ２を第１の層間絶縁膜ＩＬＤ１上に形成する。図１３Ｃに示されたように、第２の層間絶縁膜ＩＬＤ２は、第１の絶縁膜１３２及び第２の絶縁膜１３６を含む多層構造とすることができる。また、図１３Ｃに示されたように、第１及び第２の層間絶縁膜ＩＬＤ１，ＩＬＤ２を貫通してソース／ドレーン領域１１３まで延びたビアホールを形成する。第２の金属膜Ｍ２を第２の層間絶縁膜ＩＬＤ２上に形成してビアＶ１を完成する。

図１３Ｄのように、第３の層間絶縁膜ＩＬＤ３を第２の層間絶縁膜ＩＬＤ２上に形成し、第２の金属膜Ｍ２を形成する。第３の層間絶縁膜ＩＬＤ３は、第１の絶縁膜１４２と第２の絶縁膜１４６の多層膜構造とすることができる。第３の金属膜Ｍ３は、第３の層間絶縁膜ＩＬＤ３上に形成される。第１のアパーチャＡ１は、第２及び第３の層間絶縁膜ＩＬＤ２，ＩＬＤ３、第１の層間絶縁膜ＩＬＤ１の一部である絶縁膜１２６を貫通してエッチング停止膜１２４まで延びたトレンチＴ１と第３の金属膜Ｍ３内に形成される。傾斜したトレンチＴ１はＣ_４Ｆ_６、Ｃ_３Ｆ_８などのＣＦｘガスを使用して形成することができる。

図１３Ｅのように、タングステン、チタン窒化物及び／又はシリコン窒化物を使用して第３の金属膜Ｍ３上、トレンチＴ１の壁に沿って光吸収膜１５０を形成して光吸収膜１５０によってトレンチＴ１の底に第２のアパーチャＡ２が形成されるようにする。図１３Ｅに示されている結果物は、図７Ａに記述されている実施形態に対応する。しかしながら、前述した製造方法は、適切な変形を加えて前述した多用な実施形態を形成する方法に使用されることができる。同様に、図１３Ｅには光吸収膜１５０の上部に他の膜が示されていないが、トレンチＴ１を埋め込み、第３の金属膜Ｍ３の上部に延びて第３の金属膜Ｍ３を覆う層間絶縁膜をさらに形成することができる。

以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。

本発明は、イメージセンサ及びこの製造方法に適用されうる。

従来のＣＣＤイメージセンサを示すブロック図である。 従来のＣＭＯＳイメージセンサを示すブロック図である。 従来のＣＩＳのピクセルを示す回路図である。 従来のＡＰＳを示すブロック図である。 従来のＣＩＳのピクセルを示す断面図である。 本発明の実施形態によるイメージセンサを例示するブロック図である。 本発明の実施形態によるイメージセンサを例示する断面図である。 図７Ａの上面図である。 本発明の他の実施形態によるイメージセンサを例示する断面図である。 図８Ａの上面図である。 本発明の他の実施形態によるイメージセンサを例示する断面図である。 本発明の他の実施形態によるイメージセンサを例示する断面図である。 図１０Ａの上面図である。 本発明の他の実施形態によるイメージセンサを例示する断面図である。 図１１Ａの上面図である。 本発明の他の実施形態によるイメージセンサを例示する断面図である。 図１２Ａの上面図である。 図１２Ａの変形例を示す断面図である。 本発明の実施形態によるイメージセンサの製造方法を例示する断面図である。 本発明の実施形態によるイメージセンサの製造方法を例示する断面図である。 本発明の実施形態によるイメージセンサの製造方法を例示する断面図である。 本発明の実施形態によるイメージセンサの製造方法を例示する断面図である。 本発明の実施形態によるイメージセンサの製造方法を例示する断面図である。

符号の説明

６０ ＣＭＯＳイメージセンサ
６１ アクティブピクセルセンサアレイ
６２ 行ドライバー
６３ タイミング発生器
６４ 二重相関サンプル器
６５ 比較器
６６ アナログ−ディジタル変換器
６７ ディジタル信号プロセッサー
６９ インターフェース回路

Claims (43)

1. 半導体基板；
   前記半導体基板上にアレイ状に配列された複数の光電変換素子を含むセンサアレイ領域；
   前記センサアレイ領域上の複数の層間絶縁膜；
   前記複数の光電変換素子の各領域から前記複数の層間絶縁膜を貫通して延在して設けられた複数の光伝達領域；
   前記複数の層間絶縁膜の間と、前記光伝達領域の外郭及び間に配置された複数の光反射金属要素；および
   前記複数の光伝達領域の各光電変換素子から他の光伝達領域に光が反射されることを防止して前記複数の光電変換素子の間のクロストークを防止する光吸収膜であって、前記複数の光反射金属要素の少なくとも一部の表面に形成された光吸収膜；
   を含むことを特徴とする集積回路素子。
2. 前記光吸収膜は、前記複数の金属要素の少なくとも一部の表面と側面に形成されていることを特徴とする請求項１に記載の集積回路素子。
3. 前記光吸収膜は、タングステン、チタン、タングステン窒化物、チタン窒化膜又はシリコン窒化物からなることを特徴とする請求項１に記載の集積回路素子。
4. 前記集積回路素子は、ＣＭＯＳイメージセンサを含むことを特徴とする請求項１に記載の集積回路素子。
5. 前記複数の層間絶縁膜は、前記センサアレイ領域上の第１の層間絶縁膜；および
   前記第１の層間絶縁膜上の第２の層間絶縁膜；
   を含み、
   前記複数の光反射金属要素は、
   前記第１の層間絶縁膜上に形成され、前記複数の光伝達領域の間に延びた領域を含む第１の金属膜；および
   前記第２の層間絶縁膜上に形成され、前記光伝達領域の間に延びた領域を含む第２の金属膜；
   を含むことを特徴とする請求項２に記載の集積回路素子。
6. 前記光吸収膜は、前記第２の金属膜上に形成されていることを特徴とする請求項５に記載の集積回路素子。
7. 前記第２の層間絶縁膜内に形成された複数のトレンチをさらに含み、前記各トレンチは前記複数の光伝達領域にそれぞれ設けられており、
   前記光吸収膜は、前記トレンチの側壁に沿って延在して設けられていることを特徴とする請求項６に記載の集積回路素子。
8. 前記光吸収膜は、前記トレンチの底面の一部の領域に延在して設けられており、前記各光電変換素子と対向する位置に複数のアパーチャを形成してなることを特徴とする請求項７に記載の集積回路素子。
9. 前記各アパーチャのサイズは、前記各光電変換素子の受光サイズより小さいことを特徴とする請求項８に記載の集積回路素子。
10. 前記アパーチャは、前記光電変換素子アレイの行又は列に存在する複数の光電変換素子に対応して縦方向に延在して設けられていることを特徴とする請求項８に記載の集積回路素子。
11. 前記光吸収膜は、前記第１の金属膜及び第２の金属膜上に設けられていることを特徴とする請求項８に記載の集積回路素子。
12. 前記第２の層間絶縁膜は、下部膜と、該下部膜上のエッチング停止膜及び該エッチング停止膜上の上部膜と、を含み、前記トレンチは前記上部膜を貫通して前記エッチング停止膜まで延在して設けられていることを特徴とする請求項７に記載の集積回路素子。
13. 前記トレンチは、前記第２の層間絶縁膜を貫通して前記第１の層間絶縁膜まで延在して設けられていることを特徴とする請求項７に記載の集積回路素子。
14. 前記第１の層間絶縁膜は、下部膜と、該下部膜上のエッチング停止膜及び該エッチング停止膜上の上部膜と、を含み、前記トレンチは前記上部膜を貫通して前記エッチング停止膜まで延在して設けられていることを特徴とする請求項１３に記載の集積回路素子。
15. 前記トレンチは、傾斜した側壁を備えていることを特徴とする請求項７に記載の集積回路素子。
16. 前記光吸収膜は、前記第２の金属膜の側壁に沿って延在して設けられていることを特徴とする請求項６に記載の集積回路素子。
17. 前記光吸収膜は、前記第２の金属膜の側壁から前記第２の層間絶縁膜の表面に沿って延在して設けられており、前記各光電変換素子と対向した位置にアパーチャを形成してなることを特徴とする請求項１６に記載の集積回路素子。
18. 前記光吸収膜は、前記第１の金属膜上に形成されていることを特徴とする請求項５に記載の集積回路素子。
19. 前記第１の層間絶縁膜内に複数のトレンチをさらに含み、前記各トレンチは前記複数の光伝達領域にそれぞれ設けられており、
    前記光吸収膜は、前記トレンチの側壁に沿って延在して設けられていることを特徴とする請求項１８に記載の集積回路素子。
20. 前記光吸収膜は、前記トレンチの底面の一部の領域に延在して設けられており、前記各光電変換素子と対向する位置に複数のアパーチャを形成してなることを特徴とする請求項１９に記載の集積回路素子。
21. 前記各アパーチャのサイズは、前記各光電変換素子の受光サイズより小さいことを特徴とする請求項２０に記載の集積回路素子。
22. 前記第１の層間絶縁膜は、下部膜と、該下部膜上のエッチング停止膜及び該エッチング停止膜上の上部膜と、を含み、前記トレンチは前記上部膜を貫通して前記エッチング停止膜まで延在して設けられていることを特徴とする請求項１９に記載の集積回路素子。
23. 前記トレンチは、傾斜した側壁を備えていることを特徴とする請求項１９に記載の集積回路素子。
24. 前記光吸収膜は、前記第１の金属膜の側壁に沿って延在して設けられていることを特徴とする請求項１８に記載の集積回路素子。
25. 前記光吸収膜は、前記第１の金属膜の側壁から前記第１の層間絶縁膜の表面に沿って延在して設けられており、前記各光電変換素子と対向した位置にアパーチャを形成してなることを特徴とする請求項１６に記載の集積回路素子。
26. 前記第１の金属膜の厚さは、１０００Å以下であることを特徴とする請求項１８に記載の集積回路素子。
27. 前記複数の層間絶縁膜は、前記第２の層間絶縁膜上に第３の層間絶縁膜をさらに含み、
    前記複数の光反射金属要素は、前記第３の層間絶縁膜上の第３の金属膜および前記光伝達領域の間に延びた部分を含むことを特徴とする請求項５に記載の集積回路素子。
28. 前記光吸収膜は、前記第３の金属膜上に形成されていることを特徴とする請求項２７に記載の集積回路素子。
29. 前記第１、第２及び第３の層間絶縁膜内に複数のトレンチをさらに含み、
    前記各トレンチは、前記複数の光伝達領域にそれぞれ設けられており、
    前記光吸収膜は、前記トレンチの側壁に沿って延在して設けられていること
    を特徴とする請求項２８に記載の集積回路素子。
30. 前記光吸収膜は、前記トレンチの底面の一部の領域に延在して設けられており、前記各光電変換素子と対向する位置に複数のアパーチャを形成してなることを特徴とする請求項２９に記載の集積回路素子。
31. 前記各アパーチャのサイズは、前記各光電変換素子の受光サイズより小さいことを特徴とする請求項３０に記載の集積回路素子。
32. 前記第１の層間絶縁膜は、下部膜と、前記下部膜上のエッチング停止膜及び前記エッチング停止膜上の上部膜と、を含み、前記トレンチは前記上部膜を貫通して前記エッチング停止膜まで延在して設けられていることを特徴とする請求項２９に記載の集積回路素子。
33. 前記トレンチは、傾斜した側壁を備えていることを特徴とする請求項２９に記載の集積回路素子。
34. 前記半導体基板内に形成されて前記光電変換素子から受けた電荷を蓄積するように各光電変換素子にそれぞれ形成されたフローティング拡散領域、及び前記第１の層間絶縁膜を貫通して前記フローティング拡散領域から前記第１の金属膜に延びた導電性コンタクトをさらに含むことを特徴とする請求項５に記載の集積回路素子。
35. 前記各光電変換素子に前記フローティング拡散領域の電圧を増幅するようにそれぞれ形成された駆動トランジスタをさらに含み、前記第１の金属膜は前記コンタクト及び前記駆動トランジスタの間に延在して設けられていることを特徴とする請求項３４に記載の集積回路素子。
36. 前記光吸収膜は、
    酸化物より高い光吸収率及び前記複数の光反射金属要素の光反射率より低い光反射率を有する物質を含むことを特徴とする請求項１に記載の集積回路素子。
37. 前記複数の光電変換素子は、アクティブピクセルセンサアレイを形成し、
    前記集積回路素子は、前記半導体基板上に前記アクティブピクセルセンサアレイにカップリングされたタイミング発生器をさらに含むことを特徴とする請求項１に記載の集積回路素子。
38. 前記集積回路素子は、前記半導体基板上に前記アクティブピクセルセンサアレイにカップリングされたアナログディジタル変換器回路をさらに含むことを特徴とする請求項３７に記載の集積回路素子。
39. 半導体基板；
    前記半導体基板上にアレイ状に配列された複数の光電変換素子を含むセンサアレイ領域；
    前記センサアレイ領域上の層間絶縁膜；
    前記複数の光電変換素子の各領域から前記層間絶縁膜を貫通して延在して設けられた複数の光伝達領域；
    前記層間絶縁膜上と、前記光伝達領域の外郭及び間に配置された複数の光反射金属要素；および
    前記複数の光反射金属要素の各表面に形成されて前記複数の光伝達領域の各光電変換素子から他の光伝達領域に光が反射されることを防止する光吸収膜；
    を含むことを特徴とする集積回路素子。
40. 半導体基板のセンサアレイ領域に配列された複数の光電変換素子を形成する工程；
    前記センサアレイ領域上に第１の層間絶縁膜を形成する工程；
    前記複数の光電変換素子上に開口部を含む第１の金属膜を前記第１の層間絶縁膜上に形成する工程；
    前記第１の金属膜上と前記センサアレイ領域に延びた第２の層間絶縁膜を形成する工程；
    前記複数の光電変換素子上に開口部を含む第２の金属膜を前記第２の層間絶縁膜上に形成する工程；および
    前記第２の金属膜の表面に前記各光電変換素子に対応したセンサアレイ領域の一部で受光された光が前記他の光電変換素子に反射されることを防止して前記複数の光電変換素子の間のクロストークを防止する光吸収膜を形成する工程；
    を含むことを特徴とする集積回路素子の製造方法。
41. 前記第２の金属膜を形成する工程及び前記光吸収膜を形成する工程は、
    前記第２の層間絶縁膜上に前記第２の金属膜を形成する工程；
    前記第２の金属膜上に前記光吸収膜を形成する工程；および
    前記光吸収膜及び前記第２の金属膜をパターニングして前記複数の光電変換素子上の前記第２の金属膜に開口部を形成する工程；
    を含むことを特徴とする請求項４０に記載の集積回路素子の製造方法。
42. 前記第２の金属膜を形成する工程及び前記光吸収膜を形成する工程は、
    前記第２の層間絶縁膜上に前記第２の金属膜を形成する工程；
    前記第２の金属膜をパターニングして前記複数の光電変換素子上に開口部を形成する工程；
    前記パターニングされた第２の金属膜上に光吸収膜を形成する工程；
    前記光吸収膜をパターニングして前記複数の光電変換素子と関係された複数のアパーチャを形成する工程；
    を含むことを特徴とする請求項４０に記載の集積回路素子の製造方法。
43. 半導体基板のセンサアレイ領域に配列された複数の光電変換素子を形成する工程；
    前記センサアレイ領域上に層間絶縁膜を形成する工程；
    前記複数の光電変換素子上に開口部を含む金属膜を前記層間絶縁膜上に形成する工程；
    前記金属膜の表面に前記各光電変換素子と関係されたセンサアレイ領域の一部で受光された光が前記他の光電変換素子に反射されることを防止して前記複数の光電変換素子の間のクロストークを防止する光吸収膜を形成する工程；
    を含むことを特徴とする集積回路素子の製造方法。
    

Images