JP2006054252A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2006054252A
JP2006054252A JP2004233557A JP2004233557A JP2006054252A JP 2006054252 A JP2006054252 A JP 2006054252A JP 2004233557 A JP2004233557 A JP 2004233557A JP 2004233557 A JP2004233557 A JP 2004233557A JP 2006054252 A JP2006054252 A JP 2006054252A
Authority
JP
Japan
Prior art keywords
insulating film
state imaging
imaging device
solid
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004233557A
Other languages
English (en)
Inventor
Yoshiharu Kudo
義治 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004233557A priority Critical patent/JP2006054252A/ja
Publication of JP2006054252A publication Critical patent/JP2006054252A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】 SOI基板を用いて有効な素子分離と感度特性を得る。
【解決手段】 SOI基板110のシリコン層111に埋め込み絶縁膜112を設け、その上層のP型ウェル領域114にフォトダイオード116や転送ゲート118を設ける。シリコン層111及び埋め込み絶縁膜112の膜厚は、光入射に対する分光感度特性によって最適化されており、例えば長波長の赤色光については、埋め込み絶縁膜が反射膜として作用し、フォトダイオード116側に反射して電荷蓄積層に蓄積されるように形成する。これにより、浅いフォトダイオードでも感度低下を有効に抑制でき、かつ、フォトダイオードが浅いことにより、十分な素子分離機能が実現できる。
【選択図】 図1

Description

本発明は、SOI基板を用いたCCDイメージセンサやCMOSイメージセンサ等の固体撮像装置に関する。
従来より、CCDイメージセンサやCMOSイメージセンサ等の固体撮像装置では、半導体基板の片面側にフォトダイオード等の光電変換素子やこの光電変換素子で生成した信号電荷を読み出すためのCCDレジスタやトランジスタ回路といった各種の素子を集積し、光電変換素子の受光部で受光した光を画素信号に変換して出力するような構成となっている。
そして、このような固体撮像装置において、半導体チップの大きさを変えずに画像の高解像度化を図るためには画素の微細化が必須である。しかしながら画素の微細化には、物理的に回避困難な問題も少なからずあり、その1つが隣接する画素間で生じる混色の問題である。
この場合、光学的混色に関しては遮光膜の工夫によって抑制は不可能ではないが、基板内に進入した光と光電変換部以外で発生した信号による混色を抑制するのは容易ではない。特に画素間の距離が近づくにつれ、斜めに入射した光が隣接画素の下部まで到達する可能性が高まり、そこでの生成信号が隣接画素に流入する可能性もまた高まることになる。
図7は従来の固体撮像装置の素子構造において混色が生じる原理を示す断面図である。
シリコン基板10の上層には、素子形成領域となるP型ウェル領域12が形成され、このP型ウェル領域12内に各画素のフォトダイオード(PD)14及び転送ゲート(TRG)16が設けられている。
図示の例では、フォトダイオード14は、N型不純物領域14Bによる電荷蓄積領域がシリコン基板10の深い位置まで形成され、その表面にP型不純物領域14Aによる正孔蓄積領域が形成されたHAD構造を有している。
また、転送ゲート16は、シリコン基板10の上面に表面絶縁膜18を介してゲート電極16Aを配置し、フォトダイオード14のN型不純物領域14Bからフローティングデフュージョン部に接続されるN型不純物領域16Bに信号電荷を読み出すようになっている。
このような構成において、フォトダイオード14のN型不純物領域14Bがシリコン基板10の深い位置まで形成されていることから、斜めに入射した光によってシリコン基板10の深い部分でフォトダイオード14からはみ出した領域に偽信号となるキャリア20が生成され、これが隣接するフォトダイオード14に吸収されて混色の原因となる。
一方、各種の半導体装置において、半導体基板内の信号の拡散を抑制する構造としては、絶縁体層の上にシリコン層を設けたSOI基板を用いることが知られており、固体撮像装置においても、このSOI基板を用いて作製する方法が提案されている(例えば特許文献1参照)。
特開2001−326343号公報
しかしながら、上記従来技術に開示されるように、単にSOI基板を用いて固体撮像装置を作製したのでは、固体撮像装置の他の特性に問題が生じるという欠点がある。例えば、通常のSOI基板では、素子分離特性を重視すると、絶縁体層上のシリコン層を薄膜化する必要があり、その膜厚は光電変換を行うフォトダイオードを形成するための深さに対して不十分である。特に赤色などの長波長光には、数μmの深さが必要であり、素子分離と感度とは相反する特性であると言える。
そこで本発明は、SOI基板を用いて有効な素子分離と感度特性を得ることが可能な固体撮像装置を提供することを目的とする。
上述の目的を達成するため、本発明の固体撮像装置は、絶縁体層の上にシリコン層を設けたSOI基板と、前記SOI基板のシリコン層に形成され、入射光に応じた信号電荷を生成する光電変換素子と、前記SOI基板のシリコン層に形成され、前記光電変換素子によって生成された信号電荷を転送する電荷転送素子とを有し、前記SOI基板のシリコン層は複数のシリコン層によって埋め込み絶縁膜を挟んだ積層構造を有し、前記埋め込み絶縁膜は所定の波長の光の反射に最適化された膜厚を有することを特徴とする。
本発明の固体撮像装置によれば、SOI基板のシリコン層に膜厚を最適化した埋め込み絶縁膜を介在させた構造としたことから、長波長光に対しては埋め込み絶縁膜を反射膜として作用させ、光電変換領域での吸収効率を改善させることにより、各波長光間の不均衡を是正して感度低下を抑制し、これによって光電変換素子の深さを浅くすることを可能として電気的な素子分離特性を向上し、微小ピッチ画素における混色を抑制できる効果がある。
本発明の実施の形態では、SOI基板のシリコン層に埋め込み絶縁膜を設け、その上層のP型ウェル領域にフォトダイオードや転送ゲートを設ける。シリコン層及び埋め込み絶縁膜の膜厚は、光入射に対する分光感度特性によって最適化されており、例えば長波長の赤色光については、埋め込み絶縁膜が反射膜として作用し、フォトダイオード側に反射して電荷蓄積層に蓄積されるように形成されている。これにより、浅いフォトダイオードでも感度低下を有効に抑制でき、かつ、フォトダイオードが浅いことにより、十分な素子分離機能が実現できるようにした。
また、埋め込み絶縁膜や表面絶縁膜の界面にフォトダイオードの電荷蓄積領域の半導体型と異なる型の半導体領域が接するようにしことで、暗電流を防止できる構造とした。
また、埋め込み絶縁膜による反射分光特性と表面絶縁膜による透過分光特性とを意図的に異ならせることにより、埋め込み絶縁膜による反射光成分がゴーストとして生じるのを抑制できるようにした。
また、フォトダイオードの余剰電荷を排出するオーバーフロードレイン部を設けて、余剰電荷によるフォトダイオードの飽和を防止し、さらに、このオーバーフロー障壁の高さを適宜に調整する制御手段を設けたことにより、さらに有効な余剰電荷の排出を行えるようにした。
また、SOI基板のシリコン層の膜厚がフォトダイオードの近傍領域で大きく、それ以外のトランジスタ形成領域で小さくし、フォトダイオードの特性とトランジスタの特性の両方に最適なSOI基板とすることが可能であるが、実際の製造時における効率性に鑑み、光電変換素子と画素トランジスタが配置される画素領域全体ではフォトダイオードの特性を重視してシリコン層を厚くし、駆動回路や信号処理回路が搭載される周辺回路領域ではMOSトランジスタの特性を重視してシリコン層を薄くすることにより、加工が容易で信頼性の高い固体撮像装置を提供できる。
図1は本発明の実施例1による固体撮像装置の素子構造を示す断面図である。
この固体撮像装置は、SOI基板110上に光電変換素子(フォトダイオード)やその他の素子(各種トランジスタゲート等)を形成したものであり、SOI基板110は、絶縁体層(図では省略)の上にシリコン層111を設けたものである。そして、本実施例において、SOI基板110のシリコン層111は、上下2層のシリコン層111A、111Bに分離され、その中間に埋め込み絶縁膜112を挟んだ積層構造となっている。
そして、上層のシリコン層111Aに素子形成領域となるP型ウェル領域114が形成され、このP型ウェル領域114内に各画素の光電変換素子であるフォトダイオード(PD)116及び電荷転送素子である転送ゲート(TRG)118が設けられている。なお、各シリコン層111A、111Bの膜厚と埋め込み絶縁膜112の膜厚は、光入射に対する分光感度特性によって決定し、最適化されているものとする。
また、フォトダイオード116は、図7で示したものと同様に、N型不純物領域116Bによる電荷蓄積領域がシリコン層111Aの深い位置まで形成され、その表面にP型不純物領域116Aによる正孔蓄積領域が形成されたHAD構造を有している。
また、転送ゲート118は、シリコン層111Aの上面に表面絶縁膜120を介してゲート電極118Aを配置し、フォトダイオード116のN型不純物領域116Bからフローティングデフュージョン部となるN型不純物領域118Bに信号電荷を読み出すようになっている。
このような構成において、シリコン層111に入射した光は、シリコン層111Aと埋め込み絶縁膜112の界面で反射する。埋め込み絶縁膜112の上下の界面112A、112Bで反射した光は、互いに干渉し合い、埋め込み絶縁膜112の膜厚によりその分光特性が変わることになる。そこで、この現象を利用すれば、特定の波長で反射率を高めることができる。すなわち、SOI基板のシリコン層111中での吸収効率が低い波長での反射率を高めることができれば、感度の向上が可能である。
一般に波長の短い光ほどシリコン層内における吸収効率が高い。たとえば、波長400nmの光(青色)は1μm以内でほぼ吸収されるのに対し、700nm付近の光(赤色)は3μm程度の深さがあっても50%程度の吸収率である。このことから、たとえば、シリコン膜111Aを1μmの深さにするとすれば、反射のピークを600〜700nm程度にすることで、感度の不均衡を改善可能である。なお、干渉した光が強め合うための条件式は一般に次式(1)で表せることが知られている。
(2n+1)λ/2=2tBOX ……式(1)
ただし、この式(1)において、tBOXは埋め込み絶縁膜の膜厚、nは整数、λは埋め込み絶縁膜中における波長を示す。
なお、実際の製品では、膜には微細な凹凸があり、また、製造時の誤差もあることから、その膜厚は完全な理論値とならない。したがって、本発明では、式(1)を満たす膜厚を中心に±10%の誤差範囲であれば、膜全体の平均膜厚として光が強め合う効果が得られるものとする。すなわち、±10%の誤差範囲内であれば、式(1)を満たしたものとし、本発明の範囲に含まれるものとする。
また、特にシリコン層111Aの膜厚が、入射した光のうちの青色付近の光がほぼ吸収される1μm±10%から、赤色付近(700nm±10%)の光が半分程度しか吸収されない3μm±10%までの膜厚を有する場合に、700nm±10%の光が式(1)を満たすように埋め込み絶縁膜の膜厚を決定すれば、従来は受光素子として致命的な半分以下しか吸収されなかった赤色付近の光の吸収量を増加させることができる。
また、以上のような構成において、埋め込み絶縁膜で反射した光が十分吸収されずに基板表面から放出されると、レンズなどで反射してゴーストの原因となる。これに対し、基板表面の絶縁膜やカバー膜などの透過分光特性のピークを埋め込み絶縁膜の反射分光特性のピークから意図的にずらすことで、反射光が基板表面から放出されるのを抑制することができる。この場合、透過量を下げると、最初にシリコン層内に入射する光も減少するが、反射によって吸収効率が高まるため、量子効率としては低下しない。
図2は本発明の実施例2による固体撮像装置の素子構造を示す断面図である。なお、図1に示す構成と共通のものについては同一符号を付してある。
図示のように、本実施例は、上層のシリコン層111Aの膜厚を大きくし、このシリコン層111Aの途中までフォトダイオードド116のN型不純物領域116Bを形成したものである。これにより、フォトダイオードド116のN型不純物領域116Bと埋め込み絶縁膜112との間にはP型ウェル領域114の一部が介在することになる。
フォトダイオード116の下部の埋め込み絶縁膜112との界面は、シリコン層111A上の表面絶縁膜120の界面と同様に、界面準位を介した暗時電流の発生源となる。このため、界面近傍を電荷蓄積領域の型(本例ではN型)と異なる型(本例ではP型)の半導体とすることで、界面で発生したキャリアの拡散を抑制し、暗時電流を抑制することができる。
図3は本発明の実施例3による固体撮像装置の素子構造を示す断面図である。なお、図1に示す構成と共通のものについては同一符号を付してある。
図示のように、本実施例は、P型ウェル領域114と埋め込み絶縁膜112との間にN型不純物領域よりなるオーバーフロードレイン部122を設け、P型ウェル領域114の一部をポテンシャルバリアとしたものである。
すなわち、フォトダイオード116の下部に電荷蓄積領域の型(本例ではN型)と異なる型の領域(本例ではP型ウェル領域114)を配置し、さらにその下の埋め込み絶縁膜112と接する領域に電荷蓄積領域と同じ型の領域(本例ではN型のオーバーフロードレイン部122)を配置する。そして、このオーバーフロードレイン部122には所定の電圧VOFDを印加し、フォトダイオード116の電荷蓄積領域で発生した電荷のうちの余剰電荷を、ポテンシャルバリアとしてのP型ウェル領域114を介して下方に排出する縦型オーバーフロードレインを構成している。なお、本実施例の構成では、界面で発生する暗時電流は電位障壁によって電荷蓄積領域には流れずに、電源へと流れることになる。
また、オーバーフロードレインの構成としては、図3に示す例に限らず、他の構成を用いることも可能である。
図4は縦型の代わりに横型のオーバーフロードレイン部124を設けた例である。すなわち、フォトダイオード116の側部にP型ウェル領域114の一部を介してN型不純物領域よりなるオーバーフロードレイン部124を設けて所定の電圧VOFDを印加している。図中の楕円αで示した領域がポテンシャルバリア(オーバーフロー障壁)として機能し、フォトダイオード116の電荷蓄積領域で余剰となった電荷が横方向に排出される。
また、図5は図4に示した横型オーバーフロードレイン部124に加えて、P型ウェル領域114の上部にオーバーフロードレインの駆動ゲート電極(OFDG)126を設けてゲート制御を行い、オーバーフロー障壁のレベルを制御して、駆動電圧VDDを印加したオーバーフロードレイン部124にフォトダイオード116の余剰電荷を所定のタイミングで排出する。
図6は本発明の実施例4による固体撮像装置の素子構造を示す断面図である。なお、図1に示す構成と共通のものについては同一符号を付してある。
本実施例は、周辺回路領域のシリコン層の膜厚を薄くして、MOSトランジスタ128等を形成するようにしたものである。すなわち、本実施例の固体撮像装置は、主にフォトダイオードと各種画素トランジスタによって構成される画素領域と、各種のトランジスタ等によって駆動回路や信号処理回路が形成される周辺回路領域とを同一半導体チップ上に構成したものであるが、画素領域のシリコン層はフォトダイオードの特性を優先して大きい膜厚に形成し、周辺回路領域はMOSトランジスタの特性を優先して小さい膜厚に形成したものである。
なお、図6に示す例では、画素領域側の構成に図2に示した構成を適用しているが、他の実施例で示した構成であってもよいものである。
一般に、SOI構造のトランジスタは、通常は低電圧、高速動作に優れるとされている。これをイメージセンサに適用すれば低消費電力のセンサチップが実現可能である。しかしながら、フォトダイオードで十分な感度が得られるシリコン層の膜厚では、一般のMOSトランジスタの特性を上げるには厚すぎる。
そこで、図6に示すように、画素領域と周辺回路領域とでシリコン層の膜厚を変えることで、周辺回路領域でもSOI基板を用いることの恩恵を得ることができる。特にトランジスタの低消費電力化は拡散層容量の低減が重要であることから、膜厚は拡散層の深さ程度(0.5μm前後)まで薄くする必要がある。ただし、SOI基板のシリコン層の膜厚はエッチングで容易に変えられるが、画素領域内の狭い領域で膜厚の厚い領域と薄い領域が混在するのは、製造工程上好ましくないため、本実施例のように、主に周辺回路領域への適用が望ましい。
以上のような実施例によれば、SOI基板のシリコン層に埋め込み絶縁膜を介在させた構造とすることにより、赤色等の長波長光に対しては埋め込み絶縁膜を反射膜として作用させ、光電変換領域での吸収効率を改善させることにより、各波長光間の不均衡を是正して感度低下を抑制する。これにより、感度低下を抑制しつつフォトダイオードを浅くすることを可能とし、電気的な素子分離特性を向上して、微小ピッチ画素における隣接画素との混色を抑制できる。したがって、より微小な画素ピッチを実現でき、高解像度のイメージセンサを構成することが可能になる。
本発明の実施例1による固体撮像装置の素子構造を示す断面図である。 本発明の実施例2による固体撮像装置の素子構造を示す断面図である。 本発明の実施例3による固体撮像装置の素子構造を示す断面図である。 上記実施例3による固体撮像装置の変形例を示す断面図である。 上記実施例3による固体撮像装置の他の変形例を示す断面図である。 本発明の実施例4による固体撮像装置の素子構造を示す断面図である。 従来例による固体撮像装置の素子構造を示す断面図である。
符号の説明
110……SOI基板、111……シリコン層、112……埋め込み絶縁膜、114……P型ウェル領域、116……フォトダイオード、118……転送ゲート。

Claims (9)

  1. 絶縁体層の上にシリコン層を設けたSOI基板と、
    前記SOI基板のシリコン層に形成され、入射光に応じた信号電荷を生成する光電変換素子と、
    前記SOI基板のシリコン層に形成され、前記光電変換素子によって生成された信号電荷を転送する電荷転送素子とを有し、
    前記SOI基板のシリコン層は複数のシリコン層によって埋め込み絶縁膜を挟んだ積層構造を有し、
    前記埋め込み絶縁膜は所定の波長の光の反射に最適化された膜厚を有する、
    ことを特徴とする固体撮像装置。
  2. 前記シリコン層の表面に設けられる表面絶縁膜の界面及び前記埋め込み絶縁膜の界面に、前記光電変換素子の電荷蓄積領域の半導体型と異なる型の半導体領域が接することを特徴とする請求項1記載の固体撮像装置。
  3. 前記埋め込み絶縁膜による反射分光特性と前記表面絶縁膜による透過分光特性が異なることを特徴とする請求項2記載の固体撮像装置。
  4. 前記光電変換素子の余剰電荷を排出するオーバーフロードレイン部を有することを特徴とする請求項1記載の固体撮像装置。
  5. 前記オーバーフロードレイン部のオーバーフロー障壁の高さを適宜に調整する制御手段を有することを特徴とする請求項4記載の固体撮像装置。
  6. 前記SOI基板のシリコン層の膜厚が前記光電変換素子の近傍領域で大きく、前記近傍領域以外のトランジスタ形成領域で小さいことを特徴とする請求項1記載の固体撮像装置。
  7. 前記光電変換素子の近傍領域は光電変換素子と画素トランジスタが配置される画素領域全体であることを特徴とする請求項6記載の固体撮像装置。
  8. 前記埋め込み絶縁膜の膜厚tBOXは、埋め込み絶縁膜中の光の波長をλとした場合、任意の整数nに対し、条件式(2n+1)λ/2=2tBOXの±10%の範囲にあることを特徴とする請求項1記載の固体撮像装置。
  9. 前記埋め込み絶縁膜の上層のシリコン層が1μm±10%から3μm±10%までの膜厚を有する場合に、埋め込み絶縁膜中の波長λが700nm±10%である光に対し、埋め込み絶縁膜の膜厚tBOXが条件式(2n+1)λ/2=2tBOXの±10%の範囲にあることを特徴とする請求項8記載の固体撮像装置。
JP2004233557A 2004-08-10 2004-08-10 固体撮像装置 Pending JP2006054252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004233557A JP2006054252A (ja) 2004-08-10 2004-08-10 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004233557A JP2006054252A (ja) 2004-08-10 2004-08-10 固体撮像装置

Publications (1)

Publication Number Publication Date
JP2006054252A true JP2006054252A (ja) 2006-02-23

Family

ID=36031546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004233557A Pending JP2006054252A (ja) 2004-08-10 2004-08-10 固体撮像装置

Country Status (1)

Country Link
JP (1) JP2006054252A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222900A (ja) * 2010-04-14 2011-11-04 Hamamatsu Photonics Kk 固体撮像装置
US8053821B2 (en) * 2008-01-25 2011-11-08 Samsung Electronics Co., Ltd. Image sensor with high conversion efficiency
CN102522414A (zh) * 2011-12-22 2012-06-27 上海中科高等研究院 混合型cmos图像传感器及其制作方法
CN102522416A (zh) * 2011-12-30 2012-06-27 上海中科高等研究院 图像传感器及其制造方法
CN103493202A (zh) * 2011-05-31 2014-01-01 松下电器产业株式会社 固体摄像装置及其制造方法
CN105552092A (zh) * 2014-10-24 2016-05-04 意法半导体有限公司 在soi衬底上具有减小的暗电流的前侧成像器
WO2017183383A1 (ja) * 2016-04-21 2017-10-26 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置及びその製造方法
JP2018527040A (ja) * 2015-06-24 2018-09-20 ピクシウム ビジョン エスエー 上昇した光吸収を有する感光性画素構造体、及び感光性インプラント
US11171163B2 (en) 2015-05-12 2021-11-09 Pixium Vision Sa Photosensitive pixel structure with wrapped resistor
WO2022091698A1 (ja) * 2020-11-02 2022-05-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び情報処理装置
US11559684B2 (en) 2017-07-14 2023-01-24 Pixium Vision Sa Photosensitive array

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251569A (ja) * 1998-01-08 1999-09-17 Internatl Business Mach Corp <Ibm> 接地ボディ・コンタクトを有するsoiアクティブ・ピクセル・セル設計
JP2002176190A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 光半導体集積回路装置及び光記憶再生装置
JP2004071817A (ja) * 2002-08-06 2004-03-04 Canon Inc 撮像センサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251569A (ja) * 1998-01-08 1999-09-17 Internatl Business Mach Corp <Ibm> 接地ボディ・コンタクトを有するsoiアクティブ・ピクセル・セル設計
JP2002176190A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 光半導体集積回路装置及び光記憶再生装置
JP2004071817A (ja) * 2002-08-06 2004-03-04 Canon Inc 撮像センサ

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436504B1 (ko) * 2008-01-25 2014-09-02 삼성전자주식회사 이미지 센서
US8053821B2 (en) * 2008-01-25 2011-11-08 Samsung Electronics Co., Ltd. Image sensor with high conversion efficiency
JP2011222900A (ja) * 2010-04-14 2011-11-04 Hamamatsu Photonics Kk 固体撮像装置
CN103493202B (zh) * 2011-05-31 2016-07-27 松下知识产权经营株式会社 固体摄像装置及其制造方法
CN103493202A (zh) * 2011-05-31 2014-01-01 松下电器产业株式会社 固体摄像装置及其制造方法
US9048159B2 (en) 2011-05-31 2015-06-02 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device and method for fabricating the same
CN102522414A (zh) * 2011-12-22 2012-06-27 上海中科高等研究院 混合型cmos图像传感器及其制作方法
CN102522416A (zh) * 2011-12-30 2012-06-27 上海中科高等研究院 图像传感器及其制造方法
CN105552092A (zh) * 2014-10-24 2016-05-04 意法半导体有限公司 在soi衬底上具有减小的暗电流的前侧成像器
US11171163B2 (en) 2015-05-12 2021-11-09 Pixium Vision Sa Photosensitive pixel structure with wrapped resistor
JP2018527040A (ja) * 2015-06-24 2018-09-20 ピクシウム ビジョン エスエー 上昇した光吸収を有する感光性画素構造体、及び感光性インプラント
US11197993B2 (en) 2015-06-24 2021-12-14 Pixium Vision Sa Photosensitive pixel structure with increased light absorption and photosensitive implant
WO2017183383A1 (ja) * 2016-04-21 2017-10-26 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置及びその製造方法
JPWO2017183383A1 (ja) * 2016-04-21 2019-01-17 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置及びその製造方法
US11559684B2 (en) 2017-07-14 2023-01-24 Pixium Vision Sa Photosensitive array
WO2022091698A1 (ja) * 2020-11-02 2022-05-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び情報処理装置

Similar Documents

Publication Publication Date Title
US11843015B2 (en) Image sensors
JP5172819B2 (ja) 固体撮像装置
JP5489705B2 (ja) 固体撮像装置および撮像システム
US7518172B2 (en) Image sensor having improved sensitivity and decreased crosstalk and method of fabricating same
US20190386049A1 (en) Image sensor having grid patterns embedded in anti-reflective layer
KR101559907B1 (ko) 전기 회로 배선을 라인 앤 스페이스 타입의 반사막 패턴으로 변경함으로써, 메탈 라인의 최소 간격에 따라 광 감도가 개선되는 이미지 센서 및 그 제조방법.
US8629486B2 (en) CMOS image sensor having anti-absorption layer
US20180190709A1 (en) Image sensors
KR20150033606A (ko) 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자기기
JP2012169530A (ja) 固体撮像装置、および、その製造方法、電子機器
JP2015119154A (ja) 固体撮像素子、固体撮像素子の製造方法、及び電子機器
KR102398125B1 (ko) 촬상 소자 및 촬상 장치
KR102587498B1 (ko) 이미지 센서
JP2023017991A (ja) 撮像素子
JP2007129192A (ja) 固体撮像装置
KR20170084734A (ko) 씨모스 이미지 센서
CN104934453A (zh) 固体摄像装置
JP2006054252A (ja) 固体撮像装置
JP4779304B2 (ja) 固体撮像素子、カメラモジュール及び電子機器モジュール
JP5535261B2 (ja) 固体撮像装置
JP2006013520A (ja) 光吸収膜を有するイメージセンサ集積回路素子及びその製造方法
US7575941B2 (en) Method of manufacturing photodiode
US11996420B2 (en) Image sensor comprising a grid pattern and a conductive pattern
US20050145905A1 (en) Solid-state imaging device and production method of the same
JP2010045083A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070730

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090817

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026