JP2002176190A - 光半導体集積回路装置及び光記憶再生装置 - Google Patents
光半導体集積回路装置及び光記憶再生装置Info
- Publication number
- JP2002176190A JP2002176190A JP2000373113A JP2000373113A JP2002176190A JP 2002176190 A JP2002176190 A JP 2002176190A JP 2000373113 A JP2000373113 A JP 2000373113A JP 2000373113 A JP2000373113 A JP 2000373113A JP 2002176190 A JP2002176190 A JP 2002176190A
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- integrated circuit
- soi substrate
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 84
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000012535 impurity Substances 0.000 claims abstract description 36
- 238000003860 storage Methods 0.000 claims description 7
- 230000035945 sensitivity Effects 0.000 abstract description 24
- 230000002708 enhancing effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- 238000009792 diffusion process Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02024—Position sensitive and lateral effect photodetectors; Quadrant photodiodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 ＳＯＩ基板上に他の半導体集積回路装置と同
一基板上に作製されたホトダイオードの感度の向上と周
波数帯域の拡大を行い、光情報処理装置の読み出しの高
速化を図る。 【解決手段】 周波数帯域を拡大するために、ホトダイ
オードの埋め込み層５０２を深く埋め込むこと、あるい
は埋め込み層の不純物濃度を減少させる。また、感度の
向上のために、ＳＯＩ基板の酸化膜４０１の膜厚を反射
光が最大になるように選択する。
一基板上に作製されたホトダイオードの感度の向上と周
波数帯域の拡大を行い、光情報処理装置の読み出しの高
速化を図る。 【解決手段】 周波数帯域を拡大するために、ホトダイ
オードの埋め込み層５０２を深く埋め込むこと、あるい
は埋め込み層の不純物濃度を減少させる。また、感度の
向上のために、ＳＯＩ基板の酸化膜４０１の膜厚を反射
光が最大になるように選択する。
Description
【０００１】
【発明の属する技術分野】本発明は、ホトダイオード部
とアンプ部を有する光半導体集積回路装置に関する。
とアンプ部を有する光半導体集積回路装置に関する。
【０００２】
【従来の技術】ホトダイオード部とアンプ部を有する光
半導体集積回路装置は、光情報記録再生装置であるＣＤ
（コンパクト・ディスク）ドライブやＤＶＤ（ディジタ
ル・バーサタイル・ディスク）ドライブなどにおける光
検出及び信号処理に使用される。半導体集積回路装置と
光検出器は、従来別々に作製され、ホトダイオードから
の検出信号はリード線等の配線により半導体集積回路装
置に送られ、増幅等の処理が施されことが多い。しか
し、ＣＤドライブなどにおいては、読み取り動作の高速
化及び装置の小型化が要求されるようになってきてお
り、これに対処するために、ホトダイオードと半導体集
積回路を同一基板上に作製するＯＥＩＣ（光電子集積回
路素子）と称されるものが作られるようになってきてい
る。その構造は、例えば特開平１１−２６６０３３号公
報に記載されている。また、特開平４−８２２６８号に
は、第１導電形の半導体基板と第２導電形のエピタキシ
ャル層で構成されるホトダイオードを有する半導体装置
において、エピタキシャル層下にエピタキシャル層又は
半導体基板より低濃度の半導体領域を形成すること、あ
るいはエピタキシャル層下に半導体基板より高濃度の第
１導電形の半導体領域を形成することによってホトダイ
オードの高感度化と広帯域化を図ることが記載されてい
る。
半導体集積回路装置は、光情報記録再生装置であるＣＤ
（コンパクト・ディスク）ドライブやＤＶＤ（ディジタ
ル・バーサタイル・ディスク）ドライブなどにおける光
検出及び信号処理に使用される。半導体集積回路装置と
光検出器は、従来別々に作製され、ホトダイオードから
の検出信号はリード線等の配線により半導体集積回路装
置に送られ、増幅等の処理が施されことが多い。しか
し、ＣＤドライブなどにおいては、読み取り動作の高速
化及び装置の小型化が要求されるようになってきてお
り、これに対処するために、ホトダイオードと半導体集
積回路を同一基板上に作製するＯＥＩＣ（光電子集積回
路素子）と称されるものが作られるようになってきてい
る。その構造は、例えば特開平１１−２６６０３３号公
報に記載されている。また、特開平４−８２２６８号に
は、第１導電形の半導体基板と第２導電形のエピタキシ
ャル層で構成されるホトダイオードを有する半導体装置
において、エピタキシャル層下にエピタキシャル層又は
半導体基板より低濃度の半導体領域を形成すること、あ
るいはエピタキシャル層下に半導体基板より高濃度の第
１導電形の半導体領域を形成することによってホトダイ
オードの高感度化と広帯域化を図ることが記載されてい
る。
【０００３】図２は、ＳＯＩ（Silicon on Insulator）
基板上に作製したホトダイオード付き光半導体集積回路
装置の一例の概略断面図である。図２の１の部分がホト
ダイオード部を、２の部分がアンプ部分の一部であるト
ランジスタ部を示す。これらの素子は、ｎ型シリコン支
持基板３０と酸化膜４０、シリコン結晶層すなわちＳＯ
Ｉ層３１が形成されたＳＯＩ基板上に作製される。
基板上に作製したホトダイオード付き光半導体集積回路
装置の一例の概略断面図である。図２の１の部分がホト
ダイオード部を、２の部分がアンプ部分の一部であるト
ランジスタ部を示す。これらの素子は、ｎ型シリコン支
持基板３０と酸化膜４０、シリコン結晶層すなわちＳＯ
Ｉ層３１が形成されたＳＯＩ基板上に作製される。
【０００４】トランジスタ部２では、パッシベーション
膜４３上にコレクタ電極６３、エミッタ電極６４、ベー
ス電極６５が形成されている。ＳＯＩ層３１の上部には
ｎ−型のエピタキシャル層３２があり、ベース拡散層３
３、エミッタ拡散層３５と共にトランジスタを構成して
いる。エピタキシャル成長によるシリコン層を成長させ
る前に基板表面に作製される高濃度不純物層である埋め
込み層５０は、コレクタの抵抗を下げるために、ＳＯＩ
層３１に不純物が導入されており、コレクタ接続用ｎ型
拡散層５１により上部電極（コレクタ電極）と接続され
ている。エミッタ電極６４へは、エミッタ拡散層３５、
エミッタ電極用ポリシリコン３６、シリサイド膜６６に
より導通がとられている。４２は側壁酸化膜であり、エ
ミッタとベースのポリシリコンを絶縁している。素子間
は素子間分離埋め込み酸化膜４１で分離され、素子内の
分離は浅溝の埋め込み酸化膜４６で行う。
膜４３上にコレクタ電極６３、エミッタ電極６４、ベー
ス電極６５が形成されている。ＳＯＩ層３１の上部には
ｎ−型のエピタキシャル層３２があり、ベース拡散層３
３、エミッタ拡散層３５と共にトランジスタを構成して
いる。エピタキシャル成長によるシリコン層を成長させ
る前に基板表面に作製される高濃度不純物層である埋め
込み層５０は、コレクタの抵抗を下げるために、ＳＯＩ
層３１に不純物が導入されており、コレクタ接続用ｎ型
拡散層５１により上部電極（コレクタ電極）と接続され
ている。エミッタ電極６４へは、エミッタ拡散層３５、
エミッタ電極用ポリシリコン３６、シリサイド膜６６に
より導通がとられている。４２は側壁酸化膜であり、エ
ミッタとベースのポリシリコンを絶縁している。素子間
は素子間分離埋め込み酸化膜４１で分離され、素子内の
分離は浅溝の埋め込み酸化膜４６で行う。
【０００５】ホトダイオード部１においては、６１はホ
トダイオードのカソード電極、６２はアノード電極であ
る。酸化膜４４を透過した検出すべき光１０は、ｐ＋層
３７、及びエピタキシャル層３２、埋め込み層５０で光
キャリアを発生させ、電極６１と６２の間の光電流とな
る。ホトダイオードの場合もトランジスタと同様に埋め
込み層５０があり、カソード接続用ｎ型拡散層５２及び
シリサイド層６７によりカソード電極（上部電極）６１
に接続されている。ホトダイオードからの電流は、本例
では明記していないが、多数のトランジスタ集積回路群
により信号処理される。
トダイオードのカソード電極、６２はアノード電極であ
る。酸化膜４４を透過した検出すべき光１０は、ｐ＋層
３７、及びエピタキシャル層３２、埋め込み層５０で光
キャリアを発生させ、電極６１と６２の間の光電流とな
る。ホトダイオードの場合もトランジスタと同様に埋め
込み層５０があり、カソード接続用ｎ型拡散層５２及び
シリサイド層６７によりカソード電極（上部電極）６１
に接続されている。ホトダイオードからの電流は、本例
では明記していないが、多数のトランジスタ集積回路群
により信号処理される。
【０００６】
【発明が解決しようとする課題】シリコン結晶を照射し
たときの光のシリコン内部での強度変化を図３に示す。
光の強度は表面における強度で規格化してある。光の強
度は表面から深くなるほど減衰するが、その減衰状態は
光の波長により異なる。ＣＤドライブに使用される波長
７８０ｎｍ付近では、シリコン結晶の内部まで深く侵入
するが、短い波長の４１０ｎｍの光はほとんど表面付近
で減衰する。また、ＤＶＤドライブに使用されている波
長６６０ｎｍの光の侵入状態は両者の間にある。
たときの光のシリコン内部での強度変化を図３に示す。
光の強度は表面における強度で規格化してある。光の強
度は表面から深くなるほど減衰するが、その減衰状態は
光の波長により異なる。ＣＤドライブに使用される波長
７８０ｎｍ付近では、シリコン結晶の内部まで深く侵入
するが、短い波長の４１０ｎｍの光はほとんど表面付近
で減衰する。また、ＤＶＤドライブに使用されている波
長６６０ｎｍの光の侵入状態は両者の間にある。
【０００７】シリコン内部に侵入した光は光キャリアを
発生させ、光電流となる。この光キャリアの発生状態と
ホトダイオードの構造との相互関係がホトダイオードの
感度及び周波数特性を決める要因となる。図３の図中に
ホトダイオード断面構造の寸法の一例を示す。ＰＤ層と
はホトダイオードの表面にあるｐ＋層からｎ−層を含め
た空乏層端までを示す。ＳＯＩ層とは埋め込み層が形成
されるシリコン結晶層である。ＰＤ層にはＳＯＩ層に対
して逆バイアスが十分な大きさで印加されており、空乏
層はＳＯＩ層まで達しているものとする。実線で示した
４１０ｎｍの波長においては、光はＰＤ層内でほとんど
吸収されるので、キャリアのドリフト速度により遮断周
波数は決まり、ギガＨｚ程度の遮断周波数であることが
予想される。一方、短い破線で示した７８０ｎｍの波長
では、光はＳＯＩ層まで十分な強度で達し、さらにシリ
コン支持基板にまで達する。ＳＯＩ層内では、空乏層の
ようには電圧がかかっていないので、発生した光キャリ
アは拡散過程を通じた光電流となる。この拡散過程は非
常に遅い過程なので、この電流の比率が大きくなると、
ホトダイオードの周波数帯域は著しく狭くなる。
発生させ、光電流となる。この光キャリアの発生状態と
ホトダイオードの構造との相互関係がホトダイオードの
感度及び周波数特性を決める要因となる。図３の図中に
ホトダイオード断面構造の寸法の一例を示す。ＰＤ層と
はホトダイオードの表面にあるｐ＋層からｎ−層を含め
た空乏層端までを示す。ＳＯＩ層とは埋め込み層が形成
されるシリコン結晶層である。ＰＤ層にはＳＯＩ層に対
して逆バイアスが十分な大きさで印加されており、空乏
層はＳＯＩ層まで達しているものとする。実線で示した
４１０ｎｍの波長においては、光はＰＤ層内でほとんど
吸収されるので、キャリアのドリフト速度により遮断周
波数は決まり、ギガＨｚ程度の遮断周波数であることが
予想される。一方、短い破線で示した７８０ｎｍの波長
では、光はＳＯＩ層まで十分な強度で達し、さらにシリ
コン支持基板にまで達する。ＳＯＩ層内では、空乏層の
ようには電圧がかかっていないので、発生した光キャリ
アは拡散過程を通じた光電流となる。この拡散過程は非
常に遅い過程なので、この電流の比率が大きくなると、
ホトダイオードの周波数帯域は著しく狭くなる。
【０００８】また、ホトダイオードの感度の向上は、よ
り多くの光キャリアが空乏層に流入することにより達成
される。ＳＯＩ基板を用いたホトダイオードでは、絶縁
物によりシリコン支持基板と区切られているので、シリ
コン支持基板で発生した光キャリアはホトダイオードの
光電流に寄与しない。従って、図３に示す７８０ｎｍの
光のように酸化膜を透過してシリコン支持基板に多くの
光が侵入する場合は、よい感度のホトダイオードが得ら
れなくなる。
り多くの光キャリアが空乏層に流入することにより達成
される。ＳＯＩ基板を用いたホトダイオードでは、絶縁
物によりシリコン支持基板と区切られているので、シリ
コン支持基板で発生した光キャリアはホトダイオードの
光電流に寄与しない。従って、図３に示す７８０ｎｍの
光のように酸化膜を透過してシリコン支持基板に多くの
光が侵入する場合は、よい感度のホトダイオードが得ら
れなくなる。
【０００９】現在、ＣＤドライブあるいはＤＶＤドライ
ブでは高速の再生が要求されるようになってきており、
ホトダイオードの高感度化・広帯域化が求められるよう
になってきている。しかし、製造プロセスが集積回路装
置部分に対して最適化されているにもかかわらず、ＳＯ
Ｉ層の膜厚、ＰＤ層の厚さを変更することにより、ホト
ダイオードの遮断周波数あるいは感度を向上させようと
すると、トランジスタ等の集積回路装置部分の性能が劣
化する可能性がある。
ブでは高速の再生が要求されるようになってきており、
ホトダイオードの高感度化・広帯域化が求められるよう
になってきている。しかし、製造プロセスが集積回路装
置部分に対して最適化されているにもかかわらず、ＳＯ
Ｉ層の膜厚、ＰＤ層の厚さを変更することにより、ホト
ダイオードの遮断周波数あるいは感度を向上させようと
すると、トランジスタ等の集積回路装置部分の性能が劣
化する可能性がある。
【００１０】本発明は、このような問題点に鑑み、集積
回路装置の製造プロセスを大きく変更せずに、すなわち
集積回路装置の性能を劣化させないで、集積回路装置と
同一基板に作製されたホトダイオードの周波数特性ある
いは感度を向上させた光半導体集積回路を提供すること
を目的とする。
回路装置の製造プロセスを大きく変更せずに、すなわち
集積回路装置の性能を劣化させないで、集積回路装置と
同一基板に作製されたホトダイオードの周波数特性ある
いは感度を向上させた光半導体集積回路を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】本発明においては、アン
プ部分の埋め込み層とは異なる不純物分布あるいは濃度
をホトダイオード部の埋め込み層において使用すること
により、ホトダイオードの周波数帯域を向上させる。ま
た、基板の絶縁膜の膜厚を最適なものにして感度の向上
を図る。
プ部分の埋め込み層とは異なる不純物分布あるいは濃度
をホトダイオード部の埋め込み層において使用すること
により、ホトダイオードの周波数帯域を向上させる。ま
た、基板の絶縁膜の膜厚を最適なものにして感度の向上
を図る。
【００１２】図４に、ホトダイオードの断面の模式図を
示す。ＳＯＩ基板３００を使用しており、４０は酸化膜
の絶縁層である。３２はエピタキシャル層であり、最上
部にはｐ＋層３７が形成されているものとする。図４
（Ａ）は従来構造のホトダイオード部を示し、アンプ部
分と同じ埋め込み層５０を有しているものとする。本発
明による図４（Ｂ）の構造のホトダイオード部において
は、集積回路装置部分の埋め込み用のものとは異なるマ
スクを用意し、イオン打ち込み条件を変えることによ
り、埋め込み層５０１の不純物濃度を変化させている。
示す。ＳＯＩ基板３００を使用しており、４０は酸化膜
の絶縁層である。３２はエピタキシャル層であり、最上
部にはｐ＋層３７が形成されているものとする。図４
（Ａ）は従来構造のホトダイオード部を示し、アンプ部
分と同じ埋め込み層５０を有しているものとする。本発
明による図４（Ｂ）の構造のホトダイオード部において
は、集積回路装置部分の埋め込み用のものとは異なるマ
スクを用意し、イオン打ち込み条件を変えることによ
り、埋め込み層５０１の不純物濃度を変化させている。
【００１３】エピタキシャル層は完全に空乏化されてい
るものとし、光１０の入射光による光キャリアはエピタ
キシャル層３２及び埋め込み層へと変化したＳＯＩ層で
発生するものとする。ｐ＋層埋め込み層３７とＳＯＩ層
の間には十分な大きさの逆バイアスが印加されているの
で、エピタキシャル層３２にはドリフト電流が流れ、他
方ＳＯＩ層には電圧がかからないので光キャリアは拡散
電流となる。拡散電流はホトダイオードの周波数特性を
悪くする原因であるが、埋め込み層５０１の不純物濃度
を変えると、そこでの拡散定数が変化し、拡散速度を変
えることができる。
るものとし、光１０の入射光による光キャリアはエピタ
キシャル層３２及び埋め込み層へと変化したＳＯＩ層で
発生するものとする。ｐ＋層埋め込み層３７とＳＯＩ層
の間には十分な大きさの逆バイアスが印加されているの
で、エピタキシャル層３２にはドリフト電流が流れ、他
方ＳＯＩ層には電圧がかからないので光キャリアは拡散
電流となる。拡散電流はホトダイオードの周波数特性を
悪くする原因であるが、埋め込み層５０１の不純物濃度
を変えると、そこでの拡散定数が変化し、拡散速度を変
えることができる。
【００１４】埋め込み層の不純物濃度変化による遮断周
波数（３ｄＢ減少する周波数と定義）の変化を図５に示
す。計算条件は、図４（Ｂ）の断面図において、エピタ
キシャル層の厚さａを１．２μｍ、ＳＯＩ層の厚さｂを
１．５μｍとし、光の波長を７８０ｎｍ、埋め込み層で
の少数キャリア寿命を３×１０−３秒とした。図５に示
すように、不純物濃度を減少させると、周波数帯域が広
がることが分かる。トランジスタ部の埋め込み層の不純
物濃度を１×１０１８ｃｍ−３程度としたとき、１桁程
度以内で減少させるのが現実的で、それ以上減少させて
も埋め込み層の抵抗増加の効果が大きくなり、遮断周波
数が減少して逆効果となる。従って、ホトダイオード部
の埋め込み層の不純物濃度は、１×１０１７ｃｍ−３〜
１×１０ １８ｃｍ−３程度とするのが好ましい。また、
空乏層ができるエピタキシャル層の厚さが厚いほど周波
数帯域が広くなるが、長波長の７８０ｎｍの光を検出す
る場合は深く光が侵入するので、ＳＯＩ層の厚さ等を勘
案するとエピタキシャル層の厚さは０．８μｍ以上が望
ましい。
波数（３ｄＢ減少する周波数と定義）の変化を図５に示
す。計算条件は、図４（Ｂ）の断面図において、エピタ
キシャル層の厚さａを１．２μｍ、ＳＯＩ層の厚さｂを
１．５μｍとし、光の波長を７８０ｎｍ、埋め込み層で
の少数キャリア寿命を３×１０−３秒とした。図５に示
すように、不純物濃度を減少させると、周波数帯域が広
がることが分かる。トランジスタ部の埋め込み層の不純
物濃度を１×１０１８ｃｍ−３程度としたとき、１桁程
度以内で減少させるのが現実的で、それ以上減少させて
も埋め込み層の抵抗増加の効果が大きくなり、遮断周波
数が減少して逆効果となる。従って、ホトダイオード部
の埋め込み層の不純物濃度は、１×１０１７ｃｍ−３〜
１×１０ １８ｃｍ−３程度とするのが好ましい。また、
空乏層ができるエピタキシャル層の厚さが厚いほど周波
数帯域が広くなるが、長波長の７８０ｎｍの光を検出す
る場合は深く光が侵入するので、ＳＯＩ層の厚さ等を勘
案するとエピタキシャル層の厚さは０．８μｍ以上が望
ましい。
【００１５】また、ホトダイオードの感度を向上させる
ために、図６に示すように、ＳＯＩ基板の酸化膜４０１
による反射光を増大させて、ホトダイオード内でより多
くの光キャリアを発生させる方法をとる。図６における
酸化膜４０１の厚さｃを変化させたとき、反射光１１の
強度が変化する。反射光１１はホトダイオードの内部に
戻り光キャリアを発生させるので、これを大きくすれば
感度が大きくなることになる。シリコン内部の酸化膜４
０１による反射率Ｒ(δ)は次式(1)で表され、δ＝２π
ｎｃ／λである。ｒはシリコンから酸化膜へ垂直入射す
るとき反射係数であり、ｎは酸化膜の屈折率、ｃは酸化
膜の厚さ、λは光の波長である。
ために、図６に示すように、ＳＯＩ基板の酸化膜４０１
による反射光を増大させて、ホトダイオード内でより多
くの光キャリアを発生させる方法をとる。図６における
酸化膜４０１の厚さｃを変化させたとき、反射光１１の
強度が変化する。反射光１１はホトダイオードの内部に
戻り光キャリアを発生させるので、これを大きくすれば
感度が大きくなることになる。シリコン内部の酸化膜４
０１による反射率Ｒ(δ)は次式(1)で表され、δ＝２π
ｎｃ／λである。ｒはシリコンから酸化膜へ垂直入射す
るとき反射係数であり、ｎは酸化膜の屈折率、ｃは酸化
膜の厚さ、λは光の波長である。
【００１６】 Ｒ(δ)＝２ｒ２{１−cos(２δ)}／{１−２ｒ２cos(２δ)＋ｒ４} …(1)
【００１７】式(1)より、反射光が大きくなる条件は、
酸化膜厚ｃが略λ÷（４×ｎ）×（正の奇数）のときで
あることが分かる。使用波長を７８０ｎｍ、表面反射率
を０．２６、酸化膜の屈折率ｎを１．４６としたとき、
上式から反射が最大となる酸化膜厚ｃの最初の二つは１
３０ｎｍ、４０１ｎｍとなる。
酸化膜厚ｃが略λ÷（４×ｎ）×（正の奇数）のときで
あることが分かる。使用波長を７８０ｎｍ、表面反射率
を０．２６、酸化膜の屈折率ｎを１．４６としたとき、
上式から反射が最大となる酸化膜厚ｃの最初の二つは１
３０ｎｍ、４０１ｎｍとなる。
【００１８】また、上式を使用して、図４に使用したホ
トダイオードと同構造を採用したときの感度の酸化膜膜
厚依存性を図７に示す。感度の計算結果も同様な傾向を
示し、反射が最大になるところで感度が最大になる。こ
こでは最初の二つのピークが含まれる膜厚までしか計算
を行っていないが、これより厚い場合も膜厚が略λ÷
（４×ｎ）×（正の奇数）のとき感度のピークが現れる
と予想される。以上述べたように、使用する波長に対し
て反射光が最大になるようにＳＯＩ基板の酸化膜の膜厚
を選択することにより、より大きい感度のホトダイオー
ドを得ることが可能となる。
トダイオードと同構造を採用したときの感度の酸化膜膜
厚依存性を図７に示す。感度の計算結果も同様な傾向を
示し、反射が最大になるところで感度が最大になる。こ
こでは最初の二つのピークが含まれる膜厚までしか計算
を行っていないが、これより厚い場合も膜厚が略λ÷
（４×ｎ）×（正の奇数）のとき感度のピークが現れる
と予想される。以上述べたように、使用する波長に対し
て反射光が最大になるようにＳＯＩ基板の酸化膜の膜厚
を選択することにより、より大きい感度のホトダイオー
ドを得ることが可能となる。
【００１９】次に、遮断周波数を大きくする方法とし
て、図８のホトダイオードの断面構造に示すように、埋
め込み層をＳＯＩ層に形成するとき、図４（Ａ）に示し
た従来構造の埋め込み層５０と比較して埋め込み層５０
２をＳＯＩ層の表面よりｄだけ深く分布させる。このよ
うな不純物の分布の形成は、イオン打ち込み条件の制御
により可能である。計算のモデルとして、ＳＯＩ層の表
面を基準としてｄ＝０．２μｍの深さから埋め込み層５
０２の不純物が酸化膜４０側に分布するように作製した
ものを考える。その他の条件は図４の場合と同様であ
る。
て、図８のホトダイオードの断面構造に示すように、埋
め込み層をＳＯＩ層に形成するとき、図４（Ａ）に示し
た従来構造の埋め込み層５０と比較して埋め込み層５０
２をＳＯＩ層の表面よりｄだけ深く分布させる。このよ
うな不純物の分布の形成は、イオン打ち込み条件の制御
により可能である。計算のモデルとして、ＳＯＩ層の表
面を基準としてｄ＝０．２μｍの深さから埋め込み層５
０２の不純物が酸化膜４０側に分布するように作製した
ものを考える。その他の条件は図４の場合と同様であ
る。
【００２０】計算結果を図９に示す。図９は横軸が酸化
膜の膜厚、縦軸が遮断周波数であり、実線９０はｄ＝
０．２μｍの打ち込みがある場合の遮断周波数の変化を
示し、破線９１は図４（Ａ）に示した従来構造における
変化を示す。酸化膜の膜厚の変化により遮断周波数は多
少変動するが、深い不純物の分布を有する実線９０の方
が大きい遮断周波数を有すること分かる。ここではｄ＝
０．２μｍの場合について検討したが、ｄを０．２μｍ
以上としても同様の結果が得られる。
膜の膜厚、縦軸が遮断周波数であり、実線９０はｄ＝
０．２μｍの打ち込みがある場合の遮断周波数の変化を
示し、破線９１は図４（Ａ）に示した従来構造における
変化を示す。酸化膜の膜厚の変化により遮断周波数は多
少変動するが、深い不純物の分布を有する実線９０の方
が大きい遮断周波数を有すること分かる。ここではｄ＝
０．２μｍの場合について検討したが、ｄを０．２μｍ
以上としても同様の結果が得られる。
【００２１】以上の検討に基づく本発明の光半導体集積
回路装置は、ＳＯＩ基板と、ＳＯＩ基板に形成されたア
ンプ部と、ＳＯＩ基板に形成されたホトダイオード部と
を有する光半導体集積回路装置において、アンプ部とホ
トダイオード部とは各々不純物を含有して上部電極と接
続された埋め込み層を有し、ホトダイオード部は第１の
導電型と第２の導電型との接合部がＳＯＩ基板上のエピ
タキシャル層の内部にあり、ホトダイオード部の埋め込
み層の不純物濃度はアンプ部の埋め込み層の不純物濃度
よりも低いことを特徴とする。エピタキシャル層の膜厚
は０．８μｍ以上であることが好ましい。エピタキシャ
ル層の膜厚の上限は、埋め込み層と上部電極（カソード
電極あるいはコレクタ電極）とを接続する接続層の製造
上の問題から実際上、２μｍ程度である。また、ホトダ
イオード部の埋め込み層の不純物濃度は１×１０１７ｃ
ｍ−３〜１×１０１８ｃｍ−３の範囲とするのが好まし
い。
回路装置は、ＳＯＩ基板と、ＳＯＩ基板に形成されたア
ンプ部と、ＳＯＩ基板に形成されたホトダイオード部と
を有する光半導体集積回路装置において、アンプ部とホ
トダイオード部とは各々不純物を含有して上部電極と接
続された埋め込み層を有し、ホトダイオード部は第１の
導電型と第２の導電型との接合部がＳＯＩ基板上のエピ
タキシャル層の内部にあり、ホトダイオード部の埋め込
み層の不純物濃度はアンプ部の埋め込み層の不純物濃度
よりも低いことを特徴とする。エピタキシャル層の膜厚
は０．８μｍ以上であることが好ましい。エピタキシャ
ル層の膜厚の上限は、埋め込み層と上部電極（カソード
電極あるいはコレクタ電極）とを接続する接続層の製造
上の問題から実際上、２μｍ程度である。また、ホトダ
イオード部の埋め込み層の不純物濃度は１×１０１７ｃ
ｍ−３〜１×１０１８ｃｍ−３の範囲とするのが好まし
い。
【００２２】この構成を採用することにより、他の半導
体集積回路装置と共に同一基板上に作製されたホトダイ
オードの周波数特性を向上させることができる。本発明
による光半導体集積回路装置は、また、ＳＯＩ基板と、
ＳＯＩ基板に形成されたアンプ部と、ＳＯＩ基板に形成
されたフォトダイオード部とを有する光半導体集積回路
装置において、フォトダイオード部のＳＯＩ層は、ＳＯ
Ｉ基板の表面側の不純物濃度がＳＯＩ基板の絶縁膜側の
不純物濃度よりも小さいことを特徴とする。
体集積回路装置と共に同一基板上に作製されたホトダイ
オードの周波数特性を向上させることができる。本発明
による光半導体集積回路装置は、また、ＳＯＩ基板と、
ＳＯＩ基板に形成されたアンプ部と、ＳＯＩ基板に形成
されたフォトダイオード部とを有する光半導体集積回路
装置において、フォトダイオード部のＳＯＩ層は、ＳＯ
Ｉ基板の表面側の不純物濃度がＳＯＩ基板の絶縁膜側の
不純物濃度よりも小さいことを特徴とする。
【００２３】このような構成を採用することにより、他
の半導体集積回路装置と共に同一基板上に作製されたホ
トダイオードの周波数特性を向上させることができる。
本発明による光半導体集積回路装置は、また、ＳＯＩ基
板と、ＳＯＩ基板に形成されたアンプ部と、ＳＯＩ基板
に形成されたフォトダイオード部とを有する光半導体集
積回路装置において、アンプ部とホトダイオード部とは
各々不純物を含有して上部電極と接続された埋め込み層
を有し、ホトダイオード部の埋め込み層は前記アンプ部
の埋め込み層より０．２μｍ以上深い場所に形成されて
いることを特徴とする。
の半導体集積回路装置と共に同一基板上に作製されたホ
トダイオードの周波数特性を向上させることができる。
本発明による光半導体集積回路装置は、また、ＳＯＩ基
板と、ＳＯＩ基板に形成されたアンプ部と、ＳＯＩ基板
に形成されたフォトダイオード部とを有する光半導体集
積回路装置において、アンプ部とホトダイオード部とは
各々不純物を含有して上部電極と接続された埋め込み層
を有し、ホトダイオード部の埋め込み層は前記アンプ部
の埋め込み層より０．２μｍ以上深い場所に形成されて
いることを特徴とする。
【００２４】このような構成を採用することにより、他
の半導体集積回路装置と共に同一基板上に作製されたホ
トダイオードの周波数特性を向上させることができる。
本発明による光半導体集積回路装置は、また、ＳＯＩ基
板と、ＳＯＩ基板に形成されたアンプ部と、ＳＯＩ基板
に形成されたフォトダイオード部とを有する光半導体集
積回路装置において、入射する光の波長をλ、絶縁膜の
屈折率をｎ、正の奇数をｍとするとき、フォトダイオー
ド部のＳＯＩ基板の絶縁膜の膜厚は略λ÷（４×ｎ）×
ｍであることを特徴とする。フォトダイオード部のＳＯ
Ｉ基板の絶縁膜の膜厚は、略λ÷（４×ｎ）×ｍである
のが好ましく、実際上は｛λ÷（４×ｎ）×ｍ｝±｛λ
÷（８×ｎ）｝の範囲に入っているのが好ましい。
の半導体集積回路装置と共に同一基板上に作製されたホ
トダイオードの周波数特性を向上させることができる。
本発明による光半導体集積回路装置は、また、ＳＯＩ基
板と、ＳＯＩ基板に形成されたアンプ部と、ＳＯＩ基板
に形成されたフォトダイオード部とを有する光半導体集
積回路装置において、入射する光の波長をλ、絶縁膜の
屈折率をｎ、正の奇数をｍとするとき、フォトダイオー
ド部のＳＯＩ基板の絶縁膜の膜厚は略λ÷（４×ｎ）×
ｍであることを特徴とする。フォトダイオード部のＳＯ
Ｉ基板の絶縁膜の膜厚は、略λ÷（４×ｎ）×ｍである
のが好ましく、実際上は｛λ÷（４×ｎ）×ｍ｝±｛λ
÷（８×ｎ）｝の範囲に入っているのが好ましい。
【００２５】このような構成の採用により、他の半導体
集積回路装置と共に同一基板上に作製されたホトダイオ
ードの感度を向上させることできる。本発明による光記
憶再生装置は、情報を記録した光ディスクと、半導体レ
ーザ光源と、半導体レーザ光源からの出射光を光ディス
クに集光する光学系と、光ディスクからの反射光を検出
する光検出器と、光検出器で検出された信号を処理する
信号処理部とを含む光記憶再生装置において、前述の光
半導体集積回路装置を用いて反射光の検出と、検出され
た信号の少なくとも一部の処理を行うことを特徴とす
る。
集積回路装置と共に同一基板上に作製されたホトダイオ
ードの感度を向上させることできる。本発明による光記
憶再生装置は、情報を記録した光ディスクと、半導体レ
ーザ光源と、半導体レーザ光源からの出射光を光ディス
クに集光する光学系と、光ディスクからの反射光を検出
する光検出器と、光検出器で検出された信号を処理する
信号処理部とを含む光記憶再生装置において、前述の光
半導体集積回路装置を用いて反射光の検出と、検出され
た信号の少なくとも一部の処理を行うことを特徴とす
る。
【００２６】この光記憶再生装置は、使用する光半導体
集積回路装置のホトダイオードの感度向上と周波数帯域
の拡大により、光記憶再生装置の再生速度を向上させる
ことができる。また、波長の異なる光を検出する場合、
感度が低く周波数帯域の狭い波長に対して、感度を向上
させ、周波数帯域を広げる効果あるので、一つの光半導
体集積回路装置により多波長に対処できる。
集積回路装置のホトダイオードの感度向上と周波数帯域
の拡大により、光記憶再生装置の再生速度を向上させる
ことができる。また、波長の異なる光を検出する場合、
感度が低く周波数帯域の狭い波長に対して、感度を向上
させ、周波数帯域を広げる効果あるので、一つの光半導
体集積回路装置により多波長に対処できる。
【００２７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、本発明による光半導体集
積回路装置の第１の実施例の概略断面図である。アンプ
部の一部であるトランジスタ部２は図２におけるものと
同等であり、製造プロセスはトランジスタ部２に対して
最適化されているものとする。ホトダイオード部１にお
いては、埋め込み層５０２がＳＯＩ層３１に形成される
とき、深く打ち込まれている。また、酸化膜４０１の膜
厚は反射が大きくなるように設定されており、例えば波
長７８０ｎｍの光を検出するために膜厚４０１ｎｍが採
用される。
施の形態を説明する。図１は、本発明による光半導体集
積回路装置の第１の実施例の概略断面図である。アンプ
部の一部であるトランジスタ部２は図２におけるものと
同等であり、製造プロセスはトランジスタ部２に対して
最適化されているものとする。ホトダイオード部１にお
いては、埋め込み層５０２がＳＯＩ層３１に形成される
とき、深く打ち込まれている。また、酸化膜４０１の膜
厚は反射が大きくなるように設定されており、例えば波
長７８０ｎｍの光を検出するために膜厚４０１ｎｍが採
用される。
【００２８】図１に示した素子構造の作製プロセスの概
略を図１０から図１２を用いて説明する。図１０に示し
たＳＯＩ基板においては、シリコン支持基板３０の上に
膜厚４０１ｎｍの酸化膜４０１と、膜厚１．５μｍのｎ
−型のＳＯＩ層３１（シリコン結晶層）が形成されてい
る。このＳＯＩ層３１にアンチモン等の不純物をイオン
打ち込みにより注入し（図１１）、埋め込み層とする。
埋め込み層５０はトランジスタ部２用であり、不純物は
表面から分布している。一方、トランジスタ用の埋め込
み層を作製したマスクとは別のマスクを用い打ち込み条
件を変えてホトダイオード部１のイオン打ち込みを行
う。これにより表面から０．２μｍだけ離れた位置に不
純物を分布させてホトダイオード部１の埋め込み層５０
２を形成する。
略を図１０から図１２を用いて説明する。図１０に示し
たＳＯＩ基板においては、シリコン支持基板３０の上に
膜厚４０１ｎｍの酸化膜４０１と、膜厚１．５μｍのｎ
−型のＳＯＩ層３１（シリコン結晶層）が形成されてい
る。このＳＯＩ層３１にアンチモン等の不純物をイオン
打ち込みにより注入し（図１１）、埋め込み層とする。
埋め込み層５０はトランジスタ部２用であり、不純物は
表面から分布している。一方、トランジスタ用の埋め込
み層を作製したマスクとは別のマスクを用い打ち込み条
件を変えてホトダイオード部１のイオン打ち込みを行
う。これにより表面から０．２μｍだけ離れた位置に不
純物を分布させてホトダイオード部１の埋め込み層５０
２を形成する。
【００２９】次に、図１２のようにエピタキシャル層３
２（第１の半導体層）を１．２μｍ成長させる。その
後、素子内分離用の浅溝４６を形成し、酸化膜を埋め込
み、さらに、素子間分離用の深溝４１を形成し、酸化膜
を埋め込む。次に、エピタキシャル層３２の表面を酸化
し酸化膜４４を形成した後、コレクタ接続用ｎ型拡散層
５１とカソード接続用ｎ型拡散層５２をリンのイオン打
ち込みにより形成する。
２（第１の半導体層）を１．２μｍ成長させる。その
後、素子内分離用の浅溝４６を形成し、酸化膜を埋め込
み、さらに、素子間分離用の深溝４１を形成し、酸化膜
を埋め込む。次に、エピタキシャル層３２の表面を酸化
し酸化膜４４を形成した後、コレクタ接続用ｎ型拡散層
５１とカソード接続用ｎ型拡散層５２をリンのイオン打
ち込みにより形成する。
【００３０】次に、図１に示されているように、ホトダ
イオード部のｐ＋層３７（第２の半導体層）とベース拡
散層３３を形成し、ベース引出し用及びカソード引出し
用のポリシリコン３４と酸化膜４５、側壁酸化膜４２を
形成する。この後、エミッタ電極用のポリシリコン３
６、エミッタ拡散層３５を形成した後、パッシベーショ
ン用の酸化膜を堆積する。その酸化膜に窓を開け、Ｔｉ
を堆積して、熱処理によりコンタクト抵抗低減のための
シリサイド膜６６，６７を形成する。再度、パッシベー
ション膜４３を堆積し、平坦化した後、コンタクト用の
窓を開け、コレクタ電極６３、エミッタ電極６４、ベー
ス電極６５、カソード電極６１、アノード電極６２を形
成して、素子が完成する。本実施例の光半導体集積回路
装置は、図６，７及び図８，９にて説明した効果によっ
て、図２に示した従来構造の光半導体集積回路装置に比
較して（ホトダイオードの感度が向上しと周波数帯域が
広くなる。
イオード部のｐ＋層３７（第２の半導体層）とベース拡
散層３３を形成し、ベース引出し用及びカソード引出し
用のポリシリコン３４と酸化膜４５、側壁酸化膜４２を
形成する。この後、エミッタ電極用のポリシリコン３
６、エミッタ拡散層３５を形成した後、パッシベーショ
ン用の酸化膜を堆積する。その酸化膜に窓を開け、Ｔｉ
を堆積して、熱処理によりコンタクト抵抗低減のための
シリサイド膜６６，６７を形成する。再度、パッシベー
ション膜４３を堆積し、平坦化した後、コンタクト用の
窓を開け、コレクタ電極６３、エミッタ電極６４、ベー
ス電極６５、カソード電極６１、アノード電極６２を形
成して、素子が完成する。本実施例の光半導体集積回路
装置は、図６，７及び図８，９にて説明した効果によっ
て、図２に示した従来構造の光半導体集積回路装置に比
較して（ホトダイオードの感度が向上しと周波数帯域が
広くなる。
【００３１】図１３は、本発明による光半導体集積回路
装置の第２の実施例を示す概略断面図である。本実施例
においては、埋め込み層５０１の不純物濃度をトランジ
スタ部の埋め込み層５０より低下させている。この場
合、図１４に示すように、作製プロセスにおいてトラン
ジスタ部の埋め込み層５０を作製したマスクとは異なる
ホトダイオード用のものを用いて、埋め込み層５０１を
作製するが、不純物の打ち込み量を少なくする。ここで
はトランジスタ部の埋め込み層５０の不純物濃度を１×
１０１８ｃｍ−３、ホトダイオード部の埋め込み層５０
１の不純物濃度を１×１０１７ｃｍ−３とした。この埋
め込み層５０，５０１の作製プロセスを、前述の図１１
に示した製造プロセスに置き換え、他のプロセスは前記
実施例と同じにして光半導体集積回路装置を作製した。
本実施例の光半導体集積回路装置は、図４，５及び図
６，７にて説明した効果によって、図２に示した従来構
造の光半導体集積回路装置に比較して周波数帯域が２倍
程広くなる。
装置の第２の実施例を示す概略断面図である。本実施例
においては、埋め込み層５０１の不純物濃度をトランジ
スタ部の埋め込み層５０より低下させている。この場
合、図１４に示すように、作製プロセスにおいてトラン
ジスタ部の埋め込み層５０を作製したマスクとは異なる
ホトダイオード用のものを用いて、埋め込み層５０１を
作製するが、不純物の打ち込み量を少なくする。ここで
はトランジスタ部の埋め込み層５０の不純物濃度を１×
１０１８ｃｍ−３、ホトダイオード部の埋め込み層５０
１の不純物濃度を１×１０１７ｃｍ−３とした。この埋
め込み層５０，５０１の作製プロセスを、前述の図１１
に示した製造プロセスに置き換え、他のプロセスは前記
実施例と同じにして光半導体集積回路装置を作製した。
本実施例の光半導体集積回路装置は、図４，５及び図
６，７にて説明した効果によって、図２に示した従来構
造の光半導体集積回路装置に比較して周波数帯域が２倍
程広くなる。
【００３２】図１５は、本発明による光半導体集積回路
装置を用いた光記憶再生装置の実施例を示す概略図であ
る。本実施例では２個の半導体レーザ光源１１１，１１
２を使用する。半導体レーザ光源１１１は発光波長４１
０ｎｍの短波長光を出射し、半導体レーザ光源１１２は
発光波長６６０ｎｍの長波長光を出射する。
装置を用いた光記憶再生装置の実施例を示す概略図であ
る。本実施例では２個の半導体レーザ光源１１１，１１
２を使用する。半導体レーザ光源１１１は発光波長４１
０ｎｍの短波長光を出射し、半導体レーザ光源１１２は
発光波長６６０ｎｍの長波長光を出射する。
【００３３】本実施例では、使用するレーザ光源を光デ
ィスクの種類により切り換える。両者のレーザ出射位置
は光軸近傍にあり、出射光はコリメータレンズ１２１で
平行光にされる。平行光は偏光性回折格子１３１を通過
した後、λ／４波長板１３２により円偏光に変換され、
対物レンズ１２２で光ディスク１５０に集光される。光
ディスクに記録された情報マークからの反射光は、対物
レンズ１２２を透過した後、λ／４波長板１３２で直線
偏光に戻り、偏光性回折格子１３１により回折される。
ィスクの種類により切り換える。両者のレーザ出射位置
は光軸近傍にあり、出射光はコリメータレンズ１２１で
平行光にされる。平行光は偏光性回折格子１３１を通過
した後、λ／４波長板１３２により円偏光に変換され、
対物レンズ１２２で光ディスク１５０に集光される。光
ディスクに記録された情報マークからの反射光は、対物
レンズ１２２を透過した後、λ／４波長板１３２で直線
偏光に戻り、偏光性回折格子１３１により回折される。
【００３４】この偏光性回折格子は４分割されており、
格子の形状が異なっているため、図１６に示すように、
１３３，１３４，１３５，１３６の方向にそれぞれ光を
回折する。図１５における回折光の表示は、一つの回折
パターンからの回折光のみとし、他の３個のパターンか
らの回折光は省略した。回折光はコリメータレンズ１２
１のほぼ矢印の範囲を通過し、短波長光の（−）１次回
折光１４１及び（＋）１次回折光１４３、長波長光の
（−）１次回折光１４２及び（＋１）次回折光１４４
が、光半導体集積回路装置１５１，１５２上の異なる位
置に集光される。光半導体集積回路装置１５１，１５２
はシリコン基板１５３上にあり、本実施例では光半導体
集積回路装置をシリコン基板上に貼り付けてあるが、シ
リコン基板に直接作りつけることも可能である。同様
に、半導体レーザ１１１，１１２もシリコン基板１５３
上に貼り付けられており、マイクロプリズム等により、
出射方向が上方に向かうように調整されている。本実施
例で使用される光半導体集積回路装置は、前述の第１の
実施例あるいは第２の実施例で示した光半導体集積回路
装置である。
格子の形状が異なっているため、図１６に示すように、
１３３，１３４，１３５，１３６の方向にそれぞれ光を
回折する。図１５における回折光の表示は、一つの回折
パターンからの回折光のみとし、他の３個のパターンか
らの回折光は省略した。回折光はコリメータレンズ１２
１のほぼ矢印の範囲を通過し、短波長光の（−）１次回
折光１４１及び（＋）１次回折光１４３、長波長光の
（−）１次回折光１４２及び（＋１）次回折光１４４
が、光半導体集積回路装置１５１，１５２上の異なる位
置に集光される。光半導体集積回路装置１５１，１５２
はシリコン基板１５３上にあり、本実施例では光半導体
集積回路装置をシリコン基板上に貼り付けてあるが、シ
リコン基板に直接作りつけることも可能である。同様
に、半導体レーザ１１１，１１２もシリコン基板１５３
上に貼り付けられており、マイクロプリズム等により、
出射方向が上方に向かうように調整されている。本実施
例で使用される光半導体集積回路装置は、前述の第１の
実施例あるいは第２の実施例で示した光半導体集積回路
装置である。
【００３５】図１７に、（−）１次の回折光を検出する
光半導体集積回路装置１５１の概略を示す。光半導体集
積回路装置１５１はフォーカス・エラー信号を生成する
ためのものであり、図１５中の焦点位置調節装置１８０
にサーボをかけて対物レンズ１２２の位置を制御する。
光半導体集積回路装置１５１にはホトダイオード１６１
〜１６８が配置されており、１６１と１６２の両者が１
３３の方向の偏光性回折格子からの光を検出し、１６
３，１６４のホトダイオードが１３４の偏光性回折格子
による回折光を検出する。同様に、１６５，１６６のホ
トダイオードは１３６の方向の偏光性回折格子によるも
のを、１６７，１６８のホトダイオードは１３５の方向
の偏光性回折格子によるものを検出する。それぞれのホ
トダイオードの大きさは４０μｍ×６００μｍ程度であ
る。波長が異なると、回折方向が異なるが、ホトダイオ
ードの長さをを調整することにより長短両波長の光を検
出できる。それぞれ対のホトダイオードの間隙部分で
は、両者の感度が、距離が離れるに従って減少するよう
になっている。光ディスク１５０が合焦点の位置にある
ときは、回折光は両者の中心位置に集光され、対のホト
ダイオードに入射する光量は等しくなる。他方、光ディ
スク１５０が焦点位置からはずれているときは、両者に
入射する光量は等しくなくなる。本実施例では１６１，
１６３，１６６，１６８のホトダイオードを結線し第１
の加算信号とし、他方、１６２，１６４，１６５，１６
７のホトダイオードを結線し第２の加算信号としてい
る。この両者の差信号が焦点位置制御信号となる。これ
らの光電流の増幅・差分の処理を行うのがアンプ回路１
６９であり、同一基板上に作製されている。
光半導体集積回路装置１５１の概略を示す。光半導体集
積回路装置１５１はフォーカス・エラー信号を生成する
ためのものであり、図１５中の焦点位置調節装置１８０
にサーボをかけて対物レンズ１２２の位置を制御する。
光半導体集積回路装置１５１にはホトダイオード１６１
〜１６８が配置されており、１６１と１６２の両者が１
３３の方向の偏光性回折格子からの光を検出し、１６
３，１６４のホトダイオードが１３４の偏光性回折格子
による回折光を検出する。同様に、１６５，１６６のホ
トダイオードは１３６の方向の偏光性回折格子によるも
のを、１６７，１６８のホトダイオードは１３５の方向
の偏光性回折格子によるものを検出する。それぞれのホ
トダイオードの大きさは４０μｍ×６００μｍ程度であ
る。波長が異なると、回折方向が異なるが、ホトダイオ
ードの長さをを調整することにより長短両波長の光を検
出できる。それぞれ対のホトダイオードの間隙部分で
は、両者の感度が、距離が離れるに従って減少するよう
になっている。光ディスク１５０が合焦点の位置にある
ときは、回折光は両者の中心位置に集光され、対のホト
ダイオードに入射する光量は等しくなる。他方、光ディ
スク１５０が焦点位置からはずれているときは、両者に
入射する光量は等しくなくなる。本実施例では１６１，
１６３，１６６，１６８のホトダイオードを結線し第１
の加算信号とし、他方、１６２，１６４，１６５，１６
７のホトダイオードを結線し第２の加算信号としてい
る。この両者の差信号が焦点位置制御信号となる。これ
らの光電流の増幅・差分の処理を行うのがアンプ回路１
６９であり、同一基板上に作製されている。
【００３６】光半導体集積回路装置１５２は、トラッキ
ング・エラー信号を（＋）１次光を用いて生成するため
のものである。図１８におけるホトダイオードの感度領
域を１７１，１７２，１７３，１７４で示す。ホトダイ
オードのそれぞれの大きさは８０μｍ×６００μｍ程度
である。ホトダイオード１７１は１３５の方向（図１
６）の回折光を検出し、ホトダイオード１７２は１３６
の方向の回折光、ホトダイオード１７３は１３４の方向
の回折光、ホトダイオード１７４は１３３の方向の回折
光を、それぞれ検出する。各々のホトダイオードの大き
さは二つの波長の光が入射するように設計されている。
これらのホトダイオードからの光電流は、同じ基板に同
じプロセスで同時に作製されたトランジスタ等によるア
ンプ回路１７５によって信号処理される。
ング・エラー信号を（＋）１次光を用いて生成するため
のものである。図１８におけるホトダイオードの感度領
域を１７１，１７２，１７３，１７４で示す。ホトダイ
オードのそれぞれの大きさは８０μｍ×６００μｍ程度
である。ホトダイオード１７１は１３５の方向（図１
６）の回折光を検出し、ホトダイオード１７２は１３６
の方向の回折光、ホトダイオード１７３は１３４の方向
の回折光、ホトダイオード１７４は１３３の方向の回折
光を、それぞれ検出する。各々のホトダイオードの大き
さは二つの波長の光が入射するように設計されている。
これらのホトダイオードからの光電流は、同じ基板に同
じプロセスで同時に作製されたトランジスタ等によるア
ンプ回路１７５によって信号処理される。
【００３７】トラッキング・エラー信号の生成は位相差
検出法で行い、図１６の四つの領域を通過する光の対角
のものをそれぞれ加え合わせ、その差信号をとる。すな
わち、ホトダイオード１７１の信号と１７３の信号を、
１７２の信号と１７４の信号をそれぞれ加え合わせ、そ
の結果の差をとり、トラッキング・エラーとすることに
なる。トラッキング・エラー信号は、サーボ回路を通じ
て、図１５の中の焦点位置調節装置１８０により対物レ
ンズ１２２の光軸に垂直な方向での制御を行う。また、
すべての信号を加え合わせたものは、光ディスクからの
読み出し信号となる。上述の実施例においては、第１の
半導体層がｎ型、第２の半導体層がｐ型として説明した
が、本発明はこれだけに限られるものではない。
検出法で行い、図１６の四つの領域を通過する光の対角
のものをそれぞれ加え合わせ、その差信号をとる。すな
わち、ホトダイオード１７１の信号と１７３の信号を、
１７２の信号と１７４の信号をそれぞれ加え合わせ、そ
の結果の差をとり、トラッキング・エラーとすることに
なる。トラッキング・エラー信号は、サーボ回路を通じ
て、図１５の中の焦点位置調節装置１８０により対物レ
ンズ１２２の光軸に垂直な方向での制御を行う。また、
すべての信号を加え合わせたものは、光ディスクからの
読み出し信号となる。上述の実施例においては、第１の
半導体層がｎ型、第２の半導体層がｐ型として説明した
が、本発明はこれだけに限られるものではない。
【００３８】
【発明の効果】以上説明したように、本発明によると光
半導体集積回路装置上の他の半導体集積回路装置の性能
を劣化させることなく、ホトダイオードの性能を向上さ
せることができる。
半導体集積回路装置上の他の半導体集積回路装置の性能
を劣化させることなく、ホトダイオードの性能を向上さ
せることができる。
【図１】本発明による光半導体集積回路装置の第１の実
施例の概略断面図。
施例の概略断面図。
【図２】従来の光半導体集積回路装置の概略断面図。
【図３】シリコン結晶への光の侵入状態を表す図。
【図４】ホトダイオードの埋め込み層の不純物濃度を減
少させたことを示す断面比較図。
少させたことを示す断面比較図。
【図５】ホトダイオードの遮断周波数の不純物濃度依存
性を示す図。
性を示す図。
【図６】ＳＯＩ基板の酸化膜膜厚を変えたことを示す断
面模式図。
面模式図。
【図７】ホトダイオードの感度の酸化膜膜厚依存性を示
す図。
す図。
【図８】ホトダイオードの埋め込み層を深く分布するよ
うにしたことを示す断面模式図。
うにしたことを示す断面模式図。
【図９】ホトダイオードの遮断周波数の酸化膜依存性を
従来構造と比較した図。
従来構造と比較した図。
【図１０】光半導体集積回路装置の製造プロセスを示す
断面図。
断面図。
【図１１】光半導体集積回路装置の製造プロセスを示す
断面図。
断面図。
【図１２】光半導体集積回路装置の製造プロセスを示す
断面図。
断面図。
【図１３】本発明による光半導体集積回路装置の第２の
実施例を示す概略断面図。
実施例を示す概略断面図。
【図１４】第２の実施例の製造プロセスの一部を表す断
面構造模式図。
面構造模式図。
【図１５】光記憶再生装置の実施例を示す概略図。
【図１６】４分割された偏光性回折格子の光の回折方向
を示す図。
を示す図。
【図１７】フォーカス・エラー信号を検出するための光
半導体集積素子の概略図。
半導体集積素子の概略図。
【図１８】トラッキング・エラー信号を検出するための
光半導体集積素子の概略図。
光半導体集積素子の概略図。
１．ホトダイオード部 ２．アンプ部 １０．検出すべき光 １１．反射光 ３０．シリコン支持基板 ３１．ＳＯＩ層 ３２．エピタキシャル層 ３３．ベース拡散層 ３４，３６．ポリシリコン層 ３５．エミッタ拡散層 ３７．ｐ＋層 ４０．ＳＯＩ基板の酸化膜 ４１．素子間分離埋め込み酸化膜 ４３．パッシベーション膜 ４４．酸化膜 ４６．浅溝埋め込み酸化膜 ５０，５０１，５０２．埋め込み層 ５１．５２．接続用ｎ型拡散層 ６１．カソード電極 ６２．アノード電極 ６３．コレクタ電極 ６４．エミッタ電極 ６５．ベース電極 １１１，１１２．半導体レーザ １２１．コリメータレンズ １２２．対物レンズ １３１．偏光性回折格子 １３２．λ／４波長板 １３３〜１３６．回折光の方向 １４１，１４２．（−）１次回折光 １４３，１４４．（＋）１次回折光 １５０．光ディスク １５１．フォーカス・エラー信号検出用光半導体集積回
路装置 １５２．トラッキング・エラー信号及び読み出し信号検
出用光半導体集積回路装置 １５３．シリコン基板 １６１〜１６８．フォーカス・エラー信号検出用ホトダ
イオード １６９．アンプ回路 １７１〜１７４．トラッキング・エラー信号及び読み出
し信号検出用ホトダイオード １７５．アンプ回路
路装置 １５２．トラッキング・エラー信号及び読み出し信号検
出用光半導体集積回路装置 １５３．シリコン基板 １６１〜１６８．フォーカス・エラー信号検出用ホトダ
イオード １６９．アンプ回路 １７１〜１７４．トラッキング・エラー信号及び読み出
し信号検出用ホトダイオード １７５．アンプ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土居 武司 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 玉置 洋一 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 島野 健 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 4M118 AA01 AA10 AB05 BA02 CA03 CB13 FC09 FC16 5F049 MA02 MB03 NA01 NA03 NB08 RA06 SS03 WA01 WA03
Claims (7)
- 【請求項１】 ＳＯＩ基板と、前記ＳＯＩ基板に形成さ
れたアンプ部と、前記ＳＯＩ基板に形成されたホトダイ
オード部とを有する光半導体集積回路装置において、 前記アンプ部とホトダイオード部とは各々不純物を含有
して上部電極と接続された埋め込み層を有し、前記ホト
ダイオード部は第１の導電型と第２の導電型との接合部
が前記ＳＯＩ基板上のエピタキシャル層の内部にあり、
前記ホトダイオード部の前記埋め込み層の不純物濃度は
前記アンプ部の埋め込み層の不純物濃度よりも低いこと
を特徴とする光半導体集積回路装置。 - 【請求項２】 前記エピタキシャル層の膜厚は０．８μ
ｍ以上であることを特徴とする請求項１記載の光半導体
集積回路装置。 - 【請求項３】 前記ホトダイオード部の前記埋め込み層
の不純物濃度は１×１０１７ｃｍ−３〜１×１０１８ｃ
ｍ−３の範囲であることを特徴とする請求項１又は２記
載の光半導体集積回路装置。 - 【請求項４】 ＳＯＩ基板と、前記ＳＯＩ基板に形成さ
れたアンプ部と、前記ＳＯＩ基板に形成されたフォトダ
イオード部とを有する光半導体集積回路装置において、 前記フォトダイオード部のＳＯＩ層は、前記ＳＯＩ基板
の表面側の不純物濃度が前記ＳＯＩ基板の絶縁膜側の不
純物濃度よりも小さいことを特徴とする光半導体集積回
路装置。 - 【請求項５】 ＳＯＩ基板と、前記ＳＯＩ基板に形成さ
れたアンプ部と、前記ＳＯＩ基板に形成されたフォトダ
イオード部とを有する光半導体集積回路装置において、 前記アンプ部とホトダイオード部とは各々不純物を含有
して上部電極と接続された埋め込み層を有し、前記ホト
ダイオード部の埋め込み層は前記アンプ部の埋め込み層
より０．２μｍ以上深い場所に形成されていることを特
徴とする光半導体集積回路装置。 - 【請求項６】 ＳＯＩ基板と、前記ＳＯＩ基板に形成さ
れたアンプ部と、前記ＳＯＩ基板に形成されたフォトダ
イオード部とを有する光半導体集積回路装置において、 入射する光の波長をλ、前記絶縁膜の屈折率をｎ、正の
奇数をｍとするとき、 前記フォトダイオード部の前記ＳＯＩ基板の絶縁膜の膜
厚は｛λ÷（４×ｎ）×ｍ｝±｛λ÷（８×ｎ）｝の範
囲にあることを特徴とする光半導体集積回路装置。 - 【請求項７】 情報を記録した光ディスクと、半導体レ
ーザ光源と、前記半導体レーザ光源からの出射光を前記
光ディスクに集光する光学系と、前記光ディスクからの
反射光を検出する光検出器と、前記光検出器で検出され
た信号を処理する信号処理部とを含む光記憶再生装置に
おいて、 請求項１〜６のいずれか１項記載の光半導体集積回路装
置により前記反射光の検出と、前記検出された信号の少
なくとも一部の処理を行うことを特徴とする光記憶再生
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000373113A JP3974322B2 (ja) | 2000-12-07 | 2000-12-07 | 光半導体集積回路装置及び光記憶再生装置 |
| US09/922,157 US6573578B2 (en) | 2000-12-07 | 2001-08-06 | Photo semiconductor integrated circuit device and optical recording reproducing apparatus |
| KR1020010052646A KR100704323B1 (ko) | 2000-12-07 | 2001-08-30 | 광반도체 집적 회로 장치 및 광기억 재생 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000373113A JP3974322B2 (ja) | 2000-12-07 | 2000-12-07 | 光半導体集積回路装置及び光記憶再生装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002176190A true JP2002176190A (ja) | 2002-06-21 |
| JP2002176190A5 JP2002176190A5 (ja) | 2005-03-17 |
| JP3974322B2 JP3974322B2 (ja) | 2007-09-12 |
Family
ID=18842554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000373113A Expired - Fee Related JP3974322B2 (ja) | 2000-12-07 | 2000-12-07 | 光半導体集積回路装置及び光記憶再生装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6573578B2 (ja) |
| JP (1) | JP3974322B2 (ja) |
| KR (1) | KR100704323B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054252A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 固体撮像装置 |
| JP2009277862A (ja) * | 2008-05-14 | 2009-11-26 | Sony Corp | 受光素子、光ピックアップ装置、光ディスク装置および受光装置 |
| JP2019197905A (ja) * | 2014-09-02 | 2019-11-14 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| JP2019216270A (ja) * | 2014-04-23 | 2019-12-19 | 株式会社半導体エネルギー研究所 | 撮像装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2808926B1 (fr) * | 2000-05-12 | 2003-08-01 | Thomson Csf | Detecteur optique polarimetrique |
| JP2002359310A (ja) * | 2001-05-30 | 2002-12-13 | Matsushita Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| JP3952860B2 (ja) * | 2002-05-30 | 2007-08-01 | 株式会社日立製作所 | プロトコル変換装置 |
| KR100555526B1 (ko) * | 2003-11-12 | 2006-03-03 | 삼성전자주식회사 | 포토 다이오드 및 그 제조방법 |
| EP1670066A1 (fr) * | 2004-12-08 | 2006-06-14 | St Microelectronics S.A. | Procédé de fabrication d'un circuit intégré comprenant un miroir enterré et ce circuit |
| JP4618064B2 (ja) | 2005-09-12 | 2011-01-26 | ソニー株式会社 | 半導体装置およびその製造方法 |
| KR100879013B1 (ko) * | 2007-05-22 | 2009-01-19 | (주)실리콘화일 | 매립형 컬렉터를 구비하는 포토트랜지스터 |
| KR101436504B1 (ko) * | 2008-01-25 | 2014-09-02 | 삼성전자주식회사 | 이미지 센서 |
| US7927963B2 (en) | 2008-08-07 | 2011-04-19 | International Business Machines Corporation | Integrated circuit structure, design structure, and method having improved isolation and harmonics |
| US7804151B2 (en) * | 2008-08-07 | 2010-09-28 | International Business Machines Corporation | Integrated circuit structure, design structure, and method having improved isolation and harmonics |
| JP5387212B2 (ja) * | 2009-07-31 | 2014-01-15 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| CN103493202B (zh) * | 2011-05-31 | 2016-07-27 | 松下知识产权经营株式会社 | 固体摄像装置及其制造方法 |
| FR3027731B1 (fr) * | 2014-10-24 | 2018-01-05 | Stmicroelectronics Sa | Capteur d'image face avant a courant d'obscurite reduit sur substrat soi |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1423779A (en) * | 1972-02-14 | 1976-02-04 | Hewlett Packard Co | Photon isolators |
| JP3122118B2 (ja) | 1990-07-25 | 2001-01-09 | ソニー株式会社 | 半導体装置 |
| JPH07161958A (ja) * | 1993-12-09 | 1995-06-23 | Nec Corp | 固体撮像装置 |
| JP2797993B2 (ja) * | 1995-02-21 | 1998-09-17 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
| KR19980032306A (ko) * | 1996-10-21 | 1998-07-25 | 클라크３세존엠 | 실리콘 온 절연체 격리 포토다이오드 |
| JP4131031B2 (ja) * | 1998-03-17 | 2008-08-13 | ソニー株式会社 | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 |
-
2000
- 2000-12-07 JP JP2000373113A patent/JP3974322B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-06 US US09/922,157 patent/US6573578B2/en not_active Expired - Fee Related
- 2001-08-30 KR KR1020010052646A patent/KR100704323B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054252A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 固体撮像装置 |
| JP2009277862A (ja) * | 2008-05-14 | 2009-11-26 | Sony Corp | 受光素子、光ピックアップ装置、光ディスク装置および受光装置 |
| JP2019216270A (ja) * | 2014-04-23 | 2019-12-19 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| JP2020077889A (ja) * | 2014-04-23 | 2020-05-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019197905A (ja) * | 2014-09-02 | 2019-11-14 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| JP2022065052A (ja) * | 2014-09-02 | 2022-04-26 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| JP7360485B2 (ja) | 2014-09-02 | 2023-10-12 | 株式会社半導体エネルギー研究所 | 撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3974322B2 (ja) | 2007-09-12 |
| US20020070417A1 (en) | 2002-06-13 |
| US6573578B2 (en) | 2003-06-03 |
| KR100704323B1 (ko) | 2007-04-09 |
| KR20020045503A (ko) | 2002-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002176190A (ja) | 光半導体集積回路装置及び光記憶再生装置 | |
| US6252286B1 (en) | Semiconductor device having a light-receiving element, optical pickup device and method of manufacturing a semiconductor device having a light-receiving element | |
| US4749849A (en) | Device for determining the position of a radiation beam | |
| US6580095B2 (en) | Circuit-containing photodetector, method of manufacturing the same, and optical device using circuit-containing photodetector | |
| KR100428926B1 (ko) | 회로내장 수광장치 | |
| JP2001060713A (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| US6949809B2 (en) | Light receiving element, light detector with built-in circuitry and optical pickup | |
| JP4086860B2 (ja) | 半導体装置 | |
| US7619293B2 (en) | Pin photodiode with improved blue light sensitivity | |
| US6049117A (en) | Light-receiving element | |
| EP0634742B1 (en) | Optical head and optical detector used in the same | |
| EP0855743A2 (en) | Photodiode with a divided active region | |
| US7015560B2 (en) | Light-receiving device, method for manufacturing the same, and optoelectronic integrated circuit comprising the same | |
| JPH1084102A (ja) | 分割フォトダイオード及び回路内蔵受光素子 | |
| KR100643034B1 (ko) | 수광소자, 회로 내장형 수광장치 및 광디스크 장치 | |
| JP5131181B2 (ja) | 半導体装置の製造方法 | |
| JP2007329512A (ja) | 半導体装置 | |
| JPH09162436A (ja) | 受光素子 | |
| JPH05198833A (ja) | 光半導体装置 | |
| JP2000150842A (ja) | 受光素子及びその製造方法 | |
| KR20020048342A (ko) | Ｐｉｎ 다이오드, 이를 이용한 광 검출장치 및 그제조방법 | |
| JPH1125503A (ja) | 光ピックアップ装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070614 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |