CN100481551C - 具有一对共享一条公共导线的磁性位的存储设备阵列 - Google Patents

具有一对共享一条公共导线的磁性位的存储设备阵列 Download PDF

Info

Publication number
CN100481551C
CN100481551C CNB031199720A CN03119972A CN100481551C CN 100481551 C CN100481551 C CN 100481551C CN B031199720 A CNB031199720 A CN B031199720A CN 03119972 A CN03119972 A CN 03119972A CN 100481551 C CN100481551 C CN 100481551C
Authority
CN
China
Prior art keywords
memory cell
plane
array
memory
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031199720A
Other languages
English (en)
Other versions
CN1445782A (zh
Inventor
L·T·特兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1445782A publication Critical patent/CN1445782A/zh
Application granted granted Critical
Publication of CN100481551C publication Critical patent/CN100481551C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一个具有平行存储器平面的数据存储设备(10)。每个存储器平面包含一个存储器单元的第一电阻交叉点平面(108a)、一个存储器单元的第二电阻交叉点平面(108b)、多条在存储器单元的第一和第二平面之间共享的导电字线(102)、多条位线(104)，其中每条位线连接来自第一平面的一个或多个单元到在第二平面中的另一个存储器单元、以及多个单向单元(110)。此外，一个单向单元沿一个第一导电方向连接来自第一平面的一个第一存储器单元到一条选定字线和选定位线，以及一个第二单向单元沿一个第二导电方向连接来自第二平面的一个第二单元到选定字线和选定位线。该设备进一步提供了一个从在第一平面中的一个存储器单元到在共享同一条位线的第二平面中的一个存储器单元形成的单向导电通路。

Description

具有一对共享一条公共导线的磁性位的存储设备阵列
技术领域
本发明涉及电阻存储单元阵列领域。尤其是，这个发明涉及一个具有共享一条公共导线的存储器位对以增加阵列密度的存储器阵列。
背景技术
一个电阻随机存取存储器(RAM)是这样一个交叉点类型的存储器阵列，该阵列是夹在两个以高于或者低于该单元的正交方向运行的导线网格之间的间隔存储器单元的一个平面矩阵。在图1中显示的电阻RAM阵列10就是一个示例。沿一个方向运行的行导线12被称为字线，并且沿一个通常垂直于第一方向的一个第二方向延伸的列导线14被称为位线。该存储器单元16通常以一个正方或者矩形阵列排列，以便每个存储器单元16都和一条字线12以及一条相交的位线14连接。
在一个电阻RAM阵列中，每个存储器单元的阻抗都具有超过一个态的状态，而且在该存储器单元中的数据是该单元电阻状态的一个函数。该电阻性存储器单元可以包含一个或多个磁层，一个熔丝或者反熔丝、或者通过改变该单元标称电阻量值来存储或者产生信息的任何单元。在一个电阻RAM阵列中使用的其它类型电阻单元包含作为一个只读存储器一部分的多硅电阻，或者作为可重写存储设备的相变材料。
一种类型的电阻随机存取存储器是一种磁性随机存取存储器(MRAM)，其中每个存储器单元由多个由绝缘层隔开的磁层形成。一个磁层被称作钉扎层，其中磁性方向是固定的以便不在一个在影响范围内的应用磁场面前发生旋转。另一个磁层被称为读出层，其中磁性方向在一个与该钉扎层的状态一致的状态和一个与该钉扎层的状态不一致的状态之间变化。一个隔离隧道阻挡层夹在该磁性钉扎层和磁性读出层之间。这个隔离的隧道阻挡层允许在该读出层和钉扎层之间出现量子力学隧道效应。该隧道效应是电子自旋相关的，导致该存储器单元的阻抗是该读出层和钉扎层的磁化相对方向的一个函数。在用于该读出层两个状态的结电阻中的变化确定了保存在该存储器单元中的数据。在2001年1月2号、授予Brug等人的美国专利6,169,686公开了这样一种磁存储器单元存储器。
参见图2，其中显示了一个MRAM存储器单元。存储器单元16被显示为一个三层存储器单元20。在每个单元20中，依据该单元20中的磁性读出层22的方向存储一位信息。通常，单元20具有两个对应于逻辑状态“1”和“0”的稳定磁性状态。在读出层22上的双向箭头显示了这个二进制状态性能。在单元20中的一个钉扎层24通过一个薄绝缘体26和读出层隔开。钉扎层24具有一个固定的磁性方向，诸如由在层24上的单向箭头17显示的那样。当该读出层22的磁性状态和钉扎层24的磁化方向朝向同一个方向时，该单元磁化被称为“平行”。类似地，当该读出层22的磁性状态和钉扎层24的磁化方向朝向相反方向时，该单元磁化被称“反平行”。这些方向分别对应于一个低电阻状态和一个高电阻状态。
可以通过向和一个选定存储器单元相交的一条字线12和位线14应用电流，改变该选定存储器单元20的磁性状态。该电流产生两个正交的磁场，当它们组合在一起时，将在平行和反平行状态之间切换选定存储器单元20的磁性方向。其它未被选择的存储器单元只从和该未被选择的存储器单元相交的字线或者位线接收一个磁场。该单个磁场不是足够强以改变该未被选择单元的磁性方向，因此它们保持它们的磁性方向。
参见图3，其中显示了一个MRAM存储器阵列30。一个读出放大器32连接到一个选定存储器单元36的位线34。电压Vr应用于选定存储器单元36的字线38，而且读出放大器32应用一个电压到单元36的位线34。该读出放大器32提供反映该存储器单元36状态的一个放大输出39。同一个位线电压应用于所有的位线34，有效地把在未被选择行上的所有单元偏置到零电位。这个动作使位线电流互相隔离，从而有效地堵塞了大多数否则可以流过次级通道、有可能导致在该选定存储器单元的读出功能中的错误的泄漏电流。
与所有存储器阵列有关的几个问题是需要简化结构、期望增加存储器存储密度、以及需要减小在该阵列内的导线。该MRAM存储器阵列很好地解决了第一个问题，因为MRAM位单元是一个当前已知的最最简单的存储器单元。增加存储器存储密度的性能一般已经通过减小在该阵列内的每个单元尺寸实现了。导线的减少已经局限于在行和列中布置了多少个单元。
因此，所需要的是一种增加阵列密度而不用必须首先减小单元尺寸的解决方案。更进一步，所需要的是一种通过让两个单元对共享公共路径来减少导线通道的解决方案。
发明内容
依据本发明，公开了一个具有平行存储器平面的数据存储设备。每个存储器平面包含一个存储器单元的第一电阻交叉点平面、一个存储器单元的第二电阻交叉点平面、多条在该存储器单元的第一和第二平面之间共享的导电字线、多条位线、其中每条位线从第一平面连接一个或多个单元到在第二平面中的另一个存储器单元、以及多个单向单元。此外，一个单向单元沿一个第一导电方向连接来自第一平面的一个第一存储器单元到一条选定字线和选定位线，以及一个第二单向单元沿一个第二导电方向连接来自第二平面的一个第二单元到该选定字线和选定位线。发明此外提供了一个从在第一平面中的一个存储器单元到在共享同一条位线的第二平面中的一个存储器单元形成的单向导电通路。
该数据存储设备此外包含多个读取电路，其中每个都通过一条相应的位线和一个或多个存储器单元组连接，并且可操作来读出流过该相关组中的一个存储器单元的电流。该读取电路此外包含一个读出放大器，其可以是一个电流模式读出放大器。
在一个替换实施例中，还公开了一个具有平行存储器平面的数据存储设备。在该替换实施例中，首先包含了一个存储器单元的第一电阻交叉点平面以及一个存储器单元的第二电阻交叉点平面。此外，在存储器单元的第一和第二平面之间共享一个字线平面。提供了多条位线，其中每条位线都连接来自第一平面的一个存储器单元到在第二平面中的另一个存储器单元。还提供了多个单向单元，其中每个单向单元都用来连接在任何一个平面中的一个存储器单元，其中该单向单元阻止一个存储器单元对共享同一条位线的另一个存储器单元的干涉。
具体来讲，根据本发明的一个方面，提供了一种具有平行存储器平面的磁性随机存取存储器，包含：电阻交叉点存储器单元的第一阵列平面；电阻交叉点存储器单元的第二阵列平面，该第二阵列平面与所述第一阵列平面平行；在第一和第二阵列平面之间共享的多条字线；第一多条位线，该第一多条位线中的每条位线连接来自该第一阵列平面的一个存储器单元到该第一阵列平面中的至少一个其它存储器单元；第二多条位线，该第二多条位线中的每条位线连接来自该第二阵列平面的一个存储器单元到在该第二阵列平面中的至少一个存储器单元；以及多个单向单元，其中，一条选定字线、一个单向单元、来自第一阵列平面的一个存储器单元和第一选定位线沿着第一导电方向顺序连接，并且，所述选定字线、另一个单向单元、来自第二阵列平面的另一个存储器单元和第二选定位线沿着第二导电方向顺序连接，并且所述一个单向单元的前向与所述另一个单向单元的前向相反。
根据本发明的上述磁性随机存取存储器，从在第一阵列平面中的一个存储器单元到共享同一条字线的第二阵列平面中的一个存储器单元形成了一个单向导电通路。
本发明的上述磁性随机存取存储器还包含：多个读取电路，每个电路都通过一条相应的位线和一个或多个存储器单元组连接，并且可操作来读出流过该相关组中的一个存储器单元的电流。
根据本发明的上述磁性随机存取存储器，每个读取电路包含一个读出放大器。
根据本发明的上述磁性随机存取存储器，在一个字线选定组中未被选择的字线连接到一个和在该读出放大器输入端上的应用电压近似相等的电压。
根据本发明的上述磁性随机存取存储器，该未被选择的字线被偏置到和该选定位线相同的电势。
本发明的上述磁性随机存取存储器还包含：与字线相连的一个等电位产生器，其可操作来设置在该电阻交叉点存储单元阵列中的电压电平，来阻止或者牵制选定的寄生电流对于来自没有被读取的相邻存储器单元的读出电流的干扰。
根据本发明的上述磁性随机存取存储器，该等电位产生器可操作来设置每个存储器单元组中的公共单向单元的一个输入节点，来堵塞来自表示一个公共阵列电压的未被选择字线的反馈。
本发明的上述磁性随机存取存储器还包含：第一行解码器，连接所述多条字线的第一端；以及第二行解码器，连接所述多条字线的第二端。
本发明的上述磁性随机存取存储器还包含：行电流源，在写操作期间连接到一写选择字线；列电流源，在写操作期间连接到一写选择字线；以及电压源，在读操作期间连接到读选择字线。
根据本发明的另一个方面，提供了一种制造具有平行存储器平面的磁性随机存取存储器的方法，包含：形成多条字线；形成第一多条位线和第二多条位线；以及形成电阻交叉点存储器单元的第一阵列平面，每个存储器单元与第一多条位线中的一条相应位线相连而且与一条相应字线相连；形成与所述第一阵列平面平行的电阻交叉点存储器单元的第二阵列平面，每个存储器单元与第二多条位线中的一条相应位线相连而且与一条相应字线相连，其中来自第一阵列平面的一个第一存储器单元和来自第二阵列平面的一个第二存储器单元共享一条公共字线；形成多个单向单元，其中，一条选定字线、一个单向单元、来自第一阵列平面的一个存储器单元和第一选定位线沿着第一导电方向顺序连接，并且，所述选定字线、另一个单向单元、来自第二阵列平面的另一个存储器单元和第二选定位线沿着第二导电方向顺序连接，并且所述一个单向单元的前向与所述另一个单向单元的前向相反；偏置所述第一阵列，以便从该公共字线流出的电流通过所述第一存储器单元从第一阵列到第一多条位线中的一条相应位线；以及在偏置该第一阵列期间堵塞所述电流从所述第二阵列流动通过所述第二存储器单元。
本发明的上述处理方法还包含：在该读取处理过程期间，形成从所述字线通过所述第一存储器单元到相应位线的单向导电通路。
本发明的上述处理方法还包含：形成第一行解码器，该第一行解码器连接所述多条字线的第一端；以及形成第二行解码器，该第二行解码器连接所述多条字线的第二端。
通过结合附图举例说明本发明原理的以下详细说明，本发明的其它方面和优点将变得明显。
附图说明
图1是一个显示了依据本发明的一个现有技术电阻交叉点存储器单元的示意视图；
图2是一个显示了一个MRAM存储器单元以及连接到那里的导线的现有技术结构的示意视图；
图3是一个显示了依据本发明、具有读出单元的现有技术存储器阵列结构的示意视图；
图4说明了一个依据本发明、包含一个具有背对背二极管存储器单元配置的公共字线平面的MRAM存储单元阵列；
图5说明了一个基于图4中的阵列的一个多平面MRAM存储单元阵列；
图6说明了一个具有如在本发明中考虑的支持读/写电路的一个MRAM存储单元阵列的示意图；
图7说明了依据本发明、在图4中的一个存储器平面上执行的一个写入过程；
图8描述了一个图7中的写入过程的流程图；
图9说明了依据本发明、在图4中的一个存储器平面上执行的一个读取过程；
图10描述了图9中的读取过程的一个流程图；以及
图11说明了依据本发明制造的MRAM存储器单元的一个剖视图。
图12说明了依据本发明、在图11中的MRAM存储器单元的剖视图的一个等效电路。
具体实施方式
图4说明了一个依据本发明、包含一个具有背对背二极管存储器单元配置的公共字线平面的MRAM存储单元阵列100；一个三维的透视图说明了多个存储器单元如何安排以增加单元密度同时减小一般在现有技术中所需的导线数目。存储器阵列100包含多条行导线102a-m，每条起到存储器单元108a和108b的公共导线的作用。单向导线110a和和110b分别和存储器单元108a和108b联接。单向开关110a和110b允许公共导线以这样一种方式活动，以便仅仅在该位对中的一位依据如下所述的读取、感测和写入过程读取、感测或者写入，而不让其它单元干扰该过程。
存储器阵列100进一步包含一个第一列导线104和一个第二列导线106。提供了多条第一列导线104a-n而且还提供了多条第二列导线106a-n。第一列导线104a连接到在同一个列中找到的每个存储器单元108a的相对端。同样地，每条第二列导线106a进一步连接到共享同一个列的每个存储器单元108b。单向导体110以允许存储器单元对108a和b共享同一个行导线的方式允许感测通路、写入、和读取通路与公共行导线102同享。
行导线102起字线的作用，而且沿着在在存储单元阵列100侧的一个平面中的X轴方向延伸。第一列导线104和第二导线106起沿着在存储单元阵列100的另一侧上的一个平面中的Y轴方向延伸的位线的作用。在这个特定实施例中，有一条字线102用于阵列100中的两行，以及两条位线104和106用于该阵列100中的每个行。每个存储器单元108都位于一条相应字线102和位线104或者106的第一或者第二交点处。应当注意到：该存储单元阵列能够包含如果不是数千个的话就是数百个存储器单元，而且必然不需要在每个行中的存储器单元数量和在每个列中的存储器单元数量相等。具体地说，已经显示了每行至少有两个存储器单元，但是每行中的列对数量不需要是一一对应的。
存储器单元108不局限于任何特定的设备类型。如上所述，可以使用一个自旋相关的隧道效应设备。通过定向每个单元中的磁化来表示“1”或者“0”把数据保存在存储器单元108中。举例来说，参见图4，可以通过把该读出层的磁化定向为平行于该钉扎层的磁性方向来把逻辑值“0”保存在存储器单元108中，以及可以通过把读出层的磁化定向为间接相对或者反平行于钉扎层的磁性方向来把逻辑值“1”保存在该存储器单元中。此外，也可以使用利用相变材料制造的存储器单元，亦称为相变存储器单元。
图5说明了依据本发明的一个存储器阵列100的一个三维透视图的示意图。存储器阵列100说明了存储器平面117a-z中的附加堆积层是可能的。在这个示例中，不仅存储器平面117可在一个垂直方向堆积，而且它们也可从前到后堆积，以在一个多平面存储器阵列内产生共享导体的平面存储器设备的一个三维网格。该行导线102继续插入在该反向的单向导体110之间，并且形成一系列的导体平面113。此外，第一列导线104和该存储设备108的顶部联接，同时第二列导线106连接存储设备108的底部行。该列导线104和106形成导线平面115a-115y。单向单元110一般由一个诸如二极管的单向电流导体组成。
图6说明了包含字线102和位线104的单一平面磁性随机存取存储器(MRAM)设备610。磁性隧道结108位于在单一阵列平面100内的字和位线102和104的交叉点处。这个阵列还可以通过用导线106代替列导线104来说明，这将表示一个不同的平面。磁性隧道结108在行和列中布置，其中行沿着一个X轴方向延伸而且列沿着一个Y轴方向延伸。仅仅显示了在阵列平面100内的一个相对小数目的磁性隧道结108来简化MRAM设备610的说明。实际上，可以使用任意尺寸的阵列。
起字线102作用的轨迹沿着在阵列100一侧上的一个平面中的X轴方向延伸。字线102与二极管110的阳极接触。起位线104作用的轨迹沿着在阵列100一个相邻侧上的一个平面中的Y轴方向延伸。位线104与该磁性隧道结108的数据层相连。
MRAM设备610还包含第一和第二行解码器120a和120b、第一和第二列解码器122a和122b、以及一个读取/写入电路124。该读取/写入电路124包含一个读出放大器、接地连接、一个行电流源、一个电压电源、以及一个列电流源。
在一个在一个选定磁性隧道结108上的写操作期间，第一行解码器120a连接一条选定字线102的一端到该行电流源126，第二行解码器120b连接该选定字线102的一个相反端到地，第一列解码器122a连接一条选定位线104/106的一端到地，而且第二列解码器122b连接该选定位线104/106的相反端到列电流源128。因此，写入电流流过选定字和位线102和104/106。
该写入电流在选定位单元处产生一个组合的磁场，其足以导致该选定的磁性隧道结108换向。其它沿着字线102和位线104/106的未被选择的存储器单元108仅仅接收来自在字线102或者位线104/106中流动的电流的磁场。因此该磁场不是足够大的，所以未被选择的存储器单元的状态保持不变。
在一个在一个选定磁性隧道结108上的读操作期间，第一行解码器120a连接电压电源130到一条选定字线102，而且第一列解码器122b连接一条选定位线104/106到该读出放大器118的一个虚地输入端。
结果，一个读出电流(Is)流过该选定磁性隧道结108到读出放大器118。通过该读出放大器测量读出电流(Is)，由此能够确定该磁性隧道结108的阻抗和逻辑状态。
图7说明了依据本发明、在存储器阵列100上的一个写入功能的示意图。写入数据到一个选定平面的一个阵列内的位中的方法包含在图8的流程图中概述的步骤。起初，如步骤810所示，该电路应用一个写入电流到该位的一侧并且把另一侧接地到对应于被选的一个或者多个位的选定行。接下来，如在步骤812中说明的那样，该电路应用一个正确的电流到一侧并且把另一侧接地到对应于该被选位(多个)的选定列。如在步骤814中所示那样，该阵列然后允许所有保持未被选择的行和列浮动。在步骤816中，该存储器阵列分析在选定列上的电流方向来确定是否写入一个“1”或者“0”。
一次能够写入多个位，但是如在图6中说明的那样，被同时写入的位必须全部都连接到同一个行。此外依据本发明，根据一个写入功能的性能，行和列可以可交换地使用。
在图9的示意图中说明了用于一个导线平面的读取功能。此外，在附图10中给出了该方法。因此，为了读取在一个选定平面存储器的一个阵列中的一位，如步骤1010所示，系统应用一个电压V_bias到对应于被选位(如被接通的那样)的选定行。接下来，如步骤1012所示，该阵列连接同一个存储器平面中所有未被选择的行到一个电压Vg，其表示地电位或者某些一般由在本领域的技术人员选定的通用电压。此后，如步骤1014所示，该阵列连接选定列(多个)到读出放大器(多个)以读取该电信号，来确定该位的状态。在这个方法中，一次仅仅选定在该存储器平面中的一行。然而，对于图6中的每一个阵列，可以同时读取在同一行上的多个位。
图11说明了一旦制造了的结果结构的一个截面图。图12说明了图11的等效示意图。在位对1100的这部分中，该公共行导线102位于两位10ga和108b之间。在字线导线102的两侧上制造硅二极管1110，以形成连接。第一存储器单元108a包含一个第一磁性钉扎层材料1112。在钉扎层1112上面形成一个介质层1114，其起用于当在其上形成磁性数据层1116时、隧道结阻挡层的作用。存储器位108b包含相同的结构，但是横穿字线导线102的存储器位108a的一个镜象。在制造该存储器阵列中使用的步骤和为那些在MRAM存储器单元制造技术领域的技术人员所知的半导体工艺的众所周知步骤是一致和兼容的。在该数据层和钉扎层内的箭头显示了用于那些层的磁场方向。
依据一个特定实施例，行导线102由铂形成，其中一个硅材料被置于该铂导线的两侧以形成背靠背的肖特基势垒二极管或者单向导体110。然后，紧邻该硅层制造隧道结，以产生一个二极管/MTJ存储器单元110。在这个结构中，三层导线组成两个存储器层，能够重复这个过程以制造如图6所示的多层存储器设备。
与现有技术系统相比，本发明具有几个优点。一个优点是更少的行导线平面是必需的，由此消除了一般在每个存储器平面具有一行导线的现有技术中需要的附加处理过程步骤。相对于现有技术，本发明的另一个优点是它通过减小为在该存储器平面内提供多路复用所必需的晶体管开关数目而减少了开销。还有另一个优点是它减少了在产生的存储器芯片中的整体设备尺寸。更大的效率、较不昂贵的处理过程步骤、以及增加的密度是本发明相对于现有技术的所有重要优点。
如上所述，该逻辑值被保存在一个选定存储器单元中。利用一个应用于被选单元的字线和位线的电压，横穿该存储器单元结点的电流确定该单元磁化是否是平行或者反平行的。更可取地是，一个反平行方向将导致更大的MTJ电阻，并且因此降低横穿该选定存储器单元结点的电流。更可取地是，在没有电源的情况下每个存储器单元都保持磁性方向，因此被称为“非易失性的”。
更可取地是，该行和列导线由诸如铜或者铝或者导电材料的高导电性材料构成。在该MRAM存储器单元中，钉扎层由反铁质材料组成而且读出层由受磁场影响的铁磁性材料、诸如镍铁、钴铁或者镍铁钴、组成。绝缘层可以由诸如Al2O3的任何类型绝缘材料组成，而且是非常薄的，通常不超过十到五十个埃以允许出现一个隧道效应电流。
虽然上述实施例表示本发明，但是从这个说明书和附加权利要求考虑，或者从该公开发明的实施例实践中看出，其它的实施例对于那些在本领域的技术人员是显而易见的。该说明书和其中的实施例被认为是仅仅用来示例，而让本发明由权利要求和它们的等效所定义。

Claims (13)

1.一种具有平行存储器平面的磁性随机存取存储器，包含：
电阻交叉点存储器单元的第一阵列平面；
电阻交叉点存储器单元的第二阵列平面，该第二阵列平面与所述第一阵列平面平行；
在第一和第二阵列平面之间共享的多条字线；
第一多条位线，该第一多条位线中的每条位线连接来自该第一阵列平面的一个存储器单元到该第一阵列平面中的至少一个其它存储器单元；
第二多条位线，该第二多条位线中的每条位线连接来自该第二阵列平面的一个存储器单元到在该第二阵列平面中的至少一个存储器单元；以及
多个单向单元，其中，一条选定字线、一个单向单元、来自第一阵列平面的一个存储器单元和第一选定位线沿着第一导电方向顺序连接，并且，所述选定字线、另一个单向单元、来自第二阵列平面的另一个存储器单元和第二选定位线沿着第二导电方向顺序连接，并且所述一个单向单元的前向与所述另一个单向单元的前向相反。
2.如权利要求1所述的磁性随机存取存储器，其特征在于：从在第一阵列平面中的一个存储器单元到共享同一条字线的第二阵列平面中的一个存储器单元形成了一个单向导电通路。
3.如权利要求1所述的磁性随机存取存储器，进一步包含：多个读取电路，每个电路都通过一条相应的位线和一个或多个存储器单元组连接，并且可操作来读出流过该相关组中的一个存储器单元的电流。
4.如权利要求3所述的磁性随机存取存储器，其特征在于：每个读取电路包含一个读出放大器。
5.如权利要求4所述的磁性随机存取存储器，其特征在于：在一个字线选定组中未被选择的字线连接到一个和在该读出放大器输入端上的应用电压近似相等的电压。
6.如权利要求5所述的磁性随机存取存储器，其特征在于：该未被选择的字线被偏置到和该选定位线相同的电势。
7.如权利要求1所述的磁性随机存取存储器，包含：与字线相连的一个等电位产生器，其可操作来设置在该电阻交叉点存储单元阵列中的电压电平，来阻止或者牵制选定的寄生电流对于来自没有被读取的相邻存储器单元的读出电流的干扰。
8.如权利要求7所述的磁性随机存取存储器，其特征在于：该等电位产生器可操作来设置每个存储器单元组中的公共单向单元的一个输入节点，来堵塞来自表示一个公共阵列电压的未被选择字线的反馈。
9.如权利要求1所述的磁性随机存取存储器，还包含：
第一行解码器，连接所述多条字线的第一端；以及
第二行解码器，连接所述多条字线的第二端。
10.如权利要求1所述的磁性随机存取存储器，还包含：
行电流源，在写操作期间连接到一写选择字线；
列电流源，在写操作期间连接到一写选择字线；以及
电压源，在读操作期间连接到读选择字线。
11.一种制造具有平行存储器平面的磁性随机存取存储器的方法，包含：
形成多条字线；
形成第一多条位线和第二多条位线；以及
形成电阻交叉点存储器单元的第一阵列平面，每个存储器单元与第一多条位线中的一条相应位线相连而且与一条相应字线相连；
形成与所述第一阵列平面平行的电阻交叉点存储器单元的第二阵列平面，每个存储器单元与第二多条位线中的一条相应位线相连而且与一条相应字线相连，其中来自第一阵列平面的一个第一存储器单元和来自第二阵列平面的一个第二存储器单元共享一条公共字线；
形成多个单向单元，其中，一条选定字线、一个单向单元、来自第一阵列平面的一个存储器单元和第一选定位线沿着第一导电方向顺序连接，并且，所述选定字线、另一个单向单元、来自第二阵列平面的另一个存储器单元和第二选定位线沿着第二导电方向顺序连接，并且所述一个单向单元的前向与所述另一个单向单元的前向相反；
偏置所述第一阵列，以便从该公共字线流出的电流通过所述第一存储器单元从第一阵列到第一多条位线中的一条相应位线；以及
在偏置该第一阵列期间堵塞所述电流从所述第二阵列流动通过所述第二存储器单元。
12.如权利要求11所述的制造具有平行存储器平面的磁性随机存取存储器的方法，还包含：在一读取处理过程期间，形成从所述字线通过所述第一存储器单元到相应位线的单向导电通路。
13.如权利要求11所述的制造具有平行存储器平面的磁性随机存取存储器的方法，还包含：
形成第一行解码器，该第一行解码器连接所述多条字线的第一端；以及
形成第二行解码器，该第二行解码器连接所述多条字线的第二端。
CNB031199720A 2002-03-14 2003-03-14 具有一对共享一条公共导线的磁性位的存储设备阵列 Expired - Lifetime CN100481551C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/098,903 US6778421B2 (en) 2002-03-14 2002-03-14 Memory device array having a pair of magnetic bits sharing a common conductor line
US10/098903 2002-03-14

Publications (2)

Publication Number Publication Date
CN1445782A CN1445782A (zh) 2003-10-01
CN100481551C true CN100481551C (zh) 2009-04-22

Family

ID=27765436

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031199720A Expired - Lifetime CN100481551C (zh) 2002-03-14 2003-03-14 具有一对共享一条公共导线的磁性位的存储设备阵列

Country Status (6)

Country Link
US (2) US6778421B2 (zh)
EP (1) EP1345232A3 (zh)
JP (1) JP4700259B2 (zh)
KR (1) KR101010321B1 (zh)
CN (1) CN100481551C (zh)
TW (1) TW200304142A (zh)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940748B2 (en) * 2002-05-16 2005-09-06 Micron Technology, Inc. Stacked 1T-nMTJ MRAM structure
WO2003098636A2 (en) * 2002-05-16 2003-11-27 Micron Technology, Inc. STACKED 1T-nMEMORY CELL STRUCTURE
US6801450B2 (en) * 2002-05-22 2004-10-05 Hewlett-Packard Development Company, L.P. Memory cell isolation
US6917532B2 (en) * 2002-06-21 2005-07-12 Hewlett-Packard Development Company, L.P. Memory storage device with segmented column line array
US7081377B2 (en) * 2002-06-27 2006-07-25 Sandisk 3D Llc Three-dimensional memory
US6882553B2 (en) * 2002-08-08 2005-04-19 Micron Technology Inc. Stacked columnar resistive memory structure and its method of formation and operation
US6577529B1 (en) * 2002-09-03 2003-06-10 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory device
US6778420B2 (en) * 2002-09-25 2004-08-17 Ovonyx, Inc. Method of operating programmable resistant element
US7660181B2 (en) * 2002-12-19 2010-02-09 Sandisk 3D Llc Method of making non-volatile memory cell with embedded antifuse
US7618850B2 (en) * 2002-12-19 2009-11-17 Sandisk 3D Llc Method of making a diode read/write memory cell in a programmed state
US7800933B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
US8008700B2 (en) * 2002-12-19 2011-08-30 Sandisk 3D Llc Non-volatile memory cell with embedded antifuse
US7800932B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US20070164388A1 (en) * 2002-12-19 2007-07-19 Sandisk 3D Llc Memory cell comprising a diode fabricated in a low resistivity, programmed state
US7505321B2 (en) * 2002-12-31 2009-03-17 Sandisk 3D Llc Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same
CN1764982B (zh) * 2003-03-18 2011-03-23 株式会社东芝 相变存储器装置及其制造方法
US20050006719A1 (en) * 2003-06-24 2005-01-13 Erh-Kun Lai [three-dimensional memory structure and manufacturing method thereof]
JP4534441B2 (ja) * 2003-07-25 2010-09-01 Ｔｄｋ株式会社 磁気記憶セル及びこれを用いた磁気メモリデバイス
EP1626411A1 (en) * 2004-08-13 2006-02-15 STMicroelectronics S.r.l. Shared address lines for crosspoint memory
KR100657944B1 (ko) 2005-01-12 2006-12-14 삼성전자주식회사 상전이 램 동작 방법
KR100688540B1 (ko) * 2005-03-24 2007-03-02 삼성전자주식회사 메모리 셀의 집적도를 향상시킨 반도체 메모리 장치
KR100604935B1 (ko) * 2005-03-24 2006-07-28 삼성전자주식회사 코어 면적을 감소시킨 반도체 메모리 장치
US9390790B2 (en) * 2005-04-05 2016-07-12 Nantero Inc. Carbon based nonvolatile cross point memory incorporating carbon based diode select devices and MOSFET select devices for memory and logic applications
KR100699848B1 (ko) * 2005-06-21 2007-03-27 삼성전자주식회사 코어 구조가 개선된 상 변화 메모리 장치
KR100688553B1 (ko) * 2005-06-22 2007-03-02 삼성전자주식회사 코어 사이즈를 감소시킨 반도체 메모리 장치
CN100424554C (zh) * 2005-09-07 2008-10-08 爱普生映像元器件有限公司 电光装置及电子设备
US7283389B2 (en) * 2005-12-09 2007-10-16 Macronix International Co., Ltd. Gated diode nonvolatile memory cell array
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
KR100695171B1 (ko) * 2006-02-23 2007-03-14 삼성전자주식회사 마그네틱 도메인 이동을 이용하는 자기 메모리 장치
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20080025069A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Mixed-use memory array with different data states
US7486537B2 (en) * 2006-07-31 2009-02-03 Sandisk 3D Llc Method for using a mixed-use memory array with different data states
US7450414B2 (en) * 2006-07-31 2008-11-11 Sandisk 3D Llc Method for using a mixed-use memory array
JP4577695B2 (ja) * 2006-11-07 2010-11-10 エルピーダメモリ株式会社 半導体記憶装置及び半導体記憶装置の製造方法
KR100837412B1 (ko) * 2006-12-12 2008-06-12 삼성전자주식회사 멀티 스택 메모리 소자
KR100881292B1 (ko) 2007-01-23 2009-02-04 삼성전자주식회사 3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 제어방법
US8987702B2 (en) 2007-05-01 2015-03-24 Micron Technology, Inc. Selectively conducting devices, diode constructions, constructions, and diode forming methods
US8487450B2 (en) * 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
JP5157268B2 (ja) * 2007-06-13 2013-03-06 株式会社日立製作所 スピン蓄積磁化反転型のメモリ素子及びスピンｒａｍ
US7684226B2 (en) * 2007-06-25 2010-03-23 Sandisk 3D Llc Method of making high forward current diodes for reverse write 3D cell
US8102694B2 (en) * 2007-06-25 2012-01-24 Sandisk 3D Llc Nonvolatile memory device containing carbon or nitrogen doped diode
US7830697B2 (en) * 2007-06-25 2010-11-09 Sandisk 3D Llc High forward current diodes for reverse write 3D cell
US8072791B2 (en) * 2007-06-25 2011-12-06 Sandisk 3D Llc Method of making nonvolatile memory device containing carbon or nitrogen doped diode
JP4468414B2 (ja) * 2007-06-29 2010-05-26 株式会社東芝 抵抗変化メモリ装置
CN101878529B (zh) * 2007-11-29 2012-07-04 松下电器产业株式会社 非易失性存储装置及其制造方法
JP4598147B2 (ja) * 2007-12-10 2010-12-15 パナソニック株式会社 不揮発性記憶装置およびその製造方法
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US7812335B2 (en) * 2008-04-11 2010-10-12 Sandisk 3D Llc Sidewall structured switchable resistor cell
US7830698B2 (en) * 2008-04-11 2010-11-09 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US8659852B2 (en) * 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US8211743B2 (en) * 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8120951B2 (en) 2008-05-22 2012-02-21 Micron Technology, Inc. Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods
US8134194B2 (en) * 2008-05-22 2012-03-13 Micron Technology, Inc. Memory cells, memory cell constructions, and memory cell programming methods
US7852663B2 (en) * 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7855911B2 (en) * 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8014185B2 (en) * 2008-07-09 2011-09-06 Sandisk 3D Llc Multiple series passive element matrix cell for three-dimensional arrays
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7985994B2 (en) * 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
JP5127661B2 (ja) * 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
US20100102405A1 (en) * 2008-10-27 2010-04-29 Seagate Technology Llc St-ram employing a spin filter
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
KR101012435B1 (ko) * 2008-11-10 2011-02-08 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) * 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US8304755B2 (en) * 2009-02-18 2012-11-06 Macronix International Co., Ltd. Three-dimensional semiconductor structure
US8144506B2 (en) * 2009-06-23 2012-03-27 Micron Technology, Inc. Cross-point memory devices, electronic systems including cross-point memory devices and methods of accessing a plurality of memory cells in a cross-point memory array
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
CN101894771B (zh) * 2010-06-22 2012-02-22 中国科学院上海微系统与信息技术研究所 多层堆叠电阻转换存储器的制造方法
US8441836B2 (en) * 2010-09-17 2013-05-14 Ovonyx, Inc. Sector array addressing for ECC management
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8942026B2 (en) * 2010-11-19 2015-01-27 Hewlett-Packard Development Company, L.P. Circuit and method for reading a resistive switching device in an array
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
WO2012134450A1 (en) 2011-03-29 2012-10-04 Hewlett-Packard Development Company, L.P. Dual-plane memory array
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
CN103514956B (zh) * 2012-06-15 2016-04-13 晶豪科技股份有限公司 半导体存储器元件及其测试方法
CN103794618A (zh) * 2012-11-02 2014-05-14 北京大学 双极阻变存储器件
US10249684B2 (en) * 2012-12-17 2019-04-02 Nantero, Inc. Resistive change elements incorporating carbon based diode select devices
US9349450B2 (en) * 2013-06-10 2016-05-24 Micron Technology, Inc. Memory devices and memory operational methods including single erase operation of conductive bridge memory cells
US9812196B2 (en) 2013-10-28 2017-11-07 Hewlett Packard Enterprise Development Lp Geometry dependent voltage biases for asymmetric resistive memories
CN105514262A (zh) * 2015-10-30 2016-04-20 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器制造工艺
US9837602B2 (en) * 2015-12-16 2017-12-05 Western Digital Technologies, Inc. Spin-orbit torque bit design for improved switching efficiency
US9614002B1 (en) * 2016-01-21 2017-04-04 Samsung Electronics Co., Ltd. 0T bi-directional memory cell
US9858975B1 (en) * 2016-08-24 2018-01-02 Samsung Electronics Co., Ltd. Zero transistor transverse current bi-directional bitcell
US9806256B1 (en) 2016-10-21 2017-10-31 Sandisk Technologies Llc Resistive memory device having sidewall spacer electrode and method of making thereof
US10790002B2 (en) 2018-06-21 2020-09-29 Samsung Electronics Co., Ltd. Giant spin hall-based compact neuromorphic cell optimized for differential read inference
US11437083B2 (en) 2021-02-05 2022-09-06 International Business Machines Corporation Two-bit magnetoresistive random-access memory device architecture

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646266A (en) * 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
US5497965A (en) * 1994-05-27 1996-03-12 Mathieu, Jr.; Edward F. Releasable microphone stand apparatus
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
DE19744095A1 (de) * 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US6169686B1 (en) 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells
US6130835A (en) 1997-12-02 2000-10-10 International Business Machines Corporation Voltage biasing for magnetic RAM with magnetic tunnel memory cells
US5991193A (en) 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US6081446A (en) 1998-06-03 2000-06-27 Hewlett-Packard Company Multiple bit magnetic memory cell
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
TW440835B (en) * 1998-09-30 2001-06-16 Siemens Ag Magnetoresistive memory with raised interference security
US6483736B2 (en) * 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) * 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
EP1163676B1 (de) * 1999-03-19 2002-12-11 Infineon Technologies AG Speicherzellenanordnung und verfahren zu deren herstellung
US6297987B1 (en) 1999-09-30 2001-10-02 The United States Of America As Represented By The Secretary Of The Navy Magnetoresistive spin-injection diode
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
US6631085B2 (en) * 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US6420215B1 (en) * 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
JP3800925B2 (ja) * 2000-05-15 2006-07-26 日本電気株式会社 磁気ランダムアクセスメモリ回路
JP2002025245A (ja) * 2000-06-30 2002-01-25 Nec Corp 不揮発性半導体記憶装置及び情報記録方法
DE10053965A1 (de) * 2000-10-31 2002-06-20 Infineon Technologies Ag Verfahren zur Verhinderung unerwünschter Programmierungen in einer MRAM-Anordnung
US6612534B2 (en) * 2001-05-22 2003-09-02 James R. Hennessey Stand assembly having anti-rotation feature
US6693821B2 (en) * 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
US6473337B1 (en) * 2001-10-24 2002-10-29 Hewlett-Packard Company Memory device having memory cells with magnetic tunnel junction and tunnel junction in series
US6577529B1 (en) * 2002-09-03 2003-06-10 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory device

Also Published As

Publication number Publication date
EP1345232A3 (en) 2004-07-28
US20030174530A1 (en) 2003-09-18
US6879508B2 (en) 2005-04-12
US20040090809A1 (en) 2004-05-13
US6778421B2 (en) 2004-08-17
KR101010321B1 (ko) 2011-01-25
CN1445782A (zh) 2003-10-01
JP4700259B2 (ja) 2011-06-15
KR20030074423A (ko) 2003-09-19
TW200304142A (en) 2003-09-16
EP1345232A2 (en) 2003-09-17
JP2004031914A (ja) 2004-01-29

Similar Documents

Publication Publication Date Title
CN100481551C (zh) 具有一对共享一条公共导线的磁性位的存储设备阵列
US7136300B2 (en) Magnetic memory device including groups of series-connected memory elements
US6781910B2 (en) Small area magnetic memory devices
US10600460B2 (en) Perpendicular magnetic memory using spin-orbit torque
KR100878306B1 (ko) 정보 저장 장치
US5734605A (en) Multi-layer magnetic tunneling junction memory cells
CN100474438C (zh) 容短接存储单元的电阻交叉点阵列
US6982902B2 (en) MRAM array having a segmented bit line
US7411815B2 (en) Memory write circuit
JP2002157874A (ja) Ｍｒａｍ配列構造
KR20010062244A (ko) 반도체 디바이스가 집적된 자기 랜덤 액세스 메모리 셀
US6961261B2 (en) Magnetic random access memory and data read method thereof
WO2005096313A2 (en) Separate write and read access architecture for magnetic tunnel junction
US6862210B2 (en) Magnetic random access memory for storing information utilizing magneto-resistive effects
US6944049B2 (en) Magnetic tunnel junction memory cell architecture
KR20020002291A (ko) 비휘발성 반도체 메모리 장치 및 정보 기록 방법
KR20030019262A (ko) 랜덤 액세스 메모리(ｒａｍ) 어레이 설계 방법 및 저항성랜덤 액세스 메모리(ｒａｍ) 어레이
US20080094874A1 (en) Multiple-read resistance-variable memory cell structure and method of sensing a resistance thereof
KR100444743B1 (ko) Ｍｒａｍ 메모리 셀
US7522446B2 (en) Heating MRAM cells to ease state switching
EP1473735A1 (en) Dual-junction magnetic memory device and read method
US6625059B1 (en) Synthetic ferrimagnet reference layer for a magnetic storage device
CN1326149C (zh) 集成磁阻半导体存储器装置
US6826077B2 (en) Magnetic random access memory with reduced parasitic currents
CN114694704A (zh) 磁性存储器及其读写方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY

Effective date: 20071228

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071228

Address after: Gyeonggi Do, South Korea

Applicant after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: California, USA

Applicant before: Hewlett-Packard Co.

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090422