CN100382122C - 显示驱动器及电子设备 - Google Patents

Abstract

本发明公开了电路面积小、性价比优良、易处理横向移动显示和左右翻转显示等显示的显示驱动器及电子设备。该显示驱动器包括：译码器，对从显示存储器以n(n为大于等于2的整数)位为单位依次输出的n位显示数据进行译码处理；多个锁存电路LA1～LAx，锁存译码器的输出数据；地址译码器，产生用于使各锁存电路锁存译码器的输出的锁存脉冲；以及多个数据线驱动部DRV，其中，通过一次字线控制从显示存储器中读出n位显示数据，并输入至译码器，译码器将对n位显示数据进行译码处理后的数据依次输入到各锁存电路，地址译码器向基于读出n位显示数据时的显示存储器的地址信息和由控制电路任意设置的存储目的地指定信息选中的锁存电路输出锁存脉冲。

Description

显示驱动器及电子设备

技术领域

本发明涉及一种显示驱动器以及电子设备。

背景技术

近年来，伴随着电子设备的高功能化，显示面板的需求也在增加。显示面板的驱动方式有各种方式，作为其中一例，在特开平7-281636号公报中所披露的驱动电路是众所周知的。在特开平7-281636号公报中，示出了例如在显示面板为640×480像素时，使用10个列驱动器来驱动显示面板的电路。在各列驱动器上设置了运算电路。该运算电路例如为了同时处理从存储器读出的7行×480列的显示数据，运算电路的电路将变得复杂，电路面积也将增大。

另外，显示面板为高分辨率时，显示数据的数据量也增大，因此，显示面板的驱动电路也变得复杂。因电路被复杂化，使芯片面积的增大、设计时间等变长，从而导致出现了制造成本增大的问题。特别是，特开平7-281636号公报中所披露的驱动电路中，在显示面板上进行横向移动显示或左右翻转显示等时，每次进行这些显示时都需要对显示存储器进行重写。

发明内容

本发明克服了上述技术问题，其目的在于提供一种设计面积小、性能价格比优良、可容易处理横向移动显示或左右翻转显示等显示的显示驱动器及电子设备。

本发明涉及一种显示驱动器，其包括：译码器，对从显示存储器以n位(n为大于等于2的整数)单位依次(按顺序)输出的n位显示数据进行译码处理；多个锁存电路，锁存已由所述译码器进行了译码处理的数据；地址译码器，产生用于使所述多个锁存电路锁存所述译码器的输出的锁存脉冲；多个数据线驱动部，根据被所述多个锁存电路的各锁存电路锁存的数据，驱动显示面板的数据线。所述n位显示数据，通过对所述显示存储器进行一次字线控制，被从所述显示存储器读出并输出至所述译码器；所述译码器，对从所述显示存储器以n位(n为大于等于2的整数)为单位依次输出的n位显示数据进行译码处理，并将所述译码处理过的数据依次输出至所述多个锁存电路；所述地址译码器，根据读出所述n位显示数据时的所述显示存储器的地址信息、由控制电路任意设置的存储目的地指定信息，从所述多个锁存电路中选择某一个，并向被选中的锁存电路输出所述锁存脉冲；所述多个数据线驱动部的各数据线驱动部，所述译码处理过的数据被存储在所述多个锁存电路后，驱动所述多个数据线驱动部的各数据线驱动部所对应的数据线。

根据本发明，通过一次字线控制读出n位显示数据，从而对n位显示数据进行译码处理。所述译码器，对依次输入的n位显示数据进行译码处理，向所述多个锁存电路依次输出所述译码处理过的数据，因此，无需在每个数据线驱动部上设置译码器，从而可减少所述译码器的数量。还有，所述地址译码器，可根据所述显示存储器的地址信息和来自控制电路的存储目的地指定信息选择锁存电路，因此，通过设置存储目的地指定信息，可将译码处理过的数据锁存在任意的锁存电路中。

另外，在本发明中，由所述控制电路任意设置的存储目的地指定信息，包括横向移动数据，根据所述显示存储器的地址信息，设置了表示已被所述译码处理过的数据的存储目的地的锁存地址数据；所述地址译码器，包括地址转换电路；所述地址转换电路，接收所述横向移动数据以及所述锁存地址数据，当使图像在显示面板上在第一方向上横向移动时，加法处理所述横向移动数据和所述锁存地址数据，并根据其结果从所述多个锁存电路中选择一个，并将所述锁存脉冲输出至被选中的锁存电路；而当在显示面板上使图像在与所述第一方向相反的第二方向上横向移动时，减法处理所述横向移动数据和所述锁存地址数据，并根据其结果从所述多个锁存电路中选择一个，并将所述锁存脉冲输出至被选中的锁存电路。

另外，在本发明中，由所述控制电路任意设置的存储目的地指定信息包括左右翻转数据，根据所述显示存储器的地址信息，设置表示已被所述译码处理过的数据的存储目的地的锁存地址数据；所述地址译码器，包括地址转换电路；所述地址转换电路，接收所述左右翻转数据及所述锁存地址数据，对所述左右翻转数据和所述锁存地址数据进行减法处理，并根据其结果从所述多个锁存电路中选择某一个，并将所述锁存脉冲输出至被选中的锁存电路中。由此，不必重写存储在显示存储器的显示数据，就可进行左右翻转显示。

另外，在本发明中，由所述控制电路任意设置的存储目的地指定信息还包括左右翻转数据，所述地址转换电路，接收所述左右翻转数据及所述锁存地址数据，对所述左右翻转数据和所述锁存地址数据进行减法处理，当在显示面板上使图像横向移动显示时，所述地址译码器也可向根据加法处理或减法处理所述横向移动数据和所述锁存地址数据的结果选中的锁存电路输出锁存脉冲；而当在显址译码器在显示面板上使图像左右翻转显示时，也可向根据减法处理所述左右反转数据和所述锁存地址数据的结果选中的锁存电路输出锁存脉冲。由此，可不重写存储在显示存储器的显示数据，就可进行横向移动显示或左右翻转显示。

另外，在本发明中，所述译码器包括多线同时选择驱动用译码器，所述多线同时选择驱动用译码器，根据包含在所述n位的显示数据的m(m为大于等于2的整数)像素的显示数据，生成用于从对应于扫描线的多线同时选择驱动的多个驱动电压中选择驱动电压的驱动电压选择数据，从而可将所述驱动电压选择数据输出至所述多个锁存电路。

由此，可对所述多个锁存电路，减少多线同时选择驱动用译码器的数量，因此，可提供电路面积小的显示驱动器。

另外，在本发明中，所述多个数据线驱动部的各数据线驱动部，根据存储在所述多个锁存电路中的所述驱动电压选择数据，从所述多个驱动电压中选择数据线驱动电压，所述多个数据线驱动部的各数据线驱动部，可以使用所述数据线驱动电压驱动数据线。

由此，通过在所述多个锁存电路中存储所述驱动电压选择数据，可对显示面板进行多线同时选择驱动。

另外，在本发明中，所述译码器包括灰阶译码器，该灰阶译码器根据所述n位显示数据及帧号，可以确定成为所述n位显示数据对象的像素的显示模式。

由此，根据n位显示数据可进行灰阶(灰度等级)表现。

另外，在本发明中，所述灰阶译码器也可根据所述显示模式将0或1的数据输出至所述多个锁存电路中的至少一个。

另外，在本发明中，所述译码器还包括多线同时选择驱动用译码器，多线同时选择驱动用译码器用于与同时选择驱动m(m为大于等于2的整数)根的扫描线的多线同时选择驱动方式对应，所述多线同时选择驱动用译码器，也可根据由所述灰阶译码器确定的显示模式，将选择用于驱动数据线的数据线驱动电压的驱动电压选择数据输出至所述多个锁存电路。

由此，对显示面板可进行基于n位显示数据的灰阶表现以及多线同时选择驱动。

另外，在本发明中，所述多个数据线驱动部的各数据线驱动部，根据存储在所述多个锁存电路中的所述驱动电压选择数据，从用于与扫描线的多线同时选择驱动对应的多种驱动电压中选择数据线驱动电压，所述多个数据线驱动部的各数据线驱动部，也可以使用所述数据线驱动电压来驱动数据线。

另外，在本发明中，从所述n位显示数据选取的m像素的显示数据中的各像素灰阶，以k(k为大于等于2的整数，n＝k×m)位灰阶数据表示，所述灰阶译码器包括根据所述k位灰阶数据和帧号确定表示两种显示状态的灰阶模式的灰阶ROM，所述灰阶译码器根据所述灰阶ROM确定关于m像素的各像素的所述灰阶模式，根据已确定的所述灰阶模式将m像素的各像素的显示状态以0或1表示的m位显示数据输出至所述多线同时选择驱动用译码器中，所述多线同时选择驱动用译码器根据所述m位显示数据，也可生成所述驱动电压选择数据，并输出至所述多个锁存电路。

另外，在本发明中，所述n位显示数据与来自控制电路的时钟信号的上升沿或下降沿中的一个同步，被从所述显示存储器读出，所述地址译码器与所述时钟信号的上升沿或下降沿中的另一个同步，也可输出所述锁存脉冲。

根据本发明，输出地址译码器的锁存脉冲的定时和从显示存储器读出显示数据的定时可随时钟而错开，因此，对将由所述译码器进行译码处理的数据作为对象的锁存电路，地址译码器可输出锁存脉冲。

另外，本发明涉及一种电子设备，包括上述任一个的显示驱动器、显示面板、驱动所述显示面板扫描线的扫描驱动器、控制所述显示驱动器及所述扫描驱动器的控制器、及电源电路。

附图说明

图1为本实施例所涉及的显示驱动器的框图。

图2为示出本实施例所涉及的地址译码器和多个锁存电路的连接的图。

图3为示出本实施例所涉及的移位寄存器的一部分的图。

图4为示出存储在本实施例所涉及的显示存储器上的显示数据和显示面板的像素之间对应关系的图。

图5为用于说明FRC译码器和MLS译码器动作的框图。

图6为示出本实施例所涉及的显示期间、帧期间以及域期间的关系的图。

图7为示出本实施例所涉及的显示模式表格的一例图。

图8为用于说明本实施例所涉及的FRC译码器动作的图。

图9为向本实施例所涉及的锁存电路上输入锁存脉中时的时序图。

图10为详细示出图9所示期间的一部的时序图。

图11为示出本实施例所涉及的地址译码器的图。

图12为示出本实施例所涉及的地址转换电路的图。

图13为用于说明本实施例所涉及的横向移动显示的图。

图14为用于说明本实施例所涉及的横向移动显示的其它图。

图15为用于说明本实施例所涉及的横向移动显示的其它图。

图16为用于说明本实施例所涉及的横向移动显示的其它图。

图17为用于说明本实施例所涉及的左右翻转显示的图。

图18为用于说明本实施例所涉及的左右翻转显示的其它图。

图19为示出本实施例所涉及的地址转换电路的其它图。

图20为示出本实施例所涉及的显示存储器的图。

图21为示出设置在本实施例所涉及的显示存储器上的存储单元和显示数据之间关系的图。

图22为示出比较例的显示驱动器的图。

图23为示出比较例的显示存储器的图。

图24为示出比较例的小诗存储器的一部分的电路图。

图25为示出本实施例的变形例所涉及的显示驱动器的图。

图26为示出本实施例所涉及的电子设备的图。

具体实施方式

下面，参照附图对本发明的一个实施例进行说明。下面说明的实施倒，并不是对权利要求中所述的本发明内容的不当限定。另外，下面说明的结构并非都是本发明的必要构成要件。

1.显示驱动器

图1为显示驱动器10的框图。在本实施例中，显示驱动器10包括译码器100、显示存储器200、控制电路300、地址译码器400、数据线驱动部DRV以及多个锁存电路LA1～LAx(x为大于等于2的整数)。

译码器100，包括FRC译码器(广义上为灰阶译码器)110以及MLS译码器(广义上为多线同时选择驱动用译码器)120。FRC译码器110，使用了FRC(Frame-Rate-Control)方式作为灰阶显示方式。本实施例的FRC译码器110，对于各像素可使用2位的灰阶数据(广义上为k位灰阶数据)而进行4灰阶的灰阶表现，但并不限定于此。例如，也可以将灰阶数据的数据长度设置为4位，进行16灰阶的灰阶表现。由此，对于FRC译码器110，可以根据希望灰阶表现的灰阶数设置灰阶数据的数据长度。另外，MLS译码器120，使用了MLS(Multi-Line-Selection)驱动方式(多线同时选择驱动方式)作为驱动方式。本实施例的MLS译码器120，进行关于显示面板的扫描线的例如4线同时选择驱动，但是并不限定于此。例如，3、5～8线同时选择驱动等、可适当设置同时选择的线数量。另外，本实施例可对应彩色显示，也可将本实施例的一个像素作为彩色显示的RGB中R像素、G像素、B像素中的某一个像素。

在显示存储器200上，存储着用于在显示面板上显示图像的显示数据。显示数据DA1，由n位数据(相同意义上的n位显示数据)构成，是当选择了显示存储器200的例如字线WL1时读出的数据。即，当选择了一根字线时，从显示存储器200中至少可读出一个显示数据DA1。在本实施例中，例如，字线沿着Y方向延伸形成在显示存储器200上。在显示存储器200上，沿着X方向排列多个字线WL1～WLQ(Q为大于等于2的整数)，但并不限定于此，例如一根字线也是可以的。

显示数据DA1，具有例如多个像素(广义上为m像素、m为大于等于2的整数)的灰阶数据。

显示存储器200，接收控制电路300的控制信号，并根据控制信号选择例如字线WL1，将n位显示数据DA1输出至译码器100。控制电路300的控制信号，包括从显示存储器200的多个字线中选择字线的选择信号(广义上为显示存储器的地址信息)。

译码器100，对从显示存储器200读出的n位显示数据DA1进行译码处理。

FRC译码器110，对包含在n位显示数据DA1的m像素的灰阶数据进行译码处理。

MLS译码器120，根据FRC译码器110的处理结果生成驱动电压选择数据，并输出至多个锁存电路LA1～LAx。例如，MLS驱动方式中，使同时选择驱动的数量为4线时，数据线驱动部DRV使用的电压例如有5种，因此，驱动电压选择数据是3位数据为宜。

地址译码器400，例如接收选择字线的选择信号(显示存储器的地址信息)。地址译码器400包含地址转换电路410，但是并不限定于此。地址译码器400，也可以是省略了例如地址转换电路410的结构。地址转换电路410的详细将在后面叙述。地址译码器400，根据选择字线的选择信号从多个锁存电路LA1～LAx中选择一个锁存电路，并向选中的锁存电路输出锁存脉冲。接收锁存脉冲的锁存电路，锁存驱动电压选择数据。此外，也可以是不使用这样的选择信号(地址信息)来输出锁存脉冲的结构。

例如，通过选择显示存储器200的字线WL1，显示数据DA1输入至译码器100。显示数据DA1由译码器100进行译码处理，而已被译码处理的数据作为驱动电压选择数据输出至总线LB1上。由此，选择字线WL1时的选择信号输出至地址译码器400上。地址译码器400，根据选择该字线WL1的信号，通过总线LB2将锁存脉冲LP1输出至锁存电路LA1上。即，锁存电路LA1，锁存对显示数据DA1进行译码处理得到的驱动电压选择数据。这种数据锁存，通过依次选择多个字线WL1～WLQ来完成。

数据线驱动部DRV，根据存储在锁存电路LA1～LAx的驱动电压选择数据，驱动显示面板的各数据线。下面，相同的附图标记表示相同的意义。

图2为地址译码器400和多个锁存电路LA1～LAx的连接的图。地址转换电路410，对横向移动数据SCD及包括显示存储器200的被选中的字线的地址信息的字线选择信号WLS进行运算处理，并根据其运算结果选择锁存电路。通过设置该横向移动数据SCD，可在显示面板上使显示数据横向移动显示。将在后面对横向移动显示进行详细叙述。

地址译码器400，接收来自控制电路300的字线选择信号WLS，并向由地址转换电路410选择的锁存电路输出锁存脉冲。此时，地址转换电路410，从控制电路300接收与横向移动数据SCD不同的字线选择信号。包含在字线选择信号中的字线地址信息，包括可指定地址的信息，该地址的信息是指分配给各锁存电路LA1～LAx的地址中的某一个地址的信息。根据该信息，译码器400可从字线地址信息中得到分配给各锁存电路LA1～LAx的地址中的某个地址。另外，横向移动数据SCD例如为0值时，不进行横向移动显示，而是通常的显示(例如，不进行横向移动显示或左右翻转显示的显示)。具体地，例如选择了字线WL1时，驱动电压选择数据VSD1通过译码器100被输出到总线LB1上。当横向移动数据SCD例如为0值时，地址转换电路410根据被分配给锁存电路LA1的地址，选择锁存电路LA1。由此，地址译码器400向锁存电路LA1输出锁存脉冲LP1，而在锁存电路LA1上存储驱动电压选择数据VSD1。由此，数据线驱动部DRV1驱动数据线，从而对应于显示数据DA1的像素被显示。

代替地址译码器400以及锁存电路LA1～LAx，也可以使用移位寄存器。图3为示出移位寄存器SR结构的一部分的图。多个触发器FF(广义上为锁存电路)被串联连接，从而构成了移位寄存器SR。前级的触发器FF的数据输出Q(广义上为输出端子)，连接在后级的触发器FF的数据输入D(广义上为输入端子)。驱动电压选择数据，通过总线LB3从译码器100向移位寄存器SR输入。与输入各触发器FF的时钟输入C的时钟信号同步，存储在各触发器FF的数据相对于DR1方向向右侧移位。设置在各触发器FF之间的输出线OL，例如通过线锁存电路等连接在数据线驱动部DRV上。例如，当一扫描线的数据存储在移位寄存器SR后，通过向线锁存电路等输出锁存脉冲，从而在锁存电路等上存储驱动电压选择数据。由此，数据线驱动部DRV，可按照存储在线锁存电路等的驱动电压选择数据驱动数据线。

图4为示出通常显示(例如不进行横向移动显示或左右翻转显示的显示)时的存储在显示存储器200的显示数据和显示面板500的像素之间的对应关系的图。显示存储器200的显示数据DA1，由译码器100进行译码处理。在通常显示中，已被译码处理的数据作为驱动电压VSD1存储在锁存电路LA1。数据线驱动部DRV1根据电压选择数据VSD1驱动数据线DL1。此时，同时被选中的m个像素PA1由数据线DL1进行电压控制。即，显示存储器200的显示数据DA1与显示面板500的m个像素PA1对应。同样地，显示存储器200的显示数据DA2与显示面板500的m个像素PA2对应。

例如，在一个像素上使用k位(k为大于等于1的整数)的灰阶数据时，通过选择字线WL1而得到的n位显示数据DA1，为了显示m个像素PA1，由(k×m)位构成。即，通过对显示存储器200进行一次字线选择，从而(k×m)位的显示数据输出至译码器100，在译码器100中进行用于使m个像素显示在显示面板500的译码处理。

2.译码器

图5为说明FRC译码器110和MLS译码器120的动作的框图。图5中，示出了n位显示数据例如为8位显示数据DA1的情况。符号D0～D7表示8位显示数据DA1的各个位的数据。本实施例的译码器100，例如使用了4灰阶表现、4线同时选择驱动方式(广义上为同时选择驱动m条扫描线的多线同时选择驱动方式)，因此，8位显示数据DA1包括4像素的显示数据，4像素的各像素灰阶由2位灰阶数据表示。在此，将成为8位显示数据DA1对象的4像素，称为第一～第四像素。即，显示数据DA1的D0、D1为第一像素的灰阶数据，D2以及D3为第二像素的灰阶数据。同样地，显示数据DA1的D4～D7也为第三、第四像素的灰阶数据。

8位显示数据DA1，被FRC译码器110进行了译码处理。FRC译码器110，包含了FRCROM(广义上为灰阶ROM)112，但并不限定于此。FRC译码器110，从控制电路300接收帧信息。在帧信息中，显示数据DA1包含了被译码处理时刻的帧号。FRCROM 112，是根据帧号以及像素的灰阶数据，存储用于确定对应一个像素的一位数据(广义上为显示模式)的存储电路。

FRC译码器110，根据存储在FRCROM 112的显示模式表格(参照图7)，从该帧信息、第一～第四像素灰阶数据D0～D7中，输出4位(广义上为m位)的显示数据MA1(广义上为m像素的显示数据)。图5中，符号MD0～MD3示出了显示数据MA1的各个位的数据。

MLS译码器120，对4位显示数据MA1进行译码处理，从而生成驱动选择数据VSD1，并输出至多个锁存电路LA1～LAx。此外，驱动电压选择数据VSD1，被多个锁存电路LA1～LAx中的、例如从地址译码器400接收锁存脉冲LP1的锁存电路LA1锁存。

FRC灰阶法(帧灰阶法)，将显示一个画面的显示期间作为显示期间1T时，将显示期间1T分割为帧期间，在各帧期间中控制是否显示像素。FRC灰阶法，通过调整显示像素的帧期间的数量来实现灰阶表现。此外，包含在所述帧信息中的帧号，是用于择一选择各帧期间的号。例如，图6中示出了将显示期间1T分割为4个帧期间的示例。例如，进行4灰阶的灰阶表现时，为2位灰阶数据(11)时，可以在图6的各帧期间帧1～帧4的例如全部帧期间中显示像素。为2位的灰阶数据为(01)时，可以在图6的各帧期间帧1～帧4中例如某一帧期间内显示像素。

此外，在本实施例中，进行例如4线同时选择驱动，因此，由FRC译码器110进行译码处理的数据，由MLS译码器120进行译码处理。此时，各帧期间帧1～帧4，包括4个域(字段)期间F1～F4。根据在各个帧期间中由译码器110进行译码处理的数据，在各域期间中生成驱动电压选择数据，从而进行4线同时选择驱动。

图7中示出了显示模式表格的一例。FRC译码器110，随着存储在FRCROM 112内的显示模式表格，输出显示数据MA1。显示模式表格，如图7所示，是用于根据帧号和灰阶数据确定一位的值的表格。例如，在图6的帧期间帧1中对显示数据进行译码处理时，即帧号为1时，对像素的灰阶数据(00)输出0值。帧号为4时，对像素的灰阶数据(00)输出0值，对像素灰阶数据(10)输出1值。

图8所示的各显示数据MA1-1～MA1-4，示出了显示数据DA1的各数据D0～D7的值例如为(00011011)时的各帧期间中译码输出的显示数据MA1。按照图7的显示模式表格，在帧1期间中，显示数据MA1-1的各数据MD0～MD3的值为(0111)被译码输出。在帧2期间中，显示数据MA1-2的各数据MD0～MD3的值为(0001)被输出。同样地，显示数据MA1-3、MA1-4的各数据MD0～MD3的值为(0011)、(0111)被输出。

此外，在图8中示出了显示数据的各数据值为1时显示像素、各数据值为0时不显示像素的示意图，反之也可。

其次，使用图9、图10对从显示存储器200n位显示数据依次被译码处理，驱动电压选择数据输出至多个锁存电路LA1～LAx的流程进行说明。

图9为通常显示中向多个锁存电路LA1～LAx输入锁存脉冲时的时序图。字线选择信号是用于从显示存储器200的多个字线中选择字线的选择信号(广义上为显示存储器的地址信息)。根据符号E1所示的字线选择信号，驱动电压选择数据被锁存在锁存电路LA1上。显示存储器200的字线WL1～WLQ依次被选中，从而在多个锁存电路LA1～LAx上锁存驱动电压选择数据。在多个锁存电路LA1～LAx上锁存驱动电压选择信号后，符号E2所示的输出允许信号输出至多个数据线驱动部DRV，从而多个数据线被多个数据线驱动部DRV驱动。

图10为放大了图9的符号SD中所示的期间的时序图。期间SD，例如与时钟信号的1周期相当。与符号E3所示的时钟信号的上升沿同步，字线选择信号从控制电路300输出至显示存储器200。在显示存储器200中，根据字线选择信号选择例如字线WL1。由此，在例如符号E4所示的定时(timing)，显示数据DA1输入至FRC译码器110中，从而被FRC译码器100进行译码处理。被FRC译码器110进行译码处理的数据，在例如符号E5所示的定时，向MLS译码器120输入，从而被MLS译码器120进行译码处理。已被MLS译码器120进行了译码处理的数据，例如作为驱动电压选择数据VSD1输出至多个锁存电路LA1～LAx。

与符号E6所示的时钟信号的下降沿同步，例如符号E7所示的锁存脉冲LP1从地址译码器400输出至锁存电路LA1。由此，锁存电路LA1可锁存由MLS译码器120生成的驱动电压选择数据VSD1。

在比符号E6所示的时钟信号的下降沿更前的期间中，MLS译码器120将译码处理来自FRC译码器110的输出数据。由此，在符号E6所示的时钟信号的下降沿的定时中，MLS译码器120可输出电压选择数据VSD1。

此外，字线选择信号与时钟信号的上升沿同步被输出，例如锁存脉冲LP1与时钟信号的下降沿同步被输出，但是并不限定于此。例如，字线选择信号也可以与时钟信号的下降沿同步被输出，锁存脉冲LP1也可以与时钟信号的上升沿同步被输出。

另外，与时钟信号的上升沿同步输出字线选择信号，但不与时钟信号的下降沿同步输出锁存脉冲LP1，而是通过使用例如延迟电路从与字线选择信号相同的时钟信号的上升沿开始确保足够用于FRC译码器110和MLS译码器120进行处理的时间后，生成锁存脉冲LP1。

此外，时钟信号的上升下降沿和其他信号的上升下降沿同步，包括时钟信号的上升下降沿和其他信号的上升下降沿的时间差均一，也包括与时钟信号的下降沿同时设定其他信号的上升下降沿。

3.地址译码器

图11的地址译码器400包括诸如地址转换电路410。由此，无需将写入在显示存储器200的显示数据重新写入，对显示面板容易进行横向移动显示、左右翻转显示成为可能。

首先，对横向移动显示进行说明。锁存地址数据LAD示出了分配给锁存电路的地址数据。地址译码器400，通过接收字线的地址信息，可得到分配给各锁存电路LA1～LAx的地址中的某个地址。地址转换电路410对锁存地址数据LAD和横向移动数据SCD进行运算处理。例如，用C1～Cx表示该运算结果的数据的各个位的数据时，地址转换电路410将数据XC1～XCx输出至多个逻辑电路AND，该数据XC1～XCx为翻转了各数据C1～Cx的数据。各逻辑电路AND至少具备x根的输入。接收来自地址转换电路410的输出数据XC1～XCx的各逻辑电路AND，在各逻辑电路AND上以互斥地组合而设置了几个倒相器INV3，从而互斥地输出真值(例如值1、高电平信号等)。各逻辑电路AND的输出连接锁存电路LA1～LAx。由此，锁存电路LA1～LAx。可互斥地接收锁存脉冲。

图12为示出地址转换电路410的图。地址转换电路410包括运算电路420。运算电路420包括加法电路422以及减法电路424，但是并不限定于此。也可以省略加法电路422或减法电路424中的任一个。接收锁存地址数据LAD以及横向移动数据SCD的地址转换电路410，在运算电路420上进行运算处理。运算电路420对锁存地址数据LAD以及横向移动数据SCD进行加法处理或减法处理。进行加法处理时，加法电路422例如对锁存地址数据LAD和横向移动数据SCD进行加法运算。另外，进行减法处理时，减法电路424例如从锁存地址数据LAD减去横向移动数据SCD。将这些加法结果或减法结果作为运算电路420的输出数据输出。运算电路420的输出数据的各个位的数据C1～Cx，例如被倒相器等翻转，从而作为数据XC1～XCx输出。

下面，利用图13～图16说明横向移动显示的流程。图13为表示由横向移动数据SCD例如为0值时的n位显示数据DA1显示的m个像素PA1的图。不进行横向移动显示时，可将横向移动数据SCD设置为例如0值。由此，锁存脉冲根据锁存地址数据LAD被输出至锁存电路LA1，因此，n位显示数据DA1被译码器100译码处理，从而被锁存电路LA1锁存。即，数据线被数据线驱动部DRV1驱动，从而显示面板500的m个像素PA1被显示。

图14为沿X方向、在作为右方向的DR2方向(广义上为第一方向)上进行一像素横向移动显示的图。在DR2方向上进行1像素的横向移动显示时，可将横向移动数据SCD设置为例如1值。在图12的运算电路420上，对锁存地址数据LAD和横向移动数据SCD进行例如加法处理。由此，地址转换电路410的输出，与图13的情况不同，成为表示锁存电路LA2的数据。地址译码器400根据地址转换电路410的输出，向锁存电路LA2输出锁存脉冲。由此，n位显示数据DA1被译码器100译码处理并被锁存电路LA2锁存。即，数据线驱动部DRV2驱动数据线，m个像素PA2被显示。总之，比较图13的m个像素PA1和图14的m个像素PA2可知，通过将横向移动数据SCD设置为1值，沿X方向、向右可进行一像素横向移动显示。

图15为被横向移动数据SCD例如为0值时的n位显示数据DA2显示的m个像素PA2的图。n位显示数据DA2，通过选中例如图1的显示存储器200的字线WL2来输出的显示数据。此时，利用当字线WL2被选中时的字线地址信息，地址译码器400得到分配给锁存电路LA2的锁存地址数据LAD。总之，当横向移动数据SCD例如为0值时，地址译码器400将锁存脉冲输出至锁存电路LA2，因此，n位显示数据DA2被译码器100译码处理并被锁存电路LA2锁存。由此，数据线驱动部DRV2驱动数据线，从而显示面板500的m个像素PA2被显示。

图16中示出了将n位显示数据DA2，在沿X方向、向左的DR3方向(广义上为第二方向)上进行一像素横向移动显示的情况。在DR3方向上进行一像素横向移动显示时，可以将横向移动数据SCD设置为例如1值。图12的运算电路420进行例如从锁存地址数据LAD减去横向移动数据SCD的减法处理。由此，地址转换电路410的输出与图15时的不同，为表示锁存电路LA1的数据。地址译码器400随着地址转换电路410的输出，向锁存电路LA1输出锁存脉冲。由此，n位显示数据DA2被译码器100译码处理并被锁存电路LA1锁存。即，数据线驱动部DRV1驱动数据线，从而m个像素PA1被显示。

上述内容并不仅限在一像素的横向移动显示。在沿X方向、向右或向左的方向上，欲显示例如两像素横向移动显示时，可将横向移动数据SCD设置为2值。例如，数据线数量为64根时，数据线的数量可以由6位表示。对应于此时的显示数据DA2的锁存地址数据LAD，例如可表示为(000001)。对此，两像素的横向移动显示的横向移动数据SCD，例如可表示为(000010)。此时，图12的运算电路420进行例如从显示数据DA2中减去横向移动数据SCD的减法处理时，使用2的补码符号的话，则为(000001)-(000010)＝(000001)+(111110)＝(111111)。当X方向的最左侧数据线是第一数据线时，(111111)就是分配给与X方向的最右侧的数据线对应的锁存电路的地址。即，将某显示数据进行横向移动显示时，可驱动X方向上最左侧的数据线，之后可驱动X方向上最右侧的数据线。相反，也可以驱动X方向上最右侧的数据线，之后可驱动X方向上最左侧的数据线。

总之，欲在沿X方向、向右或向左的方向上进行例如ss(ss为大于等于1的整数)像素横向移动显示时，可以将横向移动数据SCD的值设置为ss值。

此外，在沿着X方向的右方向上横向移动显示时，也可以将横向移动数据设置成例如(-1)值，使用运算电路420进行减法处理。即，将横向移动数据SCD的值设置为负值，并使用减法电路424进行减法处理，由此可以沿着X方向向右横向移动显示。另外，沿着X方向向左横向移动显示时，也可以将横向移动数据SCD设置成例如(-1)值，使用加法电路422进行加法处理。即，将横向移动数据SCD的值设置为负值，并使用加法电路422进行加法处理，由此可以沿着X方向向左横向移动显示。

下面，对左右翻转显示进行说明。图17为用于说明左右翻转显示的框图。图17为了简化说明简，示出了4个数据线驱动部DRV1～DRV4、4个锁存电路LA1～LA4、被各数据线驱动部DRV1～DRV4显示驱动的4个显示区域A～D，但是并不限定于此。在包括有地址转换电路410的显示驱动器中，当进行通常显示时，与前面所述的实施例同样，通过选择字线WL1，显示数据DA1通过译码器100进行译码处理，经过了译码处理的数据锁存在锁存电路LA1中。此时，字线的地址信息所包含的锁存地址数据LAD及分配到锁存电路LA1中的地址是例如0值。即，地址译码器400向与锁存地址数据LAD相同值的地址所分配的锁存电路LA1输出锁存脉冲LP1。由此，数据线驱动部DRV1驱动显示面板510的显示区域A。通过从显示存储器200按顺序读出显示数据，显示出显示区域A～D。

当进行左右翻转显示时，向锁存电路输出锁存脉冲，该锁存电路根据读取显示数据DA1时的锁存地址数据LAD及显示面板510的数据线的数目被确定。图18为表示对图17所示的显示面板510进行左右翻转显示情况的图。

当左右翻转显示时，通过选择字线WL1，显示数据DA1通过译码器100进行译码处理，经过了译码处理的数据锁存在锁存电路LA4中。此时，字线的地址信息中所包含的锁存地址数据LAD与前面所述同样都是0。但是，根据图18，被分配给锁存电路LA4的地址为3，锁存脉冲从地址译码器400向锁存电路LA4输出。这是地址转换电路410的作用的缘故。左右翻转显示时，地址转换电路410根据锁存地址数据LAD以及数据线的数量，从4个锁存电路LA1～LA4中选择锁存电路LA4，并向锁存电路LA4输出锁存脉冲。使显示面板510的数据线的数量为S(S为大于等于2的整数)时，选择锁存电路LA4之际，在地址转换电路410的运算电路420上例如运算(S-1)-LAD。即，图18时，得到(4-1)-0＝3。根据该结果，选择分配3的地址值的锁存电路LA4，锁存脉冲输入给锁存电路LA4。

总之，通过从数据线的数量S减法1值的值(广义上为左右翻转数据)中减去锁存地址数据LAD的值，可得到用于左右翻转显示的锁存电路的地址。通过对从显示存储器200依次读出的显示数据进行上述处理，左右翻转显示可容易实现。

另外，即使用了图19所示的地址转换电路412，也可以容易实现左右翻转显示。在图19的地址转换电路412上，替代设置在图12的地址转换电路410的倒相器而设置了例如异或电路EXOR。在各异或电路EXOR中的一个输入上，输入了翻转模式信号RM。在各异或电路EXOR的另一个输入上，输入了运算电路420的输出数据C1～Cx。在此，翻转模式信号RM，定义为在通常显示时设置为高电平信号(或逻辑值1)，左右翻转显示时设置为低电平信号(或逻辑值0)。

例如需要通常显示时，翻转模式信号RM设置为逻辑值1，因此，在各异或电路EXOR的一个输入上输入了逻辑值1。在各异或电路EXOR的另一个上输入了逻辑值0的异或电路EXOR的输出，变为逻辑值1。另外，在各异或电路EXOR的另一个输入上输入了逻辑值1的异或电路EXOR的输出变为逻辑值0。即，各异或电路EXOR，作为倒相器工作，因此，具有与图12的地址转换电路410相同的功能。

另一方面，当需要进行左右翻转显示时，因为翻转模式信号RM设置为逻辑值0，所以，在各个异或电路EXOR的一个输入上输入逻辑值0。此时，各个异或电路EXOR的输出变成向各个异或电路EXOR的另一个输入上输入的逻辑值。例如，在各个异或电路EXOR的另一个输入上输入了逻辑值1的异或电路EXOR的输出变为逻辑值1。即，运算电路420的输出数据C1～Cx不发生翻转，数据C1～Cx变成地址转换电路412的输出。

与图11所示的地址转换电路410相同，地址转换电路412的输出数据输出至地址译码器400的多个逻辑电路AND。但是，当翻转模式信号RM为逻辑值0时，图11的各逻辑电路AND上输入不被翻转的数据C1～Cx。例如，数据C1～Cx全部为逻辑值0时，在全部的输入上连接了倒相器INV3的逻辑电路AND的输出变为逻辑值1。总之，连接在锁存电路LAx的逻辑电路AND的输出变为逻辑值1，从多个锁存电路LA1～LAx中选择锁存电路LAx。

但是，在为通常显示的情况下，当数据C1～Cx全部为逻辑值0时，作为其翻转数据的XC1～XCx全部是逻辑值1，所以，连接于图11的锁存电路LA1的逻辑电路AND的输出变为逻辑值1。即，当地址转换电路410的输出数据C1～Cx全部为逻辑值0时，向锁存电路LA1输入锁存脉冲。

即，根据翻转模式信号RM，选中的锁存电路在X方向上左右相反，左右翻转显示容易进行。并且，该地址转换电路412也可以在运算电路420上进行用于横向移动显示的运算，所以，左右翻转显示状态下的横向移动显示也可以简单地进行。

根据以上所述的本实施例及变形例，通过自由选择多个锁存电路LA1～LAx，不必重新写入例如显示存储器的显示数据，就可以驱动与选中的锁存电路对应的数据线，在显示面板上显示显示数据。如横向移动显示、左右移动显示等所示，当成为显示数据的对象的像素位置实时地变化时，在比较例中，每次像素位置变化都需要更新显示存储器的显示数据，使控制复杂化，而且还存在增加了处理器等的负荷的问题。但是，本实施例及其变形例中不需重写例如显示存储器的显示数据，就可以进行横向移动显示和左右翻转显示。

4.显示存储器

图20上示出了显示存储器200。显示存储器200上，设置着多个位线BL。各位线BL沿X方向延伸而形成。当例如字线WL1被选中时，从多个位线BL输出n位数据。

图21示出了设置在显示存储器200上的多个存储单元和显示数据DA1之间的关系。图21示出了显示存储器200的一部分。在位线NBL1～NBL4的各位线上，输入了输入至位线BL1～BL4的各位线上的信号被翻转的翻转信号。显示存储器200的各存储单元，包括N型晶体管NTR1、NTR2以及倒相器INV1、INV2。例如存储单元MC1，通过位线BL1、NBL1进行数据的读写。总之，存储单元MC1，利用同一系统的线进行数据输入以及输出，因此，在此成为1通道的存储单元。

当字线WL1被选中时，存储单元MC1的N型晶体管NTR1、NTR2的栅极为导通状态。由此，可从存储单元MC1读出数据，或可向存储单元MC1写入数据。排列了多个这样的1通道存储单元的显示存储器200上存储了显示数据DA1。n位显示数据DA1的数据D0，例如存储在存储单元MC1上。n位显示数据DA1的数据D1，例如存储在存储单元MC2上。同样地，显示数据DA1的数据D2、D3，例如存储在存储单元MC3、MC4上。

存储在显示存储器200上的显示数据DA1，通过选择字线WL1输出至译码器100。例如，通过读出放大器等读出位线BL1、NBL1的输出，从而可读出显示数据DA1的数据D0。对于显示数据DA1的数据D2～D3也同样，可从位线BL2～BL4、位线NBL2～NBL4的输出读出。

5.与比较例的比较

图22为示出比较例的显示驱动器1000的图。显示驱动器1000，例如包括显示存储器210、多个译码器1100、多个锁存电路1200以及多个数据线驱动部1300。译码器1100例如包括译码灰阶数据的灰阶译码器以及生成选择数据线驱动部1300的驱动电压的数据的多线同时选择驱动译码器。

在显示存储器210上，字线沿X方向延伸而形成。另外，在显示存储器210上位线QBL沿Y方向延伸而形成，多个位线QBL沿X方向排列。在显示存储器210上，沿Y方向排列了多个字线WLX，但是为了简化说明，图22中示出了一根字线WLX1。

当字线WLX1被选中时，来自存储在显示存储器210的n位显示数据DA1中的、存储在与字线WLX1连接的存储单元的1位数据DA1-1，向译码器1100A输出。同样地，来自n位显示数据DA2～DAx(x为大于等于2的整数)中的、存储在与字线WLX1连接的存储单元的1位数据，通过位线QBL向各译码器1100输出。

总之，通过一次字线选择，向多个译码器1100的各译码器输出1位显示数据。例如，为了使译码器1100译码处理显示数据所需的信息量为n位时，通过在各译码器1100上设置锁存电路等，n次选择字线，可将n位数据存储在译码器1100上。

但是，显示面板为高分辨率时，随着数据线的增加，译码器1100的数量也将增加。该译码器1100的数量的增加，将引起芯片面积的增大，从而增加制造成本。在本实施例的显示驱动器10中，例如一个译码器100将驱动电压选择数据输出至多个锁存电路LA1～LAx，因此，可大幅缩小芯片面积。芯片面积的缩小，除了削减制造成本，还可提高设计的自由度。

下面，说明像比较例的显示驱动器1000的显示存储器210写入显示数据的动作。图23为示出比较例的显示存储器210的图。显示存储器210，除了多个位线QBL，还包括多个字线WLY。各字线WLY在显示存储器210上沿Y方向延伸形成。将n位显示数据DA1写入显示存储器210上时，字线WLY将被选中，在连接字线WLY-1的存储单元上写入显示数据DA1。即，n位显示数据DA1的各位的数据，存储在沿Y方向排列的存储单元上。存储了该显示数据DA1的各个位的数据的存储单元的排列，与存储在本实施例的显示存储器200上的n位显示数据DA1相同。

总之，与使用比较例的显示驱动器1000时相同，可向显示存储器200写入显示数据DA1。例如，为使用比较例的显示驱动器1000而制作的存储器控制程序，也可容易地适用于本实施例的显示驱动器10。在这样的对显示存储器的显示数据的写入方法中，具有与比较例的显示驱动器1000的互换性，由此，可以缩短设计时间。

还有，本实施例的显示存储器200，与比较例的显示存储器210相比，可存储在显示存储器的单位面积的数据量被扩大。即，相当于1位存储单元的版面尺寸缩小，设置在显示存储器上的配线数也被削减。由此，例如包括显示存储器200的显示驱动器10，与比较例的显示驱动器1000相比，可以大幅缩小芯片面积，从而达到降低制造成本的效果。

为了说明上述效果，在图24上示出了表示比较例的显示存储器210的一部分的电路图。在显示存储器210上，如前述设置了多个字线WLY、多个位线QBL、多个字线WLX。另外，在显示存储器210上，设置了多个沿X方向延伸形成的位线BL、NBL，但是图24中作为其一部分示出了位线BL1～BL4、NBL1～NBL4。显示存储器210中，可存储1位数据的存储单元，包含N型晶体管NTR1、NTR2以及P型晶体管PTR3、PTR4。另外，显示存储器210的存储单元包括倒相器INV1、INV2。

向该显示存储器210写入显示数据之际，沿Y方向延伸形成的字线WLY被选中，通过沿X方向延伸形成的位线BL、NBL向各存储单元写入数据。从显示存储器210读出显示数据之际，沿X方向延伸形成的字线WLX被选中，通过Y方向延伸形成的位线QBL输出存储在各存储单元的数据。这样对于一个存储单元，数据例如从位线BL1、NBL1的两系统输入，存储在存储单元的数据从与位线BL1、NBL1不是一个系统的、例如位线QBL的1系统输出的单元称为1.5通道的存储单元。

在此，观察图21所示的1通道的存储单元时，图21的1通道存储单元上，没有设置在比较例的1.5通道的存储单元上设置的2个P型晶体管PTR3、PTR4。还有，设置在比较例的显示存储器210上的多个字线WLX以及多个位线QBL，没有设置在本实施例的显示存储器200上。即，显示存储器200和显示存储器210可存储同容量的数据时，本实施例的显示存储器200，与比较例的显示存储器210相比可大幅缩小芯片大小。

6.变形例

图1的显示驱动器10包括：译码器100、显示存储器200、控制电路300、地址译码器400、数据线驱动部DRV以及锁存电路LA1～LAx，但是并不限定于此。例如，显示驱动器10，省略上述电路等中的某一个或包含其它电路也是可能的。例如，显示驱动器10，可省略显示存储器200、控制电路300、或地址译码器400。

另外，图1的译码器100包括FRC译码器110以及MLS译码器120，但并不限定于此。例如，在译码器100中，可省略FRC译码器110或MLS译码器120。

图25中示出了本实施例的显示驱动器10的变形例。本实施例的变形例的显示驱动器2000包括：显示存储器200、译码器101和102、地址译码器400、多个锁存电路、多个数据线驱动部，但是并不限定于此。例如，显示驱动器2000也可以是省略了显示存储器200的结构。从显示存储器200读出n位显示数据DA1以及n位显示数据DA2的合计2n位数据。2n位数据中，例如将n位显示数据DA1输出至译码器101，例如将n位显示数据DA2输出至译码器102。当显示面板的分辨率变高时，在1个显示期间中不追加显示数据的译码处理就有可能影响显示面板的显示状态。但是，通过使用显示驱动器2000，即使显示面板的分辨率更高的情况下，可将显示数据的译码处理分散在译码器101、102上，因此，可将显示数据高画质地显示在显示面板上。

7.电子设备

图26为示出包含本实施例所涉及的显示驱动器10的电子设备结构的框图。图27的电子设备4000包括：显示驱动器10、显示面板500、驱动显示面板500的扫描线的扫描驱动器4100、向显示驱动器10以及扫描驱动器4100提供控制信号等的控制器4200、电源4300，但并不限定于此。例如，也可以省略控制器4200或电源，也可以设置其它设备。

在电子设备4000上，设置了显示驱动器10，因此，可削减电子设备4000的制造成本。

此外，本发明不限于上述实施例中的说明，可进行各种的变形实施。例如，说明书或附图的描述中，作为广义或同义的术语(灰阶译码器、灰阶ROM、多线同时选择驱动用译码器、显示存储器的地址信息、锁存电路等)被引用的术语，说明书或附图的其它描述中，也可以替换成广义或同义的术语(FRC译码器、FRCROM、MLS译码器、选择字线的选择信号、触发器等)。

符号说明

10   显示驱动器       100  译码器         110 FRC译码器

112  FRCROM           120  MLS译码器      200 显示存储器

300  控制电路         400  地址译码器     410 地址转换电路

500  显示面板         4000 电子设备       4100扫描驱动器

4200 控制器           4300 电源           D   数据输入

DA1  显示数据         DA2  显示数据       DR2 第一方向

DR3  第二方向         DRV  数据线驱动部   FF  触发器

LA1～LAx锁存电路      LP1  锁存脉冲

MA1  显示数据         Q    数据输出

SCD  横向移动数据     SR   移位寄存器

VSD1 驱动电压选择数据 WL1～WLQ  字线

Claims (17)

1.一种显示驱动器，其特征在于包括：

译码器，对从显示存储器以n位为单位依次输出的n位显示数据进行译码处理，其中，n为大于等于2的整数；多个锁存电路，锁存已由所述译码器进行了译码处理的数据；

地址译码器，产生锁存脉冲，所述锁存脉冲用于使所述多个锁存电路锁存来自所述译码器的输出；以及

多个数据线驱动部，根据被所述多个锁存电路的各锁存电路锁存的数据，驱动显示面板的数据线，

其中，通过对所述显示存储器进行一次字线控制，从所述显示存储器读出所述n位显示数据，并输出至所述译码器；所述译码器，对从所述显示存储器以n位为单位依次输出的所述n位显示数据进行译码处理，并将所述译码处理过的数据依次输出至所述多个锁存电路；

所述地址译码器，根据读出所述n位显示数据时的所述显示存储器的地址信息和由控制电路任意设置的存储目的地指定信息，从所述多个锁存电路中选择一个，并向被选中的锁存电路输出所述锁存脉冲；

所述多个数据线驱动部的各数据线驱动部，在所述译码处理过的数据被存储在所述多个锁存电路后，驱动与所述多个数据线驱动部的各数据线驱动部对应的数据线。

2.根据权利要求1所述的显示驱动器，其特征在于：

由所述控制电路任意设置的存储目的地指定信息包括横向移动数据，

根据所述显示存储器的地址信息，设置表示所述译码处理过的数据的存储目的地的锁存地址数据，

所述地址译码器包括地址转换电路，

所述地址转换电路，接收所述横向移动数据及所述锁存地址数据，

当在显示面板上使图像在第一方向上横向移动时，对所述横向移动数据和所述锁存地址数据进行加法处理，并根据其结果从所述多个锁存电路中选择一个，并将所述锁存脉冲输出至被选中的锁存电路，

当在显示面板上使图像在与所述第一方向相反的第二方向上横向移动时，对所述横向移动数据和所述锁存地址数据进行减法处理，并根据其结果从所述多个锁存电路中选择一个，并将所述锁存脉冲输出至被选中的锁存电路。

3.根据权利要求1所述的显示驱动器，其特征在于：

由所述控制电路任意设置的存储目的地指定信息包括左右翻转数据，

根据所述显示存储器的地址信息，设置表示所述译码处理过的数据的存储目的地的锁存地址数据，

所述地址译码器包括地址转换电路，

所述地址转换电路，接收所述左右翻转数据及所述锁存地址数据，对所述左右翻转数据和所述锁存地址数据进行减法处理，并根据其结果从所述多个锁存电路中选择一个，并将所述锁存脉冲输出至被选中的锁存电路。

4.根据权利要求2所述的显示驱动器，其特征在于：

由所述控制电路任意设置的存储目的地指定信息还包括左右翻转数据；

所述地址转换电路，接收所述左右翻转数据及所述锁存地址数据，对所述左右翻转数据和所述锁存地址数据进行减法处理；

当使图像在显示面板上横向移动显示时，所述地址译码器向根据对所述横向移动数据和所述锁存地址数据进行加法处理或减法处理的结果选中的锁存电路输出锁存脉冲；当使图像在显示面板上左右翻转显示时，所述地址译码器向根据对所述左右翻转数据和所述锁存地址数据进行减法处理的结果选中的锁存电路输出锁存脉冲。

5.根据权利要求1至4中任一项所述的显示驱动器，其特征在于：

所述译码器包括多线同时选择驱动用译码器；

所述多线同时选择驱动用译码器，根据包含在所述n位的显示数据中的m像素的显示数据，生成用于从与扫描线的多线同时选择驱动对应的多个驱动电压中选择驱动电压的驱动电压选择数据，并将所述驱动电压选择数据输出至所述多个锁存电路，其中，m为大于等于2的整数。

6.根据权利要求5所述的显示驱动器，其特征在于：

所述多个数据线驱动部的各数据线驱动部，根据存储在

所述多个锁存电路中的所述驱动电压选择数据，从所述多个驱动电压中选择数据线驱动电压；

所述多个数据线驱动部的各数据线驱动部，使用所述数据线驱动电压驱动数据线。

7.根据权利要求1至4中任一项所述的显示驱动器，其特征在于：

所述译码器包括灰阶译码器；

所述灰阶译码器根据所述n位显示数据及帧号，确定成为所述n位显示数据的对象的像素的显示模式。

8.根据权利要求7所述的显示驱动器，其特征在于：

所述灰阶译码器，根据所述显示模式将0或1的数据输出至所述多个锁存电路中的至少一个。

9.根据权利要求7所述的显示驱动器，其特征在于：

所述译码器，还包括用于与同时选择驱动m条的扫描线的多线同时选择驱动方式对应的多线同时选择驱动用译码器，其中，m为大于等于2的整数；

所述多线同时选择驱动用译码器，根据由所述灰阶译码器确定的显示模式，将用于选择数据线驱动电压的驱动电压选择数据输出至所述多个锁存电路，所述数据线驱动电压用于驱动数据线。

10.根据权利要求9所述的显示驱动器，其特征在于：

所述多个数据线驱动部的各数据线驱动部，根据存储在所述多个锁存电路中的所述驱动电压选择数据，从用于与扫描线的多线同时选择驱动对应的多种驱动电压中选择数据线驱动电压；

所述多个数据线驱动部的各数据线驱动部，使用所述数据线驱动电压驱动数据线。

11.根据权利要求10所述的显示驱动器，其特征在于：

从所述n位显示数据中选取的m像素的显示数据中的各像素的灰阶以k位灰阶数据表示，其中，k为大于等于2的整数，n＝k×m；

所述灰阶译码器包括灰阶ROM，所述灰阶ROM根据所述k位灰阶数据和帧号确定表示两种显示状态的灰阶模式；

所述灰阶译码器根据所述灰阶ROM确定关于m像素的各个像素的所述灰阶模式，根据已确定的所述灰阶模式，将m像素的各像素的显示状态以0或1表示的m位显示数据输出至所述多线同时选择驱动用译码器；

所述多线同时选择驱动用译码器根据所述m位显示数据，生成所述驱动电压选择数据，并输出至所述多个锁存电路。

12.根据权利要求1至4中任一项所述的显示驱动器，其特征在于：

所述n位显示数据，与来自控制电路的时钟信号的上升沿或下降沿中的一个同步，被从所述显示存储器读出；

所述地址译码器与所述时钟信号的上升沿或下降沿中的另一个同步，输出所述锁存脉冲。

13.根据权利要求5所述的显示驱动器，其特征在于：

所述n位显示数据，与来自控制电路的时钟信号的上升沿或下降沿中的一个同步，被从所述显示存储器读出；

所述地址译码器与所述时钟信号的上升沿或下降沿中的另一个同步，输出所述锁存脉冲。

14.根据权利要求7所述的显示驱动器，其特征在于：

所述n位显示数据，与来自控制电路的时钟信号的上升沿或下降沿中的一个同步，被从所述显示存储器读出；

所述地址译码器与所述时钟信号的上升沿或下降沿中的另一个同步，输出所述锁存脉冲。

15.一种电子设备，其特征在于包括：

显示驱动器；

显示面板；

驱动所述显示面板的扫描线的扫描驱动器；

对所述显示驱动器及所述扫描驱动器进行控制的控制器；以及

电源电路，

其中，所述显示驱动器包括：

译码器，对从显示存储器以n位为单位依次输出的n位显示数据进行译码处理，其中，n为大于等于2的整数；多个锁存电路，锁存已由所述译码器进行了译码处理的数据；

地址译码器，产生锁存脉冲，所述锁存脉冲用于使所述多个锁存电路锁存来自所述译码器的输出；以及

多个数据线驱动部，根据被所述多个锁存电路的各锁存电路锁存的数据，驱动显示面板的数据线，

其中，所述n位显示数据，通过对所述显示存储器进行一次字线控制，被从所述显示存储器读出，并输出至所述译码器；

所述译码器，对从所述显示存储器以n位为单位依次输出的所述n位显示数据进行译码处理，并将所述译码处理过的数据依次输出至所述多个锁存电路；

所述地址译码器，根据读出所述n位显示数据时的所述显示存储器的地址信息和由控制电路任意设置的存储目的地指定信息，从所述多个锁存电路中选择一个，并向被选中的锁存电路输出所述锁存脉冲；

所述多个数据线驱动部的各数据线驱动部，在所述译码处理过的数据被存储在所述多个锁存电路中后，驱动与所述多个数据线驱动部的各数据线驱动部对应的数据线。

16.根据权利要求15所述的电子设备，其特征在于：

所述译码器包括多线同时选择驱动用译码器；

所述多线同时选择驱动用译码器，根据包含在所述n位的显示数据中的m像素的显示数据，生成用于从与扫描线的多线同时选择驱动对应的多个驱动电压中选择驱动电压的驱动电压选择数据，并将所述驱动电压选择数据输出至所述多个锁存电路，其中，m为大于等于2的整数。

17.根据权利要求15所述的电子设备，其特征在于：

所述译码器包括灰阶译码器；

所述灰阶译码器根据所述n位显示数据及帧号，确定成为所述n位显示数据的对象的像素的显示模式。

Images