JP2003099014A - 液晶駆動用制御回路及び液晶駆動用表示データの並び替え方法 - Google Patents
液晶駆動用制御回路及び液晶駆動用表示データの並び替え方法Info
- Publication number
- JP2003099014A JP2003099014A JP2001294433A JP2001294433A JP2003099014A JP 2003099014 A JP2003099014 A JP 2003099014A JP 2001294433 A JP2001294433 A JP 2001294433A JP 2001294433 A JP2001294433 A JP 2001294433A JP 2003099014 A JP2003099014 A JP 2003099014A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- display data
- bit position
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 表示方向を縦横の間で変更する際に、CPU
の負荷を大幅に軽減する。 【解決手段】 アドレスジェネレータAGに表示方向を
指定する信号DD、セグメントデータ幅を指定する信号
SDW、ホームアドレスHAが入力され、RAMアドレ
スRA、チップを選択する信号CS、リード信号RDが
生成されてRAM11に与えられ、バイト単位のデータ
D0〜D7が読み出されてセグメントデータバッファS
DBに与えられる。またアドレスジェネレータAGから
シフトパルスSPとビット位置指定信号BPGとが生成
されてセグメントバッファSDBに与えられる。セグメ
ントバッファSDBに、バイト単位のデータD0〜D7
が与えられて指定されたビット単位で格納され、出力さ
れてLCD駆動回路DCに与えられる。これにより、縦
横の表示方向をCPUに負担をかけることなく切り換え
ることができる。
の負荷を大幅に軽減する。 【解決手段】 アドレスジェネレータAGに表示方向を
指定する信号DD、セグメントデータ幅を指定する信号
SDW、ホームアドレスHAが入力され、RAMアドレ
スRA、チップを選択する信号CS、リード信号RDが
生成されてRAM11に与えられ、バイト単位のデータ
D0〜D7が読み出されてセグメントデータバッファS
DBに与えられる。またアドレスジェネレータAGから
シフトパルスSPとビット位置指定信号BPGとが生成
されてセグメントバッファSDBに与えられる。セグメ
ントバッファSDBに、バイト単位のデータD0〜D7
が与えられて指定されたビット単位で格納され、出力さ
れてLCD駆動回路DCに与えられる。これにより、縦
横の表示方向をCPUに負担をかけることなく切り換え
ることができる。
Description
【0001】
【発明の属する技術分野】本発明は、液晶表示(以下、
LCD(Liquid Crystal Display)という)パネルの駆
動用に用いる制御回路及び液晶駆動用表示データの並び
替え方法に関する。
LCD(Liquid Crystal Display)という)パネルの駆
動用に用いる制御回路及び液晶駆動用表示データの並び
替え方法に関する。
【0002】
【従来の技術】図5に、LCDパネルPNLを駆動する
回路として、LCD駆動回路DCとマイクロコンピュー
タMCが配置された構成を示す。
回路として、LCD駆動回路DCとマイクロコンピュー
タMCが配置された構成を示す。
【0003】マイクロコンピュータMCは、システム全
体を制御するCPU1の他に、LCDの駆動制御用にL
CD制御回路CC2を有し、さらにメモリとしてROM
(Read Only Memory)2、周辺回路として周辺回路P
C、タイマTM等を有している。マイクロコンピュータ
MCは、図示されていないRAM(Random Access Memo
ry)、あるいはLCD制御回路CC2に内蔵されたRA
Mに格納された表示データを読み出してLCD駆動回路
DCに出力する。
体を制御するCPU1の他に、LCDの駆動制御用にL
CD制御回路CC2を有し、さらにメモリとしてROM
(Read Only Memory)2、周辺回路として周辺回路P
C、タイマTM等を有している。マイクロコンピュータ
MCは、図示されていないRAM(Random Access Memo
ry)、あるいはLCD制御回路CC2に内蔵されたRA
Mに格納された表示データを読み出してLCD駆動回路
DCに出力する。
【0004】LCD駆動回路DCは、マイクロコンピュ
ータMCから与えられた表示データを用いて、アクティ
ブマトリクス基板用のセグメントデータS1〜Sxと共
通基板用のC1〜Cyとを生成して、LCDパネルPN
Lに出力する。
ータMCから与えられた表示データを用いて、アクティ
ブマトリクス基板用のセグメントデータS1〜Sxと共
通基板用のC1〜Cyとを生成して、LCDパネルPN
Lに出力する。
【0005】
【発明が解決しようとする課題】しかし従来は、マイク
ロコンピュータMCにおいて、RAMに格納されている
表示データを出力する際に、画一的にアドレスの順番に
読み出していた。
ロコンピュータMCにおいて、RAMに格納されている
表示データを出力する際に、画一的にアドレスの順番に
読み出していた。
【0006】このため、表示データの内容自体には全く
変わり無い場合であっても、LCDパネルPNLにおけ
る表示方向を縦方向から横方向へ、あるいは横方向から
縦方向に変更する際に、ソフトウェアによりCPU1に
表示データの並びを変換させる必要があった。従って、
このような変換処理を行うことで、CPU1に大きな負
荷がかかるという問題があった。
変わり無い場合であっても、LCDパネルPNLにおけ
る表示方向を縦方向から横方向へ、あるいは横方向から
縦方向に変更する際に、ソフトウェアによりCPU1に
表示データの並びを変換させる必要があった。従って、
このような変換処理を行うことで、CPU1に大きな負
荷がかかるという問題があった。
【0007】本発明は上記事情に鑑み、表示方向を縦横
の間で変更する際に、CPUの負荷を大幅に軽減するこ
とが可能な液晶駆動用制御回路及び液晶駆動用表示デー
タの並び替え方法を提供することを目的とする。
の間で変更する際に、CPUの負荷を大幅に軽減するこ
とが可能な液晶駆動用制御回路及び液晶駆動用表示デー
タの並び替え方法を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明の液晶駆動用制御
回路は、液晶パネルにおける表示方向を指定する表示方
向指定信号と、セグメントデータ幅を示すセグメントデ
ータ幅信号と、ホームアドレスとを与えられ、表示デー
タを読み出すためのアドレスと、読み出した前記表示デ
ータにおけるビット位置を指定するビット位置指定信号
とを生成して出力するアドレスジェネレータと、前記表
示データを格納しており、前記アドレスを与えられてバ
イト単位で前記表示データを読み出すメモリと、前記セ
グメントデータ幅を有するバッファを備え、前記メモリ
から読み出された前記表示データと、前記アドレスジェ
ネレータから出力された前記ビット位置指定信号とを与
えられて、前記ビット位置指定信号で指定されたビット
位置における前記表示データを選択して前記バッファに
順次格納した後、シリアルに出力するセグメントデータ
バッファとを備えることを特徴とする。
回路は、液晶パネルにおける表示方向を指定する表示方
向指定信号と、セグメントデータ幅を示すセグメントデ
ータ幅信号と、ホームアドレスとを与えられ、表示デー
タを読み出すためのアドレスと、読み出した前記表示デ
ータにおけるビット位置を指定するビット位置指定信号
とを生成して出力するアドレスジェネレータと、前記表
示データを格納しており、前記アドレスを与えられてバ
イト単位で前記表示データを読み出すメモリと、前記セ
グメントデータ幅を有するバッファを備え、前記メモリ
から読み出された前記表示データと、前記アドレスジェ
ネレータから出力された前記ビット位置指定信号とを与
えられて、前記ビット位置指定信号で指定されたビット
位置における前記表示データを選択して前記バッファに
順次格納した後、シリアルに出力するセグメントデータ
バッファとを備えることを特徴とする。
【0009】ここで、デフォルト状態で横方向の表示が
設定されており、前記表示方向指定信号が横方向の表示
を示す場合、前記セグメントデータバッファは、前記メ
モリからバイト単位で読み出された前記表示データの全
てのビット位置にあるものを前記ビット位置指定信号で
指定されて前記バッファに順次格納した後、シリアルに
出力し、前記表示方向指定信号が縦方向の表示を示す場
合、前記セグメントデータバッファは、前記メモリから
バイト単位で読み出された前記表示データにおける前記
ビット位置指定信号で指定されないビット位置にあるも
のを廃棄し、前記ビット位置指定信号で指定されたビッ
ト位置にあるもののみを前記バッファに順次格納した
後、シリアルに出力するように構成してもよい。
設定されており、前記表示方向指定信号が横方向の表示
を示す場合、前記セグメントデータバッファは、前記メ
モリからバイト単位で読み出された前記表示データの全
てのビット位置にあるものを前記ビット位置指定信号で
指定されて前記バッファに順次格納した後、シリアルに
出力し、前記表示方向指定信号が縦方向の表示を示す場
合、前記セグメントデータバッファは、前記メモリから
バイト単位で読み出された前記表示データにおける前記
ビット位置指定信号で指定されないビット位置にあるも
のを廃棄し、前記ビット位置指定信号で指定されたビッ
ト位置にあるもののみを前記バッファに順次格納した
後、シリアルに出力するように構成してもよい。
【0010】本発明の液晶駆動用表示データの並び替え
方法は、液晶パネルにおける表示方向を指定する表示方
向指定信号と、セグメントデータ幅を示すセグメントデ
ータ幅信号と、ホームアドレスとを用いて、表示データ
を読み出すためのアドレスと、読み出した前記表示デー
タにおけるビット位置を指定するビット位置指定信号と
を生成するステップと、前記表示データを格納している
メモリから、前記アドレスを用いてバイト単位で前記表
示データを読み出すステップと、前記セグメントデータ
幅を有するバッファに、前記メモリから読み出された前
記表示データのうち、前記ビット位置指定信号で指定さ
れたビット位置におけるものを選択して前記バッファに
順次格納してシリアルに出力することにより、前記表示
データを前記表示方向に適合した配列に並び替えること
を特徴とする。
方法は、液晶パネルにおける表示方向を指定する表示方
向指定信号と、セグメントデータ幅を示すセグメントデ
ータ幅信号と、ホームアドレスとを用いて、表示データ
を読み出すためのアドレスと、読み出した前記表示デー
タにおけるビット位置を指定するビット位置指定信号と
を生成するステップと、前記表示データを格納している
メモリから、前記アドレスを用いてバイト単位で前記表
示データを読み出すステップと、前記セグメントデータ
幅を有するバッファに、前記メモリから読み出された前
記表示データのうち、前記ビット位置指定信号で指定さ
れたビット位置におけるものを選択して前記バッファに
順次格納してシリアルに出力することにより、前記表示
データを前記表示方向に適合した配列に並び替えること
を特徴とする。
【0011】デフォルト状態で横方向の表示が設定され
ており、前記表示方向指定信号が横方向の表示を示す場
合、前記セグメントデータバッファに、前記メモリから
バイト単位で読み出した前記表示データの全てのビット
位置にあるものを前記ビット位置指定信号で指定して前
記バッファに順次格納した後、シリアルに出力し、前記
表示方向指定信号が縦方向の表示を示す場合、前記セグ
メントデータバッファに、前記メモリからバイト単位で
読み出された前記表示データにおける前記ビット位置指
定信号で指定されないビット位置にあるものを廃棄し、
前記ビット位置指定信号で指定されたビット位置にある
もののみを前記バッファに順次格納した後、シリアルに
出力することで、前記表示データを前記表示方向に適合
した配列に並び替えることもできる。
ており、前記表示方向指定信号が横方向の表示を示す場
合、前記セグメントデータバッファに、前記メモリから
バイト単位で読み出した前記表示データの全てのビット
位置にあるものを前記ビット位置指定信号で指定して前
記バッファに順次格納した後、シリアルに出力し、前記
表示方向指定信号が縦方向の表示を示す場合、前記セグ
メントデータバッファに、前記メモリからバイト単位で
読み出された前記表示データにおける前記ビット位置指
定信号で指定されないビット位置にあるものを廃棄し、
前記ビット位置指定信号で指定されたビット位置にある
もののみを前記バッファに順次格納した後、シリアルに
出力することで、前記表示データを前記表示方向に適合
した配列に並び替えることもできる。
【0012】
【発明の実施の形態】以下、本発明の実施の形態による
液晶駆動用制御回路及び液晶駆動用表示データの並び替
え方法について、図面を参照して説明する。
液晶駆動用制御回路及び液晶駆動用表示データの並び替
え方法について、図面を参照して説明する。
【0013】本実施の形態による液晶駆動用制御回路
は、図1に示されるように、アドレスジェネレータA
G、RAM11、セグメントデータバッファSDBを備
えている。また、本実施の形態による液晶駆動用制御回
路CC1を用いてLCDパネルPNLを駆動する構成を
図2に示す。図5に示された要素と同一のものには同一
の符号を付して、説明を省略する。
は、図1に示されるように、アドレスジェネレータA
G、RAM11、セグメントデータバッファSDBを備
えている。また、本実施の形態による液晶駆動用制御回
路CC1を用いてLCDパネルPNLを駆動する構成を
図2に示す。図5に示された要素と同一のものには同一
の符号を付して、説明を省略する。
【0014】アドレスジェネレータAGには、CPU1
から与えられ、縦横のいずれかの表示方向を指定する表
示方向指定信号DDと、LCDパネルPNLの表示幅に
関連したセグメント長を示すセグメントデータ幅信号S
DWと、デフォルト表示時(ここでは、横方向表示時)
にLCDパネルPNLの右上隅の表示データアドレスを
示すホームアドレスHAとが入力される。
から与えられ、縦横のいずれかの表示方向を指定する表
示方向指定信号DDと、LCDパネルPNLの表示幅に
関連したセグメント長を示すセグメントデータ幅信号S
DWと、デフォルト表示時(ここでは、横方向表示時)
にLCDパネルPNLの右上隅の表示データアドレスを
示すホームアドレスHAとが入力される。
【0015】そして、アドレスジェネレータAGは、R
AM11から表示データを読み出すためのRAMアドレ
スRA、チップを選択して活性化させるチップセレクト
信号CS、読み出しのタイミングを規定するリード信号
RDをRAM11に出力する。さらに、アドレスジェネ
レータAGは、シフトするタイミングを規定するシフト
パルスSPと、ビット位置を指定するビット位置指定信
号BPDとをセグメントデータバッファSDBに出力す
る。
AM11から表示データを読み出すためのRAMアドレ
スRA、チップを選択して活性化させるチップセレクト
信号CS、読み出しのタイミングを規定するリード信号
RDをRAM11に出力する。さらに、アドレスジェネ
レータAGは、シフトするタイミングを規定するシフト
パルスSPと、ビット位置を指定するビット位置指定信
号BPDとをセグメントデータバッファSDBに出力す
る。
【0016】RAM11は、LDCパネルPNLを表示
するデータを格納するメモリであり、液晶駆動用制御回
路に内蔵されている。チップイネーブル端子CEにチッ
プセレクト信号CSが与えられて活性化され、アウトプ
ット端子OEにリード信号RDが与えられて読み出しの
タイミングが指定される。このタイミングに従い、RA
MアドレスRAで指定されたバイト単位の表示データD
0〜D7がRAM11から読み出されてセグメントデー
タバッファSDBに与えられる。
するデータを格納するメモリであり、液晶駆動用制御回
路に内蔵されている。チップイネーブル端子CEにチッ
プセレクト信号CSが与えられて活性化され、アウトプ
ット端子OEにリード信号RDが与えられて読み出しの
タイミングが指定される。このタイミングに従い、RA
MアドレスRAで指定されたバイト単位の表示データD
0〜D7がRAM11から読み出されてセグメントデー
タバッファSDBに与えられる。
【0017】セグメントデータバッファSDBは、表示
方向を変えることができるように、RAMアドレスRA
に従いバイト単位で読み出された表示データD0〜D7
をシリアルに与えられ、ビット位置指定信号BPDで指
定された表示データをビット単位で格納するものであ
り、現在表示しているデータのみならず次に表示すべき
データを格納するため、複数のフリップフロップFF
0、FF1、…が直列に接続されたn(nは2以上の整
数)段のバッファ列BF0、BF1、…、BFnを備え
る。
方向を変えることができるように、RAMアドレスRA
に従いバイト単位で読み出された表示データD0〜D7
をシリアルに与えられ、ビット位置指定信号BPDで指
定された表示データをビット単位で格納するものであ
り、現在表示しているデータのみならず次に表示すべき
データを格納するため、複数のフリップフロップFF
0、FF1、…が直列に接続されたn(nは2以上の整
数)段のバッファ列BF0、BF1、…、BFnを備え
る。
【0018】そして、セグメントデータバッファSDB
から、ビット単位で格納された表示データがシリアルに
LCD駆動回路DCに出力され、指定された表示方向に
表示される。
から、ビット単位で格納された表示データがシリアルに
LCD駆動回路DCに出力され、指定された表示方向に
表示される。
【0019】ここで、セグメントバッファSDBはバッ
ファ列BFを複数段備えているが、その段数は使用され
るシステムの要求する処理速度に従って設定される。
ファ列BFを複数段備えているが、その段数は使用され
るシステムの要求する処理速度に従って設定される。
【0020】このような構成を備えた本実施の形態にお
いて、図3を用いて、縦方向表示時(デフォルト)に、
RAMアドレスRAに従いバイト単位でRAM11から
読み出された表示データが、セグメントデータバッファ
SDBにビット単位で書き込まれる手順を説明する。
いて、図3を用いて、縦方向表示時(デフォルト)に、
RAMアドレスRAに従いバイト単位でRAM11から
読み出された表示データが、セグメントデータバッファ
SDBにビット単位で書き込まれる手順を説明する。
【0021】RAM11に、表示データがバイト単位で
RAMアドレスRAに対応した状態で格納されている。
例えば、RAMアドレスRA「0000」(16進数)
では、表示データ「00000000」、RAMアドレ
スRA「0001」では表示データ「0000000
0」、RAMアドレスRA「0002」では表示データ
「01000010」が格納されている。ここで、
「1」は”1”点灯用のデータ、「0」は”0”点灯用
のデータを示す。
RAMアドレスRAに対応した状態で格納されている。
例えば、RAMアドレスRA「0000」(16進数)
では、表示データ「00000000」、RAMアドレ
スRA「0001」では表示データ「0000000
0」、RAMアドレスRA「0002」では表示データ
「01000010」が格納されている。ここで、
「1」は”1”点灯用のデータ、「0」は”0”点灯用
のデータを示す。
【0022】RAMアドレスRA「0001」で指定さ
れた8ビットの表示データ「00000000」が、実
線の矢印101で示されたように、セグメントバッファ
SDBの右半分に格納され、RAMアドレスRA「00
00」で指定された8ビットの表示データ「00000
000」が、点線の矢印201で示されたように、セグ
メントバッファSDBの左半分に格納される。
れた8ビットの表示データ「00000000」が、実
線の矢印101で示されたように、セグメントバッファ
SDBの右半分に格納され、RAMアドレスRA「00
00」で指定された8ビットの表示データ「00000
000」が、点線の矢印201で示されたように、セグ
メントバッファSDBの左半分に格納される。
【0023】このようにして、一旦セグメントバッファ
SDBに格納された2バイトの表示データが、順次LC
DパネルPNLに与えられて表示されたときのLCD表
示イメージをLDIとして示す。
SDBに格納された2バイトの表示データが、順次LC
DパネルPNLに与えられて表示されたときのLCD表
示イメージをLDIとして示す。
【0024】カラムアドレス「1」に、上述したRAM
アドレスRA「0001」及び「0000」の表示デー
タ「00000000」及び「00000000」が与
えられて表示される。
アドレスRA「0001」及び「0000」の表示デー
タ「00000000」及び「00000000」が与
えられて表示される。
【0025】カラムアドレス「2」に、RAMアドレス
RA「0003」及び「0002」の表示データ「00
011000」及び「01000010」が与えられて
表示される。同様にして、カラムアドレス「3」〜
「7」に、それぞれRAMアドレスRA「0005」及
び「0004」〜「000D」及び「000C」の表示
データが与えられ、最終のカラムアドレス「8」に、R
AMアドレスRA「000F」及び「000E」の表示
データ「00000000」及び「00000000」
が与えられて表示される。
RA「0003」及び「0002」の表示データ「00
011000」及び「01000010」が与えられて
表示される。同様にして、カラムアドレス「3」〜
「7」に、それぞれRAMアドレスRA「0005」及
び「0004」〜「000D」及び「000C」の表示
データが与えられ、最終のカラムアドレス「8」に、R
AMアドレスRA「000F」及び「000E」の表示
データ「00000000」及び「00000000」
が与えられて表示される。
【0026】仮想LCD表示イメージVLDIは、RA
M11に格納されたRAMアドレス「0000」から
「001F」までの32バイトの表示データを全てLD
CパネルPNLに表示したと仮定した時の仮想上の表示
イメージを示すものである。この仮想LCD表示イメー
ジVLDIは、実際のLCDパネルPNLに表示可能な
領域であるLCD表示エリアLDAを超えており、この
うちのいずれかの領域を切り取ってLCDパネルPNL
に表示することになる。このときの切り取る右隅の位置
を指定するのが、上記ホームアドレスHAである。
M11に格納されたRAMアドレス「0000」から
「001F」までの32バイトの表示データを全てLD
CパネルPNLに表示したと仮定した時の仮想上の表示
イメージを示すものである。この仮想LCD表示イメー
ジVLDIは、実際のLCDパネルPNLに表示可能な
領域であるLCD表示エリアLDAを超えており、この
うちのいずれかの領域を切り取ってLCDパネルPNL
に表示することになる。このときの切り取る右隅の位置
を指定するのが、上記ホームアドレスHAである。
【0027】このような手順で、RAM11からバイト
単位で読み出された表示データを2バイト単位でセグメ
ントバッファSDBに一旦格納し、LCDパネルPNL
に与えることで、デフォルトとして設定された横方向へ
の表示が可能となる。
単位で読み出された表示データを2バイト単位でセグメ
ントバッファSDBに一旦格納し、LCDパネルPNL
に与えることで、デフォルトとして設定された横方向へ
の表示が可能となる。
【0028】次に、横方向から縦方向に表示を変更した
時に、RAMアドレスRAに従いバイト単位でRAM1
1から読み出された表示データが、セグメントデータバ
ッファSDBにビット単位で書き込まれる手順を、図4
を参照して説明する。
時に、RAMアドレスRAに従いバイト単位でRAM1
1から読み出された表示データが、セグメントデータバ
ッファSDBにビット単位で書き込まれる手順を、図4
を参照して説明する。
【0029】RAM11に、上述したように表示データ
がバイト単位でRAMアドレスRAに対応した状態で格
納されている。
がバイト単位でRAMアドレスRAに対応した状態で格
納されている。
【0030】1つおきのRAMアドレスRA「000
0」、「0002」、「0004」、…、「000E」
で指定された8ビットの表示データ「0000000
0」、「01000010」、「01100110」、
…、「00000000」のうち、それぞれ8ビット目
(ビット位置「7」)の表示データ「0」、「0」、
…、「0」のみが、実線の矢印301で示されたよう
に、セグメントバッファSDBの右半分に格納される。
0」、「0002」、「0004」、…、「000E」
で指定された8ビットの表示データ「0000000
0」、「01000010」、「01100110」、
…、「00000000」のうち、それぞれ8ビット目
(ビット位置「7」)の表示データ「0」、「0」、
…、「0」のみが、実線の矢印301で示されたよう
に、セグメントバッファSDBの右半分に格納される。
【0031】さらに、1つおきのRAMアドレスRA
「0010」、「0012」、「0014」、…、「0
01E」で指定された8ビットの表示データ「0000
0000」、「011111110」、「011000
00」、…、「00000000」のうち、それぞれ8
ビット目(ビット位置「7」)の表示データ「0」、
「0」、…、「0」のみが、点線の矢印401で示され
たように、セグメントバッファSDBの左半分に格納さ
れる。
「0010」、「0012」、「0014」、…、「0
01E」で指定された8ビットの表示データ「0000
0000」、「011111110」、「011000
00」、…、「00000000」のうち、それぞれ8
ビット目(ビット位置「7」)の表示データ「0」、
「0」、…、「0」のみが、点線の矢印401で示され
たように、セグメントバッファSDBの左半分に格納さ
れる。
【0032】このように、1つおきのRAMアドレスR
A「0000」、「0002」、…、「001E」を指
定して8ビットの表示データをRAM11から読み出
し、このうち8ビット目(ビット位置「7」)のみを選
んでセグメントバッファSDBに書き込んでいき、他の
7ビット(ビット位置「0」〜「6」)は捨てる。読み
出したRAMアドレスRA間にそれぞれ位置するRAM
アドレスRA「0001」、「0002」、…、「00
1F」からは読み出さない。
A「0000」、「0002」、…、「001E」を指
定して8ビットの表示データをRAM11から読み出
し、このうち8ビット目(ビット位置「7」)のみを選
んでセグメントバッファSDBに書き込んでいき、他の
7ビット(ビット位置「0」〜「6」)は捨てる。読み
出したRAMアドレスRA間にそれぞれ位置するRAM
アドレスRA「0001」、「0002」、…、「00
1F」からは読み出さない。
【0033】このようにしてセグメントバッファSDB
に一旦格納した表示データ「000000000000
0000」を、LCDパネルPNLのカラムアドレス
「1」に与えて表示させる。
に一旦格納した表示データ「000000000000
0000」を、LCDパネルPNLのカラムアドレス
「1」に与えて表示させる。
【0034】同様に、1つおきのRAMアドレスRA
「0000」、「0002」、「0004」、…、「0
00E」で指定され読み出された8ビットの表示データ
「00000000」、「01000010」、「01
100110」、…、「00000000」のうち、そ
れぞれ7ビット目(ビット位置「6」)の表示データ
「0」、「1」、…、「0」のみが、実線の矢印301
で示されたように、セグメントバッファSDBの右半分
に格納される。
「0000」、「0002」、「0004」、…、「0
00E」で指定され読み出された8ビットの表示データ
「00000000」、「01000010」、「01
100110」、…、「00000000」のうち、そ
れぞれ7ビット目(ビット位置「6」)の表示データ
「0」、「1」、…、「0」のみが、実線の矢印301
で示されたように、セグメントバッファSDBの右半分
に格納される。
【0035】さらに、1つおきのRAMアドレスRA
「0010」、「0012」、「0014」、…、「0
01E」で指定され読み出された8ビットの表示データ
「00000000」、「011111110」、「0
1100000」、…、「00000000」のうち、
それぞれ7ビット目(ビット位置「6」)の表示データ
「0」、「1」、…、「0」のみが、点線の矢印401
で示されたように、セグメントバッファSDBの左半分
に格納される。
「0010」、「0012」、「0014」、…、「0
01E」で指定され読み出された8ビットの表示データ
「00000000」、「011111110」、「0
1100000」、…、「00000000」のうち、
それぞれ7ビット目(ビット位置「6」)の表示データ
「0」、「1」、…、「0」のみが、点線の矢印401
で示されたように、セグメントバッファSDBの左半分
に格納される。
【0036】即ち、RAMアドレスRA「0000」、
「0002」、「0004」、…、「001E」を指定
して8ビットの表示データをRAM11から読み出し、
このうち7ビット目(ビット位置「6」)のみを選んで
セグメントバッファSDBに書き込んでいき、他の7ビ
ット(ビット位置「0」〜「5」及び「7」)は捨て
る。
「0002」、「0004」、…、「001E」を指定
して8ビットの表示データをRAM11から読み出し、
このうち7ビット目(ビット位置「6」)のみを選んで
セグメントバッファSDBに書き込んでいき、他の7ビ
ット(ビット位置「0」〜「5」及び「7」)は捨て
る。
【0037】このようにしてセグメントバッファSDB
に一旦格納した表示データ「011111100111
1110」を、LCDパネルPNLのカラムアドレス
「2」に与えて表示させる。
に一旦格納した表示データ「011111100111
1110」を、LCDパネルPNLのカラムアドレス
「2」に与えて表示させる。
【0038】同様に、RAMアドレスRA「000
0」、「0002」、「0004」、…、「000E」
で指定された8ビットの表示データ「0000000
0」、「01000010」、「01100110」、
…、「00000000」のうち、それぞれ6ビット目
(ビット位置「5」)の表示データ「0」、「0」、
…、「0」のみが、実線の矢印301で示されたよう
に、セグメントバッファSDBの右半分に格納される。
0」、「0002」、「0004」、…、「000E」
で指定された8ビットの表示データ「0000000
0」、「01000010」、「01100110」、
…、「00000000」のうち、それぞれ6ビット目
(ビット位置「5」)の表示データ「0」、「0」、
…、「0」のみが、実線の矢印301で示されたよう
に、セグメントバッファSDBの右半分に格納される。
【0039】さらに、RAMアドレスRA「001
0」、「0012」、「0014」、…、「001E」
で指定された8ビットの表示データ「0000000
0」、「011111110」、「0110000
0」、…、「00000000」のうち、それぞれ6ビ
ット目(ビット位置「5」)の表示データ「0」、
「1」、…、「0」のみが、点線の矢印401で示され
たように、セグメントバッファSDBの左半分に格納さ
れる。
0」、「0012」、「0014」、…、「001E」
で指定された8ビットの表示データ「0000000
0」、「011111110」、「0110000
0」、…、「00000000」のうち、それぞれ6ビ
ット目(ビット位置「5」)の表示データ「0」、
「1」、…、「0」のみが、点線の矢印401で示され
たように、セグメントバッファSDBの左半分に格納さ
れる。
【0040】このように、1つおきのRAMアドレスR
Aを指定して8ビットの表示データをRAM11から読
み出し、このうち6ビット目(ビット位置「5」)のみ
を選んでセグメントバッファSDBに書き込んでいき、
他の7ビット(ビット位置「0」〜「4」及び「6」〜
「7」)は捨てる。
Aを指定して8ビットの表示データをRAM11から読
み出し、このうち6ビット目(ビット位置「5」)のみ
を選んでセグメントバッファSDBに書き込んでいき、
他の7ビット(ビット位置「0」〜「4」及び「6」〜
「7」)は捨てる。
【0041】このようにしてセグメントバッファSDB
に一旦格納した表示データ「001111000110
0110」を、LCDパネルPNLのカラムアドレス
「3」に与えて表示させる。
に一旦格納した表示データ「001111000110
0110」を、LCDパネルPNLのカラムアドレス
「3」に与えて表示させる。
【0042】そして、一旦セグメントバッファSDBに
格納された表示データが、順次LCDパネルPNLに与
えられて表示されたときのLCD表示イメージをLDI
として示す。
格納された表示データが、順次LCDパネルPNLに与
えられて表示されたときのLCD表示イメージをLDI
として示す。
【0043】カラムアドレス「1」に、上述した1つお
きのRAMアドレスRA「0000」、「0002」、
…、「001E」における8ビット目のみの表示データ
「0000000000000000」が与えられて表
示される。
きのRAMアドレスRA「0000」、「0002」、
…、「001E」における8ビット目のみの表示データ
「0000000000000000」が与えられて表
示される。
【0044】カラムアドレス「2」に、同じ1つおきの
RAMアドレスRA「0000」、「0002」、…、
「001E」における7ビット目のみの表示データ「0
111111001111110」が与えられて表示さ
れる。
RAMアドレスRA「0000」、「0002」、…、
「001E」における7ビット目のみの表示データ「0
111111001111110」が与えられて表示さ
れる。
【0045】カラムアドレス「3」に、RAMアドレス
RA「0000」、「0002」、…、「001E」に
おける6ビット目のみの表示データ「00110000
01111110」が与えられて表示される。
RA「0000」、「0002」、…、「001E」に
おける6ビット目のみの表示データ「00110000
01111110」が与えられて表示される。
【0046】同様に、カラムアドレス「3」〜「8」
に、一つおきのアドレスにおける5ビット目、4ビット
目、…、1ビット目の表示データが与えられて表示され
る。
に、一つおきのアドレスにおける5ビット目、4ビット
目、…、1ビット目の表示データが与えられて表示され
る。
【0047】このような手順で、RAM11からバイト
単位で読み出された表示データのうち必要なデータのみ
をビット単位で指定して他のデータは廃棄し、2バイト
分の幅を有するセグメントバッファSDBに一旦格納
し、LCDパネルPNLに与えることで、デフォルトと
して設定された横方向と異なる縦方向への表示変換が可
能となる。
単位で読み出された表示データのうち必要なデータのみ
をビット単位で指定して他のデータは廃棄し、2バイト
分の幅を有するセグメントバッファSDBに一旦格納
し、LCDパネルPNLに与えることで、デフォルトと
して設定された横方向と異なる縦方向への表示変換が可
能となる。
【0048】本実施の形態によれば、縦横の表示方向を
変更する際に、RAMアドレスを用いてバイト単位でR
AM11から読み出した表示データを、ビット単位で指
定してセグメントデータバッファに一旦書き込んだ後、
LCD駆動回路DCに出力しLDCパネルPNLに表示
させることで、ソフトウェアによってCPUに表示デー
タの並びを変換させる必要がないため、CPUの負荷を
大幅に軽減することが可能である。
変更する際に、RAMアドレスを用いてバイト単位でR
AM11から読み出した表示データを、ビット単位で指
定してセグメントデータバッファに一旦書き込んだ後、
LCD駆動回路DCに出力しLDCパネルPNLに表示
させることで、ソフトウェアによってCPUに表示デー
タの並びを変換させる必要がないため、CPUの負荷を
大幅に軽減することが可能である。
【0049】上記実施の形態は一例であり、本発明を限
定するものではない。例えば、図3に示された横表時の
表示データの読み出しの際のRAMアドレス、あるいは
図4に示された縦表示時の表示データの読み出しの際の
RAMアドレス及びビット位置の指定は一例であり、こ
れに限定されない。
定するものではない。例えば、図3に示された横表時の
表示データの読み出しの際のRAMアドレス、あるいは
図4に示された縦表示時の表示データの読み出しの際の
RAMアドレス及びビット位置の指定は一例であり、こ
れに限定されない。
【0050】
【発明の効果】以上説明したように、本発明の液晶駆動
用制御回路及び液晶駆動用表示データの並び替え方法
は、縦横の表示方向を変更する際に、バイト単位でメモ
リから読み出した表示データをビット単位で指定してセ
グメントデータバッファに一旦書き込んだ後、シリアル
に出力することで表示方向に適合するように表示データ
の配列を並び替えることができるため、ソフトウェアに
よってCPUに表示データの配列を変換させる必要がな
くCPUの負荷を大幅に軽減することが可能である。
用制御回路及び液晶駆動用表示データの並び替え方法
は、縦横の表示方向を変更する際に、バイト単位でメモ
リから読み出した表示データをビット単位で指定してセ
グメントデータバッファに一旦書き込んだ後、シリアル
に出力することで表示方向に適合するように表示データ
の配列を並び替えることができるため、ソフトウェアに
よってCPUに表示データの配列を変換させる必要がな
くCPUの負荷を大幅に軽減することが可能である。
【図1】本発明の実施の形態による液晶駆動用制御回路
の構成を示すブロック図。
の構成を示すブロック図。
【図2】同液晶駆動用制御回路を有するマイクロコンピ
ュータを用いてLCDパネルを駆動する構成を示すブロ
ック図。
ュータを用いてLCDパネルを駆動する構成を示すブロ
ック図。
【図3】同液晶駆動用制御回路を用いて、横方向表示時
(デフォルト表示時)にRAMから表示データを読み出
す手順を示した説明図。
(デフォルト表示時)にRAMから表示データを読み出
す手順を示した説明図。
【図4】同液晶駆動用制御回路を用いて、縦方向表示時
にRAMから表示データを読み出す手順を示した説明
図。
にRAMから表示データを読み出す手順を示した説明
図。
【図5】LCDパネルを駆動する従来の回路の構成を示
したブロック図。
したブロック図。
MC マイクロコンピュータ
CC1 LCD制御回路
1 CPU
2 ROM
PC 周辺回路
TM タイマ
DC LCD駆動回路
PNL LCDパネル
AG アドレスジェネレータ
11 RAM
SDB セグメントデータバッファ
BF0〜BFn バッファ列
LDI LCD表示イメージ
VLDI 仮想LDC表示イメージ
フロントページの続き
(72)発明者 藤 田 大
神奈川県川崎市幸区堀川町580番地 東芝
エルエスアイシステムサポート株式会社内
Fターム(参考) 2H093 NA16 NC13 NC15 NC26 NC28
ND50 ND57
5C006 AB01 AF04 AF22 BB15 BF02
BF09
5C080 AA10 BB05 DD24 FF11 JJ01
JJ02
Claims (4)
- 【請求項1】液晶パネルにおける表示方向を指定する表
示方向指定信号と、セグメントデータ幅を示すセグメン
トデータ幅信号と、ホームアドレスとを与えられ、表示
データを読み出すためのアドレスと、読み出した前記表
示データにおけるビット位置を指定するビット位置指定
信号とを生成して出力するアドレスジェネレータと、 前記表示データを格納しており、前記アドレスを与えら
れてバイト単位で前記表示データを読み出すメモリと、 前記セグメントデータ幅を有するバッファを備え、前記
メモリから読み出された前記表示データと、前記アドレ
スジェネレータから出力された前記ビット位置指定信号
とを与えられて、前記ビット位置指定信号で指定された
ビット位置における前記表示データを選択して前記バッ
ファに順次格納した後、シリアルに出力するセグメント
データバッファと、 を備えることを特徴とする液晶駆動用制御回路。 - 【請求項2】デフォルト状態で横方向の表示が設定され
ており、前記表示方向指定信号が横方向の表示を示す場
合、前記セグメントデータバッファは、前記メモリから
バイト単位で読み出された前記表示データの全てのビッ
ト位置にあるものを前記ビット位置指定信号で指定され
て前記バッファに順次格納した後、シリアルに出力し、 前記表示方向指定信号が縦方向の表示を示す場合、前記
セグメントデータバッファは、前記メモリからバイト単
位で読み出された前記表示データにおける前記ビット位
置指定信号で指定されないビット位置にあるものを廃棄
し、前記ビット位置指定信号で指定されたビット位置に
あるもののみを前記バッファに順次格納した後、シリア
ルに出力することを特徴とする請求項1記載の液晶駆動
用制御回路。 - 【請求項3】液晶パネルにおける表示方向を指定する表
示方向指定信号と、セグメントデータ幅を示すセグメン
トデータ幅信号と、ホームアドレスとを用いて、表示デ
ータを読み出すためのアドレスと、読み出した前記表示
データにおけるビット位置を指定するビット位置指定信
号とを生成するステップと、 前記表示データを格納しているメモリから、前記アドレ
スを用いてバイト単位で前記表示データを読み出すステ
ップと、 前記セグメントデータ幅を有するバッファに、前記メモ
リから読み出された前記表示データのうち、前記ビット
位置指定信号で指定されたビット位置におけるものを選
択して前記バッファに順次格納してシリアルに出力する
ことにより、前記表示データを前記表示方向に適合した
配列に並び替えることを特徴とする液晶駆動用表示デー
タの並び替え方法。 - 【請求項4】デフォルト状態で横方向の表示が設定され
ており、前記表示方向指定信号が横方向の表示を示す場
合、前記セグメントデータバッファに、前記メモリから
バイト単位で読み出した前記表示データの全てのビット
位置にあるものを前記ビット位置指定信号で指定して前
記バッファに順次格納した後、シリアルに出力し、 前記表示方向指定信号が縦方向の表示を示す場合、前記
セグメントデータバッファに、前記メモリからバイト単
位で読み出された前記表示データにおける前記ビット位
置指定信号で指定されないビット位置にあるものを廃棄
し、前記ビット位置指定信号で指定されたビット位置に
あるもののみを前記バッファに順次格納した後、シリア
ルに出力することで、前記表示データを前記表示方向に
適合した配列に並び替えることを特徴とする請求項3記
載の液晶駆動用表示データの並び替え方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001294433A JP2003099014A (ja) | 2001-09-26 | 2001-09-26 | 液晶駆動用制御回路及び液晶駆動用表示データの並び替え方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001294433A JP2003099014A (ja) | 2001-09-26 | 2001-09-26 | 液晶駆動用制御回路及び液晶駆動用表示データの並び替え方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003099014A true JP2003099014A (ja) | 2003-04-04 |
Family
ID=19116042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001294433A Pending JP2003099014A (ja) | 2001-09-26 | 2001-09-26 | 液晶駆動用制御回路及び液晶駆動用表示データの並び替え方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003099014A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100382122C (zh) * | 2004-03-23 | 2008-04-16 | 精工爱普生株式会社 | 显示驱动器及电子设备 |
-
2001
- 2001-09-26 JP JP2001294433A patent/JP2003099014A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100382122C (zh) * | 2004-03-23 | 2008-04-16 | 精工爱普生株式会社 | 显示驱动器及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6259459B1 (en) | Apparatus and method for image data processing of pixel data in raster lines | |
JPS5858674B2 (ja) | 陰極線管表示装置 | |
JPS61249086A (ja) | 隣接表示区域の画像表示装置 | |
JP2003099014A (ja) | 液晶駆動用制御回路及び液晶駆動用表示データの並び替え方法 | |
JP2761335B2 (ja) | 画面表示装置 | |
JPH11109910A (ja) | ドットマトリックス対応表示装置 | |
JPH02310592A (ja) | 画面スクロール制御方式 | |
JPS62127790A (ja) | マルチウインドウ表示制御方式 | |
JP2002014642A (ja) | 蛍光表示管表示ドライバ | |
JPH08146926A (ja) | 液晶表示パネルの駆動装置 | |
JPH0467191B2 (ja) | ||
JP2555325B2 (ja) | 表示装置 | |
JPH0260030B2 (ja) | ||
JP2642350B2 (ja) | 表示制御装置 | |
JP2833902B2 (ja) | ビットマップ表示装置の表示アトリビュート制御回路 | |
JP3468652B2 (ja) | 表示制御装置および表示装置 | |
JPS63261418A (ja) | ウインドウ表示制御方式 | |
JPS62249194A (ja) | 液晶表示コントロ−ラ | |
JPH0343792A (ja) | 文字表示装置 | |
JPH1124888A (ja) | Fifoメモリ制御装置 | |
JPS592086A (ja) | マトリクス表示装置の駆動回路 | |
JPS635422A (ja) | 行列操作用デイスプレイ装置 | |
JPS6033590A (ja) | 映像アドレス制御装置 | |
JPS63172332A (ja) | 半導体集積回路装置 | |
JPS6095486A (ja) | 表示装置 |