CN100382120C - 显示驱动器及电子设备 - Google Patents

Abstract

本发明提供一种设计面积小、性价比优良的显示驱动器及电子设备。该显示驱动器包括：译码器(100)，其对于从显示存储器(200)中以n(n是大于等于2的整数)位为单位按顺序输出的n位显示数据进行译码处理；多个锁存电路LA1～LAx，其锁存该译码器的输出数据；多个数据线驱动部DRV，其根据锁存于各锁存电路中的数据驱动显示面板的数据线，通过对该显示存储器进行一次字线控制，从该显示存储器中读出该n位显示数据，并输出给该译码器；该译码器对从显示存储器中以n位为单位按顺序输出的n位显示数据进行译码处理，将经过了该译码处理的数据按顺序输出给该多个锁存电路；各数据线驱动部在经过了该译码处理的数据存储到各锁存电路之后驱动数据线。

Description

显示驱动器及电子设备

技术领域

本发明涉及一种显示驱动器及电子设备。

背景技术

近年来，随着电子设备的多功能化，显示面板的需求也随之增加。显示面板的驱动方式包括各种各样的方式，作为其中的一个例子，日本特开平7-281636号公报所披露的驱动电路是公知的，在日本特开平7-281636号公报中，公开了例如显示面板为640×480个像素时使用10个列驱动器来驱动显示面板的电路。在各个列驱动器上设有运算电路。因为该运算电路对从存储器读出的7行×480列的显示数据同时进行处理，所以，运算电路的电路变得复杂化，电路面积也增大。

另外，当显示面板为高分辨率时，显示数据的数据量也将增大，所以，显示面板的驱动电路也变得复杂化。由于电路变得复杂，使芯片面积增加、设计时间变长，从而导致制造成本增加。特别是在日本特开平7-281636号公报所记载的驱动电路中，运算电路的面积变得非常大。

发明内容

鉴于以上所述的技术缺陷，本发明的目的在于提供一种通过缩小驱动电路的电路面积从而使设计面积小、性价比优良的显示驱动器及电子设备。

本发明涉及一种显示驱动器，其包括：译码器，其对于从显示存储器中以n(n是大于等于2的整数)位为单位按顺序(顺次)输出的n位显示数据进行译码处理；多个锁存电路，其锁存已通过所述译码器进行了译码处理的数据；多个数据线驱动部，其根据锁存于所述多个锁存电路的各自中的数据驱动显示面板的数据线。其中，通过对所述显示存储器进行一次字线控制，从所述显示存储器中读出所述n位显示数据，并输出给所述译码器；所述译码器对从显示存储器中以n位为单位按顺序输出的n位显示数据进行译码处理，将已进行了所述译码处理的数据按顺序输出给所述多个锁存电路；在已进行了所述译码处理的数据存储到所述的多个锁存电路之后，所述多个数据线驱动部的各数据线驱动部驱动与所述的多个数据线驱动部的各数据线驱动部对应的数据线。

根据本发明，n位显示数据通过一次字线控制就被读出，并对n位显示数据进行译码处理。通过所述译码器对按顺序输入的n位显示数据进行译码处理，并向所述多个锁存电路按顺序输出经过了所述译码处理的数据，由此，不必对每个数据线驱动部都设置译码器，从而可以减少所述译码器的数量。

并且，本发明还包括产生锁存脉冲的地址译码器，所述锁存脉冲用于所述多个锁存电路锁存所述译码器的输出；所述地址译码器可以根据所述n位显示数据被读出时的所述显示存储器的地址信息选择所述多个锁存电路中的任一个，并向选中的锁存电路输出所述锁存脉冲。

根据本发明，因为可以在例如与从显示存储器中读出显示数据时的地址信息对应的锁存电路中锁存所述译码器的输出，所以，可以驱动成为显示数据的对象的数据线。

并且，本发明中，所述n位显示数据可以与来自控制电路的时钟信号的上升沿或下降沿的中的一个同步，被从所述显示存储器中读出；所述地址译码器可以与所述时钟信号的上升沿或下降沿中的另一个同步，输出所述锁存脉冲。

根据本发明，因为地址译码器输出锁存脉冲的定时与从显示存储器中读出显示数据的定时可以按照时钟信号错开，所以，对成为所述译码器译码处理的数据的对象的锁存电路，地址译码器可以向其输出锁存脉冲。

另外，本发明中，通过所述多个锁存电路串联连接，前级的锁存电路的输出端子与后级的锁存电路的输入端子连接，由此所述多个锁存电路构成移位寄存器；所述移位寄存器将从所述译码器按顺序输入给初级锁存电路的数据移位并存储。

根据本发明，通过多个锁存电路构成移位寄存器，将已由所述译码器进行了译码处理的数据按顺序存储到所述移位寄存器的各个锁存电路中，所以，不必进行复杂的处理，就可以在与各个数据线驱动部对应的各个锁存电路中存储经过了译码处理的数据。

另外，本发明中，所述译码器包括多线同时选择驱动用译码器；所述多线同时选择驱动用译码器根据从所述n位显示数据中选取的m(m是大于等于2的整数)个像素的显示数据，生成用于从与扫描线的多线同时选择驱动对应用的多个驱动电压中选择驱动电压的驱动电压选择数据，并将所述驱动电压选择数据输出给所述多个锁存电路。

这样一来，因为可以对所述多个锁存电路减少多线同时选择驱动用译码器的数量，所以可以提供电路面积较小的显示驱动器。

另外，在本发明中，所述多个数据线驱动部的各数据线驱动部根据存储在所述多个锁存电路中的所述驱动电压选择数据从所述多个驱动电压中选择数据线驱动电压；所述多个数据线驱动部的各数据线驱动部使用所述数据线驱动电压驱动数据线。

这样一来，因为在所述多个锁存电路中存储所述驱动电压选择数据，所以，可以对显示面板进行多线同时选择驱动。

另外，在本发明中，所述译码器包括灰阶译码器；所述灰阶译码器根据所述n位显示数据及帧号确定成为所述n位显示数据的对象的像素的显示模式。

据此，可以进行基于n位显示数据的灰阶(灰度等级)表现。

所述灰阶译码器根据所述显示模式将0或1的数据输出给所述多个锁存电路中的至少一个。

另外，在本发明中，所述译码器还包括用于与同时选择驱动m(m是大于等于2的整数)条扫描线的多线同时选择驱动方式对应的多线同时选择驱动用译码器；所述多线同时选择驱动用译码器根据由所述灰阶译码器确定的显示模式，将用于选择驱动数据线用的数据线驱动电压的驱动电压选择数据输出给所述多个锁存电路。

这样一来，可以对显示面板进行基于n位显示数据的灰阶表现及多线同时选择驱动。

另外，在本发明中，所述多个数据线驱动部的各数据线驱动部根据所述多个锁存电路中所存储的所述驱动电压选择数据，从用于与扫描线的多线同时选择驱动对应的多种驱动电压中选择数据线驱动电压；所述多个数据线驱动部的各数据线驱动部使用所述数据线驱动电压驱动数据线。

另外，在本发明中，从所述n位显示数据中选取的m个像素的显示数据中的各个像素的灰阶用k(k是大于等于2的整数，n＝k×m)位的灰阶数据表示；所述灰阶译码器包括灰阶ROM，该灰阶ROM根据所述k位的灰阶数据和帧号确定用于表示两种显示状态的灰阶模式；所述灰阶译码器根据灰阶ROM对m像素的各个像素确定所述灰阶模式，根据已确定的所述灰阶模式将用0或1表示m个像素的各个像素的显示状态的m位显示数据输出给所述多线同时选择驱动用译码器；所述多线同时选择驱动用译码器根据所述m位显示数据生成所述驱动电压选择数据，并输出给所述多个锁存电路。

另外，本发明还涉及一种电子设备，其包括：以上所述的任一个显示驱动器，显示面板，用于驱动所述显示面板的扫描线的扫描驱动器，用于控制所述显示驱动器及所述扫描驱动器的控制器，以及电源。

附图说明

图1是根据本实施例的显示驱动器的框图；

图2是表示根据本实施例的地址译码器与多个锁存电路之间的连接的示意图；

图3是根据本实施例的移位寄存器的局部示意图；

图4是表示存储在根据本实施例的显示存储器中的显示数据与显示面板的像素之间的对应关系的示意图；

图5是用于说明FRC译码器与MLS译码器的动作的框图；

图6是表示根据本实施例的显示期间、帧期间及域期间之间的关系的示意图；

图7是表示根据本实施例的显示模式表格的一个例子的示意图；

图8是用于说明根据本实施例的FRC译码器的动作的示意图；

图9是根据本实施例的向锁存电路中输入锁存脉冲时的时序图；

图10是详细显示图9所示期间中的一部分期间的时序图；

图11是表示根据本实施例的显示存储器的示意图；

图12是表示根据本实施例的设于显示存储器上的存储单元与显示数据之间的关系的示意图；

图13是表示比较例的显示驱动器的示意图；

图14是表示比较例的显示存储器的示意图；

图15是表示比较例的显示存储器的局部电路图；

图16是表示根据本实施例的变形例的显示驱动器的示意图；

图17是表示根据本实施例的其他变形例的设有地址转换电路的显示驱动器的局部框图；

图18是表示根据本实施例的其他变形例的地址译码器的示意图；

图19是表示根据本实施例的其他变形例的地址转换电路的示意图；

图20是用于说明根据本实施例的其他变形例的横向移动显示的示意图；

图21是用于说明根据本实施例的其他变形例的横向移动显示的其他示意图；

图22是用于说明根据本实施例的其他变形例的横向移动显示的其他示意图；

图23是用于说明根据本实施例的其他变形例的横向移动显示的其他示意图；

图24是用于说明根据本实施例的其他变形例的左右翻转显示的示意图；

图25是用于说明根据本实施例的其他变形例的左右翻转显示的其他示意图；

图26是表示根据本实施例的其他变形例的地址转换电路的其他示意图；

图27是表示本实施例涉及的电子设备的示意图。

具体实施方式

下面，参照附图对本发明的一个实施例进行说明。但是，下面说明的实施例并不用于限制权利要求所记载的本发明的内容。而且，以下说明的结构并不全都是本发明的必要构成要件。

1.显示驱动器

图1是表示驱动器10的框图。在本实施例中，显示驱动器10包括：译码器100、显示存储器200、控制电路300、地址译码器400、数据线驱动部DRV及多个锁存电路LA1～LAx(x是大于等于2的整数)。

译码器100包括FRC译码器(广义上为灰阶译码器)110及MLS译码器(广义上为多线同时选择驱动用译码器)120。FRC译码器110的灰阶显示的方式是使用FRC(Frame-Rate-Control)方式。本实施例的FRC译码器110可以对各个像素使用2位灰阶数据(广义上为k位灰阶数据)进行4灰阶的灰阶表现。但是，不局限于此。例如，也可以将灰阶数据的数据长度设置为4位来进行16灰阶的灰阶表现。这样，FRC译码器只要对应所需灰阶表现的灰阶数设置灰阶数据的数据长度即可。并且，MLS译码器120的驱动方式是使用MLS(Multi-Line-Select)驱动方式(多线同时选择驱动方式)。本实施例的MLS译码器120对显示面板的扫描线进行例如4线同时选择驱动，但是，不局限于此。例如，3、5～8线同时选择驱动等、同时选择的线数也可以适当地设置。另外，本实施例也能对应彩色显示，可以将本实施例的一像素在彩色显示的RGB上形成R像素、G像素、B像素中的任一像素。

在显示存储器200内存储有用于在显示面板上显示图像的显示数据。显示数据DA1由n位数据(也就是n位显示数据)构成，是在选择显示存储器200的例如字线WL1时读取的数据。即，当选择了一根字线时，可以从显示存储器200中读出至少一个显示数据DA1。在本实施例中，例如，字线沿着Y方向在显示存储器200上延伸。在显示存储器200上沿X方向排列着多条字线WL1～WLQ(Q是大于等于2的整数)。但是，不局限于此，例如，字线也可以是1根字线。

显示数据DA1具有例如多个像素(广义上为m个像素，m为大于等于2的整数)的灰阶数据。

显示存储器200接收控制电路300的控制信号，根据该控制信号选择例如字线WL1，将n位显示数据DA1输出给译码器100。控制电路300的控制信号包括用于从显示存储器200的多条字线中选择字线的选择信号(广义上为显示存储器的地址信息)。

译码器100对从显示存储器200中读出的n位显示数据DA1进行译码处理。

FRC译码器110对n位显示数据DA1中所包含的m像素的灰阶数据进行译码处理。

MLS译码器120基于FRC译码器110的处理结果生成驱动电压选择数据，并输出到多个锁存电路LA1～LAx。例如，在MLS驱动方式中，当同时选择驱动的数目为4线时，数据线驱动部DRV使用的电压是例如五种，所以，驱动电压选择数据可以是3位数据。

地址译码器400接收例如用于选择字线的选择信号(显示存储器的地址信息)。另外，地址译码器400根据该选择信号从多个锁存电路LA1～LAx中选择一个锁存电路，并向所选择的锁存电路输出锁存脉冲。接收到锁存脉冲的锁存电路将驱动电压选择数据锁存。另外，也可以不使用这样的选择信号(地址信息)输出锁存脉冲。

例如，通过选择显示存储器200的字线WL1，显示数据DA1输入给译码器100。显示数据DA1通过译码器100进行译码处理，经过了译码处理的数据作为驱动电压选择数据输出给总线LB1。在此，选择字线WL1时的选择信号输出给地址译码器400。地址译码器400根据选择该字线WL1的信号，通过总线LB2将锁存脉冲LP1输出给锁存电路LA1。即，锁存电路LA1锁存通过对显示数据DA1进行译码处理而得到的驱动电压选择数据。这样的数据锁存通过依次选择多条字线WL1～WLQ来进行。

数据线驱动部DRV根据存储在锁存电路LA1～LAx内的驱动电压选择数据来驱动显示面板的各条数据线。在以下的附图中，用相同符号表示的元件实质上相同。

图2是表示地址译码器400与多个锁存电路LA1～LAx之间的连接的示意图。当数据线驱动部DRV1驱动对应于显示数据DA1的数据线时，通过译码处理显示数据DA1而生成的驱动电压选择数据存储到锁存电路LA1中。此时，译码器100通过译码处理显示数据DA1，生成驱动电压选择数据VSD1，如图2所示，通过总线LB1向多个锁存电路LA1～LAx输出生成的驱动电压选择数据VSD1。此时，地址译码器400接收控制电路300的控制信号，只向与显示数据DA1对应的锁存电路LA1输出锁存脉冲LP1，所以驱动电压选择数据VSD1锁存到锁存电路LA1中。另外，控制电路300的控制信号包括选择显示存储器200的字线时用的选择信号，所以，地址译码器400可以通过接收控制电路300的控制信号，向与显示数据DA1对应的锁存电路LA1输出锁存脉冲。

也可以代替地址译码器400和锁存电路LA1～LAx而使用移位寄存器。图3是表示移位寄存器SR的部分构成的示意图。移位寄存器SR由多个触发器FF(广义上为锁存电路)串联连接而构成。前级的触发器FF的数据输出Q(广义上为输出端子)连接于后级的触发器FF的数据输入D(广义上为输入端子)。驱动电压选择数据从译码器100开始通过总线LB3输入给移位寄存器SR。与在各个触发器FF的时钟输入C上输入的时钟信号同步，存储在各个触发器FF内的数据相对DR1方向向右侧移位。设置在各个触发器FF之间的输出线OL通过例如线锁存电路等连接于数据线驱动部DRV。例如，在1扫描线的数据存储到移位寄存器SR后，通过向线锁存电路等输出锁存脉冲，在线锁存电路等中存储驱动电压选择数据。由此，数据线驱动部DRV可以根据存储在线锁存电路等中的驱动电压选择数据来驱动数据线。

图4是表示存储在显示存储器200中的显示数据与显示面板500的像素之间的对应关系的示意图。显示存储器200的显示数据DA1通过译码器100进行译码处理。经过了译码处理的数据作为驱动电压选择数据VSD1存储到锁存电路LA1内。数据线驱动部DRV1根据电压选择数据VSD1驱动数据线DL1。此时，被同时选择的m个像素PA1通过数据线DL1进行电压控制。即，显示存储器200的显示数据DA1与显示面板500的m个像素PA1对应。同样地，显示存储器200的显示数据DA2与显示面板500的m个像素PA2对应。

例如，当对一个像素使用k位(k是大于等于1的整数)灰阶数据时，为了表示m个像素PA1，通过选择字线WL1得到的n位显示数据DA1由k×m位构成。即，通过对显示存储器200进行一次字线选择，将(k×m)位的显示数据输出给译码器100，在译码器100上进行用于使m个像素在显示面板500上显示的译码处理。

2.译码器

图5是用于说明FRC译码器110和MLS译码器120的动作的框图。图5中示出了n位显示数据是例如8位显示数据DA1的情况。符号D0～D7表示8位显示数据DA1的各个位的数据。本实施例的译码器100使用例如4灰阶表现、4线同时选择驱动方式(广义上为同时选择驱动m根扫描线的多线同时选择驱动方式)，所以，8位显示数据DA1包含4像素的显示数据，4个像素的各个像素的灰阶用2位灰阶数据表示。在此，将成为8位显示数据DA1的4个像素称作第一～第四像素。即，显示数据DA1的D0、D1是第一像素的灰阶数据，D2、D3是第二像素的灰阶数据。同样地，显示数据DA1的D4～D7是第三、第四像素的灰阶数据。

8位显示数据DA1通过FRC译码器110进行译码处理。FRC译码器110包括FRCROM(广义上为灰阶ROM)112，但并不局限于此。FRC译码器110从控制电路300接收帧信息。帧信息中包括对显示数据DA1进行译码处理时的帧号。FRCROM 112是存储显示模式表格的存储电路，该显示模式表格用于根据帧号及像素的灰阶数据对一个像素确定1位数据(广义上为显示模式)。

FRC译码器110根据存储在FRCROM 112中的显示模式表格(参照图7)，从该帧信息和第一～第四像素的灰阶数据D0～D7中输出4位(广义上为m位)的显示数据MA1(广义上为m像素的显示数据)。在图5中，符号MD0～MD3表示显示数据MA1的各个位的数据。

MLS译码器120对4位显示数据MA1进行译码处理，生成驱动电压选择数据VSD1，并输出给多个锁存电路LA1～LAx。另外，在多个锁存电路LA1～LAx中，驱动电压选择数据VSD1将例如从地址译码器400接收的锁存脉冲LP1锁存在锁存电路LA1中。

在将表示一个画面的显示期间作为显示周期1T时，FRC灰阶法(帧灰阶法)将显示周期1T分割成多个帧期间，在各个帧期间内控制是否使像素显示。FRC灰阶法通过调整像素显示的帧期间的数量来实现灰阶表现。另外，前面所述的帧信息中所包含的帧号是用于择一表示各个帧期间的号码。例如，在图6中示出将显示期间1T分割成四个帧期间时的例子。例如，在进行4灰阶的灰阶表现的情况下，当是2位的灰阶数据(11)时，可以在图6的各个帧期间帧1～帧4的例如所有帧期间内显示像素。当2位的灰阶数据是(01)时，可以在图6的各个帧期间帧1～帧4中的例如任一个帧期间内显示像素。另外，进行4灰阶的灰阶表现时的帧期间分割数不局限于4，只要符合使灰阶正常表示所需要的模式数，可以将帧期间分割数任意设置为大于等于3的数。

图7表示显示模式表格的一个例子。FRC译码器110按照存储在FRCROM 112中的显示模式表格输出显示数据MA1。例如图7所示，显示模式表格是用于根据帧号和灰阶数据来确定1位的值的表格。例如，在图6的帧期间帧1中对显示数据进行译码处理时，即帧号为1时，对像素的灰阶数据(00)输出0值。当帧号为4时，对像素的灰阶数据(00)输出0值，对像素的灰阶数据(10)输出1值。

图8所示的各显示数据MA1-1～MA1-4表示：在显示数据DA1的各数据D0～D7的值是例如(00011011)时的各个帧期间内译码输出的显示数据MA1。按照图7的显示模式表格，在帧1的期间内，译码并输出显示数据MA-1的各数据MD0～MD3的值为(0111)。在帧2的期间内，输出显示数据MA1-2的各数据MD0～MD3的值为(0001)。同样地，输出显示数据MA1-3、MA1-4的各数据MD0～MD3的值为(0011)、(0111)。

另外，在图8中，显示数据的各数据的值为1时，显示像素，各数据的值为0时，不显示像素，但是，也可以与其相反。

其次，参照图9和图10，对依次译码处理来自显示存储器200的n位显示数据、及驱动电压选择数据输出给多个锁存电路LA1～LAx的流程进行说明。

图9是在多个锁存电路LA1～LAx中输入锁存脉冲时的时序图。字线选择信号是用于从显示存储器200的多条字线中选择字线的选择信号(广义上为显示存储器的地址信息)。根据符号E1所表示的字线选择信号，在锁存电路LA1中锁存驱动电压选择数据。通过依次选择显示存储器200的字线WL1～WLQ，在多个锁存电路LA1～LAx中锁存驱动电压选择数据。在多个锁存电路LA1～LAx中锁存驱动电压选择数据后，符号E2所表示的输出允许信号向多个数据线驱动部DRV输出，通过多个数据线驱动部DRV驱动多条数据线。

图10是将用图9的符号SD所表示的期间放大的时序图。期间SD相当于例如时钟信号的一个周期。与符号E3所示的时钟信号的上升沿同步，字线选择信号从控制电路300向显示存储器200输出。在显示存储器200上，根据字线选择信号选择例如字线WL1。由此，在例如符号E4所表示的定时(timing)，显示数据DA1输入给FRC译码器110，通过FRC译码器110进行译码处理。通过FRC译码器110进行译码处理的数据，在符号E5所表示的定时向MLS译码器120输入，通过MLS译码器120进行译码处理。通过MLS译码器120进行译码处理的数据作为例如驱动电压选择数据VSD1输出给多个锁存电路LA1～LAx。

与符号E6所表示的时钟信号的下降沿同步，例如，符号E7所表示的锁存脉冲LP1从地址译码器400输出给锁存电路LA1。由此，锁存电路LA1可以锁存通过MLS译码器120生成的驱动电压选择数据VSD1。

在符号E6所表示的时钟信号的下降沿的前面的期间内，MLS译码器120对来自FRC译码器110的输出数据进行译码处理。因此，在符号E6所表示的时钟信号的下降沿的定时(timing)内，MLS译码器120可以输出电压选择数据VSD1。

另外，字线选择信号与时钟信号的上升沿同步输出，例如，锁存脉冲LP1与时钟信号的下降沿同步输出，但是，不局限于此。例如，也可以是字线选择信号与时钟信号的下降沿同步输出，锁存脉冲LP1也可以与时钟信号的上升沿同步输出。

另外，时钟信号的上升下降沿与其他信号的上升下降沿同步含有时钟信号的上升下降沿与其他信号的上升下降沿的时间差全部一样的意思，还含有与时钟信号的下降沿同时设置其他信号的上升下降沿。

3.显示存储器

图11表示的是显示存储器200。在显示存储器200上设有多条位线BL。各位线BL沿着X方向延伸。例如，当选择字线WL1时，从多条位线BL输出n位数据。

图12示出设置在显示存储器200上的多个存储单元和显示数据DA1之间的关系。图12只示出显示存储器200的一部分。在位线NBL1～NBL4的各位线上输入翻转信号，该翻转信号是将输入到位线BL1～BL4的各位线上的信号翻转而得到的。显示存储器200的各存储单元包括N型晶体管NTR1、NTR2及反相器INV1、INV2。例如，存储单元MC1在位线BL1、NBL1上进行数据的读写。即，因为存储单元MC1用同一系统的线进行数据的输入及输出，在此，称作一个通道的存储单元。

当选择字线WL1时，存储单元MC1的N型晶体管NTR1、NTR2的门处于导通状态。由此，可以从存储单元MC1读取数据，或者向存储单元MC1写入数据。在排列多个这种一个通道的存储单元的显示存储器200中存储显示数据DA1。n位显示数据DA1的数据D0存储在例如存储单元MC1内。同样地，n位显示数据DA1的数据D2、D3存储在例如存储单元MC3、MC4内。

存储在显示存储器200内的显示数据DA1通过选择字线WL1来向译码器100输出。例如，可以通过读出放大器等读出位线BL1、NBL1的输出，由此读出显示数据DA1的数据D0。关于显示数据DA1的数据D2～D3也同样，也可以从位线BL2～BL4、位线NBL2～NBL4的输出中读出。

4.与比较例的对比

图13是表示比较例的显示驱动器1000的示意图。显示驱动器1000包括：诸如显示存储器210、多个译码器1100、多个锁存电路1200及多个数据线驱动部1300。译码器1100包括：例如译码灰阶数据的灰阶译码器、及生成用于选择数据线驱动部1300的驱动电压的数据的多线同时选择驱动译码器。

在显示存储器210上，字线沿着X方向延伸形成。并且，位线QBL沿着Y方向在显示存储器210上延伸，多条位线QBL沿着X方向排列。在显示存储器210上，多条字线WLX沿着Y方向排列，但是，为了便于说明，在图13中，只示出一条字线WLX1。

当选择字线WLX1时，来自存储在显示存储器210中的n位显示数据DA1的、存储在与字线WLX1连接的存储器单元内的1位数据DA1-1向译码器1100A输出。同样地，来自n位显示数据DA2～DAx(x是大于等于2的整数)的、存储在与字线WLX1连接的存储器单元内的1位数据DA-1，通过各位线QBL向对应的译码器1100输出。

即，以一次字线选择，向多个译码器1100的各译码器输出1位显示数据。例如，当译码器1100对显示数据进行译码处理所需要的信息量为n位时，也可以在各个译码器1100上设置锁存电路等，进行n次字线选择，使n位数据存储在译码器1100内。

但是，当显示面板为高分辨率时，随着数据线的增加，译码器1100的数目也增加。该译码器1100的数目的增加导致芯片面积增大，从而增加了制造成本。在本实施例的显示驱动器10中，例如，一个译码器100将驱动电压选择数据向多个锁存电路LA1～LAx输出，所以，可以大幅度地缩小芯片面积。芯片面积的缩小除了可以削减制造成本之外，还可以提高设计的自由度。

其次，对比较例的显示驱动器1000向显示存储器210写入显示数据的动作进行说明。图14是表示比较例的显示存储器210的示意图。显示存储器210除多条位线QBL外，还包括多条字线WLY。各字线WLY在显示存储器210上沿着Y方向延伸形成。在将n位显示数据DA1写入显示存储器210时，选择字线WLY-1，在连接于字线WLY-1的存储单元中写入显示数据DA1。即，n位显示数据DA1的各个位的数据存储到沿着Y方向排列的存储单元内。存储该显示数据DA1的各个位的数据的存储单元的排列，与存储在本实施例的显示存储器200中的n位显示数据DA1一样。

即，可以与使用比较例的显示驱动器1000时相同，在显示存储器200中写入显示数据DA1。例如，将为使用比较例的显示驱动器1000而制作的存储器控制用程序简单地适用于本实施例的显示驱动器10。这样，在对显示存储器写入显示数据的方法中，通过具有与比较例的显示驱动器1000的互换性，可以缩短设计时间。

另外，本实施例的显示存储器200与比较例的显示存储器210相比，显示存储器的每单位面积能存储的数据量扩大。即，每1位的存储单元的设计尺寸缩小，设置在显示存储器上的配线数也减少了。由此，例如，包括有显示存储器200的显示驱动器100与比较例的显示驱动器1000相比，可以大幅度地缩减芯片的面积，有效地削减制造成本。

为了说明所述的效果，图15示出表示比较例的显示存储器210的一部分的电路图。如前面所述，在显示存储器210上设有多条字线WLY、多条位线QBL及多条字线WLX。并且，在显示存储器210上设有多条沿着X方向延伸形成的位线BL、NBL，但是，在图15中，作为局部，只示出了位线BL1～BL4、NBL1～NBL4。在显示存储器210中，可以存储1位数据的存储单元包括N型晶体管NTR1、NTR2及P型晶体管PTR1、PTR2。并且，显示存储器210的存储单元包括反相器INV1、INV2。

当向该显示存储器210写入显示数据时，选择沿着Y方向延伸形成的字线WLY，通过沿着X方向延伸形成的位线BL、NBL向各个存储单元写入数据。当从显示存储器210读取显示数据时，选择沿着X方向延伸形成的WLX，通过沿着Y方向延伸形成的位线QBL输出存储在各个存储单元中的数据。这样，数据例如从位线BL1、NBL1两系统输入到一个存储单元，在此，将存储在存储单元中的数据从与位线BL1、NBL1不同系统的、例如位线QBL的一个系统输出的单元称作1.5通道的存储单元。

在此，参照图12所示的1通道的存储单元，在图12的1通道的存储单元上，不设置在比较例的1.5通道的存储单元上设置的两P型晶体管PTR1、PTR2。另外，设置在比较例的显示存储器210上的多条字线WLX及多条位线QBL不设置在本实施例的显示存储器200上。即，显示存储器200与显示存储器210可以存储相同容量的数据时，本实施例的显示存储器200与比较例的显示存储器210相比，可以大幅度地缩小芯片的尺寸。

5.变形例

图1的显示驱动器10包括：译码器100、显示存储器200、控制电路300、地址译码器400、数据线驱动部DRV及锁存电路LA1～LAx，但是，不局限于此，也可以省略所述的电路等中的任一个，也可以包括另外的电路。例如，显示驱动器10可以省略显示显示存储器200、控制电路300、或地址译码器。

并且，图1的译码器100包括FRC译码器110及MLS译码器120，但是，不局限于此。例如，译码器100中可以省略FRC译码器110或者MLS译码器120。

图16示出本实施例的显示驱动器10的变形例。作为本实施例的变形例的显示驱动器2000包括显示存储器200、译码器101和102、多个锁存电路及多个数据线驱动部，但是，不局限于此，例如，显示驱动器2000也可以省略显示存储器200。从显示存储器200中读取n位显示数据DA1及n位显示数据DA2，共计2n位的数据。在2n位的数据当中，例如，将n位显示数据DA1输出给译码器101，例如，将n位显示数据DA2输出给译码器102。一旦显示面板的分辨率变高，如果在1显示期间中不追加显示数据的译码处理，就有可能对显示面板的显示状态带来不良影响。但是，因为通过使用显示驱动器2000，可以使显示数据的译码处理分散到译码器101、102上，所以，即便显示面板具有更高的分辨率，显示数据也可以在显示面板上高画质地显示。

作为其他的变形例，对于在图1的显示驱动器10的地址译码器400上设置了地址转换电路410时的情况进行说明。通过设置地址转换电路410，对写入显示存储器200的显示数据不必重新写入，就可以相对显示面板容易地进行横向移动显示及左右翻转显示。

首先，对于横向移动显示进行说明。图17是显示设置了地址转换电路410的显示驱动器3000的局部的框图。地址转换电路410对字线选择信号WLS进行运算处理，所述字线选择信号WLS包括横向移动数据SCD和显示存储器200所选择的字线的地址信息，并根据其运算结果选择锁存电路。通过设置该横向移动数据SCD，可以在显示面板上使显示数据横向移动地显示。

地址译码器400接收来自控制电路300的字线选择信号WLS，将锁存脉冲向通过地址转换电路410选择的锁存电路输出。此时，地址转换电路410从控制电路300接收与字线选择信号不同的横向移动数据SCD。字线选择信号所包含的字线的地址信息包括可以对分配给各个锁存电路LA1～LAx的地址中的任一个的地址进行指定的信息。根据该信息，地址译码器400从该字线的地址信息中可以得到分配给各个锁存电路LA1～LAx的地址中的任一个的地址。并且，当横向移动数据SCD是例如0值时，不执行横向移动显示，只执行通常的显示。具体地，例如，当选择了字线WL1时，通过译码器100将驱动电压选择数据VSD1输出给总线LB1。当横向移动数据SCD是例如0值时，地址转换电路410根据分配给锁存电路LA1的地址来选择锁存电路LA1。由此，地址译码器400向锁存电路LA1输出锁存脉冲LP1，在锁存电路LA1中存储驱动电压选择数据VSD1。由此，数据线驱动部DRV1驱动数据线，显示出与显示数据DA1对应的像素。

图18是表示地址译码器400的框图。锁存地址数据LAD表示分配给锁存电路的地址的数据，锁存电路包括字线的地址信息。地址转换电路410对锁存地址数据LAD和横向移动数据SCD进行运算处理。例如，在将该运算结果的数据的各个位的数据表示为C1～Cx时，地址转换电路410将数据XC1～XCx输出给多个逻辑电路AND，所述数据XC1～XC2是使各个数据C1～Cx翻转的数据，各逻辑电路AND至少具备x条输入。在各逻辑电路AND上以互斥的组合设置有几个反相器INV3，以使接收了来自地址转换电路410的输出数据XC1～XC2的各个逻辑电路AND互斥地输出真值(例如，值为1、高电平的信号等)。各逻辑电路AND的输出连接于锁存电路LA1～LAx。由此，各锁存电路LA1～LAx可以互斥地接收锁存脉冲。

图19是表示地址转换电路410的示意图。地址转换电路410包括运算电路420。运算电路420包括加法电路422和减法电路424，但是，不局限于此。也可以省略加法电路422或减法电路424中的任一个。接收了锁存地址数据LAD及横向移动数据SCD的地址转换电路410在运算电路420上进行运算处理。运算电路420对锁存地址数据LAD及横向移动数据SCD进行加法处理或减法处理。当进行加法处理时，例如，加法电路422将锁存地址数据LAD及横向移动数据SCD相加。并且，当进行减法处理时，例如，减法电路424从锁存地址数据LAD中减去横向移动数据SCD。这些相加结果或者相减结果作为运算电路420的输出数据进行输出。运算电路420的输出数据的各个位的数据C1～C2通过例如反相器等翻转，作为数据XC1～XCx进行输出。

其次，使用图20～图23对横向移动显示的流程进行说明。图20是表示通过横向移动数据SCD为例如0值(SCD的值为0)时由n位显示数据DA1来表示的m个像素PA1的图。当不进行横向移动显示时，也可以不将横向移动数据SCD设置为例如0值。由此，因为根据锁存地址数据LAD向锁存电路LA1输出锁存脉冲，所以，n位显示数据DA1不在译码器100上进行译码处理，并且不锁存到锁存器LA1上。即，通过数据线驱动部DRV1驱动数据线，显示出显示面板500的m个像素PA1。

图21是表示沿着X方向向右横向移动显示一个像素时的示意图。在沿着X方向向右横向移动显示一个像素时，只要将横向移动数据设置为例如1值即可。图19的运算电路420对锁存地址数据LAD及横向移动数据SCD进行例如加法处理。由此，地址转换电路410的输出与图20的情况不同，变成表示锁存电路LA2的数据。地址译码器400根据地址转换电路410的输出向锁存电路LA2输出锁存脉冲。由此，n位显示数据DA1在译码器100上进行译码处理，并锁存于锁存电路LA2中。即，数据线驱动部DRV2驱动数据线，显示出m个像素PA2。即，通过比较图20的m个像素PA1和图21的m个像素PA2可知，通过将横向移动数据SCD设为1值，可以沿着X方向向右横向移动显示一个像素。

图22是表示横向移动数据SCD为例如0值时由n位显示数据DA2显示的m个像素PA2的图。n位显示数据DA2是通过选择图11的显示存储器200的字线WL2而输出的显示数据。此时，通过选择字线WL2时的字线的地址信息，地址译码器400得到分配给锁存电路LA2的锁存地址数据LAD。即，横向移动数据SCD为例如0值时，因为译码器400将锁存脉冲向锁存电路LA2输出，所以，n位显示数据DA2在译码器100上进行译码处理，并锁存于锁存电路LA2中。由此，数据线驱动部DRV2驱动数据线，显示出显示面板500的m个像素PA2。

图23是表示将n位显示数据DA2沿着X方向向左横向移动显示一个像素时的示意图。沿着X方向向左横向移动显示一个像素时，只要将横向移动数据SCD设置为例如1值即可。图19的运算电路420进行例如从锁存地址数据LAD中减去横向移动数据SCD的减法处理。由此，地址转换电路410的输出与图22的情况不同，变成表示锁存电路LA1的数据。地址译码器400根据地址转换电路410的输出向锁存电路LA1输出锁存脉冲。由此，n位显示数据DA2在译码器100上进行译码处理，并锁存于锁存电路LA1中。即，数据线驱动部DRV1驱动数据线，显示出m个像素PA1。

前面所述的内容不局限于一个像素的横向移动显示。当沿着X方向向右或向左横向移动显示例如两个像素时，只要将横向移动数据设置为2值即可。例如，数据线的数目为64条时，数据线的数目可以用6位来表示。与此时的显示数据DA2对应的锁存地址数据LAD可以表示为例如(000001)。与此相对，两个像素的横向移动显示的横向移动数据SCD可以表示为例如(000010)。这种情况下，图19的运算电路420进行例如从显示数据DA2中减去横向移动数据SCD的减法处理，于是，使用2的补码符号，变成(000001)-(000010)＝(000001)+(111110)＝(111111)。当X方向的最左侧数据线是第一数据线时，(111111)就是分配给与X方向的最右侧的数据线对应的锁存电路的地址。即，当将某显示数据横向移动显示时，可以驱动X方向的最左侧的数据线，接着驱动X方向的最右侧的数据线。相反，也可以驱动X方向的最右侧的数据线，接着驱动X方向的最左侧的数据线。

即，需要沿着X方向向右或向左横向移动显示例如ss(ss是大于等于1的整数)像素时，只要将横向移动数据SCD值设置为ss值即可。

另外，沿着X方向向右横向移动显示时，也可以将横向移动数据设置成例如(-1)值，使用运算电路420进行减法处理。即，将横向移动数据SCD的值设置为负值，并使用减法电路424进行减法处理，由此可以沿着X方向向右横向移动显示。另外，沿着X方向向左横向移动显示时，也可以将横向移动数据SCD设置成例如(-1)值，使用加法电路422进行加法处理。即，将横向移动数据SCD的值设置为负值，并使用加法电路422进行加法处理，由此可以沿着X方向向左横向移动显示。

其次，对左右翻转显示进行说明。图24是用于说明左右翻转显示的框图。为了简化说明，图24中示出了四个数据线驱动部DRV1～DRV4、四个锁存电路LA1～LA4、通过各个数据线驱动部DRV1～DRV4驱动的四个显示区A～D，但是，不局限于此。在包括有地址转换电路410的显示驱动器中，当进行通常显示时，与前面所述的实施例同样，通过选择字线WL1，显示数据DA1通过译码器100进行译码处理，经过了译码处理的数据锁存在锁存电路LA1中。此时，字线的地址信息中所包含的锁存地址数据LAD及分配到锁存电路LA1中的地址是例如0值。即，地址译码器400向与锁存地址数据LAD相同值的地址所分配的锁存电路LA1输出锁存脉冲LP1。由此，数据线驱动部DRV1驱动显示面板510的显示区A。通过从显示存储器200按顺序读出显示数据，显示出显示区A～D。

当进行左右翻转显示时，向锁存电路输出锁存脉冲，该锁存电路根据读取显示数据DA1时的锁存地址数据LAD及显示面板510的数据线的数目被确定。图25是对图24所示的显示面板510进行左右翻转显示时的示意图。

当左右翻转显示时，通过选择字线WL1，显示数据DA1通过译码器100进行译码处理，经过了译码处理的数据锁存在锁存电路LA4中。此时，字线的地址信息中所包含的锁存地址数据LAD与前面所述同样都是0。但是，根据图25，分配给锁存电路LA4的地址是3，锁存脉冲从地址译码器400向锁存电路LA4输出。这是因为地址转换电路410的动作。当左右翻转显示时，地址转换电路410根据锁存地址数据LAD和数据线的数目，从四个锁存电路LA1～LA4中选择锁存电路LA4，向锁存电路LA4输出锁存脉冲。如果显示面板510的数据线的数目为S(S是大于等于2的整数)，当选择锁存电路LA4时，地址转换电路410的运算电路420运算例如(S-1)-LAD。即，在图25中，得到(4-1)-0＝3。根据该结果，选择分配3的地址值的锁存电路LA4，锁存脉冲输入给锁存电路LA4。

即，从数据线的数目S中减去1值，通过从该结果中减去锁存地址数据LAD的值，可以得到用于左右翻转显示的锁存电路的地址。通过对从显示存储器200中按顺序读出的显示数据进行以上所述的处理，可以很容易地进行左右翻转显示。

另外，即使使用图26中所示的地址转换电路412也可以很容易地实现左右翻转显示。在图26的地址转换电路412中，代替图19中的设置在地址转换电路410上的反相器，而是设置例如异或电路EXOR。在各个异或电路EXOR的一个输入上输入翻转模式信号RM。在各个异或电路EXOR的另一个输入上输入运算电路420的的输出数据C1～Cx。在此，翻转模式信号RM定义为：当为通常显示时，翻转模式信号RM设置为高电平信号(或者逻辑值1)；当为左右翻转显示时，翻转模式信号RM设置为低电平信号(或者逻辑值0)。

例如，当需要进行通常显示时，翻转模式信号RM设置为逻辑值1，所以，在各个异或电路EXOR的一个输入上输入逻辑值1。在各个异或电路EXOR的另一个输入上输入了逻辑值0的异或电路EXOR的输出变为逻辑值1。并且，在各个异或电路EXOR的另一个输入上输入了逻辑值1的异或电路EXOR的输出变为逻辑值0。即，各个异或电路EXOR具有反相器的作用，所以，具有与图19的地址转换电路410相同的作用。

另一方面，当需要进行左右翻转显示时，因为翻转模式信号RM设置为逻辑值0，所以，在各个异或电路EXOR的一个输入上输入逻辑值0。此时，各个异或电路EXOR的输出变成向各个异或电路EXOR的另一个输入上输入的逻辑值。例如，在各个异或电路EXOR的另一个输入上输入了逻辑值1的异或电路EXOR的输出变为逻辑值1。即，运算电路420的输出数据C1～Cx不发生翻转，数据C1～Cx变成地址转换电路412的输出。

与图18所示的地址转换电路410同样，地址转换电路412的输出数据向地址译码器400的多个逻辑电路AND输出。但是，当翻转模式信号RM为逻辑值0时，在图18的各个逻辑电路AND上输入作为不发生翻转的数据的数据C1～Cx。例如，当数据C1～Cx全部为逻辑值0时，在全部的输入上连接有反相器INV3的逻辑电路AND的输出变成逻辑值1。即，连接于锁存电路LAx的逻辑电路AND的输出变为逻辑值1，从多个锁存电路LA1～LAx中选择锁存电路LAx。

但是，在为通常显示的情况下，当数据C1～Cx全部为逻辑值0时，作为其翻转数据的XC1～XCx全部是逻辑值1，所以，连接于图18的锁存电路LA1的逻辑电路AND的输出变为逻辑值1。即，当地址转换电路410的输出数据C1～Cx全部为逻辑值0时，向锁存电路LA1输入锁存脉冲。

即，根据翻转模式信号RM，选中的锁存电路在X方向上左右相反，左右翻转显示容易进行。并且，该地址转换电路412也可以在运算电路420上进行用于横向移动显示的运算，所以，左右翻转显示状态下的横向移动显示也可以简单地进行。

根据以上所述的本实施例及变形例，通过自由选择多个锁存电路LA1～LAx，不必重新写入例如显示存储器的显示数据，就可以驱动与选中的锁存电路对应的数据线，在显示面板上显示显示数据。如横向移动显示、左右移动显示等所示，当成为显示数据的对象的像素位置实时地变更时，在比较例中，每次像素位置变更都需要更新显示存储器的显示数据，使控制复杂化，而且还存在增加了处理器等的负荷的问题。但是，本实施例及其变形例中不需重新写入例如显示存储器的显示数据，就可以进行横向移动显示和左右翻转显示。

6.电子设备

图27是表示根据本实施例的包括显示驱动器10的电子设备的构成的框图。图27的电子设备4000包括：显示驱动器10、显示面板500、用于驱动显示面板500的扫描线的扫描驱动器4100、用于向显示驱动器10及扫描驱动器4100提供控制信号等的控制器4200、电源电路4300，但是，不局限于此。例如，也可以省略控制器4200和电源，也可以设置其他的装置。

因为在电子设备4000上设有显示驱动器10，所以，可以降低电子设备4000的制造成本。

另外，本发明不局限于实施例中所述的说明，也可以进行各种变形。例如，对于在说明书和附图的记载中作为广义或相同含义的术语(灰阶译码器、灰阶ROM、多线同时选择驱动用译码器、显示存储器的地址信息、锁存电路等)而引用的术语，也可以置换成广义或相同含义的术语(FRC译码器、FRCROM、MLS译码器、用于选择字线的选择信号、触发器等)。

符号说明

10：显示驱动器           100：译码器

110：FRC译码器           112：FRCROM

120：MLS译码器           200：显示存储器

300：控制电路            400：地址译码器

500：显示面板            4000：电子设备

4100：扫描驱动器         4200：控制器

4300：电源电路           D：数据输入

DA1：显示数据            DA2：显示数据

DRV：数据线驱动部        FF：触发器

LA1～LAx：锁存电路       LP1：锁存脉冲

MA1：显示数据            Q：数据输出

SR：移位寄存器           VSD1：驱动电压选择数据

WL1～WLQ：字线

Claims (16)

1.一种显示驱动器，其特征在于包括：

译码器，其对于从显示存储器中以n位为单位按顺序输出的n位显示数据进行译码处理，其中n是大于等于2的整数；多个锁存电路，其锁存已通过所述译码器进行了译码处理的数据；以及

多个数据线驱动部，其根据被所述多个锁存电路的各锁存电路锁存的数据来驱动显示面板的数据线，

其中，通过对所述显示存储器进行一次字线控制，所述n位显示数据被从所述显示存储器中读出，并被输出给所述译码器，

所述译码器对从所述显示存储器中以n位为单位按顺序输出的所述n位显示数据进行译码处理，并将已进行了所述译码处理的数据按顺序输出给所述多个锁存电路的各锁存电路，以及

在已进行了所述译码处理的数据存储到所述多个锁存电路之后，所述多个数据线驱动部的各数据线驱动部驱动与所述多个数据线驱动部的各数据线驱动部对应的数据线。

2.根据权利要求1所述的显示驱动器，其特征在于还包括：

地址译码器，其产生锁存脉冲，所述锁存脉冲用于使所述多个锁存电路锁存所述译码器的输出，

所述地址译码器根据所述n位显示数据被读出时的所述显示存储器的地址信息选择所述多个锁存电路中的任一个，并向选中的锁存电路输出所述锁存脉冲。

3.根据权利要求2所述的显示驱动器，其特征在于：

所述n位显示数据与来自控制电路的时钟信号的上升沿或下降沿中的一个同步，被从所述显示存储器中读出，所述地址译码器与所述时钟信号的上升沿或下降沿中的另一个同步，输出所述锁存脉冲。

4.根据权利要求1所述的显示驱动器，其特征在于：

通过所述多个锁存电路串联连接，前级的锁存电路的输出端子与后级的锁存电路的输入端子连接，由此所述多个锁存电路构成移位寄存器，

所述移位寄存器将从所述译码器按顺序输入给初级锁存电路的数据移位并存储。

5.根据权利要求1至4中任一项所述的显示驱动器，其特征在于：

所述译码器包括多线同时选择驱动用译码器，

所述多线同时选择驱动用译码器，根据从所述n位显示数据中选取的m个像素的显示数据，生成用于从与扫描线的多线同时选择驱动对应的多个驱动电压中选择驱动电压的驱动电压选择数据，并将所述驱动电压选择数据输出给所述多个锁存电路，其中，m是大于等于2的整数。

6.根据权利要求5所述的显示驱动器，其特征在于：

所述多个数据线驱动部的各数据线驱动部，根据所述多个锁存电路中存储的所述驱动电压选择数据，从所述多个驱动电压中选择数据线驱动电压，

所述多个数据线驱动部的各数据线驱动部使用所述数据线驱动电压驱动数据线。

7.根据权利要求1至4中任一项所述的显示驱动器，其特征在于：

所述译码器包括灰阶译码器，

所述灰阶译码器根据所述n位显示数据及帧号确定成为

所述n位显示数据的对象的像素的显示模式。

8.根据权利要求7所述的显示驱动器，其特征在于：

所述灰阶译码器根据所述显示模式将0或1的数据输出给所述多个锁存电路中的至少一个。

9.根据权利要求7所述的显示驱动器，其特征在于：

所述译码器还包括多线同时选择驱动用译码器，所述多线同时选择驱动用译码器用于与同时选择驱动m条扫描线的多线同时选择驱动方式对应，其中，m是大于等于2的整数，

所述多线同时选择驱动用译码器根据由所述灰阶译码器确定的显示模式，将用于选择数据线驱动电压的驱动电压选择数据输出给所述多个锁存电路，所述数据线驱动电压用于驱动数据线。

10.根据权利要求9所述的显示驱动器，其特征在于：

所述多个数据线驱动部的各数据线驱动部根据所述多个锁存电路中存储的所述驱动电压选择数据，从用于与扫描线的多线同时选择驱动对应的多种驱动电压中选择数据线驱动电压，

所述多个数据线驱动部的各数据线驱动部使用所述数据线驱动电压驱动数据线。

11.根据权利要求10所述的显示驱动器，其特征在于：

从所述n位显示数据中选取的m个像素的显示数据中的各个像素的灰阶用k位的灰阶数据表示，其中，k是大于等于2的整数，n＝k×m，

所述灰阶译码器包括灰阶ROM，所述灰阶ROM根据所述k位的灰阶数据和帧号确定用于表示两种显示状态的灰阶模式，

所述灰阶译码器根据所述灰阶ROM对m个像素的各个像素确定所述灰阶模式，根据已确定的所述灰阶模式，将用0或1表示m个像素的各个像素的显示状态的m位显示数据输出给所述多线同时选择驱动用译码器，

所述多线同时选择驱动用译码器根据所述m位显示数据生成所述驱动电压选择数据，并输出给所述多个锁存电路。

12.一种电子设备，其特征在于包括：

显示驱动器；

显示面板；

扫描驱动器，其用于驱动所述显示面板的扫描线；

控制器，其用于控制所述显示驱动器及所述扫描驱动器；及

电源电路，

其中，所述显示驱动器包括：

译码器，其对于从显示存储器中以n位为单位按顺序输出的n位显示数据进行译码处理，其中，n是大于等于2的整数；

多个锁存电路，其锁存已通过所述译码器进行了译码处理的数据；及

多个数据线驱动部，其根据被所述多个锁存电路的各锁存电路锁存的数据驱动显示面板的数据线，

其中，通过对所述显示存储器进行一次字线控制，所述n位显示数据被从所述显示存储器中读出，并被输出给所述译码器，

所述译码器对从所述显示存储器中以n位为单位按顺序输出的所述n位显示数据进行译码处理，并将已进行了所述译码处理的数据按顺序输出给所述的多个锁存电路的各锁存电路，

在已进行了所述译码处理的数据存储到所述多个锁存电路之后，所述多个数据线驱动部的各数据线驱动部驱动与所述多个数据线驱动部的各数据线驱动部对应的数据线。

13.根据权利要求12所述的电子设备，其特征在于还包括：

地址译码器，其产生锁存脉冲，所述锁存脉冲用于所述多个锁存电路锁存所述译码器的输出，

所述地址译码器根据所述n位显示数据被读出时的所述显示存储器的地址信息选择所述多个锁存电路中的任一个，并向选中的锁存电路输出所述锁存脉冲。

14.根据权利要求12所述的电子设备，其特征在于：

通过所述多个锁存电路串联连接，前级的锁存电路的输出端子与后级的锁存电路的输入端子连接，由此所述多个锁存电路构成移位寄存器，

所述移位寄存器将从所述译码器按顺序输入给初级锁存电路的数据移位并存储。

15.根据权利要求12至14中任一项所述的电子设备，其特征在于：

所述译码器包括多线同时选择驱动用译码器，

所述多线同时选择驱动用译码器根据从所述n位显示数据中选取的m个像素的显示数据，生成用于从与扫描线的多线同时选择驱动对应的多个驱动电压中选择驱动电压的驱动电压选择数据，并将所述驱动电压选择数据输出给所述多个锁存电路，其中，m是大于等于2的整数。

16.根据权利要求12至14中任一项所述的电子设备，其特征在于：

所述译码器还包括多线同时选择驱动用译码器，所述多线同时选择驱动用译码器用于与同时选择驱动m条扫描线的多线同时选择驱动方式对应，其中，m是大于等于2的整数，

所述多线同时选择驱动用译码器根据由所述灰阶译码器确定的显示模式，将用于选择数据线驱动电压的驱动电压选择数据输出给所述多个锁存电路，所述数据线驱动电压用于驱动数据线。

Images