CN100377365C - 薄膜半导体器件 - Google Patents

薄膜半导体器件 Download PDF

Info

Publication number
CN100377365C
CN100377365C CNB031367348A CN03136734A CN100377365C CN 100377365 C CN100377365 C CN 100377365C CN B031367348 A CNB031367348 A CN B031367348A CN 03136734 A CN03136734 A CN 03136734A CN 100377365 C CN100377365 C CN 100377365C
Authority
CN
China
Prior art keywords
mentioned
film
thin film
silicon thin
raceway groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031367348A
Other languages
English (en)
Other versions
CN1458698A (zh
Inventor
山口伸也
波多野睦子
田井光春
朴成基
芝健夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1458698A publication Critical patent/CN1458698A/zh
Application granted granted Critical
Publication of CN100377365C publication Critical patent/CN100377365C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明将通过提供使低温多晶硅实现大粒径化且使表面平坦化以充分地确保栅耐压的技术来实现高迁移率的半导体装置和图像显示装置作为课题。本发明的薄膜半导体器件中，通过对固体激光等的连续的振荡光在时间和空间方面进行调制以实现对于硅薄膜的结晶结构和生长速度来说接近于最佳的结晶生长，通过形成大粒径、在粒界部中呈现没有凸起的平坦性且其面取向被控制的结晶粒并使用这些结晶粒形成沟道，实现高迁移率的半导体装置和图像显示装置。

Description

薄膜半导体器件
技术领域
本发明涉及在图像显示装置等中使用的的薄膜半导体器件。
背景技术
在形成现有的薄膜半导体器件(主要在图像显示装置等中使用的薄膜晶体管(TFT))的母体薄膜中主要使用了高温多晶硅。该高温多晶硅是利用900℃左右的高温热处理在石英基板上形成了多晶硅而构成的，其中形成比较大的粒径(500～600nm)的多晶硅。在由该高温多晶硅形成的TFT中，由于将粒界密度低且结晶性良好的硅薄膜作为沟道来利用，故电子迁移率为100～150[cm2/Vs]，即，可得到接近于单晶硅的电子迁移率(～500[cm2/Vs]，S.M.Sze，Physics ofSemiconductor Devices，p.29，Second Edition，Wiley)。但是，由于该高温多晶硅必须使用高价的石英基板以便能耐受高温工艺，故因基板成本的缘故，难以降低装置整体的成本，TFT的普及受到限制。
近年来，对低温多晶硅作了大量的研究，以便用低温多晶硅来代替高温多晶硅。该低温多晶硅是使用受激准分子激光退火等的熔融再结晶法对用CVD法等在低成本的玻璃基板或塑料基板上形成的非晶硅进行了结晶化的多晶硅。如果使用该方法，则由于可在低温(～150℃)下形成多晶硅薄膜，故具有能形成非常廉价的TFT的优点。但是，迄今为止的低温多晶硅与高温多晶硅相比，其粒径小且表面凹凸变得显著，此外，只能形成面取向无序的多晶硅。如果结晶粒小，则在载流子路径上存在的粒界密度变大，此外，如果表面凹凸大，则存在对于栅电压的耐压变小的问题。此外，如果面取向是无序的，则由于粒界中的陷阱能级密度相对地变大，故在哪一种情况下都使晶体管特性恶化。因此，将现有的低温多晶硅作为元件材料的制品的TFT的电子效应迁移率被限于约～150[cm2/Vs]。由于用这样小的电子迁移率不能达到所必要的元件速度，故引起在同一玻璃(或塑料)基板上能形成的元件的种类受到限制的问题。例如，在图像显示装置的情况下，虽然能在玻璃(或塑料)上形成像素部，但在现有的印刷基板上形成其它的源驱动器、栅驱动器、解码器、缓冲器、移位寄存器、数模变换电路、外围控制器等的电路，必须用电缆端子将其与基板连接来使用。在这样的方法中，存在画面尺寸变小且装置整体成本提高的问题。
为了改善这样的问题，必须有使结晶粒径变大、使表面平坦化和使结晶粒的位置与面取向一致的技术。迄今为止，为了使低温多晶硅实现大粒径化、平坦化而且控制结晶粒的位置和面取向，提出了各种各样的技术。在这些技术中，有下述的技术等：在绝缘体基板上形成的非晶硅膜中有选择地导入有助于结晶化的金属元素、通过在与基板平行的方向上进行结晶生长来形成在载流子移动方向上具有[111]轴的多晶硅的技术(特开平7-321339)；精密地控制热处理用光束的形状和照射位置移动量、形成在基板垂直方向上具有<100>轴、在光束扫描方向上具有平行(或45°)的{220}面的矩形的多晶硅的技术(特开平10-41234)；以及在基板上形成第1多晶硅层、用各向异性刻蚀形成具有特定面({100}、{110}、{111})的某一个的籽晶、通过在其上形成第2多晶硅层来形成面取向一致的柱状的多晶硅层的技术(特开平8-55808)。但是，虽然进行了这样多的试验，但仍未能得到迁移率足够高的TFT。
上述的结晶化法都不能说是充分完善的技术，能达到的最大粒径约2μm，是不充分的。其中，未能达到对大画面的液晶显示面板所要求的薄膜晶体管的实用的大小、约8μm，此外，未能抑制由结晶粒的位置偏移引起的元件间离散性。再者，重要的问题是硅薄膜表面的凹凸。上述的方法中的使用激光(特别是受激准分子激光)的结晶化法中，由于伴随硅的熔融固化过程的体积膨胀的缘故，结晶粒相互间发生碰撞，粒界向上隆起，形成了凸起。在目前的情况下，在受激准分子激光退火的情况下，该凸起的大小有时为50～100nm，与原来的硅薄膜的膜厚相当。如果形成这样的凸起，则存在对于栅电压的耐压显著地减少、容易发生栅漏泄电流的问题。因此，在目前的情况下，将加厚栅绝缘膜作为解决上述问题的对策，其代价是牺牲迁移率。因此，尚未达到用这些技术来置换现有的低功能的薄膜晶体管器件的程度。此外，这些技术没有实现与基板相接情况的硅结晶中的最佳晶格结构(即，结晶面取向)，这一点也成为上述的原因，这与膜的形成方法或热处理方法无关、是由硅与基板间的界面变形决定的本质的限制。
发明内容
因而，为了以低成本实现高性能且大面积的图像显示装置，本发明的课题是通过提供在与具有考虑了与基板的界面变形的最佳晶格结构的面取向一致的状态下使成为TFT的元件材料的低温多晶硅实现大粒径化(模拟的单晶)且使表面平坦以便能充分地确保栅耐压的技术来实现高迁移率的TFT。
为了解决上述课题，本发明的薄膜半导体器件中通过使用固体激光照射时间和空间的调制光来代替由受激准分子激光那样的脉冲状光照射进行的瞬间的熔融固化以实现对于硅薄膜的结晶结构和生长速度来说接近于最佳的结晶生长，通过形成大粒径、平坦且其面取向被控制的结晶粒并使用这些结晶粒形成沟道，实现高迁移率的TFT。
本发明提供一种薄膜半导体器件，其特征在于：具有：绝缘体基板；在上述绝缘体基板上形成的硅薄膜；以及将上述硅薄膜作为沟道的晶体管，上述硅薄膜是排列多个具有细长形的矩形结晶粒而构成的多晶，上述多晶的表面在粒界中呈凹陷状，在上述沟道内的粒界中，具有该呈凹陷状的表面的粒界为最多。
按照本发明，可周大粒径且表面凹凸小的矩形结晶粒形成沟道，由此，可实现高迁移率且栅耐压高的薄膜晶体管。由此，由于可在同一玻璃基板上以集约方式形成像素部、外围电路，故可得到高功能的薄膜半导体器件和使用该薄膜半导体器件的图像显示装置。
附图说明
图1A、1B是示出了本发明的第1实施例的薄膜晶体管的沟道部的硅薄膜中的结晶结构的图，(1A)是从斜上方看的图，(1B)是粒界部的剖面图。
图2A、2B是示出了本发明的第2实施例的薄膜晶体管的沟道部的硅薄膜中的结晶结构的图，(2A)是从斜上方看的图，(2B)是粒界部的剖面图。
图3A、3B是示出了本发明的第3实施例的薄膜晶体管的沟道部的硅薄膜中的结晶结构的图，(3A)是从斜上方看的图，(3B)是粒界部的剖面图。
图4A、4B是示出了本发明的第4实施例的薄膜晶体管的沟道部的硅薄膜中的结晶结构的图，(4A)是从斜上方看的图，(4B)是粒界部的剖面图。
图5是本发明的第5实施例的薄膜晶体管的剖面图(上部)、平面图(下部)和与上部的剖面相差90度的方向看的剖面图(右)。
图6是本发明的第6实施例的薄膜晶体管的剖面图(上部)、平面图(下部)和与上部的剖面相差90度的方向看的剖面图(右)。
图7是本发明的第7实施例的薄膜晶体管的剖面图(上部)、平面图(下部)和与上部的剖面相差90度的方向看的剖面图(右)。
图8是本发明的第8实施例的薄膜晶体管的剖面图(上部)、平面图(下部)和与上部的剖面相差90度的方向看的剖面图(右)。
图9涉及本发明的实施例9，示出了将实施例5的晶体管应用于半导体装置的电路部的情况的图形形成的实施例。
图10涉及本发明的实施例10，是从上看将由实施例9的方向一致的晶体管组构成的区域应用于图像显示装置的外围电路部和像素部的情况的配置图。
图11示出本发明的实施例11的图像显示装置。
图12是本发明的实施例12的计算机用监视器或电视机的外观图。
图13是本发明的实施例13的携带电话机的外观图。
图14是本发明的实施例14的可移动终端的外观图。
图15是本发明的实施例15的数字摄像机的外观图。
图16是本发明的实施例16的RF元件的外观图。
具体实施方式
以下，参照附图详细地说明本发明。
在本说明书中，将结晶取向[100]、[010]、[001]那样等效的取向组归纳起来如<100>那样来标记。当然对于其它的取向(<110>、<111>)来说，也完全是同样地成立的。
(实施例1)
图1A、1B是说明本发明的第1实施例的薄膜晶体管的沟道部分的薄膜结构的图。(1A)是从斜上方看的立体图，(1B)是粒界部分的剖面图。在绝缘体基板1上有硅薄膜2，硅薄膜2是排列多个具有细长形的矩形结晶粒3而构成的多晶，矩形结晶粒3特别是其表面在粒界4中呈凹陷状。矩形结晶粒3的平均长度为5μm，平均的宽度为0.8～3μm。在粒界中，除了单单在长度方向上连续的粒界外，在有些地方也存在具有从结晶粒的中途起发生的粒界5或二个粒界在中途相交的粒界6那样的形状的粒界。在这样的结晶粒中，在其长度方向上流过电流时，由于横断的粒界少，故迁移率非常高。此外，由于粒界部呈凹陷状，故具有提高了对于栅电压的耐压的优点。使固体激光与取向8平行地扫描来形成这样的形状，但此时的扫描速度与照射能量的关系中，在对硅薄膜照射的有效能量E满足a＜E＜c的关系的条件下进行了结晶化的情况下形成这样的形状。在此，a是在硅完全熔融中所必要的能量，c是在硅凝集中所必要的能量。由于该结晶化条件的范围很宽，故可充分地确保工艺容限。换言之，是能以高的生产率应用于大型基板的照射条件。关于与该矩形结晶粒3的基板垂直的结晶取向7，在绝缘体基板1是玻璃且硅薄膜2的膜厚为50nm的情况下最多的取向是<110>，此外，在结晶粒的长度方向的结晶取向8中，最多的取向是<100>。根据硅薄膜2的膜厚或绝缘体基板1的表面材料和基板1的表面上SiO2或SiN等的基底膜的有无或其膜厚，上述的粒界凹陷部的膜厚差和其面取向是不同的。一般来说，硅薄膜2与绝缘体基板1之间的润湿性越高，上述凹陷部的凹凸越大，伴随于此，在结晶取向7中最多的取向容易成为<100>。如果结晶取向7改变，则与其垂直的取向8的几何学上容许的取向、即只有<100>或<110>成为主要的取向。在本发明中，主要记述了取向7为<110>、取向8为<100>的情况，但如上所述，通过控制硅薄膜的膜厚、基底膜的材料和膜厚，可将取向7定为<100>、取向8定为<100>或<110>。
在取向7为<100>的情况下，沿取向8流过电流的情况的迁移率在n型晶体管中成为最大值。另一方面，在取向7为<110>的情况下，在p型晶体管中成为最大值。即，如果对n型使用<100>、对p型使用<110>，则可实现最大性能的n、p型混合装载型(例如，互补型MOS(CMOS))的半导体装置。另一方面，如果与其相反，对n型使用<110>、对p型使用<100>，则可缩小n、p型间的迁移率差(本来，n型的迁移率比p型的迁移率大约2倍)。在实际的电路设计中，即使n、p型各自的性能不是最大性能，但在彼此的迁移率接近的情况下，也有容易设计的优点。在大部分的外围电路中，以这种方式作成n、p型混合装载型，具有能提高设计容限的优点。这样，本发明的特征在于具有下述的大的优点：通过控制结晶取向，能将必要的性能的晶体管应用于必要的电路部分。
图1(B)中示出了粒界部的剖面，但在此所谓的凹陷部的凹凸能用粒界部的平均膜厚与粒内的平均膜厚的膜厚差9来表现。作为另一个表现，也可考虑粒界中的硅薄膜表面的法线与基板法线的角度10。这两者的值具有彼此相关的关系。在结晶中，利用由固体激光进行的熔融固化过程，在与激光的扫描方向垂直的方向上引起一种水滴化。该水滴化的痕迹可认为是在扫描方向上以凸状形成了较长地延伸的表面的矩形结晶粒3。该现象是与作为现有技术的受激准分子激光的结晶化有很大差别的现象。在受激准分子激光的情况下，如上所述，熔融固化时的体积膨胀集中于粒界部，形成向上凸的粒界部，但在固体激光的情况下，由于在熔融过程中使激光扫描，故结晶在横方向上生长。因此，体积膨胀不断地聚集于结晶生长的前端，成为结晶粒相互间平行地相接的形状。因此，不对粒界施加体积膨胀的压力，由于硅的水滴化引起的表面张力的影响的缘故，形成了凹陷的粒界。硅薄膜与基板表面的润湿性越高，该水滴越容易成为圆形的，使膜厚差9和角度10同时增大。具有如果润湿性小则相反地使膜厚差9和角度10减少的性质。在用上述的膜结构和激光照射条件进行了结晶化的情况下，该膜厚差为约10～20nm、角度10为约60～80度是最多地形成的。
本实施例的特征在于：将具有这样的形状的结晶作为沟道来利用，能以更高的工艺生产率形成具有高迁移率和高的栅耐压的晶体管。
(实施例2)
图2是说明本发明的第2实施例的薄膜晶体管的沟道部分的薄膜结构的图。(a)是从斜上方看的立体图，(b)是粒界部分的剖面图。与上述实施例1不同之处是，在实施例1中能看到的粒界部的凹陷在实施例2中是极为平坦的，此外，矩形结晶粒3的表面在粒内也是平坦的。矩形结晶粒3的平均的长度与实施例1相同，为5μm，平均的宽度为0.8～3μm。在粒界中，除了单单在长度方向上连续的粒界外，在有些地方也存在具有从结晶粒的中途起发生的粒界5或二个粒界在中途相交的粒界6那样的形状的粒界，这一点也与实施例1相同。在这样的结晶粒中，在其长度方向上流过电流时，由于成为高迁移率和特别是粒界部、结晶内部是平坦的，故可确保对于极高的栅电压的耐压。换言之，具有能使栅绝缘膜的膜厚比目前的100nm薄、例如为50nm以下的优点。在此时的扫描速度与照射能量的关系中，在对硅薄膜照射的有效能量E满足a＜E＜b的关系的条件下进行了结晶化的情况下形成这样的形状。在此，a是在硅完全熔融中所必要的能量，b是在硅液滴化中所必要的能量，相对于在实施例1中已说明的硅凝集能量c来说(b＜＜c)。由于该结晶化条件的范围非常窄，故存在不能确保工艺容限的缺点，但所形成的结晶状态是最佳的。因此，如果只应用于不需要大面积的高功能电路部分，则具有能实现具有非常高的性能的半导体装置或图像显示装置的优点。关于结晶取向7、结晶取向8，与实施例1相同的情况成立。除了上述的照射条件以外，根据硅薄膜2的膜厚或绝缘体基板1的表面材料和基板1的表面上SiO2或SiN等的基底膜的有无或其膜厚，这样的平坦的粒界和粒内是不同的。一般来说，在硅薄膜2与绝缘体基板1之间的润湿性最低且硅薄膜2的膜厚比50nm大时，容易形成这样的平坦的粒界和粒内的结构。在图2(b)中示出了粒界部的剖面，但在实施例2中，膜厚差9非常小，此外角度10非常接近于0度。这意味着难以引起硅的水滴化。通过将具有这样的形状的结晶作为沟道来利用，将具有高迁移率和非常高的栅耐压的晶体管应用于必须有最高性能的电路部，具有能得到高功能的半导体装置的优点。
(实施例3)
图3是说明本发明的第3实施例的薄膜晶体管的沟道部分的薄膜结构的图。(a)是从斜上方看的立体图，(b)是粒界部分的剖面图。在本实施例中，与上述实施例2不同，由于粒界部的凹陷比硅薄膜2的膜厚大，故在粒界部分中硅薄膜2分离了，具有基板1的表面被呈现的完全分离型粒界11。此外，矩形结晶粒3的表面较大地向上凸起。矩形结晶粒3的平均的长度与实施例1相同，为5μm，平均的宽度为0.5～2μm。在完全分离型粒界中，在有些地方也存在具有从结晶粒的中途起发生的粒界12或二个粒界在中途相交的粒界13那样的形状的粒界，这一点也与实施例1相同。这样的结晶粒的大部分在结晶粒内是单晶，在其长度方向上流过电流的情况下，由于没有因粒界散射引起的迁移率下降的作用，故成为与单晶类似的高迁移率。此外，因为矩形结晶粒3的表面为平缓的曲面，故也能确保某种程度的对于栅电压的耐压。换言之，这意味着在维持目前的栅耐压的情况下能在绝缘体基板1上形成与单晶类似的性能的晶体管。可是，存在下述的缺点：因为流过一个结晶粒的电流较小，故为了解决这一问题，必须形成宽度大的晶体管。在此时的扫描速度与照射能量的关系中，在对硅薄膜照射的有效能量E满足c＜E＜d的关系的条件下进行了结晶化的情况下形成这样的形状。在此，c与实施例1相同，是在硅凝集中所必要的能量，d是在硅蒸发中所必要的能量。该结晶化条件具有与实施例1相同程度地范围宽的工艺容限。这样的结晶适合于要求高迁移率而不那么要求电流值的运算电路部。如果将其应用于运算电路部，则具有能实现具有非常高的性能的半导体装置或图像显示装置的优点。关于结晶取向7、结晶取向8，与实施例1相同的情况成立。
除了上述的照射条件以外，根据硅薄膜2的膜厚或绝缘体基板1的表面材料和基板1的表面上SiO2或SiN等的基底膜的有无或其膜厚，这样的凝集型的粒界和粒内是不同的。一般来说，在硅薄膜2与绝缘体基板1之间的润湿性最高且硅薄膜2的膜厚为50nm以下时，容易形成这样的凝集型的粒界和粒内的结构。在图3(b)中示出了粒界部的剖面，但在实施例3中，膜厚差14非常大，在结晶化前的硅薄膜的膜厚为50nm的情况下，也有该膜厚差14达到约100nm的情况。此外，角度15非常大，也有超过45度的情况。
通过将具有这样的形状的结晶作为沟道来利用，将具有最高迁移率的晶体管应用于必须有最高性能的逻辑电路部，具有能得到高功能的半导体装置的优点。
(实施例4)
图4是说明本发明的第4实施例的薄膜晶体管的沟道部分的薄膜结构的图。(a)是从斜上方看的立体图，(b)是粒界部分的剖面图。在本实施例中，与上述实施例1～实施例3不同，结晶粒的形状不是矩形，而是多角形状，但粒界部与实施例1～实施例3同样，呈凹陷状。该结晶粒3的平均直径为1～2μm。这样的结晶粒的大部分在结晶粒内是单晶，但特别是由于没有长度方向，故在流过电流的情况下，因粒界散射引起的迁移率下降的作用比上述实施例1～实施例3大。但是，由于粒界部呈凹陷状，故与以往用受激准分子激光法得到的结晶相比，具有栅耐压高的优点。换言之，这意味着可形成迁移率与现有技术类似、而栅耐压高的晶体管。在此时的扫描速度与照射能量的关系中，在对硅薄膜照射的有效能量E满足E＜a的关系的条件下进行了结晶化、其后用硅的各向异性溶液进行刻蚀、通过有选择地削减结晶键弱的粒界部可得到这样的形状。在此，a与实施例1相同，是在硅完全熔融中所必要的能量。该结晶化条件与实施例1相比，范围宽且工艺的生产率高。通过将这样的结晶应用于不那么要求迁移率而大面积地存在的晶体管(例如，图像显示装置的像素部等)的沟道部等，具有能实现具有非常高的性能的半导体装置或图像显示装置的优点。关于结晶取向7，与实施例1相同的情况成立。
不仅对于用上述的固体激光得到的结晶粒、而且对于用现有的受激准分子激光结晶化得到的结晶粒，通过进行粒界的有选择的刻蚀工序，也可形成这样的多角形型的结晶粒和粒界。
(实施例5)
图5是本发明的第5实施例的薄膜晶体管的展开图。上部为剖面图，其下部是从上面看沟道部分的平面图，其右是从相差90°的角度描绘剖面图的剖面图。在绝缘体基板1上形成硅薄膜2，该硅薄膜2具有与实施例1同样的矩形结晶粒3。以下，以实施例1的结晶结构为例进行说明，但即使在该硅薄膜2的部分为实施例2或实施例3的结晶结构的情况下，当然也完全同样地成立。使用硅薄膜2的一部分形成了源16、漏17和在沟道上形成了栅绝缘膜18、在其上形成了栅19。本实施例的特征在于：硅薄膜2的矩形结晶粒3的长度方向如图5中所示那样与连结源16和漏17的方向一致。如果使用这样的方向，则有如上所述形成在电流方向上具有高迁移率的沟道的优点。同时，由于在实施例1中粒界部呈凹陷状，故同时也可得到栅耐压高的优点。此时，本实施例的特征在于：上述硅薄膜或上述源或上述漏或上述栅绝缘膜或上述栅的任一部分的表面凹凸(凸部顶点与凹部底边的高低差)的沿上述沟道内连结源与漏的方向的情况的值(分别与图5中的表面凹凸21、表面凹凸23和表面凹凸25相对应)比沿与其垂直的方向的情况的值(分别与图5中的表面凹凸20、表面凹凸22和表面凹凸24相对应)小。
(实施例6)
图6是本发明的第6实施例的薄膜晶体管的展开图。上部为剖面图，其下部是从上面看沟道部分的平面图，其右是从相差90°的角度描绘剖面图的剖面图。在绝缘体基板1上形成硅薄膜2，该硅薄膜2具有与实施例1同样的矩形结晶粒3。以下，以实施例1的结晶结构为例进行说明，但即使在该硅薄膜2的部分为实施例2或实施例3的结晶结构的情况下，当然也完全同样地成立。使用硅薄膜2的一部分形成了源16、漏17和在沟道上形成了栅绝缘膜18、在其上形成了栅19。本实施例的特征在于：硅薄膜2的矩形结晶粒3的长度方向如图6中所示那样与连结源16和漏17的方向垂直的方向一致。如果使用这样的方向，则与实施例5相比，存在电流方向的迁移率下降的缺点，但另一方面，由于横断电流方向的粒界数比较多的缘故，具有减少元件间的迁移率离散性的优点。该优点可应用于例如实施例5那样的不需要高迁移率而打算将晶体管的阈值变动抑制为最小限度的电路部。例如，通过将CMOS(互补型MOS)的n型晶体管作成本实施例的结构，将相对的p型晶体管作成实施例5的结构，可得到取得两者的平衡的电路结构。在本实施例中，由于结晶的粒界部也呈凹陷状，故同时也可得到栅耐压高的优点。此时，本实施例的特征在于：上述硅薄膜或上述源或上述漏或上述栅绝缘膜或上述栅的任一部分的表面凹凸(凸部顶点与凹部底边的高低差)的沿上述沟道内连结源与漏的方向的情况的值(分别与图6中的表面凹凸21、表面凹凸23和表面凹凸25相对应)比沿与其垂直的方向的情况的值(分别与图6中的表面凹凸20、表面凹凸22和表面凹凸24相对应)大。
(实施例7)
图7是本发明的第7实施例的薄膜晶体管的展开图。上部为剖面图，其下部是从上面看沟道部分的平面图，其右是从相差90°的角度描绘剖面图的剖面图。在绝缘体基板1上形成硅薄膜2，该硅薄膜2具有与实施例1同样的矩形结晶粒3。以下，以实施例1的结晶结构为例进行说明，但即使在该硅薄膜2的部分为实施例2或实施例3的结晶结构的情况下，当然也完全同样地成立。使用硅薄膜2的一部分形成了源16、漏17和在沟道上形成了栅绝缘膜18、在其上形成了栅19。本实施例的特征在于：硅薄膜2的矩形结晶粒3的长度方向如图7中所示那样与连结源16和漏17的方向呈倾斜状。如果使用这样的方向，则电流方向的迁移率成为实施例5和实施例6的中间的值，此外，因为横断电流方向的粒界数也同样地成为两者的中间值，故元件间的迁移率离散性也具有两者的中间的值。具有这样的结构的优点在于，虽然例如实施例5或实施例6那样的性能方面的限制较少，但通过在因布局方面的考虑无论如何必须在实施例5或实施例6的晶体管的区域内与连结源与漏的方向倾斜地混合存在的晶体管中应用该结构，可缓和布局限制。本实施例可应用于大面积的缓冲晶体管连续地存在的区域的一部分中的单一开关元件那样的电路。即使在本实施例中，由于结晶的粒界部也呈凹陷状，故同时也可得到栅耐压高的优点。此时，本实施例的特征在于：由于矩形结晶粒3在沿长度方向的情况和与其垂直的情况下表面凹凸不同，故上述硅薄膜或上述源或上述漏或上述栅绝缘膜或上述栅的任一部分的表面凹凸(凸部顶点与凹部底边的高低差)的沿上述沟道内连结源与漏的方向的情况的值(分别与图7中的表面凹凸21、表面凹凸23和表面凹凸25相对应)与沿与其垂直的方向的情况的值(分别与图7中的表面凹凸20、表面凹凸22和表面凹凸24相对应)不同。
(实施例8)
图8是本发明的第8实施例的薄膜晶体管的展开图。上部为剖面图，其下部是从上面看沟道部分的平面图，其右是从相差90°的角度描绘剖面图的剖面图。在绝缘体基板1上形成硅薄膜2，该硅薄膜2具有与实施例4同样的多角形状结晶粒3。使用硅薄膜2的一部分形成了源16、漏17和在沟道上形成了栅绝缘膜18、在其上形成了栅19。如果使用这样的方向，则虽然电流方向的迁移率与实施例5～实施例7相比成为低的值，但由于连结呈凹陷状，故有栅耐压高的优点。由于形成该结晶结构的激光结晶化的生产率与实施例5～实施例7相比为最高，故可应用于大面积的像素部。此时，本实施例的特征在于：由于多角形状结晶粒3没有长度方向，故上述硅薄膜或上述源或上述漏或上述栅绝缘膜或上述栅的任一部分的表面凹凸(凸部顶点与凹部底边的高低差)的沿上述沟道内连结源与漏的方向的情况的值(分别与图8中的表面凹凸21、表面凹凸23和表面凹凸28相对应)大致与沿与其垂直的方向的情况的值(分别与图8中的表面凹凸20、表面凹凸22和表面凹凸24相对应)相等。
(实施例9)
图9是示出了将实施例5的晶体管应用于半导体装置的电路部的情况的图形形成例的图。在具有矩形结晶粒3的晶体管的源16、漏17、栅19上形成接点26，与在层间绝缘膜上形成的布线27连接。以下以实施例5的结构为例来说明，但即使在该部分为实施例6或实施例7的结构的情况下，当然也完全同样地成立。在该结构中混合地存在各种各样的种类的晶体管，如在连结源与漏的方向上较长地延伸的形状的晶体管28或在与其垂直的方向上较长地延伸的形状的晶体管29等。这是因为，所要求的晶体管的性能根据电路的各功能而不同，例如，在特别要求驱动能力(导通时的电流)而不是要求迁移率等情况下，大多使用晶体管29。本实施例的特征在于：这样的尺寸不同的各种各样的晶体管中的各自的矩形结晶粒3的长度方向与平行于基板的某一个方向30一致。本实施例的特征在于：如果从上面看由以这种方式方向一致的一组晶体管构成的区域，则上述硅薄膜或上述源或上述漏或上述栅绝缘膜或上述栅的任一部分的表面凹凸(凸部顶点与凹部底边的高低差)的沿方向30的情况的值(分别与图5中的表面凹凸21、表面凹凸23和表面凹凸25相对应)比沿与其垂直的方向31的情况的值(分别与图5中的表面凹凸20、表面凹凸22和表面凹凸24相对应)小。通过以这种方式在区域内使矩形结晶粒3的长度方向一致，由于对于区域来说只进行一次激光扫描就可以了，故具有提高结晶化工艺的生产率的优点。在本实施例中，是连结源与漏的方向与矩形结晶粒的长度方向30相同的情况的例子，但即使对于两者呈倾斜状或垂直的情况，当然也具有能提高激光结晶化的生产率的优点。
(实施例10)
图10是从上部看将由实施例9的方向一致的晶体管组构成的区域应用于图像显示装置的外围电路部和像素部的情况的配置图。与实施例9相同，有连结源16与漏17的方向与矩形结晶粒3的长度方向30相同的晶体管组的区域32、两者垂直的晶体管组的区域33、两者呈倾斜状的晶体管组的区域34和由不属于哪个区域的单独的晶体管35构成的外围电路部。此外，有像素36和驱动该像素36的晶体管37，该晶体管组37也构成了具有与区域32同样的方向的区域38。在本实施例中，特别是区域32的长度方向与基板端部的横方向切断线39一致，此外，区域33的长度方向与基板端部的纵方向切断线40一致。通过作成这样的配置结构，具有能高效地利用基板外围部分的面积的优点。
(实施例11)
图11示出利用了本发明的薄膜半导体器件的图像显示装置的例子。记载具有实施例10的区域32、区域33、像素36的绝缘体基板1上依次重叠液晶层41、共同电极42、保护膜43，用上部和下部的偏振片44夹住这些部分。通过将这些部分一体化并在导光片上形成，构成了图像显示面板。
(实施例12)
图12是组装了本发明的实施例的图像显示面板46的计算机用监视器或电视机47的外观图。
(实施例13)
图13是组装了本发明的实施例的图像显示面板46的携带电话机48的外观图。
(实施例14)
图14是组装了本发明的实施例的图像显示面板46的可移动终端49的外观图。
(实施例15)
图15是组装了本发明的实施例的图像显示面板46的数字摄像机50的外观图。
(实施例16)
图16是将本发明的实施例9的电路应用于高频元件(RF元件)的控制部的情况的电路部51和RF元件52的外观图。

Claims (19)

1.一种薄膜半导体器件，其特征在于：
具有：绝缘体基板；在上述绝缘体基板上形成的硅薄膜；以及将上述硅薄膜作为沟道的晶体管，上述硅薄膜是排列多个具有细长形的矩形结晶粒而构成的多晶，上述多晶的表面在粒界中呈凹陷状，在上述沟道内的粒界中，具有该呈凹陷状的表面的粒界为最多。
2.如权利要求1中所述的薄膜半导体器件，其特征在于：
上述硅薄膜表面的法线与上述绝缘体基板的法线构成的角度在粒界中为1～45度的范围。
3.如权利要求1中所述的薄膜半导体器件，其特征在于：
上述硅薄膜的结晶粒界中的平均膜厚比结晶粒内的平均膜厚小。
4.一种薄膜半导体器件，其特征在于：
具有：绝缘体基板；在上述绝缘体基板上形成的硅薄膜；使用上述硅薄膜的一部分形成的源和漏；在上述硅薄膜上形成的栅绝缘膜；在上述栅绝缘膜上形成的栅；以及将上述硅薄膜作为沟道的晶体管，上述硅薄膜或上述源或上述漏或上述栅绝缘膜或上述栅的任一部分的表面凹凸，即凸部顶点与凹部底边的高低差，在沿上述沟道内与上述基板平行的某一方向的情况下和在沿与其垂直的方向的情况下是不同的。
5.如权利要求4中所述的薄膜半导体器件，其特征在于：
上述硅薄膜或上述源或上述漏或上述栅绝缘膜或上述栅的任一部分的表面凹凸，即凸部顶点与凹部底边的高低差的沿上述沟道内的沟道的长度方向，即连结源与漏的方向的情况的值比沿沟道的宽度方向，即与上述长度方向垂直且与硅薄膜表面平行的方向的情况的值小。
6.如权利要求4中所述的薄膜半导体器件，其特征在于：
上述硅薄膜或上述源或上述漏或上述栅绝缘膜或上述栅的任一部分的表面凹凸，即凸部顶点与凹部底边的高低差的沿上述沟道内的沟道的长度方向，即连结源与漏的方向的情况的值比沿沟道的宽度方向，即与上述长度方向垂直且与硅薄膜表面平行的方向的情况的值大。
7.一种薄膜半导体器件，其特征在于：
具有：绝缘体基板；在上述绝缘体基板上形成的硅薄膜；使用上述硅薄膜的一部分形成的源和漏；在上述硅薄膜上形成的栅绝缘膜；在上述栅绝缘膜上形成的栅；将上述硅薄膜作为沟道的多个晶体管；在上述源、上述漏、上述栅上形成的接点；以及连接上述接点相互间的布线，上述多个晶体管在与基板平行的面内具有共同的某一方向，该共同的方向与上述矩形结晶粒的长度方向相一致，而且上述硅薄膜或上述源或上述漏或上述栅绝缘膜或上述栅的任一部分的表面凹凸，即凸部顶点与凹部底边的高低差的在上述沟道内沿上述共同的方向的情况的值比沿与其垂直的方向的情况的值小。
8.如权利要求7中所述的薄膜半导体器件，其特征在于：
在上述基板的外围部分上主要集成了由通过至少具有一个由具有权利要求7中所述的共同的方向的上述多个晶体管构成的区域而形成的缓冲电路、移位寄存器、解码器、电平变换电路、驱动电路或数模变换电路构成的信号电路，而在同一基板上形成了像素驱动电路。
9.一种薄膜半导体器件，其特征在于：
具有：绝缘体基板；在上述绝缘体基板上形成的硅薄膜；以及将上述硅薄膜作为沟道的晶体管，上述硅薄膜是排列多个具有细长形的矩形结晶粒而构成的多晶，在上述矩形结晶粒中，基板垂直方向的结晶面取向中的最多的取向为<110>，而且，上述矩形结晶粒的长度方向的结晶面取向中的最多的取向为<100>。
10.如权利要求9中所述的薄膜半导体器件，其特征在于：
在上述矩形结晶粒中，基板垂直方向的结晶面取向中的最多的取向为<100>，而且，上述矩形结晶粒的长度方向的结晶面取向中的最多的取向为<100>。
11.如权利要求9中所述的薄膜半导体器件，其特征在于：
在上述矩形结晶粒中，基板垂直方向的结晶面取向中的最多的取向为<100>，而且，上述矩形结晶粒的长度方向的结晶面取向中的最多的取向为<110>。
12.一种薄膜半导体器件，其特征在于：
具有：绝缘体基板；在上述绝缘体基板上形成的硅薄膜；以及将上述硅薄膜作为沟道的晶体管，在上述沟道内横断的粒界数在沿与上述基板平行的某一方向的情况下和在沿与其垂直的方向的情况下是不同的。
13.如权利要求12中所述的薄膜半导体器件，其特征在于：
在上述沟道内，沿沟道的长度方向，即连结源与漏的方向横断的粒界数比沿沟道的宽度方向，即与上述长度方向垂直且与硅薄膜表面平行的方向横断的粒界数小。
14.如权利要求12中所述的薄膜半导体器件，其特征在于：
在上述沟道内，沿沟道的长度方向，即连结源与漏的方向横断的粒界数比沿沟道的宽度方向，即与上述长度方向垂直且与硅薄膜表面平行的方向横断的粒界数大。
15.一种薄膜半导体器件，其特征在于：
具有：绝缘体基板；在上述绝缘体基板上形成的硅薄膜；以及将上述硅薄膜作为沟道的晶体管，上述硅薄膜是排列多个具有细长形的矩形结晶粒而构成的多晶，上述多晶的表面在粒界中呈平坦状，上述硅薄膜的结晶粒界中的平均膜厚与结晶粒内的平均膜厚相比处于90～110％的范围内。
16.一种薄膜半导体器件，其特征在于：
具有：绝缘体基板；在上述绝缘体基板上形成的硅薄膜；以及将上述硅薄膜作为沟道的晶体管，互相分离地存在多个上述硅薄膜的具有细长形的矩形结晶粒，在上述矩形结晶粒相互间不存在上述硅薄膜，上述矩形结晶粒的表面沿一个方向呈平坦状，沿与其垂直的方向呈凸起状。
17.如权利要求16中所述的薄膜半导体器件，其特征在于：
上述矩形结晶粒与上述基板的接触角，即矩形结晶的端部表面的法线与基板法线构成的角度，特别是处于10～60度的范围内。
18.一种薄膜半导体器件，其特征在于：
在图像显示装置的外围电路部或像素部中至少具有一个由与权利要求7的方向一致的晶体管组构成的区域，该区域的长度方向与基板端部的横方向切断线或纵方向切断线中的某一个方向一致。
19.一种薄膜半导体器件，其特征在于：
具有：绝缘体基板；在上述绝缘体基板上形成的硅薄膜；以及将上述硅薄膜作为沟道的晶体管，上述硅薄膜是排列多个结晶粒而构成的多晶，上述多晶的表面在粒界中呈凹陷状，具有该呈凹陷状的表面的粒界在上述沟道内的粒界中为最多。
CNB031367348A 2002-05-17 2003-05-15 薄膜半导体器件 Expired - Fee Related CN100377365C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP142368/2002 2002-05-17
JP2002142368A JP2003332350A (ja) 2002-05-17 2002-05-17 薄膜半導体装置

Publications (2)

Publication Number Publication Date
CN1458698A CN1458698A (zh) 2003-11-26
CN100377365C true CN100377365C (zh) 2008-03-26

Family

ID=29416999

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031367348A Expired - Fee Related CN100377365C (zh) 2002-05-17 2003-05-15 薄膜半导体器件

Country Status (5)

Country Link
US (4) US6969871B2 (zh)
JP (1) JP2003332350A (zh)
KR (1) KR101060418B1 (zh)
CN (1) CN100377365C (zh)
TW (1) TWI301329B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521274B1 (ko) * 2003-06-10 2005-10-12 삼성에스디아이 주식회사 씨모스 박막 트랜지스터 및 이를 사용한 디스플레이디바이스
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
JP2005276944A (ja) * 2004-03-23 2005-10-06 Sharp Corp 半導体デバイス、その製造方法および製造装置
KR101132404B1 (ko) * 2005-08-19 2012-04-03 삼성전자주식회사 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
KR20070082191A (ko) * 2006-02-15 2007-08-21 삼성전자주식회사 유기 전자발광디스플레이 및 그 제조방법
JP4169072B2 (ja) 2006-03-13 2008-10-22 ソニー株式会社 薄膜半導体装置および薄膜半導体装置の製造方法
JP2007281421A (ja) * 2006-03-13 2007-10-25 Sony Corp 半導体薄膜の結晶化方法
JP4169071B2 (ja) 2006-05-25 2008-10-22 ソニー株式会社 表示装置
JP4853519B2 (ja) * 2006-10-16 2012-01-11 コニカミノルタオプト株式会社 ディスクトラックリートメディア用またはパターンドメディア用磁気記録媒体用基板、ディスクトラックリートメディア用またはパターンドメディア用磁気記録媒体用基板の製造方法、ディスクトラックリートメディア用またはパターンドメディア用磁気記録媒体、及びディスクトラックリートメディア用またはパターンドメディア用磁気記録媒体の製造方法
KR100841372B1 (ko) 2006-12-19 2008-06-26 삼성에스디아이 주식회사 박막트랜지스터 및 이의 제조방법
JP4411331B2 (ja) * 2007-03-19 2010-02-10 信越化学工業株式会社 磁気記録媒体用シリコン基板およびその製造方法
US20110175099A1 (en) * 2008-02-29 2011-07-21 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
TWI464880B (zh) 2008-09-04 2014-12-11 Au Optronics Corp 薄膜電晶體陣列基板及其製作方法
CN102543997B (zh) * 2008-09-19 2015-03-11 友达光电股份有限公司 薄膜晶体管阵列基板
CN101355090B (zh) * 2008-09-19 2012-08-29 友达光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN102097368A (zh) * 2010-11-08 2011-06-15 昆山工研院新型平板显示技术中心有限公司 一种低温多晶硅薄膜晶体管阵列基板的制造方法
KR102084288B1 (ko) 2012-11-05 2020-03-03 유니버시티 오브 플로리다 리서치 파운데이션, 아이엔씨. 디스플레이의 휘도 보상
KR102010113B1 (ko) * 2012-11-30 2019-08-12 유니버시티 오브 플로리다 리서치 파운데이션, 아이엔씨. 양극성 수직 전계 효과 트랜지스터
TWI570899B (zh) * 2014-09-10 2017-02-11 群創光電股份有限公司 薄膜電晶體基板
JP2017037178A (ja) 2015-08-10 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10964811B2 (en) 2019-08-09 2021-03-30 Micron Technology, Inc. Transistor and methods of forming transistors
US11024736B2 (en) 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
US11637175B2 (en) * 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors
KR102538146B1 (ko) * 2021-09-07 2023-05-30 (주)알엔알랩 에피택셜 반도체층의 형성 방법 및 이를 적용한 반도체 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321339A (ja) * 1993-06-25 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN1163490A (zh) * 1996-01-19 1997-10-29 株式会社半导体能源研究所 半导体装置及其制造方法
US7273026B2 (en) * 2002-10-18 2007-09-25 Maclean-Fogg Company Roller follower body

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248630A (en) * 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
JPS6441234A (en) 1987-08-07 1989-02-13 Toshiba Corp Manufacture of resin sealed type semiconductor device
JP3294439B2 (ja) 1994-08-17 2002-06-24 沖電気工業株式会社 多結晶シリコン薄膜の形成方法
JPH0963950A (ja) * 1995-08-25 1997-03-07 Mitsubishi Electric Corp 薄膜半導体の製造方法
JP4026191B2 (ja) 1996-05-22 2007-12-26 ソニー株式会社 シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法
WO1997045827A1 (en) 1996-05-28 1997-12-04 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
JP2000183358A (ja) 1998-07-17 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
US20020006701A1 (en) 1998-07-27 2002-01-17 Hiroki Yamamoto Method of manufacturing semiconductor device having a thin insulating film
JP2000077333A (ja) * 1998-09-03 2000-03-14 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法およびレーザアニール装置
JP2000133807A (ja) 1998-10-22 2000-05-12 Seiko Epson Corp 多結晶シリコン薄膜トランジスタ
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP4495805B2 (ja) 1999-09-29 2010-07-07 株式会社東芝 結晶性半導体薄膜とその製造方法、および薄膜トランジスタとその製造方法
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
US6737672B2 (en) * 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
JP4045731B2 (ja) * 2000-09-25 2008-02-13 株式会社日立製作所 薄膜半導体素子の製造方法
JP2002124467A (ja) 2000-10-18 2002-04-26 Matsushita Electric Ind Co Ltd 多結晶半導体膜の形成方法および薄膜トランジスタの製造方法
JP4732599B2 (ja) * 2001-01-26 2011-07-27 株式会社日立製作所 薄膜トランジスタ装置
JP4744700B2 (ja) 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
JP4358998B2 (ja) * 2001-02-01 2009-11-04 株式会社日立製作所 薄膜トランジスタ装置およびその製造方法
US6819481B2 (en) * 2001-06-04 2004-11-16 Lucent Technologies Inc. Bidirectional wave division multiplex systems
JP3496763B2 (ja) 2001-06-26 2004-02-16 シャープ株式会社 薄膜トランジスタおよびその製造方法並びに液晶表示装置
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321339A (ja) * 1993-06-25 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN1163490A (zh) * 1996-01-19 1997-10-29 株式会社半导体能源研究所 半导体装置及其制造方法
US7273026B2 (en) * 2002-10-18 2007-09-25 Maclean-Fogg Company Roller follower body

Also Published As

Publication number Publication date
US6969871B2 (en) 2005-11-29
US20090057676A1 (en) 2009-03-05
US20030213957A1 (en) 2003-11-20
US7442958B2 (en) 2008-10-28
US20070246709A1 (en) 2007-10-25
TW200408134A (en) 2004-05-16
KR20030089424A (ko) 2003-11-21
US20050255679A1 (en) 2005-11-17
CN1458698A (zh) 2003-11-26
US7939826B2 (en) 2011-05-10
JP2003332350A (ja) 2003-11-21
TWI301329B (en) 2008-09-21
US7256423B2 (en) 2007-08-14
KR101060418B1 (ko) 2011-08-29

Similar Documents

Publication Publication Date Title
CN100377365C (zh) 薄膜半导体器件
US6812489B2 (en) Liquid crystal display
KR100567145B1 (ko) 반도체장치및그제조방법
US7335541B2 (en) Method for fabricating thin film transistor using the mask for forming polysilicon including slit patterns deviated from each other
US20100176395A1 (en) Cmos thin film transistor, method of fabricating the same and organic light emitting display device having the same
US20080006883A1 (en) Nanostructured integrated circuits with capacitors
US8987120B2 (en) Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
US20180211977A1 (en) Flexible display device and method of manufacturing the same
CN104538402A (zh) 阵列基板及其制作方法、和显示装置
CN111919302A (zh) 非晶金属薄膜晶体管
US7084020B2 (en) Manufacturing method of a thin-film semiconductor device
KR101136296B1 (ko) 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법
JP2002359376A (ja) 半導体装置及びその作製方法
CN1636162A (zh) 薄膜晶体管和液晶显示器
JP3440764B2 (ja) 液晶表示装置
US7492419B2 (en) Liquid crystal display
CN100474627C (zh) 具有轻掺杂漏区/偏移区（ldd/offset）结构的薄膜晶体管
CN114005881B (zh) 薄膜晶体管及其制备方法、像素电路
KR100542991B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자
KR100218529B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
JPS60206174A (ja) 薄膜トランジスタ
CN114497230A (zh) 一种薄膜晶体管及其制备方法、显示基板
JPH09232581A (ja) トランジスタとその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI DISPLAY CO., LTD.

Free format text: FORMER OWNER: HITACHI,LTD.

Effective date: 20101012

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: CHIBA PREFECTURE, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20101012

Address after: Chiba County, Japan

Patentee after: Hitachi Displays, Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

C56 Change in the name or address of the patentee

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20031126

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Film semiconductor device and LCD

Granted publication date: 20080326

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080326

Termination date: 20210515