CN100375292C - 掺杂型iii-v族氮化物材料及由这种材料构成的微电子器件和器件前体结构 - Google Patents

掺杂型iii-v族氮化物材料及由这种材料构成的微电子器件和器件前体结构 Download PDF

Info

Publication number
CN100375292C
CN100375292C CNB038071312A CN03807131A CN100375292C CN 100375292 C CN100375292 C CN 100375292C CN B038071312 A CNB038071312 A CN B038071312A CN 03807131 A CN03807131 A CN 03807131A CN 100375292 C CN100375292 C CN 100375292C
Authority
CN
China
Prior art keywords
layer
doping
delta doping
gallium nitride
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038071312A
Other languages
English (en)
Other versions
CN1643696A (zh
Inventor
杰斯里斯·S·弗林
乔治·R·布兰德斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of CN1643696A publication Critical patent/CN1643696A/zh
Application granted granted Critical
Publication of CN100375292C publication Critical patent/CN100375292C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种包括δ掺杂层(24)和/或掺杂超晶格的Ⅲ－Ⅴ族氮化物微电子器件结构。描述了一种δ掺杂方法，其包括步骤：通过第一外延膜生长过程在基片上沉积半导体材料；终止在基片上沉积半导体材料以给出外延膜表面；在外延膜表面上对半导体材料进行δ掺杂，以在其上形成δ掺杂层；终止δ掺杂；在第二外延膜生长过程中，重新开始半导体材料的沉积以在δ掺杂层上沉积半导体材料；和继续半导体材料的第二外延膜生长过程到预先确定的程度，以形成掺杂的微电子器件结构，其中δ掺杂层(24)内化在第一、第二外延膜生长过程中沉积的半导体材料中。

Description

掺杂型III-V族氮化物材料及由这种材料构成的微电子器件和器件前体结构
技术领域
本发明涉及掺杂III-V族氮化物材料，例如，氮化铝镓(AlGaN)、氮化镓(GaN)、氮化铟镓(InGaN)等材料，并涉及这些材料的制备方法，以及由这些材料构成的微电子器件和器件前体结构。
背景技术
III-V族氮化物半导体作为在高温、高频和高功率的微电子技术和紫外线/蓝光/绿光的光电子技术中的有用材料具有巨大的潜力，因为它们有宽的带隙、高的热传导率和大的电击穿场。
微电子器件应用包括AlGaN-GaN多层膜激光器二极管，高电子迁移率晶体管(HEMTs)，场效应晶体管(FETs)，异质结双极晶体管(HBTs)，发光二极管(LEDs)和紫外线光探测器，以及通常的(Al，In，Ga)N基底器件，其包括应用于高频、高功率通信的器件，应用于高密度光存储的器件，全色显示器的器件和其它宽带隙半导体应用的器件。
氮化铝镓(AlGaN)和氮化镓(GaN)材料是非常有前途的III-V族氮化物材料，可以用于无线通信和光通信系统的下一代电子和光电子器件。但是，III-V族氮化物材料的内在局限性也给它们的发展和使用提出了难题。
具体地，需要改善III-V族氮化物半导体材料的掺杂以达到如下目的：a)提高载流子迁移率；b)拓宽掺杂范围；c)降低掺杂剂激活能；d)降低电阻率并同时提高载流子迁移率和拓宽掺杂范围；e)加强a)-d)性能的可重复性；f)消除激活掺杂杂质的需要或者降低掺杂剂激活的温度/时间的需求；g)消除杂质的引入给氮化物材料带来的活性区变化；h)最小化由于掺杂杂质的引入导致的氮化物材料的变化；和i)能够选择性的改变III-V族氮化物掺杂材料的性质，例如，电阻率(对比于上述的(d)，在某些应用中需要提高电阻率，或者改变其它材料性能)。
现有技术没有令人满意的解决这些问题，这些问题将在本发明中被涉及。
发明内容
本发明涉及掺杂的III-V族氮化物，例如，氮化铝镓(AlGaN)、氮化铟镓(InGaN)和氮化镓(GaN)材料，这些材料的制备方法，以及由这些材料构成的微电子器件和器件前体结构。
本发明一方面考虑了III-V族氮化物如氮化镓(GaN)和相关氮化物的δ掺杂，以及这些材料的超晶格掺杂。
这里使用的术语“III-V族氮化物”指的是包含氮元素和至少铝(Al)、铟(In)、Ga(镓)中之一的半导体材料。
本发明涉及III-V族氮化物材料(Al，In，Ga)N以及包含这些材料的器件和器件结构。术语“(Al，In，Ga)N”包括含有(Al)、铟(In)、镓(Ga)一种或几种元素的氮化物所有排列，于是，这包括可供选择的材料氮化铝(AlN)、氮化铟(InN)、氮化镓(GaN)、氮化铝铟(AlInN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)和氮化铝铟镓(AlInGaN)，其中在包含两种或全部三种这些金属的化合物中铝(Al)、铟(In)、镓(Ga)化学计算系数可以取在0和1之间的任何适当的值，只要满足条件所有这些化学计量系数之和为1。出于这种考虑，例如杂质元素氢(H)或碳(C)，掺杂剂或者像硼(B)这样的应力改变材料也能包含在氮化(铝，铟，镓)((Al，In，Ga)N)材料中，但是它们的化学计算系数的总和值为1，偏差小于±0.1％。这样的化合物的例子包括AlxGa1-xN，其中0≤x≤1，AlxInyGa1-x-yN其中0≤x≤1和0≤y≤1。本发明实用中感兴趣的优选材料包括氮化镓(GaN)和氮化铝镓(AlGaN)。
另一方面，发明涉及含有δ掺杂层和/或掺杂超晶格的III-V族氮化物微电子器件结构。
再一方面，发明涉及含有δ掺杂层的III-V族氮化物微电子器件结构。
δ掺杂层例如能够构成所述器件结构的未掺杂III-V氮化物层的中间层。
III-V族氮化物层例如可以包含氮化铝镓(AlGaN)或者氮化镓(GaN)，并且δ掺杂层能可以包含选择于硅(Si)、锗(Ge)、镁(Mg)、碳(C)、氧(O)、钙(Ca)、锌(Zn)、锂(Li)、锰(Mn)、钠(Na)、钾(K)、镉(Cd)、铷(Rb)、锶(Sr)、钪(Sc)和铍(Be)之中的掺杂元素。
该微电子器件结构例如可以是从发光二极管(LEDs)、激光器二极管、氮化铝镓(AlGaN)/氮化镓(GaN)高电子迁移率晶体管(HEMTs)、接触式结构、隔离式结构、氮化铝镓(AlGaN)场效应晶体管(FETs)、光电子晶体管探测器、隧道掺杂结构、掺杂基异质结双极晶体管(HBTs)和光学过滤器中选择的一种器件结构。
再一方面，本发明涉及包括掺杂III-V氮化物超晶格的III-V族氮化物微电子器件结构。
根据本发明，提供一种III-V族氮化物微电子器件结构，包括其阻挡层中具有δ掺杂层的高电子迁移率晶体管。
本发明另外提供一种高电子迁移率晶体管器件，其包括：蓝宝石基底、位于所述基底上的AlN缓冲层、位于所述AlN缓冲层上的GaN层和位于所述GaN层上的AlGaN层，其中所述AlGaN层中具有δ掺杂层。
其它的方面、特征和实施例通过继续的阐述和附加的权利要求书能够得到更充分的体现。
附图说明
图1为室温下霍尔迁移率作为δ掺杂Al0.25Ga0.75N层和体掺杂结构的霍尔载流子浓度的函数的曲线图(δ掺杂层的霍尔载流子浓度定义为霍尔表面电荷除以层厚；C-V数据显示层厚范围从5至25埃())。
图2为δ掺杂的HEMT结构的示意图。
图3为未掺杂的HEMT结构的示意图。
图4为蓝宝石上300埃()的Al0.30Ga0.70N HEMTs的霍尔迁移率(cm2V-11s-1)与霍尔面电荷(cm-2)的曲线图。
图5为结构A的I-HEMT器件、结构B的δ掺杂的HEMT器件、结构C的n-HEMT器件的C-V掺杂(cm-3)作为深度(μm)的函数的曲线图。
图6为结构A的I-HEMT器件、结构B的δ HEMT器件和结构C的n-HEMT器件的电容(pF)作为电压(V)的函数的曲线图。
图7为二元合金超晶格结构的能带隙图。
图8为三元合金超晶格结构的能带隙图。
图9为合金1和合金2中n型掺杂的超晶格结构的能带隙图。
图10为仅1区p型掺杂超晶格结构的能带隙图。
图11为1区、2区不同浓度n型掺杂超晶格结构的能带隙图。
图12为无相关电离掺杂杂质的合金1的能级图。
图13为源于2区掺杂物由1区的载流子引起的高传导率的超晶格结构的能级图。
图14为高铝含量的光电阴极的示意结构。
图15-19显示了根据本发明的一个实施例的外延薄膜沉积的工艺流程和δ掺杂过程。
图20、22和24显示了δ掺杂的高频场效应晶体管(图20)、器件相应的电流/电压曲线(图22)和器件相应的电容/电压曲线(图24)，与此对照，图21、23和25分别显示了体掺杂的高频场效应晶体管(图21)、器件相应的电流/电压曲线(图23)和器件相应的电容/电压曲线(图25)。
图26为δ掺杂的接触式和隔离式结构的示意说明，与此对照，图27为体掺杂的接触式和隔离式结构的示意说明，由此显示了两种器件结构中的掺杂损害。
图28为根据本发明一个实施例的δ掺杂基的NPN晶体管的示意说明。
图29为根据本发明的另一个实施例的δ掺杂基的异质结双极晶体管(HBT)的示意说明。
图30为根据发明的再一个实施例的发射器结构的示意说明。
图31为根据本发明的δ掺杂的隧道掺杂HEMT器件的掺杂～深度的曲线图和相应的隧道能级图，与此相对照，图32为体掺杂的掺杂HEMT器件的掺杂～深度的曲线图和相应的隧道能级图。
具体实施方式
此处分别引用下述参考文件作为参考：Zhao et al，Applied PhysicsLetters，Vol 77(14)，2 Oct 2000，pp 2195-2197；Kim et al，MRS InternetJournal of Nitride Semiconductors，Res4S1，G3.49(1999)；U.S.PatentApplication No.09/605,195 filed June 28，2000 in the names of Jeffrey S.Flynn，et al.for″METHOD FOR ACHIEVING IMPROVED EPITAXYQUALITY(SURFACE TEXTURE AND DEFECT DENSITY)ON FREE-STANDING(ALUMINUM，INDIUM，GALLIUM)NITRIDE((Al，In，Ga)N)SUB STRATES FOR OPTO-ELECTRONIC ANDELECTRONIC DEVICES″；U.S.Patent Application No.09/179,049 filedOctober 26，1998 in the names of Robert P.Vaudo，et al.for″LOWDEFECT DENSITY(Al，In，Ga)N AND HVPE PROCESS FOR MAKINGSAME″；and U.S.Patent 6,156,581 issued December 5，2000 in the namesof Robert P.Vaudo，et al.for″GaN-BASED DEVICES USING(Ga，Al，In)N BASEDLAYERS″.
δ掺杂是一项二维掺杂技术，它能够在半导体晶体一个非常小的体积中掺杂高浓度的杂质。理想情况下，δ掺杂层是由置于合适的半导体位置的III或V族基质半导体晶体中的不超过一层的单层掺杂杂质(n-型或p-型)构成的。δ掺杂通常出现在用形成高质量δ掺杂层所需要的暂停前(pre-pause)、暂停和暂停后(post-pause)条件暂停半导体晶体生长时。本发明所设想的δ掺杂涉及半导体材料上和材料内的单层或近单层掺杂原子。在下文将更详细说明的优选的“暂停掺杂”中，δ掺杂层成为典型的内化在半导体材料中的一个层，所采用的步骤涉及在掺杂暂停前和暂停后的半导体材料的外延生长，这使得掺杂原子被插入到其中的一层半导体材料中。
如果δ掺杂层用作接触层，δ掺杂层被直接暴露于接触层和没有密封或内化在半导体材料中，仅仅介于半导体材料和形成接触元件的金属化层之间。
对比于更常规的体掺杂技术，δ掺杂为单层掺杂技术，体掺杂技术用于将杂质掺入半导体晶体材料的体积中，该体积远大于等效的单层半导体晶体材料的厚度。以下将会意识到，根据本发明的实践，在暂停期间，晶体生长会由于反应器中剩余的生长成分而继续进行(特别是，如果暂停前阶段没有提供足够的时间完全去除生长成分)，结果δ掺杂层在厚度上可能是单个或多个原子层，根据本发明获得半导体材料中单层掺杂原子的优选实践，这种偏差是本发明的δ掺杂要考虑的范围。
根据本发明的δ掺杂是通过原位掺杂进行的，利用了金属有机物化学气相沉积(MOCVD)、分子束外延(MBE)、氢化物气相外延(HVPE)、等离子蚀刻化学气相沉积(PECVD)等工艺，其中掺杂杂质被插入、注入、退火和偏析。如本发明的具体应用中将描述到的，本发明的多个实施例使用原位掺杂技术将掺杂剂插入到III族位置、V族位置和III-V族材料的间隙位置。
根据本发明在δ掺杂之前和之后，用于III-V族氮化物半导体材料沉积的示例性的工艺条件包括：温度范围在大约400℃～大约1200℃、压强范围在大约1torr～大约1000torr、V/III比率范围在大约1～大约100,000、暂停时间要足以进行δ掺杂以在半导体材料中生成所期望的δ掺杂层，掺杂操作的周围环境可选择性地包含氮(N)、氢(H)、氩(Ar)、氦(He)或者其它合适的单成分或多成分气体种类。生长条件要在本领域技术范围内容易优化以保持预定的低水平的本身固有缺陷和最小化在生长材料中引入外来有害杂质。
在与外延生长工艺相一致的工艺条件下可以方便地进行掺杂操作，这样可以避免总的温度波动和其它工艺参量的变化，例如，在连续的工艺过程中掺杂能够与外延生长工艺完整地结合。
尽管优选进行涉及外延生长、膜层生长的停止、掺杂、掺杂的停止和外延生长的重新开始这样的连续处理顺序，但是δ掺杂可以以不连续的方式实施。因此，可以进行氮化(铝，铟，镓)((Al，In，Ga)N)材料的初始外延生长，所形成的制品相关于后续的δ掺杂操作的执行可以存储或者中断。
其后，当掺杂结束后，掺杂的半导体材料制品相对于最后的外延生长工艺可以存储或者延迟，以形成内部包含δ掺杂层的半导体材料。
从暂停前到暂停后的步骤可以重复多次以达到预期效果，例如，形成多层δ掺杂层，其中每一层都与其它的δ掺杂层隔开。
在暂停前、掺杂和暂停后步骤中的最佳界面条件包括：准备用于掺杂物优先结合的清洁表面(例如，将表面准备作为最后的暂停前操作)，控制工艺条件以最小化缺陷的产生，连续进行层生长和引入外来杂质并同时控制(掺杂步骤)引入位置，以及控制用于在界面表面重构、偏析和再分配掺杂杂质的工艺条件。
关于在界面表面重构、偏析和再分配掺杂杂质以形成δ掺杂层，本发明考虑将涉及注入、移动和定位步骤的处理作为δ掺杂技术。
作为说明性的例子，在暂停前阶段，离子注入机械装置被安置在反应器内并且调节生长条件使之能够注入在材料的合适区域内的半导体晶体中。在随后的暂停阶段，启动注入机械装置把硅(Si)离子引入材料中。紧接着，通过退火、迁移或将硅(Si)载流子定位于半导体晶体的特定位置的暂停后步骤而形成优化的或者改良的δ掺杂结构(例如，其中掺杂杂质原子在大体上平坦的区域聚集，优选获得不超过掺杂原子种类的直径(原子直径)25倍的厚度，更加优选获得不超过掺杂原子种类的直径15倍的厚度和尤其优选获得不超过掺杂原子种类的直径10倍的厚度)。
暂停前、暂停和暂停后掺杂工艺步骤可以无限制性地包括附加的半导体材料制备、恢复或修正步骤，为得是能够获得高质量的δ掺杂，这些步骤包括温度改变、环境条件改变、初始条件(precursor)变化、压力变化、总流量变化、添加杂质变化、表面活性剂添加(为改善掺杂的表面质量和掺杂杂质引入的均匀性)、材料蚀刻或去除、选择或定位局部材料的去除等等。
相对于现有技术的掺杂的III-V族氮化物材料，本发明的δ掺杂实现了III-V族氮化物材料产品中迁移率的实质性增强和表面电阻的降低。作为特定实例，本发明的氮化铝镓(AlGaN)的δ掺杂与相应的体掺杂的氮化铝镓(AlGaN)材料相比获得的迁移率增强了超过两倍。
这项改进由图1数据显示，图1为δ掺杂的氮化铝镓(AlGaN)层的室温霍尔迁移率作为霍尔载流子浓度的函数的曲线图。图1显示的δ掺杂数据是通过将δ掺杂表面电荷转变为载流子浓度产生的，假设不同δ掺杂层具有5、10和25埃()的层厚。δ掺杂层的厚度由C-V数据的FWHM测定(大约10左右)。δ掺杂数据与含25％等量铝成分的传统的1-3μm的体掺杂的氮化铝镓(AlGaN)层的数据相比较。图1中的曲线图的数据显示对比于体掺杂结构，δ掺杂结构在相等的载流子浓度处展现了高得多的迁移率。所有数据都在室温条件下测定。
尽管我们没有阐明这种电子迁移率方面实质性改进的具体机制，但是很显然这种改进的幅度提供了迄今有关氮化镓(GaN)和相关材料系统的掺杂缺陷的解决方案。尽管不希望在所展示出的改进的性质或程度方面受到任何理论的限制，但是电子迁移率的实质性的提高可能要归因于掺杂层区域中的晶格应变在这些III-V族氮化物材料中引发的强大的压电效应，以及其它方面的效应，这些效应包括载流子-杂质交互作用的改变、杂质散射的降低、缺陷散射的降低和声子-声子的交互作用的降低。
通过本发明获得的电子迁移率的实质性的改进可以适用于实现接触电阻的改进，p型电阻率的改进(例如，δ掺杂基异质结双极晶体管(HBT)和激光器器件结构中的p型电阻率的改进)，器件可靠性和工作特性的加强，以及新型微电子器件结构的实现。
通过制造两种高电子迁移率晶体管(HEMT)结构和比较它们的性能我们已经展示了本发明用于增强型电子迁移率器件的优点和潜力。图2所示的第一结构(结构A)为未掺杂的HEMT结构。图3所示的第二结构(结构B)为δ掺杂的HEMT结构。应当意识到，在本领域技术范围内，可以用传统方式来沉积栅极、源极、漏极、钝化层以及其它层从而完成最终的HEMT结构。
图2显示，HEMT结构(结构A)包括蓝宝石基底10和缓冲层12作为基底结构。基底10可以选择性的包含氮化镓(GaN)、碳化硅(SiC)或其它适当的基底材料。缓冲层由氮化铝形(AlN)成并且形成厚度大约为400埃()的量级。在该基础结构上生长有3微米厚的氮化镓(GaN)层14，以及200埃()厚的氮化铝镓(Al0.25Ga0.75N)层16。
图3显示了比较结构B，结构B包含了与结构A中的层相同的层(所有对应的层都用与图2中的附图标记相同的标记进行标示)，区别仅在于，氮化铝镓(Al0.25Ga0.75N)层16包含了30埃()厚的下面部分和170埃()厚的上面部分，它们之间是硅(Si)δ掺杂层18。δ掺杂层18在包含带有δ掺杂层的厚的氮化铝镓(Al0.25Ga0.75N)的标准结构中具有5x1012cm-2霍尔表面电荷。
在图2显示的现有技术的HEMT结构中，如图4所示，提高HEMT结构的表面电荷会造成该结构相应的电子迁移率特性的降低。图4为蓝宝石基底上HEMT的300埃()厚的氮化铝镓(Al0.30Ga0.70N)层(结构A)的霍尔迁移率(cm2 V-1 s-1)作为霍尔表面电荷(cm-2)函数的曲线图。
如下表1所示，δ掺杂结构(结构B)没有显示提高了表面电荷会降低电子迁移率这样不利的结果，而是显示了在高得多的表面电荷的情况下与未掺杂的HEMT结构(结构A)相当的迁移率。
表1
δ掺杂(结构B)和未掺杂(结构A)HEMT结构的霍尔特性
    结构     RT霍尔表面电荷     RT霍尔迁移率
    结构A     7.97E12     1145
    结构B     1.17E13     1152
制造了进一步的对比结构C，与图3示意性显示的结构B有着相同的大体结构和层(所有对应的层都用与图2中的附图标记相同的标记进行标示)，包括30埃()厚的氮化铝镓(Al0.25Ga0.75N)层16的下面部分，不同之处在于，氮化铝镓(Al0.25Ga0.75N)层16的上面部分仅为70埃()厚，中间层18被体掺杂而不是δ掺杂。体掺杂的中间层18的厚度为100埃()并且包含了对于相当的5×1012cm-2霍尔表面电荷的5×1018cm-3的载流子浓度。
如下面的表2中的结果所示，对于各种样品结构(结构A，B，C)示出了其Lehighton表面电阻(ohm/sq)，可以看出，与对应的体掺杂HEMT结构(结构C)相比，δ掺杂的HEMT结构(结构B)展示出了改善的表面电阻。
表2
未掺杂HEMT结构(结构A)、δ掺杂HEMT结构(结构B)和体掺杂HEMT结构(结构C)的Lehighton特性
    结构     Lehighton表面电阻(ohm/sq)
    结构A     547.6
    结构B     459.8
    结构C     542.8
更高均匀性掺杂
传统的体掺杂均匀性是生长速度以及前体均匀性、气相流动均匀性和掺杂剂初始均匀性的函数。在δ掺杂中，生长速度均匀性变量被消除，因此改进了达到均匀性和更加可重现掺杂特性的能力。进一步，其余的影响掺杂均匀性的因素，包括掺杂浓度、δ掺杂工艺条件和δ掺杂时间，根据这里所公开的内容在本领域技术范围内很容易优化，从而提供饱和条件以在晶格中生产所期望的引入速度。
用δ掺杂设计应变
当由于掺杂物原子尺寸相对于主晶格的原因在δ掺杂层和主半导体晶格之间出现应变的时候，III-V族氮化物材料系统例如氮化镓(GaN)材料系统中的依赖于δ掺杂能级的压电效应在优化δ掺杂结构和包含该δ掺杂结构的器件结构中能够起到重要作用。为了正确的设计源于δ掺杂层的压电性质，对于δ掺杂层能够使用多种类型(不同的晶格尺寸、晶格亲和力方位和激活能)杂质的组合，这些杂质包括硅(Si)、锗(Ge)、镁(Mg)、碳(C)、氧(O)、钙(Ca)、锌(Zn)、锂(Li)、锰(Mn)、钠(Na)、钾(K)、镉(Cd)、铷(Rb)、锶(Sr)、钪(Sc)和铍(Be)。可以通过设计氮化铝铟镓(AlInGaN)四元合金与δ掺杂层混合从而影响压电特性的进一步优化。
提高器件结构稳定性。
典型地通过相应的提高氮化铝镓(AlGaN)的铝含量和/或提高厚度来提高应力进而提高氮化铝镓(AlGaN)HEMT的表面电荷。但是为了获得1013cm-3量级的合理的表面电荷，需要超过氮化铝镓(AlGaN)阻挡层的临界厚度。这导致了具有高电压弛豫的不稳定的器件结构。避免该缺陷的一个途径是在通道区域(最接近层14的区域16)使用高铝含量的氮化铝镓(AlGaN)层来生长该结构，然后离开通道(离开层14/层16的界面)逐渐级次降低氮化铝镓(AlGaN)的铝含量。提高表面电荷的另一个途径涉及到使用传统技术例如阻挡层的体掺杂，但是阻挡层的厚度仍然需要非常的厚或者掺杂能级需要极度的高，这导致了材料性能恶化。
我们已经发现在阻挡层中引入δ掺杂层为通道产生了大大增强的电荷贡献。我们已经对比于5×1012cm-2的表面电荷的阻挡层的体掺杂(100埃()，5×1018cm-3)对5×1012cm-2的表面电荷的氮化铝镓(AlGaN)HEMT展示了这一点。如图5和图6所示，δ掺杂结构为通道提供了改善的电荷贡献。
图5为对于结构A的I-HEMT器件、结构B的δ掺杂HEMT器件和结构C的n-HEMT器件的C-V掺杂(cm-3)作为深度(μm)的函数的曲线图。
图6为对于结构A的I-HEMT器件、结构B的δ掺杂HEMT器件和结构C的n-HEMT器件的电容(pF)作为电压(V)的函数的曲线图。
这些结果显示δ掺杂结构可以实现较低的厚度和较低的铝(Al)含量，但其可以达到与低稳定的很厚的高铝含量的结构和体掺杂结构可比较的性能，因此在低于氮化铝镓(AlGaN)层的临界厚度的情况下能够获得更稳定的器件结构。引入δ掺杂层从而增强对通道的电荷分配的能力也给了器件结构设计者另一种自由度，使得他们能够优化应力和因此带来的压电特性，以便能够实现最可靠和最高性能的器件结构。
另一个改善器件结构稳定性的例子涉及到δ掺杂层在器件结构中的位置。最佳位置根据器件的应用和器件的工作需要而存在于每个器件中。例如，在δ掺杂的HEMT中，优选的实践是将该δ掺杂层设置在接近通道的HEMT的阻挡层中，以便δ掺杂层和通道的距离小于载子的隧道距离(图31)。
改良的光学性能
当用掺杂元素如硅(Si)或镁(Mg)来体掺杂氮化镓(GaN)和氮化铝镓层时，产生了额外的深能级，这一点通过器件结构的光致发光特性可得到证明。这些深能级的能量明显的要比III-V族氮化物材料中感兴趣的能量发射和传输的应用中所需要的低很多，结果这些深能级能够导致发射器非常弱的光提取率，探测器非常差的响应和过滤器非常弱的光传输。根据本发明能够使用δ掺杂减轻这些光学活性缺陷的冲击，因为δ掺杂提供了等效于体掺杂材料的实质为单层的掺杂材料。δ掺杂也有益于在能量低于半导体能带隙时减少层或器件结构对光的敏感性，因此生产出相应的半导体器件改良的噪音特性。
改善的器件特性
如前述部分所述，III-V族氮化物材料如氮化镓(GaN)和氮化铝镓(AlGaN)的体掺杂造成了材料中的深能级。使用δ掺杂减小包含这些深能级的器件层的横截面(体积)会充分的改良器件性能，包括温度稳定性、寿命、渗漏和击穿等性能。
出于这方面考虑，δ掺杂的阻挡层HEMT结构(结构B)在器件被夹断时，对比于体掺杂的HEMT结构(结构C)，会展现出改善的击穿和渗漏特性，这是由于结构B的器件拥有较少的深能级，所以改善了电阻率并减少了击穿途径。
改善了器件制造
δ掺杂层可以根据其在器件中的位置进行设计，因此能够改良器件的制造，包括例如在器件结构中提供δ掺杂的接触层、隔离层和互连层。例如，δ掺杂的接触层可以置于HEMT器件结构的顶端附近(区域16)，以改进源极或漏极接触的的欧姆接触行为。这样的器件通过注入隔离层比等效电阻率的体掺杂层更容易和更可重复地隔离，因为注入能量和时间降低了。结果，注入量和注入损害会充分的降低，因此可产生改良的器件性能，包括隔离、击穿和渗漏特性(图26和27)。
作为本发明所考虑的δ掺杂的另一种应用，δ掺杂层可用在本发明的再一个方面作为蚀刻制动器或者使用从δ掺杂层获得的掺杂信号来识别在特殊半导体器件和器件前体结构的制造中所需要的蚀刻深度。
根据本发明中用δ掺杂层形成的器件可以是有用的任何适当的类型，例如：a)接触和隔离结构；b)高频率氮化铝镓(AlGaN)场效应晶体管(FETs)或HEMTs；c)普通δ掺杂结构和光学器件；d)光电子晶体管探测器结构；e)隧道掺杂结构；f)δ掺杂基HBTs(NPN)；g)滤光器；h)探测器
超晶格结构
超晶格结构是其中合金成分沿着材料的厚度或厚度的部分以规则的或者周期性的方式变化的结构。合金成分通常在两种成分之间变化，变化通常很突然并且合金成分的变化经常导致如图7所示的能带隙的变化。突然的程度是所采用的器件制造技术的结果。原则上，超晶格能够包含如图8所示的3种或更多种合金，但是只是为了方便下面的说明，在下文中示例性的描述了包含两个区域的超晶格结构，以区域1和区域2表示。
半导体中超晶格结构的x周期(见图7)典型的范围从几纳米到几十纳米，但是在III-V族氮化物材料系统中范围可以小至1纳米和大到500纳米。超晶格周期的数量和两种合金区域w1和w2的宽度能够根据器件和它的最终用途的需要而改变。
超晶格能够分别掺杂在任一种合金或单独的合金区域中，如图9、10和11所示，显示了在合金1和合金2中的n-型掺杂能级(图9)、只在区域1中的p-型掺杂(图10)和在区域1和区域2中浓度不同的n-型掺杂(图11)。某些情况下，每个区域中的浓度也会变化。例如，区域1的n-型浓度可以为1×1017cm-3，区域2的n-型浓度可以为5×1017cm-3。掺杂杂质的能级随着能带隙以与合金成分、掺杂浓度和超晶格尺寸相一致的方式改变。如图11所示，在区域1和区域2中不同的掺杂浓度能够导致能带偏移。
在本发明的一个方面中，拥有高激活能的掺杂物不会为特殊的温度和合金成分提供载流子。例如图12中的能级图显示的合金1并没有相关的电离的掺杂杂质。当这种掺杂物用在含有合金1和合金2的超晶格结构中时，其中合金2的能带隙要大于合金1的能带隙，材料的传导率更高。掺杂物可以被引入两个区域中或者只被引入区域2中。如图13的能级图所示，这个更高的传导率源于区域2中的掺杂物的区域1中的载流子。由于区域1的温度和成分，区域1中的任何掺杂物通常并不起作用。
镁(Mg)通常用作氮化镓(GaN)和含少量铝(Al)的氮化铝镓(GaAlN)的p-型传导，但是用镁(Mg)在氮化镓(GaN)中很难获得超过1×1018cm-3的载流子浓度。由于上面描述的原因，镁(Mg)成为优选有效的掺杂物种类。对于氮化镓(GaN)和氮化铝镓(GaAlN)超晶格结构可供选择的掺杂物种类包括钙(Ca)、钠(Na)、钾(K)、锌(Zn)、锂(Li)、镉(Cd)、铷(Rb)、锶(Sr)、钪(Sc)和铍(Be)。
区域1和区域2的宽度、区域2的合金成分(区域1的成分通过相关的器件结构特定用途确定)以及区域1和区域2中的掺杂浓度可以调节以获得预定的或其它需要的传导能级。
当镁(Mg)用作氮化镓(GaN)或氮化铝镓(GaAlN)的掺杂杂质，镁(Mg)掺杂的氮化镓(GaN)和镁(Mg)掺杂的氮化铝镓(GaAlN)需要高的退火温度去激活材料，因为材料中的任何氢(H)会与镁(Mg)杂质和镁(Mg)化合物结合，这导致了电非激活。为防止分解，退火通常在氨或氮的气氛中进行，从而将氢(H)从其束缚态释放然后使它扩散出材料。压电性的氮化镓(GaN)/氮化铝镓(GaAlN)显示出内电场，该内电场用于降低排出氢(H)所需要的能量。压电性的氮化镓(GaN)/氮化铝镓(GaAlN)的这个特性允许以较低的能量/温度条件来实施退火，结果节省了费用。在无氮化镓(GaN)或氮化铝镓(GaAlN)分解风险的条件下，在无氮(N)气氛下退火温度可以充分的低去实施退火。
根据本发明的另一个方面，四元合金逐渐为III-V族氮化物系统产生超晶格结构。第三杂质的添加可以用作改变外延生长层固有的应力和缺陷密度。
尽管前面的讨论集中于超晶格结构的掺杂物激活和激活能/载流子浓度特性的变化，但是应当注意到作为超晶格掺杂的结果也可能会出现其它晶体性质的改进。例如，如果超晶格外延层中掺杂物激活能有效地改变，仅需要很少的参杂杂质并且能获得相对于对应的更高掺杂层在缺陷密度和/或热传导率方面的改善。结果，取得了晶体质量和热传导率的改进，同时也改进了超晶格材料的光学、化学和结构性质的改进。
根据本发明的超晶格结构可以通过任何适当的半导体制造技术生长和生产，这些技术包括但并不局限于MOVPE、MBE、HVPE、溅射沉积(和选择性的退火)、注入(和选择性的退火)和生长期间通过MOVPE、MBE或HVPE注入。MOVPE和MBE是最优先选用的技术。对于本发明该方面的给定的应用，在本技术领域内很容易确定这样的生长和生产过程的工艺条件。
根据本发明的改良的掺杂超晶格结构的电导率使得能够改进欧姆电接触(具有较低的特定接触电阻率)。伴随着掺杂超晶格结构出现的较高的载流子浓度会降低金属-半导体阻挡层的宽度。用于形成与氮化镓(GaN)和氮化铝镓(GaAlN)接触的典型金属包括钯(Pd)、镍(Ni)、金(Au)、铼(Re)、铂(Pt)/金(Au)、钯(Pd)/金(Au)和钛(Ti)/铂(Pt)/金(Au)。
根据本发明由超晶格掺杂形成的改良的p-型材料在本发明的一个实施例中被有效地使用去推动日光遮蔽探测器的氮化物光电阴极的生产，也特别适用于在需要实质的电荷置换能力(和由此的高材料传导率)或只探测波长非常短的光量子的时候的高速应用。
现有技术发现很难使高铝(Al)含量的氮化铝镓(GaAlN)p-型传导。本发明的p-型掺杂氮化铝镓(GaAlN)材料克服了这个缺陷。
图14显示了高铝(Al)含量光电阴极的示意性的结构。区域3的铝含量的选择使得E3能带隙吸收需要波长的光量子并且允许波长较长的光量子通过。选择区域3的宽度以便所需波长的大多数光量子被吸收，但是它又不是太大以便产生的电子有可能在遭遇表面并散射到真空中之前被重新吸收。基于在轻度掺杂的p-型氮化镓(GaN)中电子扩散长度为0.2微米并且在氮化铝镓(GaAlN)中获得了相似的扩散长度，区域3的厚度会是几个十分之一微米，这部分地取决于材料的质量，材料质量不好的更适宜薄一些。
Al含量和区域1和区域2的宽度优选地要使得光量子能够通过而不发生障碍，并且在区域3和靠近区域3处提供合适的传导性
图14显示的结构还有其他的益处。区域3到区域1过渡的区域能带隙增加。因此，有一个势垒在这里载流子会被反射。这个反射势垒增加了区域3产生的载流子会被散射的可能性(例如，光电阴极拥有更高的效率)。
本发明的掺杂超晶格材料在很宽种类范围的电子和光电子器件中都有益且有用，这些器件包括单极和双极器件以及双终端和三或多终端器件。
图15-19显示了根据本发明一个实施例的外延薄膜沉积和δ掺杂工艺的工艺流程。
图15显示了在一个外延膜的生长过程中，外延膜22由前体蒸汽21沉积在基底20上。为方便引用，在图16-19中用对应的附图标记表示产品的相同的特征。
图16显示了通过终止初始蒸气21(见图15)的流出预暂停的外延生长。结果，外延膜22在沉积过程中被中断。
图17显示了下一步骤的从掺杂源材料23用掺杂物接触外延膜从而在外延膜22上形成接近单原子厚度的δ掺杂层24。掺杂源材料可以含有例如在惰性载体气体中高度稀释的掺杂蒸气以用于在外延膜22的表面形成掺杂原子近单层的沉积。这是工艺的暂停步骤。
在工艺的暂停步骤中在外延膜22上形成δ掺杂层24之后，掺杂沉积终止。紧接着进行另一个静止的暂停后步骤，在这期间没有沉积和薄膜形成。
下一步，外延膜形成过程恢复，在δ掺杂层24上沉积了另一外延膜26。以这种方式，掺杂物内化或者插入由下层22和上层26组成的外延膜中。
图20、22和24分别显示了δ掺杂高频场效应晶体管(图20)、器件相应的电流/电压曲线(图22)和相应的电容/电压曲线(图24)，与此对比，图21、23和25分别显示了体掺杂高频场效应晶体管(图21)、器件相应的电流/电压曲线(图23)和相应的电容/电压曲线(图25)。
图20显示了δ掺杂高频场效应晶体管30，该晶体管30包含插入了δ掺杂层34的外延半导体材料32。器件结构突出了源极和漏极欧姆接触36和40以及栅极肖特基接触38。
图22显示了图20的器件结构的电流/电压曲线和图24显示了图20的器件结构的电容/电压曲线。
图21显示了相应的体掺杂高频场效应晶体管42，该晶体管42含有外延半导体材料44，在该材料的区域46用与图20的FET器件结构相同的掺杂种类进行体掺杂。该FET器件结构包括源极和漏极欧姆接触48和52以及栅极肖特基接触50。
图23显示了图21器件结构的电流/电压曲线和图25显示了图21器件结构的电容/电压曲线。
图22和图23的对照以及图24和图25的对照显示了图20的δ掺杂FET器件结构的工作特性要显著的优于图21的体掺杂FET器件结构的工作特性。
图26是δ掺杂接触和隔离结构60的示意性说明，与此对比，图27是体掺杂接触和隔离结构72的示意性说明，显示了在这两种器件结构中的注入损伤。
图26显示的δ掺杂接触和隔离结构60突出了器件活性层62，在其上δ掺杂层64(合适的n-型或p-型掺杂物)插入外延半导体材料中。该结构还突出了接触68和70。通过交叉影线显示了注入损伤。
图27显示的体掺杂接触和隔离结构72包括器件激活层74，在其上部为半导体材料的体掺杂区域76。接触和隔离结构72突出了接触80和82。向下延伸入器件的激活层74的半导体材料的交叉影线部分78证明了比图26的δ掺杂结构更大程度的注入损伤。图27器件结构的掺杂种类与图26器件结构的相同，两种结构具有可比的电阻特性。再次强调的是本发明的δ掺杂结构证明了相当小程度的注入损伤，这与图26显示的接触和隔离结构比图27的体掺杂结构具有更优良的操作性能是一致的。
图28为根据本发明的一个实施例的δ掺杂NPN晶体管84的示意性说明。晶体管84包括一个N集电极部分86和一个N发射极部分88，它们之间是器件的δ掺杂P基极层90。
图29为根据本发明的另一个实施例的δ掺杂异质结双极晶体管(HBT)92的示意性说明。HBT92包括一个N集电极部分94、相关的接触102和104、δ掺杂P基极层96和一个上面形成有接触106的上部N发射极(发射极能带隙要大于基极能带隙)部分98。
图30为根据本发明的再一个实施例的发射极结构108的示意性说明。发射极结构108包括了激活区110、下n区和含有δ掺杂p-型掺杂层112和114的上部区域。如图显示，在器件运作中，在器件结构的激活区产生光量子。
图31为根据本发明的δ掺杂的隧道掺杂HEMT器件的掺杂相对于深度的曲线图以及相应的隧道能级图，与此相对，图32为体掺杂的隧道掺杂HEMT器件的掺杂相对于深度的曲线图以及相应的隧道能级图。显示于隧道能级图的距离d要小于δ掺杂的HEMT器件运作中的载流子的隧道距离。通过比较图31和图32很容易可以证明，体掺杂HEMT运作中的载荷子的能量明显不能令人满意。
通过前面的叙述很明显可以看出，δ掺杂的微电子器件的结构性能和运作功能得到了实质的改善，并且在氮化(铝，铟，镓)((Al，In，Ga)N)材料领域以及包含该类材料的微电子/光电子器件领域达到了领先水平。
应当意识到，与前面的导言相一致的是，尽管在各个实施例中特别参照氮化镓(GaN)和氮化铝镓(GaAlN)对本发明进行了描述，但是所有的III-V族氮化物材料(铝，铟，镓)((Al，In，Ga)N)都被认为落入此处描述的本发明的宽的范围之内。
通过下面本发明的说明性的和非限制性的实例，本发明的特性和优点能够得到更充分的显示。
实例1
δ掺杂的HEMT器件结构
在氢气(H2)环境中100mbar压力下将蓝宝石基底加热至1170℃十分钟。对δ掺杂结构生长的剩余物保持压力不变，将反应器冷却至500℃，然后以传统的方式沉积低温氮化铝(AlN)晶核缓冲层。在缓冲层沉积在蓝宝石基底上之后，在2.5slm氨气(NH3)和20slm氢气(H2)下加热反应器至1220℃的基座温度，并且保持该温度2分钟。
三甲基镓(TMG)以充足的流量引入反应器以提供大约2.0μm/hr生长速度90分钟，由此沉积3微米厚的氮化镓(GaN)层。三甲基铝(TMA)被引入5.5秒以生长30埃()厚的氮化铝镓(Al0.25Ga0.75N)分隔层。
下一步，通过关掉进入反应器的TMG和TMA而开始暂停前步骤，把界面置于1220℃的基座温度下氨气(NH3)和氢气(H2)环境中。暂停前步骤持续10秒。在暂停前步骤之后，开始暂停步骤，以能实现硅(Si)的δ掺杂的流量将55ppm乙硅烷(乙硅烷(Si2H6)稀释在氢气(H2)中)引入反应器75秒。
在暂停步骤之后，暂停后步骤开始，关闭进入反应器的乙硅烷同时以前述的工艺条件(用于氮化铝镓(GaAlN)暂停前生长)打开进入反应器的三甲基镓(TMG)和三甲基铝(TMA)31.2秒，另外生长170埃()的氮化铝镓(Al0.25Ga0.75N)。在该结构中氮化镓(GaN)和氮化铝镓(GaAlN)层的V/III比率大约为2500。关掉进入反应器的三甲基镓(TMG)和三甲基铝(TMA)停止材料生长。生长的材料在氮气(NH3)和氢气(H2)过压的情况下被冷却至低于500℃并且反应器压力上升至900mbar，以得到δ掺杂的HEMT器件结构。
实例2
δ掺杂的超晶格结构
在氢气(H2)环境中100mbar的压力下将蓝宝石基底加热至1170℃十分钟。对δ掺杂结构生长的剩余物保持压力不变，将反应器冷却至500℃，然后以传统的方式沉积低温氮化铝(AlN)晶核缓冲层。在缓冲层沉积在蓝宝石基底上之后，在2.5slm氨气(NH3)和20slm氢气(H2)下加热基底至1220℃的基座温度，并且保持该温度2分钟。
三甲基镓(TMG)以合适的流量引入反应器以提供大约2.0μm/hr的生长速度90分钟，由此沉积3微米厚的氮化镓(GaN)层。三甲基铝(TMA)以合适的流量被引入以生长氮化铝镓(Al0.2Ga0.8N)层。
下一步，通过关掉进入反应器的TMG和TMA而开始暂停前步骤，把界面置于1220℃的基座温度下氨气(NH3)和氢气(H2)环境中。暂停前步骤持续10秒。在暂停前步骤之后，开始暂停步骤，以能实现镁(Mg)δ掺入先前沉积的膜材料的适当的流量将二度环戊二炔镁((Cp2Mg)引入反应器75秒。
在暂停步骤之后，暂停后步骤开始，关闭进入反应器的Cp2Mg同时以暂停前生长氮化铝镓(GaAlN)材料同样的条件打开进入反应器的三甲基镓(TMG)和三甲基铝(TMA)。以此方式沉积另外厚度的氮化铝镓(Al0.2Ga0.8N)。然后关掉TMA并再次生长GaN层。
引入三甲基铝(TMA)生长适当厚度的氮化铝镓(Ga0.2Al0.8N)层。在该结构中氮化镓(GaN)和氮化铝镓(GaAlN)层的V/III比率大约为2500。关掉进入反应器的三甲基镓(TMG)和三甲基铝(TMA)停止材料生长。所述生长在氮气(NH3)和氢气(H2)过压的情况下被冷却至低于500℃并且反应器压力上升至900mbar，以完成δ掺杂的超晶格结构。
实例3
光电阴极结构
在氢气(H2)环境中和100mbar的压力下将蓝宝石基底加热至1170℃十分钟。对δ掺杂结构生长的剩余物保持压力不变，将反应器冷却至500℃，然后以传统的方式沉积低温氮化铝(AlN)晶核缓冲层。在AlN缓冲层沉积在蓝宝石基底上之后，在2.5slm流速的氨气(NH3)和20slm流速的氢气(H2)下加热基底至1220℃的基座温度，并且保持该温度2分钟。把三甲基镓(TMG)和三甲基铝(TMA)引入反应器以生长氮化铝镓(Al0.3Ga0.7N)层。下一步，通过关掉进入反应器的TMG和TMA而开始暂停前步骤，把界面置于1220℃的基座温度下氨气(NH3)和氢气(H2)环境中。暂停前步骤持续10秒。在暂停前步骤之后，开始暂停步骤，将二度环戊二炔镁((Cp2Mg)引入反应器75秒以进行δ掺杂。在暂停步骤之后，暂停后步骤开始，关闭进入反应器的Cp2Mg同时以δ掺杂步骤之前沉积氮化铝镓(GaAlN)膜同样的工艺条件打开进入反应器的三甲基镓(TMG)和三甲基铝(TMA)，以生长另外厚度的氮化铝镓(Al0.3Ga0.7N)。然后改变TMA的流量以变化AlGaN膜的化学配比从而生成Al0.15Ga0.85N层。然后增加三甲基铝(TMA)的流量以生长Al0.3Ga0.7N层。最后将体掺杂了Mg的GaN层置于该结构顶部。在该结构中氮化镓(GaN)和氮化铝镓(GaAlN)层的V/III比率大约为2500。关掉进入反应器的三甲基镓(TMG)和三甲基铝(TMA)停止材料生长。所述生长在氮气(NH3)和氢气(H2)过压的情况下被冷却至低于500℃并且反应器压力上升至900mbar，以完成光电阴极结构。
尽管在这里通过示意性的实施例和及其特性以不同方式地公开了本发明，但是应当意识到上文描述的实施例和特性并不是用来限制本发明，本领域的普通技术人员可以进行其它的变化、修改和实施其它的实施例。因此与所附的权利要求书相一致，本发明的保护范围要进行更宽的解释。

Claims (11)

1.一种III-V族氮化物微电子器件结构，包括其阻挡层中具有δ掺杂层的高电子迁移率晶体管。
2.如权利要求1所述的微电子器件结构，其中所述阻挡层包括未掺杂的III-V族氮化物。
3.如权利要求2所述的微电子器件结构，其中所述阻挡层包括未掺杂的AlGaN。
4.如权利要求2所述的微电子器件结构，其中所述阻挡层包括未掺杂的GaN。
5.如权利要求1所述的微电子器件结构，其中所述δ掺杂层包括选自于Si、Ge、Mg、C、O、Ca、Zn、Li、Mn、Na、K、Cd、Rb、Sr、Sc和Be中的至少一种掺杂剂。
6.如权利要求1所述的微电子器件结构，其中所述高电子迁移率晶体管为AlGaN/GaN高电子迁移率晶体管。
7.如权利要求6所述的微电子器件结构，其中所述δ掺杂层位于所述AlGaN/GaN高电子迁移率晶体管的阻挡层中相关于所述晶体管的沟道层的位置，以使得在操作所述器件结构时，所述δ掺杂层和所述沟道层之间间隔开小于载荷子的隧道距离的距离。
8.如权利要求7所述的微电子器件结构，其中所述δ掺杂层中的掺杂剂是硅。
9.一种高电子迁移率晶体管器件，其包括：蓝宝石基底、位于所述基底上的AlN缓冲层、位于所述AlN缓冲层上的GaN层和位于所述GaN层上的AlGaN层，其中所述AlGaN层中具有δ掺杂层。
10.如权利要求9所述的高电子迁移率晶体管器件，其中所述δ掺杂层包括选自于Si、Ge、Mg、C、O、Ca、Zn、Li、Mn、Na、K、Cd、Rb、Sr、Sc和Be中的掺杂剂。
11.如权利要求9所述的高电子迁移率晶体管器件，其中所述δ掺杂层中包括硅掺杂剂。
CNB038071312A 2002-03-25 2003-03-19 掺杂型iii-v族氮化物材料及由这种材料构成的微电子器件和器件前体结构 Expired - Lifetime CN100375292C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/107,001 US7919791B2 (en) 2002-03-25 2002-03-25 Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US10/107,001 2002-03-25

Publications (2)

Publication Number Publication Date
CN1643696A CN1643696A (zh) 2005-07-20
CN100375292C true CN100375292C (zh) 2008-03-12

Family

ID=28040971

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038071312A Expired - Lifetime CN100375292C (zh) 2002-03-25 2003-03-19 掺杂型iii-v族氮化物材料及由这种材料构成的微电子器件和器件前体结构

Country Status (9)

Country Link
US (1) US7919791B2 (zh)
EP (1) EP1488460B1 (zh)
JP (1) JP4916090B2 (zh)
KR (1) KR20040104959A (zh)
CN (1) CN100375292C (zh)
AU (1) AU2003224709A1 (zh)
CA (1) CA2479657A1 (zh)
TW (1) TW200306016A (zh)
WO (1) WO2003083950A1 (zh)

Families Citing this family (178)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017657B1 (ko) 2002-04-30 2011-02-25 크리 인코포레이티드 고 전압 스위칭 디바이스 및 이의 제조 방법
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
JP4469139B2 (ja) * 2003-04-28 2010-05-26 シャープ株式会社 化合物半導体ｆｅｔ
KR100616516B1 (ko) * 2003-12-18 2006-08-29 삼성전기주식회사 질화갈륨계 반도체 발광소자 및 그 제조방법
US20050133816A1 (en) * 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
JP4801325B2 (ja) * 2004-04-08 2011-10-26 パナソニック株式会社 Ｉｉｉ−ｖ族窒化物半導体を用いた半導体装置
US7514759B1 (en) * 2004-04-19 2009-04-07 Hrl Laboratories, Llc Piezoelectric MEMS integration with GaN technology
JP4682541B2 (ja) * 2004-06-15 2011-05-11 豊田合成株式会社 半導体の結晶成長方法
KR100616619B1 (ko) * 2004-09-08 2006-08-28 삼성전기주식회사 질화물계 이종접합 전계효과 트랜지스터
CA2581614A1 (en) * 2004-10-01 2006-04-13 Finisar Corporation Vertical cavity surface emitting laser having multiple top-side contacts
US7860137B2 (en) 2004-10-01 2010-12-28 Finisar Corporation Vertical cavity surface emitting laser with undoped top mirror
EP1805805A4 (en) * 2004-10-08 2011-05-04 Univ California HIGH POWER LEDS
GB0424957D0 (en) * 2004-11-11 2004-12-15 Btg Int Ltd Methods for fabricating semiconductor devices and devices fabricated thereby
JP2006190988A (ja) * 2004-12-06 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置
KR100580751B1 (ko) * 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100662191B1 (ko) 2004-12-23 2006-12-27 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100580752B1 (ko) 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100661709B1 (ko) * 2004-12-23 2006-12-26 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US7525248B1 (en) 2005-01-26 2009-04-28 Ac Led Lighting, L.L.C. Light emitting diode lamp
KR100631971B1 (ko) * 2005-02-28 2006-10-11 삼성전기주식회사 질화물 반도체 발광 소자
JP2006253224A (ja) * 2005-03-08 2006-09-21 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
US8272757B1 (en) 2005-06-03 2012-09-25 Ac Led Lighting, L.L.C. Light emitting diode lamp capable of high AC/DC voltage operation
KR20080034022A (ko) * 2005-08-05 2008-04-17 세키스이가가쿠 고교가부시키가이샤 질화갈륨 등의 ｉｉｉ족 질화물의 성막 방법
KR100679235B1 (ko) * 2005-12-07 2007-02-06 한국전자통신연구원 반도체 발광소자 및 그 제조방법
CN100435281C (zh) * 2006-01-17 2008-11-19 北京大学 制备GaN基稀磁半导体材料的方法
KR100809243B1 (ko) * 2006-04-27 2008-02-29 삼성전기주식회사 질화물막 제조방법 및 질화물 구조
EP1883140B1 (de) * 2006-07-27 2013-02-27 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht und Dotierungsgradienten
EP1883119B1 (de) * 2006-07-27 2015-11-04 OSRAM Opto Semiconductors GmbH Halbleiter-Schichtstruktur mit Übergitter
DE102006046227A1 (de) * 2006-07-27 2008-01-31 Osram Opto Semiconductors Gmbh Halbleiter-Schichtstruktur mit Übergitter
EP1883141B1 (de) * 2006-07-27 2017-05-24 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht
GB2444279A (en) * 2006-11-30 2008-06-04 Bookham Technology Plc Optoelectronic device
CN100438083C (zh) * 2006-12-23 2008-11-26 厦门大学 δ掺杂4H-SiC PIN结构紫外光电探测器及其制备方法
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
TWI485642B (zh) * 2008-02-26 2015-05-21 Epistar Corp 光電元件之客製化製造方法
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP2009289826A (ja) * 2008-05-27 2009-12-10 Toyota Central R&D Labs Inc へテロ接合を有する半導体装置とその製造方法
US8289065B2 (en) * 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8592309B2 (en) * 2009-11-06 2013-11-26 Ultratech, Inc. Laser spike annealing for GaN LEDs
US8658451B2 (en) 2009-11-06 2014-02-25 Ultratech, Inc. Activating GaN LEDs by laser spike annealing and flash annealing
US8426225B2 (en) * 2009-12-04 2013-04-23 Sensor Electronic Technology, Inc. Semiconductor material doping based on target valence band discontinuity
US10497829B2 (en) 2009-12-04 2019-12-03 Sensor Electronic Technology, Inc. Semiconductor material doping
US9368580B2 (en) 2009-12-04 2016-06-14 Sensor Electronic Technology, Inc. Semiconductor material doping
US9287442B2 (en) * 2009-12-04 2016-03-15 Sensor Electronic Technology, Inc. Semiconductor material doping
US9634183B2 (en) 2009-12-04 2017-04-25 Sensor Electronic Technology, Inc. Semiconductor material doping
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US8604461B2 (en) 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
US8536615B1 (en) 2009-12-16 2013-09-17 Cree, Inc. Semiconductor device structures with modulated and delta doping and related methods
EP3923352A1 (en) 2010-01-27 2021-12-15 Yale University, Inc. Conductivity based selective etch for gan devices and applications thereof
US8558234B2 (en) * 2010-02-11 2013-10-15 California Institute Of Technology Low voltage low light imager and photodetector
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
JP5548904B2 (ja) * 2010-08-30 2014-07-16 古河電気工業株式会社 窒化物系化合物半導体および窒化物系化合物半導体素子
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
JP5569321B2 (ja) * 2010-10-07 2014-08-13 住友電気工業株式会社 半導体装置およびその製造方法
CN103370782A (zh) * 2010-10-28 2013-10-23 犹他大学研究基金会 用于增强III-V半导体膜中的p-型掺杂的方法
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8148252B1 (en) 2011-03-02 2012-04-03 S.O.I. Tec Silicon On Insulator Technologies Methods of forming III/V semiconductor materials, and semiconductor structures formed using such methods
SG183608A1 (en) * 2011-03-02 2012-09-27 Soitec Silicon On Insulator Methods of forming iii/v semiconductor materials, and semiconductor structures formed using such methods
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
JP5361925B2 (ja) * 2011-03-08 2013-12-04 株式会社東芝 半導体発光素子およびその製造方法
TW201238043A (en) * 2011-03-11 2012-09-16 Chi Mei Lighting Tech Corp Light-emitting diode device and method for manufacturing the same
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8354689B2 (en) * 2011-04-28 2013-01-15 Palo Alto Research Center Incorporated Light emitting devices having dopant front loaded tunnel barrier layers
CN102254779B (zh) * 2011-05-10 2012-12-26 中国电子科技集团公司第五十五研究所 无需Cs激活的异质结型GaN负电子亲和势光电阴极
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US8803242B2 (en) * 2011-09-19 2014-08-12 Eta Semiconductor Inc. High mobility enhancement mode FET
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
JP2013120936A (ja) 2011-12-07 2013-06-17 Ultratech Inc パターン効果を低減したＧａＮＬＥＤのレーザーアニール
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
JP5874495B2 (ja) * 2012-03-29 2016-03-02 豊田合成株式会社 Ｇａを含むＩＩＩ族窒化物半導体の製造方法
CN103367417A (zh) * 2012-03-31 2013-10-23 稳懋半导体股份有限公司 三族氮化物高电子迁移率晶体管
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
KR20130139707A (ko) * 2012-06-13 2013-12-23 삼성전자주식회사 반도체 소자 및 이에 사용되는 초격자층
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
WO2014004261A1 (en) * 2012-06-28 2014-01-03 Yale University Lateral electrochemical etching of iii-nitride materials for microfabrication
KR101376976B1 (ko) * 2012-06-29 2014-03-21 인텔렉추얼디스커버리 주식회사 반도체 발광 디바이스
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
CN102903615B (zh) * 2012-10-18 2018-02-06 中山大学 一种p型GaN与AlGaN半导体材料的制备方法
CN104854698A (zh) 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
KR101665902B1 (ko) * 2013-01-23 2016-10-12 우시오덴키 가부시키가이샤 Led 소자
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9041060B2 (en) 2013-07-25 2015-05-26 International Business Machines Corporation III-V FET device with overlapped extension regions using gate last
US9443728B2 (en) * 2013-08-16 2016-09-13 Applied Materials, Inc. Accelerated relaxation of strain-relaxed epitaxial buffers by use of integrated or stand-alone thermal processing
WO2015029578A1 (ja) * 2013-08-27 2015-03-05 富士電機株式会社 半導体装置の製造方法および半導体装置
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US20150137179A1 (en) * 2013-11-19 2015-05-21 Huga Optotech Inc. Power device
US9640650B2 (en) * 2014-01-16 2017-05-02 Qorvo Us, Inc. Doped gallium nitride high-electron mobility transistor
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
JP6986349B2 (ja) 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd ｎ型超格子及びｐ型超格子を備える電子デバイス
CN106537617B (zh) 2014-05-27 2019-04-16 斯兰纳Uv科技有限公司 使用半导体结构和超晶格的高级电子装置结构
CN106663718B (zh) 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 光电装置
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
DE102014111058A1 (de) * 2014-08-04 2016-02-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung
US9231064B1 (en) 2014-08-12 2016-01-05 Raytheon Company Double heterojunction group III-nitride structures
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
CN107078190B (zh) 2014-09-30 2020-09-08 耶鲁大学 用于GaN垂直微腔面发射激光器(VCSEL)的方法
US9876143B2 (en) * 2014-10-01 2018-01-23 Rayvio Corporation Ultraviolet light emitting device doped with boron
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9580304B2 (en) * 2015-05-07 2017-02-28 Texas Instruments Incorporated Low-stress low-hydrogen LPCVD silicon nitride
WO2016187421A1 (en) 2015-05-19 2016-11-24 Yale University A method and device concerning iii-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
TWI552948B (zh) * 2015-06-05 2016-10-11 環球晶圓股份有限公司 半導體元件
CN105070801B (zh) * 2015-08-18 2018-03-06 西安电子科技大学 非Si掺杂无InGaN黄光LED材料及其制作方法
CN105429001B (zh) * 2015-10-27 2019-06-25 西安电子科技大学 Si/Ge超晶格量子级联激光器及其制备方法
WO2017079168A1 (en) * 2015-11-04 2017-05-11 The Regents Of The University Of California Iii-nitride tunnel junction with modified p-n interface
US9941363B2 (en) 2015-12-18 2018-04-10 International Business Machines Corporation III-V transistor device with self-aligned doped bottom barrier
WO2017123999A1 (en) 2016-01-15 2017-07-20 Transphorm Inc. Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
CN107230709A (zh) * 2016-03-25 2017-10-03 北京大学 AlGaN/GaN MIS-HEMT的制作方法
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
JP7019942B2 (ja) * 2016-09-28 2022-02-16 富士通株式会社 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
TWI762467B (zh) * 2017-02-22 2022-05-01 晶元光電股份有限公司 氮化物半導體磊晶疊層結構及其功率元件
GB2606319B (en) * 2017-07-07 2023-03-08 Skyworks Solutions Inc Substituted aluminum nitride for improved acoustic wave filters
CN111448674B (zh) * 2017-12-05 2023-08-22 阿卜杜拉国王科技大学 用于形成分级纤锌矿iii族氮化物合金层的方法
JP6668316B2 (ja) * 2017-12-25 2020-03-18 株式会社サイオクス 窒化物半導体積層物および半導体装置
US11876147B2 (en) * 2018-05-25 2024-01-16 The Regents Of The University Of Michigan Enhanced doping efficiency of ultrawide bandgap semiconductors by metal-semiconductor assisted epitaxy
CN108899403B (zh) * 2018-07-20 2020-09-22 西安电子科技大学 基于ScAlN/AlGaN超晶格p型层的高效发光二极管及制备方法
CN109742203A (zh) * 2019-01-14 2019-05-10 江西兆驰半导体有限公司 一种氮化物发光二极管
CN110364606A (zh) * 2019-07-26 2019-10-22 佛山市国星半导体技术有限公司 一种紫外发光二极管外延结构及其制作方法
CN112522781B (zh) * 2021-02-18 2021-04-23 中芯集成电路制造(绍兴)有限公司 碳化硅衬底上的缓冲层及其形成方法
CN113555462B (zh) * 2021-07-05 2023-01-17 浙江芯科半导体有限公司 一种双结型Ga2O3器件及其制备方法
CN114000199B (zh) * 2021-08-27 2023-01-31 深圳市汇芯通信技术有限公司 单晶氮化铝薄膜及其制作方法、体声波滤波器的制作方法
CN114094976B (zh) * 2022-01-24 2022-04-15 湖南大学 一种氮化铝薄膜及其制备方法和薄膜体声波滤波器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965931A (en) * 1993-04-19 1999-10-12 The Board Of Regents Of The University Of California Bipolar transistor having base region with coupled delta layers
US6274889B1 (en) * 1997-04-04 2001-08-14 Matsushita Electric Industrial Co., Ltd. Method for forming ohmic electrode, and semiconductor device
CN1309816A (zh) * 1998-06-12 2001-08-22 克里公司 半绝缘碳化硅基底上基于氮化物的晶体管
US6342411B1 (en) * 1999-09-03 2002-01-29 Motorola Inc. Electronic component and method for manufacture
US6479836B1 (en) * 1999-08-19 2002-11-12 Kabushiki Kaisha Toshiba Semiconductor light emitting device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060234A (en) * 1984-11-19 1991-10-22 Max-Planck Gesellschaft Zur Forderung Der Wissenschaften Injection laser with at least one pair of monoatomic layers of doping atoms
US4780748A (en) * 1986-06-06 1988-10-25 American Telephone & Telegraph Company, At&T Bell Laboratories Field-effect transistor having a delta-doped ohmic contact
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
EP0841704A1 (en) 1996-11-07 1998-05-13 Paul-Drude-Institut für Festkörperelektronik Semiconductor transistor device and method of manufacturing the same
JP3412128B2 (ja) 1997-03-06 2003-06-03 株式会社島津機械製作所 自動巻き寿司製造装置
US5831277A (en) * 1997-03-19 1998-11-03 Northwestern University III-nitride superlattice structures
JP3047852B2 (ja) * 1997-04-04 2000-06-05 松下電器産業株式会社 半導体装置
JPH10294452A (ja) 1997-04-22 1998-11-04 Sony Corp ヘテロ接合電界効果トランジスタ
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
JP2000138368A (ja) 1998-10-29 2000-05-16 Hitachi Cable Ltd Ｉｉｉ−ｖ族化合物半導体の気相成長方法及び高電子移動度トランジスタの製造方法
JP3443034B2 (ja) 1999-05-13 2003-09-02 日本電信電話株式会社 電界効果トランジスタ
JP2001077353A (ja) 1999-06-30 2001-03-23 Toshiba Corp 高電子移動度トランジスタ及び電力増幅器
US6498360B1 (en) * 2000-02-29 2002-12-24 University Of Connecticut Coupled-well structure for transport channel in field effect transistors
ATE355615T1 (de) 2000-03-03 2006-03-15 Matsushita Electric Ind Co Ltd Halbleiteranordnung
JP3751791B2 (ja) 2000-03-28 2006-03-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JP2001284576A (ja) 2000-03-30 2001-10-12 Toshiba Corp 高電子移動度トランジスタ及びその製造方法
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US6515316B1 (en) 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
US6992319B2 (en) * 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
JP2002057158A (ja) * 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP2002314072A (ja) 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965931A (en) * 1993-04-19 1999-10-12 The Board Of Regents Of The University Of California Bipolar transistor having base region with coupled delta layers
US6274889B1 (en) * 1997-04-04 2001-08-14 Matsushita Electric Industrial Co., Ltd. Method for forming ohmic electrode, and semiconductor device
CN1309816A (zh) * 1998-06-12 2001-08-22 克里公司 半绝缘碳化硅基底上基于氮化物的晶体管
US6479836B1 (en) * 1999-08-19 2002-11-12 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US6342411B1 (en) * 1999-09-03 2002-01-29 Motorola Inc. Electronic component and method for manufacture

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GROWTH OF SI DELTA-DOPED GAN BY METALORGANICCHEMICAL-VAPOR DEPOSITION. ZHAO ET AL.APPLIED PHYSICS LETTERS,Vol.77 No.14. 2000 *
MODULATION OF SUPERLATTICE BANDSTRUCTUREVIA δ DOPING. IHM G ET AL.PHYSICS REVIEW B,Vol.44 No.12. 1991 *
SI DELTA DOPED GAN GROWN BY LOW-PRESSUREMETALORGANIC CHEMICAL VAPOR DEPOSITION. KIM ET AL.MRS INTERNET J.NITRIDE SEMICONDUCTOR RES.4S1,G3.49. 1999 *

Also Published As

Publication number Publication date
US20030178633A1 (en) 2003-09-25
TW200306016A (en) 2003-11-01
US7919791B2 (en) 2011-04-05
EP1488460A1 (en) 2004-12-22
WO2003083950A1 (en) 2003-10-09
EP1488460B1 (en) 2013-01-02
JP4916090B2 (ja) 2012-04-11
EP1488460A4 (en) 2008-02-20
KR20040104959A (ko) 2004-12-13
CN1643696A (zh) 2005-07-20
JP2005526384A (ja) 2005-09-02
AU2003224709A1 (en) 2003-10-13
CA2479657A1 (en) 2003-10-09

Similar Documents

Publication Publication Date Title
CN100375292C (zh) 掺杂型iii-v族氮化物材料及由这种材料构成的微电子器件和器件前体结构
US8698286B2 (en) High voltage switching devices and process for forming same
US7115896B2 (en) Semiconductor structures for gallium nitride-based devices
US8823013B2 (en) Second Schottky contact metal layer to improve GaN schottky diode performance
Han et al. Growth and fabrication of GaN/AlGaN heterojunction bipolar transistor
JP5150802B2 (ja) 窒化物基半導体デバイスのための低ドープ層
US7601573B2 (en) Method for producing nitride semiconductor device
JP2004515909A (ja) 窒化インジウムガリウムチャネル高電子移動度トランジスタおよびそのトランジスタの製造方法
JP2013042183A (ja) 半導体素子のための非活性化保護リング
US20040094756A1 (en) Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells
US20190181329A1 (en) Method to achieve active p-type layer/layers in iii-nitride epitaxial or device structures having buried p-type layers
CN114530491A (zh) 半导体外延结构及其制备方法和半导体器件
JP2003282598A (ja) エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス
CN114530490A (zh) 半导体外延结构及其制备方法和半导体器件
CN114005866A (zh) GaN高电子迁移率异质结结构及制备方法、二极管、晶体管
JPH09293854A (ja) 高濃度ドープ半導体およびその製造方法
Kumakura et al. High breakdown field of pnp GaN/InGaN/AlGaN DHBTs with AlGaN collector

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080312

CX01 Expiry of patent term