KR100616516B1 - 질화갈륨계 반도체 발광소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 고효율 질화갈륨계 반도체 발광소자 및 그 제조방법에 관한 것으로서, 질화갈륨계 반도체 성장용 기판과, 상기 기판 상에 형성된 n형 질화갈륨계 반도체층과, 상기 n형 질화갈륨계 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성되며, 탄소로 델타도핑된 p형 질화갈륨계 반도체층과, 상기 n형 및 상기 p형 질화갈륨계 반도체층에 각각 접속된 n측 및 p측 전극을 포함하며, 상기 p형 질화갈륨계 반도체층의 탄소 불순물 농도는 1 ×10¹⁶ ∼ 5 ×10²⁰ /㎤인 것을 특징으로 하는 질화갈륨계 반도체 발광소자를 제공한다.

본 발명에 따르면, p형 질화물 반도체층을 성장하는데 있어서, MOCVD공정 중에 갈륨소스를 중단하고 탄소를 공급하는 방식으로 델타도핑을 실시함으로써, p형 질화물 반도체층의 전도성을 크게 높힐 뿐만 아니라, 전위밀도를 억제하여 우수한 결정성을 얻을 수 있다.

질화갈륨(GaN), 델타 도핑(delta-doping), 발광다이오드(light emitting diode)

Description

질화갈륨계 반도체 발광소자 및 그 제조방법{GaN Based Semiconductor Light Emitting Diode and Method of Producing The Same}

도1은 종래의 질화갈륨계 반도체 발광소자의 측단면도이다.

도2a 내지 2d는 본 발명의 일실시예에 따른 질화갈륨계 반도체 발광소자의 제조방법을 설명하기 위한 각 공정의 단면도이다.

도3은 본 발명의 다른 실시예에 따른 질화갈륨계 반도체 발광소자의 측단면도이다.

<도면의 주요부분에 대한 부호설명>

21: 사파이어 기판 22: n형 질화갈륨계 반도체층

24: 활성층 26a: 제1 언도프 질화갈륨계 반도체층

27: 탄소-델타도핑층 26b: 제2 언도프 질화갈륨계 반도체층

28: 투명전극층 29a,29b: n측 및 p측 전극

본 발명은 질화갈륨계 반도체 발광소자에 관한 것으로서, 보다 상세하게는 p 형 질화갈륨계 반도체층의 전도성이 향상된 고효율 질화갈륨계 반도체 발광소자 및 그 제조방법에 관한 것이다.

일반적으로 질화갈륨계 반도체 발광소자는 Al_xIn_yGa_(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체층으로 제조되며, 청색 또는 녹색 등의 단파장광을 고출력으로 방출할 수 있는 광소자로서, 업계에서 크게 각광을 받고 있다.

이러한 질화갈륨계 반도체 발광소자는 보다 낮은 전압에서 구동되며, 그 출력을 향상시키기 위해, 높은 전기적 전도성을 갖는 질화갈륨계 반도체층을 형성하는 것이 요구된다. 고전도성 질화갈륨계 반도체층은 고농도 불순물을 주입하고, 그 주입된 불순물이 도너 또는 어셉터로의 활성화 비율이 높을 때에 비로소 얻어질 수 있다. 이러한 맥락에서 p형 질호물 반도체층의 전도성을 개선하기 위한 종래의 기술을 도1에 도시된 질화갈륨계 반도체 발광소자를 참조하여 설명하기로 한다.

도1을 참조하면, 종래의 질화갈륨계 반도체 발광소자(10)는 사파이어 기판(11) 상에 형성된 n형 GaN 반도체층(12), 다중우물구조인 GaN/InGaN 활성층(14) 및 p형 GaN 반도체층(16)을 포함한다. 상기 p형 GaN 반도체층(16)과 GaN/InGaN 활성층(14)의 일부영역이 제거된 n형 GaN 반도체층(12)의 상면에는 n측 전극(19a)이 형성되고, p형 GaN 반도체층(16) 상에는 접촉저항을 개선하기 위한 투 명전극(18), p측 전극(19b)이 형성된다.

여기서 p형 질화갈륨계 반도체층의 전도성을 향상시키기 위해서 우선 p형 불순물의 선택이 중요하다. 즉, 주입된 p형 불순물이 p형 어셉터로서 쉽게 활성화시키기 위해서, 에너지밴드갭 내에 어셉터 준위가 충분히 낮아야 하며, 동시에 밴드갭 구조에 영향을 미치는 익스트라 밴드 레벨(extra band level)이 존재하지 않아야 한다. 또한, 질화갈륨계 반도체 발광소자는 높은 결정성을 갖는 반도체층이 요구되므로, p형 불순물의 주입과정에서 p형 질화갈륨계 반도체층의 결정성에 악영향을 주지 않아야 한다.

상기한 조건을 비교적 만족하는 p형 불순물로, 미국등록특허 5,578,839호에서는, Zn, Mg, Ca 및 Be를 제안하였다. 이러한 II족에 해당하는 불순물은 낮은 어셉터 레벨과 통상적인 활성화법으로 인해 발광소자제조에 널리 사용되고 있다. 특히, Mg은 질화갈륨계 반도체층에서 사용되는 대표적인 p형 불순물로 알려져 있다.

하지만, 고출력 발광소자 구현을 위해서 요구되어지는 p형 어셉터 농도가 아직 낮은 수준에 불과하며, 전기적 전도성도 만족스럽지 못한 결과를 나타내고 있다.

따라서, 당 기술분야에서는 어셉터 농도를 충분히 증가시켜 전도성을 향상시킬 수 있는 동시에, p형 질화갈륨계 반도체층의 전위밀도를 억제하여 높은 결정성을 유지할 수 있도록, p형 불순물을 통한 고전도성 p형 질화갈륨계 반도체층을 갖 는 발광소자가 요구되어 왔다.

본 발명은 상술한 종래 기술의 문제를 해결하기 위한 것으로서, p형 어셉터농도를 향상시킬 수 있는 불순물로서 2족 원소가 아닌 4족인 탄소를 선택하여 델타도핑함으로서 고전도성을 갖는 질화갈륨계 반도체 발광소자를 제공하는데 있다.

또한, 본 발명의 다른 목적은 탄소를 p형 불순물로 선택하고 이를 델타도핑시킴으로써 어셉터 농도를 향상시키는 동시에 전위결함을 억제시킴으로써 고전도성을 물론 우수한 결정성을 만족하는 질화갈륨계 반도체 발광소자의 제조방법을 제공하는데 있다.

상기한 기술적 과제를 해결하기 위해서, 본 발명은

질화갈륨계 반도체 성장용 기판과, 상기 기판 상에 형성된 n형 질화갈륨계 반도체층과, 상기 n형 질화갈륨계 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성되며, 탄소로 델타도핑된 p형 질화갈륨계 반도체층과, 상기 n형 및 상기 p형 질화갈륨계 반도체층에 각각 접속된 n측 및 p측 전극을 포함하는 질화갈륨계 반도체 발광소자를 제공한다.

또한, 본 발명은 새로운 질화갈륨계 반도체 발광소자의 제조방법을 제공한다. 상기 방법은, 질화갈륨계 반도체 성장용 기판 상에 n형 질화갈륨계 반도체층을 형성하는 단계와, 상기 n형 질화갈륨계 반도체층 상에 활성층을 형성하는 단계와, 상기 활성층 상에 탄소로 델타도핑된 p형 질화갈륨계 반도체층을 형성하는 단계와, 상기 n형 질화갈륨계 반도체층과 상기 p형 질화갈륨계 반도체층 상에 각각 접속된 n측 및 p측 전극을 형성하는 단계를 포함하여 이루어진다.

상기 탄소로 델타도핑된 p형 질화갈륨계 반도체층을 형성하는 단계는, 상기 활성층 상에 언도프 질화갈륨계 반도체층을 성장시키는 동안에, 적어도 1회 이상 상기 언도프 질화갈륨계 반도체층 성장공정을 중단하여 탄소를 델타도핑하는 단계로 구현될 수 있다.

일 실시형태에서는, 상기 탄소로 델타도핑된 p형 질화갈륨계 반도체층을 형성하는 단계는, 제1 언도프 질화갈륨계 반도체층을 형성하는 단계와, 상기 제1 언도프 질화갈륨계 반도체층 상에 탄소를 델타도핑하는 단계와, 상기 제1 언도프 질화갈륨계 반도체층 상에 제2 언도프 질화갈륨계 반도체층을 형성하는 단계를 포함할 수 있다.

바람직하게, 언도프 질화갈륨계 반도체층을 형성하는 단계는, 암모니아가스분위기에서 적어도 갈륨소스을 포함한 유기금속소스를 공급하는 유기금속화학기상증착법으로 질화갈륨계 반도체층을 성장시키는 단계일 수 있으며, 상기 탄소를 델타도핑하는 단계는, 상기 언도프 질화갈륨계 반도체층을 형성하는 단계에서 공급된 갈륨소스를 중단하고, 탄소소스를 제공하는 단계일 수 있다.

상기 탄소를 델타도핑하는 단계는 유기금속화학기상증착법에서의 질화갈륨계 반도체층 성장온도인 약 700∼1300℃의 온도범위에서 실시될 수 있다. 또한, 이러한 질화갈륨계 반도체층은 Al_xIn_yGa_(1-x-y)N(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)층일 수 있으며, 상기 p형 질화갈륨계 반도체층의 탄소 불순물 농도는 바람직하게 1 ×10¹⁶ ∼ 5 ×10²⁰ /㎤일 수 있다.

이와 같이, 본 발명은 p형 질화갈륨계 반도체층의 전도성과 결정성을 향상시키기 위해, 탄소를 이용한 델타도핑법을 채용한다는데 그 주요한 특징이 있다. 탄소는은 4족 원소로서, 통상적인 p형 어셉터와 달리 밴드갭구조에 영향을 주지 않는 장점이 있으며, p형 어셉터로 작용할 때에 GaN 밴드갭 내에서 얕은 어셉터(shallow acceptor)로 작용하는 것으로 알려져 있다. 이러한 탄소를 델타도핑방법을 이용하여 p형 질화갈륨계 반도체층에 도핑시킴으로써 p형 어셉터 농도 및 전도성을 증가시킬 수 있을 뿐만 아니라, p형 질화갈륨계 반도체층의 전위 밀도를 억제하여 p형 질화갈륨계 반도체층의 결정성을 향상시킬 수 있다.

이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하기로 한다.

도2a 내지 도2d는 본 발명에 따른 질화갈륨계 반도체 발광소자의 제조방법을 설명하기 위한 공정단면도이다.

우선, 도2a와 같이, 질화갈륨계 반도체 결정성장용 기판(21) 상에 n형 질화갈륨계 반도체층(22)과 활성층(24) 및 언도프된 제1 질화물 반도체층(26a)을 성장시킨다. 질화갈륨계 반도체 결정성장용 기판(21)은, 동종인 GaN기판, SiC기판, 사파이어기판 등이 사용될 수 있으나, 주로 사파이어기판이 사용된다. 상기 n형 질화갈륨계 반도체층(22), 활성층(24) 및 제1 질화갈륨계 반도체층(26a)은 저압이 유지되는 반응챔버 내에 유기금속화학기상증착법을 이용하여 성장된다. 보다 구체적으로, 질화갈륨계 반도체층은 700-1300℃, 바람직하게는 1100℃에서 수소가스 및 암모니아가스와 함께 적절한 유기금속소스를 이용하여 성장될 수 있다. 상기 유기금속소스는 적어도 갈륨소스를 포함하며, 알루미늄소스등을 더 포함할 수도 있다.

다음으로, 도2b와 같이, 상기 제1 언도프 질화갈륨계 반도체층(26a) 상에 탄소를 델타도핑하여 탄소-델타도핑층(27)을 형성한다. 본 공정은 상기 제1 언도프 질화갈륨계 반도체층(26a)을 형성하는 단계에서 공급된 갈륨소스를 중단하고, 탄소소스를 공급하여 유기금속화학기상증착공정을 진행하는 과정으로 구현될 수 있다. 중단시간에 따라 델타도핑시간이 결정되며, 델타도핑시간은 수초에서 10분이하 범위로 하는 것이 바람직하다. 이러한 델타도핑층(27)은 제1 언도프 질화갈륨계 반도체층(26a)을 형성한 후에 제공되므로, 제1 언도프 질화갈륨계 반도체층(26a) 내에서 결정성장방향으로 진행되던 전위가 델타도핑층(27)에 의해 억제되며, 후속 성장 될 제2 언도프 질화갈륨계 반도체층(도2c의 26b)에서 특히 우수한 결정성을 기대할 수 있다.

이어, 도2c와 같이, 탄소-델타도핑층(27) 상에 추가적으로 제2 언도프 질화갈륨계 반도체층(26b)을 성장시킨다. 상기 제2 언도프 질화갈륨계 반도체층(26b)은 상기 제1 언도프 질화갈륨계 반도체층(26a)의 성장조건과 동일한 조건에서 성장되며, 탄소의 델타도핑을 위해서 공급되던 탄소소스를 중단하고 갈륨소스를 다시 공급하여 MOCVD공정을 진행하는 방식으로 수행될 수 있다. 앞서 설명한 바와 같이, 실질적인 p형 질화물계 클래드층(26a,27,26b)의 성장과정이 탄소-델타도핑층(27)의 형성을 위해 중단된 후에 다시 재성장되므로, 결정성장방향으로 진행하던 전위밀도가 억제되고, 우수한 결정성을 갖는 제2 언도프 질화갈륨계 반도체층(26b)를 형성할 수 있다. 따라서, 전체 p형 질화물 반도체층의 결정성을 향상시킬 수 있다.

끝으로, 도2d와 같이 p측 및 n측 전극(29b,29a)을 각각 p형 및 n형 질화갈륨계 반도체층(22)에 접속되도록 형성하는 공정이 실시된다. 이를 위해서 n형 질화갈륨계 반도체층(22)의 일부가 노출되도록 p형 질화갈륨계 반도체층(26a,27,26b)과 활성층(24)의 일부에 대해 메사에칭을 실시한다. 또한, p형 질화갈륨계 반도체층(특히, 26b)과 p측 전극의 접촉저항을 낮추기 위해서 제2 질화갈륨계 반도체층(26b) 상에 투명전극층(28)을 형성한다.

본 발명에서 사용되는 질화갈륨계 반도체층은 Al_xIn_yGa_(1-x-y)N(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)층일 수 있다. 또한, 본 실시형태에서는 하나의 탄소-델타도핑층을 형성하는 과정으로 예시되어 있으나, 본 발명에 따른 탄소-델타도핑층은 p형 질화물 반도체층의 성장방향과 수직이 되도록 복수개로 형성할 수도 있다. 이러한 실시형태는 도3에 도시되어 있다.

도3은 복수개의 탄소 델타도핑층을 갖는 질화갈륨계 반도체 발광소자를 나타내는 단면도이다.

도3을 참조하면, 상기 질화갈륨계 반도체 발광소자는 사파이어 기판 상에 순차적으로 형성된 n형 질화물 반도체층과 활성층 및 p형 질화물 반도체층을 포함한다. 상기 p형 질화물 반도체층은 3개의 언도프 질화갈륨계 반도체층(36a,36b,36c)과 2개의 탄소-델타도핑층(37a,37b)으로 구성되어 있으며, 언도프 질화갈륨계 반도체층(36c)과 p측 전극(39b)의 접촉저항을 낮추기 위해서 그 반도체층(36c) 상에는 니켈 및 금과 같은 금속으로 이루어진 투명전극층(38)을 형성한다.

특히, 본 실시형태에서는 2개의 탄소-델타도핑층(37a,37b)를 구비하고 있다. 도2b에서 설명된 바와 같이, p형 질화갈륨계 반도체층을 성장하기 위한 MOCVD공정에서 갈륨소스의 공급을 중단하고 탄소소스를 공급하는 방식으로 진행하는 방식으로 탄소델타도핑층을 형성할 수 있다. 성장중단 및 델타도핑은 p형 질화갈륨계 반도체층의 성장과정에서 적절한 시기에 2회로 실시함으로써 본 실시형태와 같이 2개 의 탄소-델타도핑층(37a,37b)을 형성할 수 있다. 이러한 델타도핑방식을 통해 p형 질화갈륨계 반도체층의 탄소 불순물을 높은 농도로 유지할 수 있으며, 바람직하게는 1 ×10¹⁶ ∼ 5 ×10²⁰ /㎤로 형성할 수 있다. 앞서 설명한 바와 같이 본 발명에 따라 델타도핑된 탄소는 밴드갭 내에서 얕은 어셉터로 작용하여 높은 활성화도로 p형 반도체층의 전도성을 크게 향상시킬 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.

상술한 바와 같이, 본 발명에 따르면, p형 질화물 반도체층을 성장하는데 있어서, MOCVD공정 중에 갈륨소스를 중단하고 탄소를 공급하는 방식으로 델타도핑을 실시함으로써 p형 질화물 반도체층의 전도성을 크게 높힐 뿐만 아니라, 전위밀도를 억제하여 우수한 결정성을 얻을 수 있다. 이로써 구동전압을 크게 낮출 수 있으므로, 보다 높은 효율을 갖는 질화물 반도체 발광소자를 제공할 수 있다.

Claims (12)

1. 질화갈륨계 반도체 성장용 기판;

   상기 기판 상에 형성된 n형 질화갈륨계 반도체층;

   상기 n형 질화갈륨계 반도체층 상에 형성된 활성층;

   상기 활성층 상에 형성되며, 탄소로 델타도핑된 p형 질화갈륨계 반도체층; 및,

   상기 n형 및 상기 p형 질화갈륨계 반도체층에 각각 접속된 n측 및 p측 전극을 포함하며,

   상기 p형 질화갈륨계 반도체층의 탄소 불순물 농도는 1 ×10¹⁶ ∼ 5 ×10²⁰ /㎤인 것을 특징으로 하는 질화갈륨계 반도체 발광소자.
2. 제1항에 있어서

   상기 탄소로 델타도핑된 p형 질화갈륨계 반도체층은,

   결정성장방향과 수평방향으로 형성된 적어도 하나의 탄소 델타도핑층이 포함된 질화갈륨계 반도체층인 것을 특징으로 하는 질화갈륨계 반도체 발광소자.
3. 제1항에 있어서

   상기 탄소로 델타도핑된 p형 질화갈륨계 반도체층은

   제1 언도프 질화갈륨계 반도체층과, 상기 제1 언도프 질화갈륨계 반도체층 상에 형성된 탄소-델타도핑층과, 상기 탄소-델타도핑층 상에 형성된 제2 언도프 질화갈륨계 반도체층을 포함하는 질화갈륨계 반도체 발광소자.
4. 제1항에 있어서,

   상기 질화갈륨계 반도체층은 Al_xIn_yGa_(1-x-y)N(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)층인 것을 특징으로 하는 질화갈륨계 반도체 발광소자.
5. 삭제
6. 질화갈륨계 반도체 성장용 기판 상에 n형 질화갈륨계 반도체층을 형성하는 단계;

   상기 n형 질화갈륨계 반도체층 상에 활성층을 형성하는 단계;

   상기 활성층 상에 탄소로 델타도핑된 p형 질화갈륨계 반도체층을 형성하는 단계; 및

   상기 n형 질화갈륨계 반도체층과 상기 p형 질화갈륨계 반도체층 상에 각각 접속된 n측 및 p측 전극을 형성하는 단계를 포함하며,

   상기 p형 질화갈륨계 반도체층의 탄소 불순물 농도는 1 ×10¹⁶ ∼ 5 ×10²⁰ /㎤인 것을 특징으로 하는 질화갈륨계 반도체 발광소자 제조방법.
7. 제6항에 있어서

   상기 탄소로 델타도핑된 p형 질화갈륨계 반도체층을 형성하는 단계는,

   상기 활성층 상에 언도프 질화갈륨계 반도체층을 성장시키되, 적어도 1회 이상 상기 언도프 질화갈륨계 반도체층 성장공정을 중단하여 탄소를 델타도핑하는 단계를 포함하는 질화갈륨계 반도체 발광소자 제조방법.
8. 제6항에 있어서

   상기 탄소로 델타도핑된 p형 질화갈륨계 반도체층을 형성하는 단계는,

   제1 언도프 질화갈륨계 반도체층을 형성하는 단계와, 상기 제1 언도프 질화갈륨계 반도체층 상에 탄소를 델타도핑하는 단계와, 상기 제1 언도프 질화갈륨계 반도체층 상에 제2 언도프 질화갈륨계 반도체층을 형성하는 단계를 포함하는 질화갈륨계 반도체 발광소자 제조방법.
9. 제7항 또는 제8항에 있어서

   상기 언도프 질화갈륨계 반도체층을 형성하는 단계는, 암모니아가스분위기에서 적어도 갈륨소스을 포함한 유기금속소스를 공급하는 유기금속화학기상증착법으로 질화갈륨계 반도체층을 성장시키는 단계이며,

   상기 탄소를 델타도핑하는 단계는, 상기 언도프 질화갈륨계 반도체층을 형성하는 단계에서 공급된 갈륨소스를 중단하고, 탄소소스를 제공하는 단계인 것을 특징으로 하는 질화갈륨계 반도체 발광소자 제조방법.
10. 제9항에 있어서,

    상기 탄소를 델타도핑하는 단계는 700∼1300℃의 온도에서 실시되는 것을 특징으로 하는 질화갈륨계 반도체 발광소자 제조방법.
11. 제6항에 있어서,

    상기 질화갈륨계 반도체층은 Al_xIn_yGa_(1-x-y)N(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)층인 것을 특징으로 하는 질화갈륨계 반도체 발광소자 제조방법.
12. 삭제

Images