KR100962946B1 - 질화물 반도체 발광소자 및 그 제조방법 - Google Patents
질화물 반도체 발광소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100962946B1 KR100962946B1 KR20060066553A KR20060066553A KR100962946B1 KR 100962946 B1 KR100962946 B1 KR 100962946B1 KR 20060066553 A KR20060066553 A KR 20060066553A KR 20060066553 A KR20060066553 A KR 20060066553A KR 100962946 B1 KR100962946 B1 KR 100962946B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nitride
- emitting device
- semiconductor light
- light emitting
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 질화물 반도체 발광소자는, 본 발명에 따른 질화물 반도체 발광소자는, 기판 위에 형성된 버퍼층; 상기 버퍼층 위에 형성된 산화아연 박막; 상기 산화아연 박막 위에 형성된 제 1 도전성 질화물층; 상기 제 1도전성 질화물층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 질화물층을 포함한다.
LED, ZnO, 패턴
Description
도 1은 종래 질화물 반도체 발광소자를 나타낸 측 단면도.
도 2는 본 발명의 제 1실시 예에 따른 질화물 반도체 발광소자를 나타낸 측 단면도.
도 3은 본 발명의 제 1실시 예에 따른 질화물 반도체 발광소자 제조방법을 나타낸 플로우 챠트.
도 4는 본 발명의 제 2실시 예에 따른 질화물 반도체 발광소자를 나타낸 측 단면도.
도 5는 본 발명 실시 예에 따른 질화물 반도체 발광소자의 전류-광도 특성을 나타낸 그래프.
<도면의 주요 부분에 대한 부호의 설명>
101 : 기판 103 : 버퍼층
105 : 산화아연 박막 107 : 언도프드 질화물층
109 : 제 1도전성 질화물층 111 : 활성층
113 : 저온델타도핑층 115 : 제 2도전성 질화물층
116 : 제 3도전성 질화물층 117 : 제 1전극
119 : 제 2전극
본 발명은 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다.
일반적으로 질화물 반도체 발광소자는 자외선, 청색 및 녹색 영역을 포괄하는 발광 영역을 가진다. 특히, GaN계 질화물 반도체 발광소자는 그 응용 분야에 있어서 청색/녹색 LED의 광소자 및 MESFET(Metal Semiconductor Field Effect Transistor), HEMT (Hetero junction Field ― Effect Transistors) 등의 고속 스위칭, 고출력 소자인 전자소자에 응용되고 있다.
도 1에 도시된 것과 같이, 종래의 GaN계 질화물 반도체 발광소자(10)는 주로 사파이어 기판(11) 또는 SiC 기판 위에서 상기 버퍼층(12)을 형성하고 그 상부에 n-GaN 층(13), 다중양자우물구조로 형성되어 광을 방출하는 활성층(14) 및 p-GaN층(15)을 포함하여 구성된다.
이때, 상기 n-GaN층(13)과 상기 p-GaN층(15) 위에는 각각 전극(16,17)을 형성하여 외부로부터 전류가 인가될 수 있도록 한다.
이러한 질화물 반도체 발광소자(10)에 있어서, 사파이어 기판과 질화갈륨(GaN)은 서로 다른 격자상수 및 결정격자를 갖기 때문에, 상기 사파이어 기판과 질화갈륨(GaN)의 경계면에 GaN 버퍼층을 형성해 주고 있으나, GaN 버퍼층도 사파이어 기판과의 격자 부정합이 매우 크므로, GaN 버퍼층 위에 성장되는 n-GaN층에서도 전 위(dislocation)라고 하는 결함이 발생한다.
이에 따라 사파이어 기판과 GaN층 등의 질화물 반도체 물질 간의 격자 부정합에 의해 발생하는 전위와 같은 결함을 방지하고 전기적 신뢰성 및 특성이 좋은 질화물 반도체 발광소자 및 그 제조방법이 요구되고 있는 실정이다.
본 발명은 질화물 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명은 광도를 개선시켜 줄 수 있도록 한 질화물 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명은 활성층 위에 저온델타도핑층을 형성함으로써, 정공 농도를 높여 줄 수 있도록 한 질화물 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명에 따른 질화물 반도체 발광소자는, 기판 위에 형성된 버퍼층; 상기 버퍼층 위에 형성된 산화아연 박막; 상기 산화아연 박막 위에 형성된 제 1 도전성 질화물층; 상기 제 1도전성 질화물층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 질화물층을 포함한다.
또한 본 발명에 따른 질화물 반도체 발광소자 제조방법은, 기판 위에 버퍼층을 형성하는 단계; 상기 버퍼층 위에 산화아연 박막을 형성하는 단계; 상기 산화아연 박막 위에 제 1 도전성 질화물층을 형성하는 단계; 상기 제 1도전성 질화물층 위에 활성층을 형성하는 단계; 상기 활성층 위에 제 2도전성 질화물층을 형성하는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명을 설명하기로 한다.
도 2는 본 발명의 제1실시 예에 따른 질화물 반도체 발광소자의 적층 구조를 나타낸 도면이며, 도 3은 도 2의 질화물 반도체 제조방법을 나타낸 플로우 챠트이다.
도 2 및 도 3을 참조하면, 질화물 반도체 발광소자(100)는, 기판(101), 버퍼층(103), 요철 패턴의 산화아연 박막(105), 언도프드 질화갈륨층(107), 제 1도전성 질화물층(109), 활성층(111), 저온 델타도핑층(113), 제 2도전성 질화물층(115), 제 1 및 제 2 전극(117,119)을 포함한다.
상기 기판(101)은 사파이어 기판, SiC, Si, 그리고 GaAs 등으로 이루어진 기판에서 선택되어질 수 있다.
상기 기판(101) 위에는 버퍼층(103)이 형성된다(S101). 상기 버퍼층(103)은 상기 기판(101)과의 스트레인(strain)을 완충시켜 주도록 소정의 고온(예: 600~700℃)에서 GaN 또는 AlGaN 또는 InxAI(1-x)N(0<x<1) 버퍼층으로 소정 두께(예: 0.1um 이하)로 성장될 수 있다.
상기 버퍼층(103) 위에는 결함밀도를 줄여줄 수 있도록 산화아연(ZnO) 박막(105)이 형성된다. 이러한 산화아연 박막(105)은 상기 버퍼층(103) 위에 ZnO 박막층을 형성한 후(S103), 요철 패턴(예: 스트라이프 패턴)으로 식각된다(S105). 여기 서, 상기 ZnO 박막층은 일정한 간격으로 건식 식각 또는/및 습식 식각 방법 등으로 에칭되어 스트라이프 타입의 산화아연 박막 패턴으로 형성된다.
여기서, 산화 아연 박막을 형성하는 방법은 예를 들면, 플라즈마 화학기상증착법(Plasma Ehanced Chemical Vapor Deposition: 이하 PECVD라 함)을 이용하게 되는데, 상기 PECVD 방법은 RF 방전을 이용하여 플라즈마를 발생시키고 이를 이용하여 소스를 분해하여 박막 성장하는 방법이다.
그리고, 식각 과정 후 남아있는 산화아연 박막의 윈도우 폭(박막의 폭)이 1um~5um 범위로 각각 형성되며, 산화아연 박막이 형성되지 않은 트렌치(trench) 폭은 1um~5um의 폭으로 각각 형성되고, 산화아연 박막의 에칭 두께(깊이)는 0.5um이상인 것이 바람직하다. 그리고, 상기 산화아연 박막(105)의 간격은 일정 주기 또는 불규칙한 주기로 형성될 수 있으며, 패턴의 형상이나 모양도 변경할 수 있다. 여기서, 상기 윈도우 폭 및 트렌치 폭 및 에칭 두께의 비는 3um : 3um : 0.5~1um 이거나, 5um : 5um : 0.5~1um로 할 수도 있다.
이러한 산화아연 박막이 형성됨으로써, GaN와 격자 상수 차이가 작아 그 위에 적층되는 에피의 결함 밀도를 낮추어 줄 수 있어, 소자의 특성이 좋아진다. 또한 산화아연 박막이 기판 등을 에칭하는 것에 비해 화학적으로 쉽게 에칭된다.
상기 산화아연 박막(105)이 형성된 버퍼층(103) 위에는 언도프드(undoped) 질화물층(107)이 형성되고(S107), 상기 언도프드 질화물층(107) 위에는 제 1도전성 질화물층(109)이 형성된다(S109).
여기서, 상기 언도프드 질화물층(109)은 예컨대, 900~1100℃에서 NH3와 트리메탈 갈륨(TMGa)을 공급하여, 소정 두께로 도펀트를 포함하지 않은 언도프드 GaN으로 상기 버퍼층(103) 및 산화아연 박막(105) 위에 성장되며, 제 1도전성 질화물층(109)은 NH3, 트리메탈갈륨(TMGa), 및 Si와 같은 n형 도펀트를 포함한 실란가스를 공급하여 n형 GaN층으로 성장된다.
그리고, 상기 제 1도전성 질화물층(109) 위에는 활성층(111)이 형성되며(S111), 상기 활성층(111) 위에는 p형 저온델타도핑층(113)이 형성된다(S113).
여기서, 상기 활성층(24)은 바람직하게, 780℃의 성장 온도에서 질소를 캐리어 가스로 사용하여 NH3, TMGa, 및 트리메틸인듐(TMIn)을 공급하여, InGaN/GaN 등으로 이루어진 다중우물 양자층으로 성장된다. 이때, 활성층(24)의 조성은 각 원소성분의 몰 비율에 차이를 두고 성장시킨 적층 구조, 예를 들어 InGaN의 In함량의 차이를 두고 형성된 적층 구조일 수 있다.
그리고, 상기 저온델타도핑층(113)은 활성층(111)에서 재 결합되는 정공의 농도를 높여 주기 위해 형성되는데, 상기 저온델타도핑층(113)은 예컨대, 결정성장챔버 내의 트리메틸갈륨(TMGa) 등의 가스원을 배출하고, 도핑금속을 사용하여 델타도핑하게 된다. 또한 저온델타도핑층(113)은 750~850℃ 온도에서 델타 도핑이 진행되며, 그 두께는 활성층(111) 위에 0.2~0.5nm 로 형성된다.
상기 델타 도핑 공정은 기판 위에 반도체 에피층을 성장시킬 때, 에피층 성장 도중에 결정성장챔버 내부로 도펀트를 유입시켜 원자층의 두께를 갖는 도핑층을 형성하게 된다. 이와 같이 에피층 성장 중간에 원자 두께의 도핑층을 형성한 다음, 계속해서 에피층을 성장하면, 상기 도핑층에 주입된 도펀트들에 의한 강한 전기장이 포텐셜 우물을 형성하고, 이 포텐셜 우물에 높은 농도의 전하층을 형성할 수 있다.
상기 저온델타도핑층(113)은 상기와 같은 델타 도핑 공정에 따라 형성되기 때문에 최대한 많은 Mg을 도핑하여 발광 다이오드의 정공 농도를 높이고, 비저항을 낮출 수 있게 된다. 상기 저온델타도핑층(113)에 도핑하는 금속은 상기 Mg 뿐만 아니라 Be, Zn을 사용할 수 있다.
상기 저온델타도핑층(113)을 성장할 때 저온델타도핑을0.2~0.5nm 두께에서 트리메틸갈륨(TMGa) 가스원을 멈춘 상태에서 Mg을 델타 도핑하고 Mg의 성장후, 반응관에서 질소 분위기로 Mg를 활성화시킴으로써, 제 2도전성 질화물층(115)의 저항을 낮추었다.
이러한 저온델타도핑층(116)은 델타 도핑 공정에 따라 형성되어, 높은 정공 농도를 갖기 때문에 낮은 구동 전압에 의해 구동되면서, 높은 발광 효율을 구현할 수 있다.
그리고, 상기 저온델타도핑층(113) 위에는 제 2도전성 질화물층(115)이 형성되는데(S115), 상기 제 2도전성 질화물층은 p형 GaN층으로 성장할 수 있는데, 상기 저온델타도핑층이 형성되면, 온도를 1010℃로 올려 TMGa과 Cp2Mg를 흘려주면서 형성하게 된다.
상기 제 2도전성 질화물층(115)이 형성되면 제 2 전극(119)을 형성하기 위해 상기 제 2도전성 질화물층(115)에서 제 1도전성 질화물층(109)의 일부분까지 부분 식각하여 제 1도전성 질화물층(109)을 외부에 노출시키고, 노출된 제 1도전성 질화물층(109)에 제 2전극(119)인 n형 전극이 형성된다. 상기 제 2도전성 질화물층(115)에 제 1전극(117)인 p형 전극이 형성된다(S117). 여기서, p형 전극은 ITO, ZnO, RuOx, TiOx, IrOx 중 하나로 이루어진 투명전극이 될 수 있다.
이러한 본 발명에 의한 질화물 반도체의 전위밀도는 106~107cm-2이고, 산화박막 위에 성장된 부분은 ~108cm-2 정도의 전위밀도가 형성되었다.
도 4는 본 발명의 제 2실시 예에 따른 질화물 반도체 발광소자 및 그 제조방법을 나타낸 도면이다. 상기 제 2실시 예의 설명의 편의를 위해 제 1실시 예에 동일한 부분의 중복 설명은 생략하기로 한다.
도 4를 참조하면, 기판(101) 위에 버퍼층(103)을 형성하고, 상기 버퍼층(103) 위에 산화아연 박막(105)을 스트라이프 패턴으로 형성한 후 언도프드 질화물층(107)을 형성하게 된다. 그리고, 상기 언도프드 질화물층(107) 위에는 제1 도전성 질화물층(109), 활성층(111), 저온델타도핑층(113), 그리고 제 2도전성 질화물층(115)을 형성해 준다.
그리고, 상기 제 2도전성 질화물층(115) 위에는 제 3도전성 질화물층(116)이 형성된다. 상기 제3도전성 질화물층(116)에서 제 1도전성 질화물층(109)까지 부분적으로 식각하여 제 1 도전성 질화물층(109)이 외부에 노출되도록 한다. 상기 제 1 도전성 질화물층(109)에는 제 2전극(119)인 n형 전극이 형성되며, 상기 제 3 도전 성 질화물층(116)에는 제 1전극(117)인 p형 전극이 형성됨으로써, npn 구조의 질화물 반도체가 제조된다.
여기서, 제 3도전성 질화물층(116)은 바람직하게, 500 ~ 900℃의 온도에서 열 처리를 하여 제 2도전성 질화물층(115)의 정공 농도가 최대가 되도록 조정하고, n형 도펀트를 포함한 실란가스를 공급하여 제 2도전성 질화물층(115) 위에 얇은 n형 GaN층으로 성장된다.
도 5는 본 발명 실시 예에 따른 질화물 반도체 발광소자의 전류(current) 및 광도(luminous intensity) 특성을 기존과 비교한 그래프이다. 여기서, 기존(종래)은 산화아연 박막 및 p형 저온델타도핑층이 없는 질화물 반도체이다.
이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.
예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 의한 질화물 반도체 발광소자 및 그 제조방법에 의하면, 기판의 버퍼층 위에 산화아연 박막 패턴을 형성함으로써, 에피층 성장시 전위 결함 밀도를 줄여 줄 수 있는 효과가 있다.
또한 버퍼층 위에 산화아연 박막 패턴을 형성함으로써, 발광소자의 신뢰성 및 광도를 증가시켜 주는 효과가 있다.
또한 활성층 위에 p형 저온델타도핑층을 형성함으로써, 정공농도를 더 높여줄 수 있는 효과가 있다.
Claims (16)
- 기판;상기 기판 위에 형성된 질화물 버퍼층;상기 질화물 버퍼층 위에 요철 패턴으로 형성된 산화아연 박막;상기 산화아연 박막과 상기 질화물 버퍼층의 위에 형성된 제 1 도전성 질화물층;상기 제 1 도전성 질화물층 위에 형성된 활성층;상기 활성층 위에 형성된 제 2도전성 질화물층을 포함하는 질화물 반도체 발광소자.
- 제 1항에 있어서,상기 활성층 위에는 저온델타도핑층이 더 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
- 제 1항 또는 제 2항에 있어서,상기 제 2도전성 질화물층 위에는 제 3도전성 질화물층이 더 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
- 제 1항 또는 제 2항에 있어서,상기 산화아연 박막과 제 1도전성 질화물층 사이에는 언도프드 질화물층이 더 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
- 제 1항 또는 제 2항에 있어서,상기 질화물 버퍼층은 GaN, AlGaN, InxAI(1-x)N(0<x<1) 중 어느 하나를 포함하며,상기 산화아연 박막은 스트라이프 패턴으로 형성되는 질화물 반도체 발광소자.
- 제 1항에 있어서,상기 산화아연 박막은 0.5um 이하의 두께로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
- 제 1항에 있어서,상기 산화아연 박막의 요철패턴의 요부와 철부의 폭은 1um~5um를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
- 제 2항에 있어서,상기 저온델타도핑층에 도핑되는 금속은 Mg, Be, Zn 중 하나 이상인 것을 특징으로 하는 질화물 반도체 발광소자.
- 제 2항에 있어서,상기 저온델타도핑층은 활성층 위에 0.2~0.5nm두께로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
- 기판 위에 질화물 버퍼층을 형성하는 단계;상기 질화물 버퍼층 위에 산화아연 박막을 형성하는 단계;상기 산화아연 박막을 식각하여 요철 패턴으로 형성하는 단계;상기 질화물 버퍼층 및 상기 산화아연 박막의 위에 제 1도전성 질화물층을 형성하는 단계;상기 제 1도전성 질화물층 위에 활성층을 형성하는 단계;상기 활성층 위에 제 2도전성 질화물층을 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법.
- 제 10항에 있어서,상기 활성층 위에 저온델타 도핑층이 형성되는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
- 제 10항 또는 제 11항에 있어서,상기 산화아연 박막과 제 1 도전성 질화물층 사이에는 언도프드 질화물층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
- 제 10항 또는 제 11항에 있어서,상기 제 2도전성 질화물층 위에 제3 도전성 질화물층을 더 형성하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
- 삭제
- 제 10항에 있어서,상기 산화아연 박막은 건식 또는 습식 식각 방법으로 에칭되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
- 제 11항에 있어서,상기 저온델타도핑층에 도핑되는 금속은 Mg, Be, Zn 중 하나 이상인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20060066553A KR100962946B1 (ko) | 2006-07-14 | 2006-07-14 | 질화물 반도체 발광소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20060066553A KR100962946B1 (ko) | 2006-07-14 | 2006-07-14 | 질화물 반도체 발광소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080007032A KR20080007032A (ko) | 2008-01-17 |
| KR100962946B1 true KR100962946B1 (ko) | 2010-06-10 |
Family
ID=39220613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20060066553A KR100962946B1 (ko) | 2006-07-14 | 2006-07-14 | 질화물 반도체 발광소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100962946B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101423719B1 (ko) * | 2008-03-25 | 2014-08-04 | 서울바이오시스 주식회사 | 발광 소자 및 그 제조 방법 |
| KR100971688B1 (ko) * | 2008-05-08 | 2010-07-22 | 충남대학교산학협력단 | 자가형성된 ＺｎＯ 양자점이 구비된 발광다이오드 |
-
2006
- 2006-07-14 KR KR20060066553A patent/KR100962946B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080007032A (ko) | 2008-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100998540B1 (ko) | Ｉｉｉ족 질화물계 반도체 발광 소자 | |
| KR102191213B1 (ko) | 자외선 발광 소자 | |
| KR100820546B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| KR100931509B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| KR100784065B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| KR101294518B1 (ko) | 질화물 반도체 발광소자 및 그 제조 방법 | |
| US20160104816A1 (en) | Light emitting device and method for preparing the same | |
| EP2174358B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| KR100661960B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| KR100616516B1 (ko) | 질화갈륨계 반도체 발광소자 및 그 제조방법 | |
| KR100962946B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| KR100288851B1 (ko) | 델타도핑을 이용한 질화물계 발광소자의 제작방법 | |
| JPH11354843A (ja) | Ｉｉｉ族窒化物系量子ドット構造の製造方法およびその用途 | |
| KR101018116B1 (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| US9564552B2 (en) | Method for producing group III nitride semiconductor light-emitting device | |
| WO2019097963A1 (ja) | Ｉｉｉ族窒化物半導体 | |
| KR101239856B1 (ko) | 발광 다이오드 및 이의 제조 방법 | |
| KR100906972B1 (ko) | 질화물계 발광소자 | |
| KR101172059B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| KR101144370B1 (ko) | 질화물 반도체 발광소자 | |
| KR20130094451A (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| KR101144523B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR100646571B1 (ko) | 고효율 발광소자 및 그 제조방법 | |
| KR20070093271A (ko) | 질화물 반도체 발광소자 및 그 제조 방법 | |
| US9508895B2 (en) | Group III nitride semiconductor light-emitting device and production method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090615 Effective date: 20100428 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130506 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140423 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150506 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160504 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170512 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |