CN100361312C - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN100361312C CN100361312C CNB028198816A CN02819881A CN100361312C CN 100361312 C CN100361312 C CN 100361312C CN B028198816 A CNB028198816 A CN B028198816A CN 02819881 A CN02819881 A CN 02819881A CN 100361312 C CN100361312 C CN 100361312C
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- semiconductor
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 316
- 238000004519 manufacturing process Methods 0.000 title claims description 59
- 238000000034 method Methods 0.000 title claims description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 58
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 58
- 230000004888 barrier function Effects 0.000 claims description 99
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 16
- 230000005669 field effect Effects 0.000 claims description 9
- 230000000295 complement effect Effects 0.000 claims description 7
- 230000012010 growth Effects 0.000 claims description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 27
- 238000005530 etching Methods 0.000 description 18
- 238000009413 insulation Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 6
- 229910052753 mercury Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 229920000914 Metallic fiber Polymers 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
一种半导体装置，包括形成在半导体衬底1上的双极性晶体管，其中集电极区域13形成在半导体衬底1上；具有位于集电极区域13中的第一开口51的第一绝缘层13形成在半导体衬底1的表面上；以及基极半导体层14B被形成并通过第一开口51与集电极区域接触。基极半导体层14B被形成使得其边缘延伸到第一绝缘层31上。发射极半导体层14E形成在该基极半导体层上的一预定区域中；第二绝缘层32形成在第一绝缘层31上并覆盖基极半导体层14的边缘；开设基极半导体层14B和发射极半导体层14E之间的接触部分的第二开口52和开设基极半导体层14B的基极电极引出部分的第三开口53被形成；以及金属硅化物层15形成在第三开口53内的上述基极半导体层的表面上。
Description
技术领域
本发明涉及半导体装置及其制造方法，更具体地涉及包括双极性晶体管的半导体装置及其制造方法。
背景技术
半导体装置，特别是包括双极性晶体管的半导体装置，由于双极性晶体管的特性，例如高负载驱动力、高速、低噪声等，适于设计模拟电路。
图14为包括传统双极性晶体管的半导体装置的示意性剖视图，在该示例中垂直式NPN型双极性晶体管形成在硅半导体衬底100上。
该半导体衬底100在P型硅衬底上具有一结构，在该结构中已外延生长有N型硅半导体衬底。
N型集电极掩埋区域103形成在衬底101中。
用于隔离不形成双极性晶体管的部分的隔离绝缘层104通过LOCOS(硅的定位氧化)方法形成在半导体层102的表面上。
此外，在隔离绝缘层104下方，利用PN结执行元件隔离的元件隔离区域105通过离子注入形成在形成双极性晶体管的部分周围。
此外，没有形成隔离绝缘层104的窗口部分设置在集电极掩埋区域103上，而具有深及集电极掩埋层103的深度并被离子注入高浓度N型杂质的N型插入区域106形成在该窗口部分下。此外，高浓度集电极电极引出(take-out)区域107形成在该插入区域106的表面上。
由N型半导体层102的一部分组成的集电极区域108形成在集电极掩埋区域103上。
此外，由SiO2制成的第一绝缘层111首先形成在衬底100的整个表面上；并且随后开口111W设置在该绝缘层111中，通过其掺杂杂质以形成集电极高浓度区域109。
在开口111W的内部和第一绝缘层111上，沉积构成本征基极区域和基极电极引出区域的由硅半导体层组成的基极半导体层112。
首先完整地沉积该基极半导体层112并随后通过光刻方法的图形蚀刻形成所需的图形。
此外，对于该基极半导体层112，沉积在半导体衬底100上的部分，即直接沉积在半导体层102上的部分被作为外延生长的单晶层来沉积，并且形成在第一绝缘层111上的部分被作为多晶层来沉积。
此外，由SiO2制成的第二绝缘层113首先被完整地形成来覆盖基极半导体层112；并且随后开口113W被设置在基极半导体层112中，通过其掺杂杂质以形成集电极部分110。
随后，由N型硅半导体层制成的发射极半导体层114被沉积包括开口113W的内部。
首先还完整地沉积发射极半导体层114并且随后通过光刻方法的图形蚀刻加以图形化。具体地，如图14所示，根据所需通过涂敷光致抗蚀剂层、图形曝光以及显影，光致抗蚀剂层115在形成发射极半导体层114的部分上被图形化。采用该光致抗蚀剂层115作为蚀刻掩模，发射极半导体层114被蚀刻以便被图形化，也即被图形化以形成通过开口113W与基极半导体层112相连的部分和在开口113W周边部分上具有所需宽度的扩展部分114H。
此后，如图15所示，采用光致抗蚀剂层115作为蚀刻掩模，图14中所示的第二绝缘层113通过各向异性蚀刻被蚀刻，进而除了与发射极半导体层114接触的部分之外的基极半导体层112的基极引出区域被露出到外部。
在这种情况下，其中保留第二绝缘层113的插入绝缘层113S1和侧壁113S2分别被形成在发射极半导体层114的扩展部分114H下和基极半导体层112的外端表面上；至于在绝缘层113上进行的蚀刻，执行过刻以确保露出基极半导体层112的表面，使得可以形成后面提到的金属硅化物。
随后，去除光致抗蚀剂115，并且例如Ti或Co的金属层被例如溅射在外露的基极半导体层112和发射极半导体层114的整个表面上，并进行热处理，由此只在该金属层直接沉积在半导体层112和114上的部分通过金属和Si的反应形成低电阻的金属硅化物，如图16所示。
此后，由BPSG(硼磷硅酸盐玻璃)等制成的平面化绝缘层117被完整地形成。
在以下每个部分中设置接触通孔118：位于金属硅化物层116上的平面化绝缘层117，其一部分位于基极半导体层112的基极引出区域部分上而其它部分位于发射极半导体层114上；以及位于集电极引出区域107上的平面化绝缘层117和绝缘层111。并且该些接触通孔118都被填充有通过利用钨(W)等填充导电插塞制成的电极，也就是说，基极电极119B、发射极电极119E以及集电极电极119C。以这种方式，电极119B、119E和119C都与基极半导体层112的基极引出区域部分和发射极半导体层114形成欧姆接触。另一方面，形成在平面化绝缘层117上的构成布线或电极的导电层120与该些电极119B、119E和119C接触。
如上所述，一半导体集成电路装置得以形成，其中作为电路元件，由集电极部分110以及利用基极半导体层112和发射极半导体层114制成的基极区域和发射极区域构成的垂直双极性晶体管被形成。
上述包括传统双极性晶体管的半导体装置及其制造方法包括形成金属硅化物；但是，在这种情况下，在目标位置精确并合适地形成金属硅化物层以获得可靠的半导体装置的过程中存在问题。
首先，对于上述的传统制造方法，图14所示的基极半导体层112上的绝缘层113被去除，并且在如图15所示的将基极半导体层112外露的操作中，如上所述，绝缘层111上的蚀刻需要过刻以确保基极半导体层112外露。
通常要求这种过刻的数量对应于，例如，第二绝缘层113的厚度的大约50％。
当选择第一和第二绝缘层111和113的膜厚时，这种过刻不可避免地造成限制。
具体地，必须使上述第一绝缘层111更厚或者使第二绝缘层113更薄。
但是，第一绝缘层111的膜厚的增加使得基极半导体层112的开口111W的周边部分处的起伏更大，使得带来应力大量集中在该部分处的不便。
此外，与此相反，第二绝缘层113的膜厚的减小使得发射极半导体层114的插入绝缘层113S1的高度减小，使得彼此相对且中间插入有插入绝缘层113S1的发射极层114的扩展部分114H与基极半导体层112之间的寄生电容增加，由此阻碍了高速操作。
此外，对于图16中的构造，由于金属硅化物层116形成在基极和发射极半导体层112和114上，所以可以降低连接到其的电极接触电阻。但是，当从集电极引出电极时，由于集电极引出区域107在没有形成金属硅化物层的情况下形成，所以连接到集电极的接触电阻不能充分地降低。
由于连接到集电极的接触电阻是决定双极性晶体管的集电极和发射极之间的饱和电压VCE(sat)和电流增益(也即，电流负荷)的因子，晶体管的增益随电流增益开始减小并且截止频率fTmax和最大振荡频率fmax随电流增益开始减小，所以从低电压操作和高驱动能力角度理想的是连接到集电极的接触电阻被尽可能地降低。
如上所述，为了降低连接到集电极的接触电阻，集电极电极119C的截面积可以制作得大；然而，在这种情况下，集电极电极的面积变大，使得产生以下多种不便：例如集成度的降低，成本增加，以及由于晶体管的寄生电容的增加而造成的高频特性的恶化。
此外，对于金属硅化物，金属层可能易于以纤维状残留在上述双极性晶体管的基极半导体层112的边缘处，并且该金属在半导体装置的制造工艺等过程中剥落，由此造成例如元件或布线之间的短路。
这意味着，在图16所示的传统结构情况下，由于金属层直接沉积在发射极半导体层114的端表面上，所以金属硅化物层116形成在整个表面上；但是，对于基极半导体层112，由绝缘层113制成的侧壁113S2存在于其端表面处，并且产生起伏，使得金属层倾向于从边缘的肩部到基极半导体层112的起伏部分以纤维状保持，而这成为上述由于剥落而造成的短路的原因，使得生产效率、可靠性等下降。
发明内容
本发明提供包括一双极性晶体管的半导体装置及其制造方法，其中防止了以上描述的不便。
根据本发明的一种半导体装置，其中一双极性晶体管形成在一半导体衬底上，包括：位于半导体衬底上的集电极区域；具有位于集电极区域中的第一开口的第一绝缘层，其形成在半导体衬底的表面上；以及通过第一开口与集电极区域接触的基极半导体层，其边缘形成得横跨第一绝缘层以延伸到第一绝缘层上。
此外，发射极半导体层形成在一限定区域，即，在基极半导体层上的一预定区域内；第二绝缘层形成在第一绝缘层上并覆盖基极半导体层的边缘；以及形成露出所述基极半导体层与所述发射极半导体层之间的接触部分的第二开口和露出所述基极半导体层的基极电极引出部分的第三开口。
随后，金属硅化物层形成在发射极半导体层的接触部分上和由第三开口露出的基极半导体层的表面上。
此外，根据本发明的制造半导体装置的方法为制造其中双极性晶体管形成在半导体衬底上的半导体装置的方法，包括以下工艺：在半导体衬底上形成集电极区域；在半导体衬底的表面上形成第一绝缘层；在第一绝缘层中与集电极区域相对应的位置形成第一开口；形成通过第一开口与集电极区域接触并延伸到第一绝缘层上的基极半导体层；在第一绝缘层上和基极半导体层上形成第二绝缘层；在第二绝缘层的一部分中形成第二开口；通过沉积形成通过第二开口与基极半导体层接触的发射极半导体层，其延伸到第二绝缘层上；在除了覆盖第二绝缘层的基极半导体层的边缘的部分的基极引出区域内形成第三开口；以及在发射极半导体层的表面上和通过第三开口露出的基极半导体层的表面上形成金属硅化物层；由此，制得所需的半导体装置。
附图说明
图1为显示根据本发明的半导体装置的一示例的相关部分的示意性剖视图；
图2A和2B为显示根据本发明的制造半导体装置的方法的一示例的制造工艺的示意性剖视图；
图3A和3B为显示根据本发明的制造半导体装置的方法的一示例的制造工艺的示意性剖视图；
图4A和4B为显示根据本发明的制造半导体装置的方法的一示例的制造工艺的示意性剖视图；
图5A和5B为显示根据本发明的制造半导体装置的方法的一示例的制造工艺的示意性剖视图；
图6为显示根据本发明的制造半导体装置的方法的另一示例的制造工艺的示意性剖视图；
图7A和7B为显示根据本发明的制造半导体装置的方法的另一示例的制造工艺的示意性剖视图；
图8A和8B为显示本发明的制造半导体装置的方法的另一示例的制造工艺的示意性剖视图；
图9为显示根据本发明的半导体装置的另一示例的示意性剖视图；
图10为显示根据本发明的半导体装置的一示例中其它电路元件的示意性剖视图；
图11为显示根据本发明的半导体装置的一示例中其它电路元件的示意性剖视图；
图12为显示根据本发明的半导体装置的一示例中其它电路元件的示意性剖视图；
图13为显示根据本发明的半导体装置的一示例中其它电路元件的示意性剖视图；
图14为显示包括传统双极性晶体管的半导体装置的制造工艺的示意性剖视图；
图15为显示包括传统双极性晶体管的半导体装置的制造工艺的示意性剖视图；以及
图16为显示包括传统双极性晶体管的半导体装置的示意性剖视图。
参考标号说明
1...... 半导体衬底
12...... 半导体衬底
13...... 集电极区域
14B...... 基极半导体层
14E，14e......发射极半导体层
15...... 金属硅化物层
16...... 集电极掩埋区域
17...... 隔离和绝缘层
18...... 单元隔离区域
19...... 插入区域
20...... 集电极引出区域
21...... 集电极高浓度区域
22...... 集电极工作区域
23，24，25，26...... 光致抗蚀剂层
23W，24W...... 开口
51至54...... 第一至第四开口
27...... 平面化和绝缘层
28...... 接触通孔
31...... 第一绝缘层
32...... 第二绝缘层
33...... 防止硅化膜
71...... 本征基板区域
72...... 基板电极引出区域
73，74...... 阱区域
75s...... 源区
75d...... 漏极
75...... 栅极绝缘层
76...... 栅极电极(半导体层)
77s，78s...... 源区
77d，78d...... 漏区
81...... 开口
91...... 电极半导体区域
92...... 电极半导体层
93...... 介电层
100...... 半导体衬底
101...... 半导体衬底
102...... 半导体层
103...... 集电极掩埋区域
104...... 隔离和绝缘层
105...... 单元隔离区域
106...... 插入区域
107...... 集电极引出区域
108...... 集电极区域
109...... 集电极高浓度区域
110...... 集电极部分
111，113...... 绝缘层
111W，113W...... 开口
112...... 基极半导体层
114...... 发射极半导体层
115...... 光致抗蚀剂层
116...... 金属硅化物层
117...... 平面化和绝缘层
118...... 接触通孔
119C...... 集电极电极
119B...... 基极电极
119E...... 发射极电极
120...... 导电层
291...... 第一电极
292...... 第二电极
具体实施方式
在图1中，显示了根据本发明的包括双极性晶体管的半导体集成电路装置的一实施例的相关部分的示意性剖视图。
图1显示了一硅半导体集成电路，其中NPN型垂直双极性晶体管形成在半导体衬底1上。
在该半导体装置中，以这样一种方式制作半导体衬底1使得N型Si半导体层12外延生长在P型Si半导体衬底11上。
集电极区域13形成在半导体衬底1上，并且由例如SiO2制成的并且其中形成有第一开口51的第一绝缘层31形成在半导体衬底1的表面上的集电极区域13上，这种情况下也即，半导体层12的表面上。
由含Si的半导体，例如含Si或SiGe，制成的并且构成本征基极区域和基极电极引出部分的基极半导体层14B被形成。
基极半导体层14B形成在第一绝缘层31上方，使得其边缘延伸到第一绝缘层31上。
此外，构成Si或含Si的发射极区域的发射极半导体层14E选择性地形成在基极半导体层14B上。
第二绝缘层32形成在第一绝缘层31上，并覆盖第一绝缘层31上的基极半导体层14B的边缘，而且在第二绝缘层32上形成在基极半导体层14B上开设基极电极引出部分以及在发射极半导体层14E和基极半导体层14B之间开设接触部分的第二和第三开口52和53。
金属硅化物层15形成在发射极半导体层14E的表面上和第三开口53内的基极半导体层14B的表面上。
参照图2至图5，详细解释根据本发明的半导体装置以及根据本发明的制造半导体装置的方法的示例。
在该示例中，如图2A所示，制备P型单晶硅半导体衬底11，并且在其主表面上外延生长N型Si半导体层1 2以构成Si半导体衬底1。
通过在形成集电极区域的部分下方注入高浓度的N型杂质在衬底11中形成N型集电极掩埋区域16。
将形成双极性晶体管的部分与其他部分隔开的隔离绝缘层17形成在半导体衬底1的表面上，即，形成在半导体层12上。隔离绝缘层17可以例如通过首先在所述部分中形成凹陷部分并随后在该凹陷部分内的半导体层12上进行称为LOCOS(硅的定位氧化)的局部热氧化来形成。
此外，在其下方，通过离子注入形成围绕形成双极性晶体管的部分并利用PN结进行元件隔离的元件隔离区域18。
此外，当形成隔离绝缘层17时，位于集电极掩埋区域16上并加以深及集电极掩埋区域16其中离子注入有高浓度N型杂质的N型插入区域19被形成在隔离绝缘层17中。此外，例如，通过离子注入N型高浓度杂质集电极电极引出区域20形成在插入区域19的表面上。
如图2B所示，其中形成有第一开口51的第一绝缘层31形成在半导体衬底1的已经以这种方式形成有隔离绝缘层17等的表面上。
对于第一绝缘层31，例如SiO2通过CVD(化学气相沉积)方法等被完整地沉积，并且通过采用光致抗蚀剂层23涂敷该层并执行图形曝光和显影，开口23W形成在将要形成第一开口51的部分内；以及通过该开口23W蚀刻第一绝缘层31以获得第一开口51。
接着，通过光致抗蚀剂层23的开口23W和第一开口51离子注入N型杂质从而形成集电极高浓度区域21。
如图3A所示，形成基极半导体层14B。
尽管在图中没有示出，首先基极半导体层14B外延生长在第一绝缘层31的整个表面上。随后，通过开口51利用外延生长沉积在单晶Si半导体层12上的部分被形成为单晶层，而沉积在绝缘层31上的部分被形成为多晶层。
此外，形成在所述整个表面上的基极半导体层14B利用光刻加以图形化以构成本征基极并且形成基极电极引出部分，而且至少从第一开口51内延伸到开口51外的绝缘层31上。
此后，尽管图中没有示出，首先通过CVD等形成由SiO2制成的第二绝缘层32并覆盖基极半导体层14B，并且随后通过光刻进行图形蚀刻来形成第二开口52以便其位于第一开口51上并与集电极高浓度区域21相对。具体地，形成光致抗蚀剂层24，在形成第二开口52的部分上形成开口24W，以及通过该开口24W形成第二开口52。
第二开口52的面积和位置对应于最终形成的双极性晶体管的发射极结。
此外，通过开口24W和第二开口52，采用所需的能量将N型杂质注入在基极半导体层14B上以便在集电极区域13的集电极高浓度区域21上形成集电极操作区域22。
接着，如图13B所示，去除图3A中所示的光致抗蚀剂层24，并且首先完整地沉积由多晶Si制成的发射极半导体层14E并通过第二开口52与基极半导体层14B接触。
随后，光致抗蚀剂层25被形成在发射极半导体层14E上。该光致抗蚀剂层25被图形化以便包括对应于最终形成的双极性晶体管的发射极结的面积和位置，也即，包括最终形成的发射极半导体层的面积并具有比最终形成的层更大的面积；以及该光致抗蚀剂层25被图形化以便从延伸至其外的基极半导体层14B的边缘去除。
如图4A所示，利用图3B所示的光致抗蚀剂层作为掩模在发射极半导体层14E上进行图形蚀刻，并去除光致抗蚀剂层25。
此外，如图4B所示，形成具有所需图形的光致抗蚀剂层26。
光致抗蚀剂层26形成在发射极半导体层14E上的第二开口52上和开口52的周边部分上，环形开口26W1设置在其外围，例如，此外，开口26W2形成在集电极电极引出区域20上。选择环形开口26W1的尺寸和位置，使得基极半导体层14B的边缘被光致抗蚀剂层26覆盖。
利用该光致抗蚀剂层26作为掩模蚀刻发射极半导体层14E。
接着，如图5A所示，通过开口26W1外露的第二绝缘层32利用光致抗蚀剂层26作掩模被蚀刻并去除，使基极半导体层14B的基极电极引出部分外露的第三开口53如图5B所示形成，并且蚀刻通过开口26W2外露的第二绝缘层32和形成在下方的第一绝缘层31，使得使集电极电极引出部分外露的第四开口54得以形成。
对于以这种方式形成的发射极半导体层14E，形成具有所需宽度的延伸部分14EH，其从第二开口52内部伸出至其外部，并且位于第一开口52和第三开口53之间的由第二绝缘层32制成的插入绝缘层32SW形成在延伸部分14EH下方。
如图5B所示，去除光致抗蚀剂层26，并且沉积能够通过与Si半导体结合来形成金属硅化物层的Ti、Co等并进行热处理。此外，Si和金属之间的反应仅发生在直接外露的发射极半导体层14E上、通过开口53和54外露的基极半导体层14B的基极电极引出部分上以及集电极电极引出区域20内，使得选择性地形成金属硅化物层15。
此后，蚀刻并去除未被硅化的金属。
在这种情况下，由于基极半导体层14B的边缘被第二绝缘层32覆盖，所以可以防止产生上述的金属纤维。
此后，如图1所示，例如由BPSG制成的平面化绝缘层27形成在整个表面上。
在平面化绝缘层27中，通孔28设置在基极半导体层14B的基极电极引出部分上的金属硅化物层15上、发射极半导体层14E上以及集电极电极引出区域20上；而利用填充例如钨(W)传统方法形成的导电插塞构成的基极电极29B、发射极电极29E和集电极电极29C与通孔28接触。此外，构成形成在平面化绝缘层27上的布线或电极的导电层30与基极电极29B、发射极电极29E和集电极电极29C电连接。
如上所述，其中形成有作为电路元件的垂直双极性晶体管的半导体集成电路装置得以构成。
应该注意的是，每个上述的基极半导体层14B和发射极半导体层14E可以分别形成为掺杂有P型和N型杂质的半导体层，当它们被沉积时，而且可以通过离子注入掺杂P型和N型杂质以便在沉积各层后形成每种类型的半导体层。
在上述的示例中，金属硅化物15形成在发射极半导体层14E的整个表面上；但是，当形成该金属硅化物层15时，如果存在产生贯穿发射极-基极结的尖脉冲并且结被损坏或发生泄漏，则可以采用这样一种方式使得可以在发射极半导体层14E的表面上形成防止金属被硅化的膜。
参考图6至图8，解释这种制造方法的一示例。
在这种情况下，可以采用与图2A和2B以及图3A中所示的相同的工艺。接着，如图6所示，在以与图3B所示的相同的方式形成发射极半导体层14E后，在层14E的整个表面上形成例如由SiO2绝缘层等制成的硅化阻值膜33。
与图3B所示相似的光致抗蚀剂层25形成在硅化阻止膜33上。
如图7A所示，采用该光致抗蚀剂层25作蚀刻掩模来蚀刻硅化阻止膜33和发射极半导体层14E。
接着，以与图4B所示相同的方式，如图7B所示形成并蚀刻光致抗蚀剂层26。
如图8A和8B所示，以与图5A和5B相同的方式，采用该光致抗蚀剂层26作蚀刻掩模来进行蚀刻，去除光致抗蚀剂层26，并形成金属硅化物层15。
接着，如图9所示，当接触通孔28设置在发射极半导体层14E上时，通过去除硅化阻止膜33，发射极电极29E与发射极半导体层14E接触。
根据该制造方法，对于金属硅化物15的形成，硅化阻止膜33形成在发射极半导体层14E的表面上，使得金属硅化物层15至少没有形成在形成发射极-基极结的部分上，由此防止产生尖脉冲。
应该注意的是，在图6至图9中相同的附图标记表示对应于图1至图5中的部分，因而对它们的解释将不再赘述。
根据上述制造方法，由于形成在连接发射极半导体层14E的区域之外的包括基极电极引出区域的外侧基极区域上以形成发射极接触区域(即本征基极区域)的金属硅化物层15以利用发射极半导体层14E的方式被定义和形成，所以该基极半导体层上的金属硅化物层以非常靠近本征基极区域的自对准的方式形成。如上所述，基极电阻被减小，噪声特性得以改善，而且可以增加最大操作频率fmax。
根据本发明的上述双极性晶体管，由于基极半导体层14B的端部被第二绝缘层32覆盖，所以可以有效地防止可能造成与短路相关的故障的金属纤维的产生，使得可以改善生产效率和可靠性。
此外，根据本发明的上述制造方法，也可以在不需要特定制造工艺的情况下，在形成用于发射极和基极的金属硅化物层的同时，在集电极电极引出区域上形成金属硅化物，并且由于已形成了用于该集电极的金属硅化物层的原因可以充分地降低连接到集电极的接触电阻。因此，如上所述，可以改善集电极和发射极之间的饱和电压VCE(sat)；电流负荷，电流增益开始随其减小；最大截止频率fTmax和最大振荡频率fmax；以及低电压操作和高驱动能力。
此外，因为集电极电极的截面积可以由于连接到集电极的接触电阻的减小而减小，所以可以改善集成度，可以防止成本上升，并且可以避免由于晶体管寄生电容的增加而导致的高频特性的恶化。
高频特性可以通过由SiGe构成基极半导体层14B加以进一步改善，如上所述。
图1和图2至图5只显示了半导体衬底1中形成有双极性晶体管的部分；然而，在实际的半导体集成电路中，可以在同一衬底1上平行地形成各种电路元件，并且在制造工艺中同时形成的结构的至少一部分彼此共用，除了上述具有通过外延生长形成的基极和发射极的双极性晶体管。
如图10中的示意性剖视图所示，可以构造基极扩散型双极性晶体管TR。在图10中，相同的附图标记表示对应于图1中的部分，因为这些相应部分可以与图1至图5中的部分同时形成，所以不再赘述。
在这种情况下，在半导体衬底1的半导体层12上，通过选择性离子注入和扩散形成本征基极区域71，而位于其外的基极电极引出区域72通过例如P型杂质的扩散来形成。
在形成图1所示的金属硅化物层15的工艺中，相似的金属硅化物层15形成在发射极半导体层14e、基极电极引出区域72和集电极电极引出区域20上。
接触通孔28设置在发射极半导体层14e、基极电极引出区域72和集电极电极引出区域20上的平面化绝缘层27中，其中形成有金属硅化物层15，而且电极29E、29B和29C中的每一个以与图1所示相同的方式被接触。
此外，如图11所示，作为另一电路元件，互补场效应晶体管(所谓CMOS)CMIS可以构造在相同的半导体衬底1上。在该示例中，构成该互补场效应晶体管的P型沟道场效应晶体管pMIS和N型沟道场效应晶体管nMIS的低浓度漏区形成在栅极部分一侧，其也称为LDD(轻掺杂漏极)结构。
在这种情况下，相同的附图标记表示对应于图1中的部分的图11中的部分。由于它们可以与图1至图5的相应的部分同时形成，这里不再提及如何形成这些部分。
大体上，pMIS和nMIS可以通过传统的形成方法来形成；其一部分可以与图1至图5中解释的操作工艺以及图6中解释的工艺同时形成。
在该示例中，N型阱区域73和P型阱区域分别形成在pMIS和nMIS形成的部分。
pMIS和nMIS的栅极部分都是由例如SiO2或SiN等制成的栅极绝缘层75以及形成在其上的多晶硅制成的栅极电极76构成。利用这些栅极部分作掩模，通过轻掺杂的P型和N型杂质可以分别形成低浓度源区和漏区。
此外，pMIS的源区和漏区77s和77d例如可以在与形成如图10所示的基极电极引出区域72相同的工艺中形成。
在这种情况下，形成图1所示的金属硅化物层15同时，金属硅化物层15形成在每个源区和漏区，而每个源极电极和漏极电极29sp和29dp，29sn和29dn通过设置在平面化绝缘层27中的每个接触通孔28与所述层接触。
此外，图12为由半导体电阻层80制成的半导体电阻元件R被构造成另一电路元件的情况，在图12中，相同的附图标记表示对应于图1至图5中的部分，这里不再赘述。
然而，在这种情况下，形成第一绝缘层31使得该层分成底绝缘层31-1和顶绝缘层31-2两层；在这种情况下，如图1所示的结构，第一绝缘层31由底层和顶层构成的两层结构组成。
接着，在这种情况下，由SiO2或类似物制成的底绝缘层31-1形成在隔离绝缘层17上，通过CVD方法或类似的方法在其上形成Si多晶半导体层，以便通过离子注入或类似方法形成预定的电阻，而半导体电阻层80利用光刻形成所需的图形。
此后，形成上述第二绝缘层32，并且在形成图1中的第四开口54的同时，接触开口81形成在第一和第二绝缘层31和32上，例如，在半导体电阻层80的两端上。上述金属硅化物层15通过经由开口81露出的半导体电阻层80与Si之间的反应来形成。
接着，在形成图12中的半导体电阻层80的同时在美国开口81上形成接触通孔28，而电极29R1和29R2在与形成每个电极29E和图1中的类似物相同的工艺中形成。因此，形成所需的半导体电阻元件R。
此外，图13为半导体电容元件C被构造成另一电路元件的情况；在这种情况下，相同的附图标记表示图13中对应于图1至图5的部分，这里不再对其赘述。
在这种情况下，在半导体衬底1的半导体层12上，构成一个电极的第一半导体电极区域91例如与图1中集电极电极引出区域20同时形成，由例如Si3N4制成的介电层93形成在其上，而由例如构成相对电极的上述半导体层80制成的电极半导体层92形成在其上。
在第二绝缘层32中，例如在形成图1中的第三和第四开口54的同时，开口94和例如多个开口95分别设置在电极半导体层92和电极半导体层91上。
接着，通过通孔94和95在形成图1中的金属硅化物层15的同时形成金属硅化物层15。
此外，在形成在衬底1的整个表面上的平面化绝缘层27上，在形成图1中的接触通孔的同时形成连接到开口95的接触通孔28和连接到开口94的多个接触通孔28，而在图1中的电极29E或类似物被接触的同时第一电极291和第二电极292通过该些通孔28被接触。
利用导电层30，多个电极291彼此之间电连接，并且多个电极292彼此之间电连接，使得在电极291之间以及在电极292之间形成电容。
根据本发明的装置和制造方法，金属硅化物15被可靠地形成在引出电极的每个部分上。
应该注意的是，根据本发明的半导体装置和制造方法不局限于上述的方面和实施例；例如其中将N型导电类型制作成P型导电类型或者反之的结构是可以接收的，而且根据本发明的结构依据半导体集成电路的所需结构可以做出各种变型和改动。
根据以上所述的本发明，所需的金属硅化物层被精确地和适当地形成在所需的位置，使得可以获得可靠的半导体装置。
此外，根据本发明的双极性晶体管，由于基极半导体层14B的边缘被第二绝缘层32覆盖，所以有效地防止了可能造成与短路相关的故障的金属纤维的产生，使得可以改善生产效率和可靠性。
此外，根据本发明，可以在不添加特殊的生产工艺的情况下在形成发射极和基极的金属硅化物层的同时在集电极电极引出区域上形成金属硅化物，而且由于金属硅化物层已经形成在该集电极上，所以可以充分降低连接到集电极的接触电阻。因此，如上所述，可以改善集电极和发射极之间的饱和电压VCE(sat)；电流负荷，电流增益hFE开始随其减小；最大截止频率fTmax和最大振荡频率fmax；以及低电压操作和高驱动能力。
此外，因为集电极电极的截面积可以由于连接到集电极的接触电阻的减小而减小，所以可以改善集成度，可以防止成本上升，并且可以避免由于晶体管寄生电容的增加而导致的高频特性的恶化。
而且，根据上述制造方法，由于如上所述利用发射极半导体层定义在基极半导体层上金属硅化物层的形成，所以该金属硅化物层可以以自对准的方式非常靠近本征基极区域地形成在该基极半导体层上，可以降低基极电阻，可以改善噪声特性，以及可以改善最大振荡频率fmax。
此外，根据本发明，为了防止过刻造成的上述不便，设置在发射极半导体层的延伸部分下方的绝缘层得以避免被减薄，使得可以防止由此造成的寄生电容的增加和速度的下降等等，而且根据本发明的结构和制造方法可以获得高的有效性。
Claims (25)
1.一种半导体装置，包括形成在一半导体衬底上的一双极性晶体管，其中
一集电极区域形成在所述半导体衬底上；
一具有一位于所述集电极区域中的第一开口的第一绝缘层形成在所述半导体衬底的表面上；
一基极半导体层被形成并通过所述第一开口与所述集电极区域接触；
所述基极半导体层形成在所述第一绝缘层上方并且其边缘延伸到所述第一绝缘层上；
一发射极半导体层形成在所述基极半导体层上的预定区域内；
一第二绝缘层形成在所述第一绝缘层上并覆盖所述基极半导体层的边缘，并且形成一露出所述发射极半导体层与所述基极半导体层之间的接触部分的第二开口和一露出所述基极半导体层的基极电极引出部分的第三开口；以及
一金属硅化物层形成在所述第三开口内的所述基极半导体层的表面上。
2.如权利要求1所述的半导体装置，其中一金属硅化物层形成在所述发射极半导体层的表面上。
3.如权利要求1所述的半导体装置，其中一集电极引出区域形成在所述半导体衬底上，一第四开口形成在所述集电极引出区域上的第一和第二绝缘层中，以及一金属硅化物层形成在通向所述第四开口内部的所述集电极引出区域的表面上。
4.如权利要求1所述的半导体装置，其中所述基极半导体层由SiGe层制成。
5.如权利要求1所述的半导体装置，其中所述双极性晶体管和其它半导体电路形成在所述半导体衬底上，并且所述金属硅化物层形成在所述其它半导体电路元件的电极引出部分上。
6.如权利要求5所述的半导体装置，其中所述其它半导体电路元件包括电容元件、电阻元件、互补场效应晶体管以及具有通过选择性扩散方法形成的基极的晶体管中的至少一种。
7.一种制造半导体装置的方法，在该半导体装置中一双极性晶体管和一金属硅化物层形成在一半导体衬底上，该方法包括以下步骤：
在所述半导体衬底上形成一集电极区域；
在所述半导体衬底的表面上形成一第一绝缘层；
在所述第一绝缘层中与所述集电极区域相对应的位置形成一第一开口；
通过外延生长形成一基极半导体层，其通过所述第一开口与所述集电极区域接触并延伸到所述第一绝缘层上；
在所述第一绝缘层和所述基极半导体层上形成一第二绝缘层；
在所述第二绝缘层的一部分中形成一第二开口；
通过沉积形成一发射极半导体层，其通过所述第二开口与所述基极半导体层接触并延伸到所述第二绝缘层上；
在所述第二绝缘层的一基极引出区域上形成一第三开口，其一部分覆盖完整保留的所述基极半导体层的边缘；以及
在所述发射极半导体层的表面上以及在通过所述第三开口露出的所述基极半导体层的表面上形成一金属硅化物层。
8.如权利要求7所述的制造半导体装置的方法，其中：
在所述半导体衬底上形成集电极区域的步骤之后，且在所述半导体衬底的表面上形成第一绝缘层的步骤之前，所述方法还包括形成一集电极电极引出区域的步骤；
在形成发射极半导体层的步骤中，所述发射极半导体层形成在最终形成所述金属硅化物层的所述基极半导体层一区域的周边部分内的一预定区域中；
在所述第二绝缘层的基极引出区域上形成第三开口的步骤中，所述方法还包括在所述集电极电极引出区域上形成第四开口；并且
在所述发射极半导体层的表面上以及在通过所述第三开口露出的所述基极半导体层的表面上形成金属硅化物层的步骤中，所述方法还包括在通过所述第四开口露出的所述集电极电极引出区域的表面上形成金属硅化物层。
9.如权利要求7所述的制造半导体装置的方法，还包括在形成所述发射极半导体层的工艺后，在所述发射极半导体层上形成一防止所述发射极半导体层被硅化的阻止层的步骤。
10.如权利要求8所述的制造半导体装置的方法，还包括在形成所述发射极半导体层的工艺后，在所述发射极半导体层上形成一防止所述发射极半导体层被硅化的阻止层的步骤。
11.如权利要求7所述的制造半导体装置的方法，其中所述基极半导体层由SiGe层制成。
12.如权利要求8所述的制造半导体装置的方法，其中所述基极半导体层由SiGe层制成。
13.如权利要求7所述的制造半导体装置的方法，其中至少所述发射极半导体层的最终形成的发射极区域形成部分被掺杂有杂质。
14.如权利要求8所述的制造半导体装置的方法，其中至少所述发射极半导体层的最终形成的发射极区域形成部分被掺杂有杂质。
15.如权利要求7所述的制造半导体装置的方法，其中当所述发射极半导体层被沉积时，所述发射极半导体层被掺杂有杂质。
16.如权利要求8所述的制造半导体装置的方法，其中当所述发射极半导体层被沉积时，所述发射极半导体层被掺杂有杂质。
17.如权利要求7所述的制造半导体装置的方法，其中在一半导体衬底上形成一双极性晶体管和一金属硅化物层，其中
所述双极性晶体管和其它半导体电路元件形成在所述半导体衬底上，并且所述其它半导体电路元件的结构的至少一部分共同使用形成所述双极性晶体管的所述工艺的至少一部分来形成。
18.如权利要求8所述的制造半导体装置的方法，其中在一半导体衬底上形成一双极性晶体管和一金属硅化物层，其中
所述双极性晶体管和其它半导体电路元件形成在所述半导体衬底上，并且所述其它半导体电路元件的结构的至少一部分共同使用形成所述双极性晶体管的所述工艺的至少一部分来形成。
19.如权利要求13所述的制造半导体装置的方法，其中在一半导体衬底上形成一双极性晶体管和一金属硅化物层，其中
所述双极性晶体管和其它半导体电路元件形成在所述半导体衬底上，并且所述其它半导体电路元件的结构的至少一部分共同使用形成所述双极性晶体管的所述工艺的至少一部分来形成。
20.如权利要求14所述的制造半导体装置的方法，其中在一半导体衬底上形成一双极性晶体管和一金属硅化物层，其中
所述双极性晶体管和其它半导体电路元件形成在所述半导体衬底上，并且所述其它半导体电路元件的结构的至少一部分共同使用形成所述双极性晶体管的所述工艺的至少一部分来形成。
21.如权利要求15所述的制造半导体装置的方法，其中在一半导体衬底上形成一双极性晶体管和一金属硅化物层，其中
所述双极性晶体管和其它半导体电路元件形成在所述半导体衬底上，并且所述其它半导体电路元件的结构的至少一部分共同使用形成所述双极性晶体管的所述工艺的至少一部分来形成。
22.如权利要求16所述的制造半导体装置的方法，其中在一半导体衬底上形成一双极性晶体管和一金属硅化物层，其中
所述双极性晶体管和其它半导体电路元件形成在所述半导体衬底上，并且所述其它半导体电路元件的结构的至少一部分共同使用形成所述双极性晶体管的所述工艺的至少一部分来形成。
23.如权利要求17所述的制造半导体装置的方法，其中所述其它半导体电路元件包括电容元件、电阻元件、互补场效应晶体管以及具有利用选择性扩散形成的基极的晶体管中的至少一个。
24.如权利要求18所述的制造半导体装置的方法，其中所述其它半导体电路元件包括电容元件、电阻元件、互补场效应晶体管以及具有利用选择性扩散形成的基极的晶体管中的至少一个。
25.如权利要求18所述的制造半导体装置的方法，其中
所述其它半导体电路元件中的一个为所述互补场效应晶体管，并且在形成所述集电极电极引出区域的同时形成所述互补场效应晶体管的至少一个源区和漏区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP258015/2001 | 2001-08-28 | ||
| JP2001258015A JP4168615B2 (ja) | 2001-08-28 | 2001-08-28 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1565060A CN1565060A (zh) | 2005-01-12 |
| CN100361312C true CN100361312C (zh) | 2008-01-09 |
Family
ID=19085600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028198816A Expired - Fee Related CN100361312C (zh) | 2001-08-28 | 2002-08-15 | 半导体装置及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7064417B2 (zh) |
| JP (1) | JP4168615B2 (zh) |
| KR (1) | KR100910118B1 (zh) |
| CN (1) | CN100361312C (zh) |
| TW (1) | TW594909B (zh) |
| WO (1) | WO2003021683A1 (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486265B1 (ko) * | 2002-09-19 | 2005-05-03 | 삼성전자주식회사 | 바이폴라 트랜지스터 및 그 제조 방법 |
| JP5234239B2 (ja) * | 2005-07-06 | 2013-07-10 | セイコーエプソン株式会社 | 半導体装置 |
| JP4605378B2 (ja) | 2005-07-13 | 2011-01-05 | セイコーエプソン株式会社 | 半導体装置 |
| WO2007015194A2 (en) * | 2005-08-03 | 2007-02-08 | Nxp B.V. | Semiconductor device and method of manufacturing such a device |
| US20070069295A1 (en) * | 2005-09-28 | 2007-03-29 | Kerr Daniel C | Process to integrate fabrication of bipolar devices into a CMOS process flow |
| JP2010283329A (ja) * | 2009-05-08 | 2010-12-16 | Panasonic Corp | バイポーラトランジスタ及びその製造方法 |
| US8212292B2 (en) * | 2009-11-20 | 2012-07-03 | Freescale Semiconductor, Inc. | High gain tunable bipolar transistor |
| JP5613474B2 (ja) * | 2010-06-24 | 2014-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| SE1150065A1 (sv) * | 2011-01-31 | 2012-07-17 | Fairchild Semiconductor | Bipolär transistor i kiselkarbid med övervuxen emitter |
| CN103531439B (zh) * | 2013-10-18 | 2016-03-02 | 上海华力微电子有限公司 | 一种降低阱接出电阻的方法 |
| TWI766298B (zh) * | 2014-11-21 | 2022-06-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| US9859172B1 (en) | 2016-09-29 | 2018-01-02 | International Business Machines Corporation | Bipolar transistor compatible with vertical FET fabrication |
| US10332972B2 (en) * | 2017-11-20 | 2019-06-25 | International Business Machines Corporation | Single column compound semiconductor bipolar junction transistor fabricated on III-V compound semiconductor surface |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57176762A (en) * | 1981-04-22 | 1982-10-30 | Nec Corp | Semiconductor device |
| JPS63211755A (ja) * | 1987-02-27 | 1988-09-02 | Nec Corp | 半導体装置の製造方法 |
| EP0375965A1 (en) * | 1988-11-30 | 1990-07-04 | Fujitsu Limited | Heterojunction bipolar transistor and method of producing the same |
| JPH04312926A (ja) * | 1991-03-18 | 1992-11-04 | Mitsubishi Electric Corp | 半導体装置，およびその製造方法 |
| JPH0529335A (ja) * | 1991-07-25 | 1993-02-05 | Mitsubishi Electric Corp | バイポーラトランジスタの製造方法 |
| US5751053A (en) * | 1994-06-21 | 1998-05-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a bipolar transistor and method of manufacturing the same |
| EP1033758A2 (en) * | 1999-03-01 | 2000-09-06 | Nec Corporation | Bipolar transistor and process for fabricating the same |
| JP2000269422A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217663A (ja) | 1987-03-06 | 1988-09-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5198689A (en) | 1988-11-30 | 1993-03-30 | Fujitsu Limited | Heterojunction bipolar transistor |
| KR950001997B1 (ko) | 1991-08-29 | 1995-03-08 | 삼성전자주식회사 | 압축기의 과부하 제어장치 |
| JP3156436B2 (ja) * | 1993-04-05 | 2001-04-16 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP2679639B2 (ja) * | 1994-09-12 | 1997-11-19 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP3475634B2 (ja) * | 1996-01-24 | 2003-12-08 | ソニー株式会社 | ツェナーダイオードおよびその製造方法 |
| US5882976A (en) * | 1997-10-01 | 1999-03-16 | National Semiconductor Corporation | Method of fabricating a self-aligned double polysilicon NPN transistor with poly etch stop |
| JP3683398B2 (ja) * | 1997-12-22 | 2005-08-17 | 株式会社ルネサステクノロジ | 半導体集積回路及びその製造方法 |
| US6004878A (en) | 1998-02-12 | 1999-12-21 | National Semiconductor Corporation | Method for silicide stringer removal in the fabrication of semiconductor integrated circuits |
| JP4131031B2 (ja) | 1998-03-17 | 2008-08-13 | ソニー株式会社 | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 |
| KR100307183B1 (ko) * | 1999-09-07 | 2001-11-05 | 염병렬 | 바이폴라 소자 및 그 제조 방법 |
| TW512529B (en) * | 2000-06-14 | 2002-12-01 | Infineon Technologies Ag | Silicon bipolar transistor, circuit arrangement and method for producing a silicon bipolar transistor |
| JP2002150033A (ja) | 2000-11-14 | 2002-05-24 | Seiko Epson Corp | デザイナー及び顧客のニーズ統合方法、情報記録媒体、コンピュータプログラム・プロダクト及びそのシステム |
| JP3490060B2 (ja) * | 2000-11-17 | 2004-01-26 | 山形日本電気株式会社 | 半導体装置およびその製造方法 |
| US6509242B2 (en) * | 2001-01-12 | 2003-01-21 | Agere Systems Inc. | Heterojunction bipolar transistor |
| US6888221B1 (en) * | 2004-04-14 | 2005-05-03 | International Business Machines Corporation | BICMOS technology on SIMOX wafers |
-
2001
- 2001-08-28 JP JP2001258015A patent/JP4168615B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-15 US US10/487,622 patent/US7064417B2/en not_active Expired - Lifetime
- 2002-08-15 CN CNB028198816A patent/CN100361312C/zh not_active Expired - Fee Related
- 2002-08-15 WO PCT/JP2002/008304 patent/WO2003021683A1/ja active Application Filing
- 2002-08-15 KR KR1020047002906A patent/KR100910118B1/ko not_active IP Right Cessation
- 2002-08-26 TW TW091119247A patent/TW594909B/zh not_active IP Right Cessation
-
2005
- 2005-12-15 US US11/304,524 patent/US7271046B2/en not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57176762A (en) * | 1981-04-22 | 1982-10-30 | Nec Corp | Semiconductor device |
| JPS63211755A (ja) * | 1987-02-27 | 1988-09-02 | Nec Corp | 半導体装置の製造方法 |
| EP0375965A1 (en) * | 1988-11-30 | 1990-07-04 | Fujitsu Limited | Heterojunction bipolar transistor and method of producing the same |
| JPH04312926A (ja) * | 1991-03-18 | 1992-11-04 | Mitsubishi Electric Corp | 半導体装置，およびその製造方法 |
| JPH0529335A (ja) * | 1991-07-25 | 1993-02-05 | Mitsubishi Electric Corp | バイポーラトランジスタの製造方法 |
| US5751053A (en) * | 1994-06-21 | 1998-05-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a bipolar transistor and method of manufacturing the same |
| EP1033758A2 (en) * | 1999-03-01 | 2000-09-06 | Nec Corporation | Bipolar transistor and process for fabricating the same |
| JP2000269422A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003021683A1 (fr) | 2003-03-13 |
| TW594909B (en) | 2004-06-21 |
| US20040235256A1 (en) | 2004-11-25 |
| US7064417B2 (en) | 2006-06-20 |
| JP2003068752A (ja) | 2003-03-07 |
| US20060097351A1 (en) | 2006-05-11 |
| US7271046B2 (en) | 2007-09-18 |
| KR20040032974A (ko) | 2004-04-17 |
| KR100910118B1 (ko) | 2009-08-03 |
| JP4168615B2 (ja) | 2008-10-22 |
| CN1565060A (zh) | 2005-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7271046B2 (en) | Method of making a semiconductor device in which a bipolar transistor and a metal silicide layer are formed on a substrate | |
| US5882966A (en) | BiDMOS semiconductor device and method of fabricating the same | |
| US5194926A (en) | Semiconductor device having an inverse-T bipolar transistor | |
| JPH10256270A (ja) | 相補型バイポーラトランジスタおよびその製造方法 | |
| JP4108861B2 (ja) | バイポーラトランジスターの製造方法及びその構造 | |
| US5510647A (en) | Semiconductor device and method of manufacturing the same | |
| US4430793A (en) | Method of manufacturing a semiconductor device utilizing selective introduction of a dopant thru a deposited semiconductor contact layer | |
| US7968416B2 (en) | Integrated circuit arrangement with NPN and PNP bipolar transistors and corresponding production method | |
| JPH04363046A (ja) | 半導体装置の製造方法 | |
| US6740562B2 (en) | Manufacturing method of a semiconductor device having a polysilicon electrode | |
| US7808078B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7038255B2 (en) | Integrated circuit arrangement having PNP and NPN bipolar transistors, and fabrication method | |
| JPH08162472A (ja) | バイポーラトランジスタ，バイポーラトランジスタを有する半導体装置およびその製造方法 | |
| JPH10189755A (ja) | 半導体装置及びその製造方法 | |
| JP3257523B2 (ja) | 半導体装置の製造方法 | |
| KR100206579B1 (ko) | 집적 주입 논리(i l) 소자 및 그 제조 방법 | |
| KR100257148B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2005109189A (ja) | 半導体装置及びその製造方法 | |
| JP2002076132A (ja) | 半導体装置およびその製造方法 | |
| JPH11307538A (ja) | 半導体装置およびその製造方法 | |
| JP2000195965A (ja) | 半導体装置およびその製造方法 | |
| KR20030047513A (ko) | 바이폴라 소자 및 그 제조방법 | |
| JPH09252008A (ja) | 半導体装置およびその製造方法 | |
| JP2001035928A (ja) | 縦型半導体装置の製造方法 | |
| JPH0922914A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080109 Termination date: 20210815 |