JPH0529335A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH0529335A JPH0529335A JP18624691A JP18624691A JPH0529335A JP H0529335 A JPH0529335 A JP H0529335A JP 18624691 A JP18624691 A JP 18624691A JP 18624691 A JP18624691 A JP 18624691A JP H0529335 A JPH0529335 A JP H0529335A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bipolar transistor
- region
- base
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 バイポーラトランジスタのベース領域の不純
物濃度を高めることが可能となるバイポーラトランジス
タの製造方法を提供することを目的とする。 【構成】 半導体基板２１上にコレクタ領域２３を形成
し、この上に分子線エピタキシャル成長法によって半導
体層を形成する。その半導体層中に不純物をイオン注入
することによってベース領域２４を形成する。そして、
このベース領域上にエミッタ領域を形成する。
物濃度を高めることが可能となるバイポーラトランジス
タの製造方法を提供することを目的とする。 【構成】 半導体基板２１上にコレクタ領域２３を形成
し、この上に分子線エピタキシャル成長法によって半導
体層を形成する。その半導体層中に不純物をイオン注入
することによってベース領域２４を形成する。そして、
このベース領域上にエミッタ領域を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、バイポーラトランジ
スタの製造方法に関するものである。
スタの製造方法に関するものである。
【０００２】
【従来の技術】通常、バイポーラトランジスタの高速化
は、ベース領域の幅を狭くすることによりなされる。し
かし、ベース領域の幅を狭くするとベース抵抗が高くな
る。このベース抵抗を低く抑えるには、ベース領域の不
純物濃度を高くする方法が考えられる。しかし、ベース
領域の不純物濃度を高くすると、シリコン（Ｓｉ）のみ
の単一材料からなるバイポーラトランジスタでは、ベー
ス領域からエミッタ領域へ注入される正孔が増加するた
め増幅率が低下してしまう。
は、ベース領域の幅を狭くすることによりなされる。し
かし、ベース領域の幅を狭くするとベース抵抗が高くな
る。このベース抵抗を低く抑えるには、ベース領域の不
純物濃度を高くする方法が考えられる。しかし、ベース
領域の不純物濃度を高くすると、シリコン（Ｓｉ）のみ
の単一材料からなるバイポーラトランジスタでは、ベー
ス領域からエミッタ領域へ注入される正孔が増加するた
め増幅率が低下してしまう。
【０００３】そこで、近年、バイポーラトランジスタの
エミッタ領域とベース領域間のＰＮ接合部にヘテロ接合
を用いることにより、エミッタ領域とベース領域のバン
ドギャップの差を利用して、ベース領域からエミッタ領
域へ流れる正孔の増加を抑制するヘテロ接合バイポーラ
トランジスタが提案された。このヘテロ接合バイポーラ
トランジスタは、ＳｉＧｅ等のバンドギャップの狭い材
料でベース領域が形成されている。このベース領域は、
通常分子線エピタキシャル成長法（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ ：ＭＢＥ）あるいは気相
化学反応法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ ：ＣＶＤ）によって形成される。このヘ
テロ接合バイポーラトランジスタは、ベース領域とエミ
ッタ領域の濃度にほとんど無関係に増幅率を設定できる
ので、従来に比してベース領域の不純物濃度を大幅に高
めることができる。
エミッタ領域とベース領域間のＰＮ接合部にヘテロ接合
を用いることにより、エミッタ領域とベース領域のバン
ドギャップの差を利用して、ベース領域からエミッタ領
域へ流れる正孔の増加を抑制するヘテロ接合バイポーラ
トランジスタが提案された。このヘテロ接合バイポーラ
トランジスタは、ＳｉＧｅ等のバンドギャップの狭い材
料でベース領域が形成されている。このベース領域は、
通常分子線エピタキシャル成長法（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ ：ＭＢＥ）あるいは気相
化学反応法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ ：ＣＶＤ）によって形成される。このヘ
テロ接合バイポーラトランジスタは、ベース領域とエミ
ッタ領域の濃度にほとんど無関係に増幅率を設定できる
ので、従来に比してベース領域の不純物濃度を大幅に高
めることができる。
【０００４】それにより、ベース抵抗を低減させること
ができ、高速化は実現する。また、不純物濃度が大きい
とパンチスルーを起こすことなくベース領域の幅を狭く
できるので、ベース走行時間を減少させることができ、
遮断周波数を向上させることができる。以上のようにベ
ース領域の不純物濃度を高めることにより、高性能のバ
イポーラトランジスタを実現することができる。ここ
で、上述のヘテロ接合バイポーラトランジスタの一例と
して、メサ構造のヘテロ接合バイポーラトランジスタの
製造方法の第１〜第７工程について、以下に図を参照し
て説明する。
ができ、高速化は実現する。また、不純物濃度が大きい
とパンチスルーを起こすことなくベース領域の幅を狭く
できるので、ベース走行時間を減少させることができ、
遮断周波数を向上させることができる。以上のようにベ
ース領域の不純物濃度を高めることにより、高性能のバ
イポーラトランジスタを実現することができる。ここ
で、上述のヘテロ接合バイポーラトランジスタの一例と
して、メサ構造のヘテロ接合バイポーラトランジスタの
製造方法の第１〜第７工程について、以下に図を参照し
て説明する。
【０００５】図７を参照して、まず低濃度のＰ型基板１
（濃度〜１０15ａｔｏｍｓ／ｃｍ3 ）に砒素（Ａｓ）を
イオン注入することにより、コレクタ抵抗を下げるため
のＮ + 埋込層２を形成する。その後、図８に示すよう
に、５×１０-5Ｔｏｒｒ程度に排気した真空層の中で、
分子線エピタキシャル成長法（以下「ＭＢＥ法」とい
う）を用いて、Ｎ型のコレクタ層３を形成する。Ｎ型の
不純物は、エピタキシャル成長中に、加熱した噴出源か
ら噴出するアンチモン（Ｓｂ）を基板１上に照射するこ
とによって導入する。これによりコレクタ領域が形成さ
れる。
（濃度〜１０15ａｔｏｍｓ／ｃｍ3 ）に砒素（Ａｓ）を
イオン注入することにより、コレクタ抵抗を下げるため
のＮ + 埋込層２を形成する。その後、図８に示すよう
に、５×１０-5Ｔｏｒｒ程度に排気した真空層の中で、
分子線エピタキシャル成長法（以下「ＭＢＥ法」とい
う）を用いて、Ｎ型のコレクタ層３を形成する。Ｎ型の
不純物は、エピタキシャル成長中に、加熱した噴出源か
ら噴出するアンチモン（Ｓｂ）を基板１上に照射するこ
とによって導入する。これによりコレクタ領域が形成さ
れる。
【０００６】ここで、図１４を参照して、分子線エピタ
キシャル装置（以下「ＭＢＥ装置」という）１０につい
て説明する。図１４は、ＭＢＥ装置１０を示す断面概略
図である。ＭＢＥ装置１０は、真空層１１、噴出源１４
〜１７、シャッタ１８、ヒーター２により構成されてい
る。真空層１１内は、ターボ分子ポンプ（図示せず）、
チタンサブリメーションポンプ（図示せず）等により高
真空に排気されている。この真空層１１内に噴出源１４
〜１７、シャッタ１８、ヒーター１２等が設置されてい
る。
キシャル装置（以下「ＭＢＥ装置」という）１０につい
て説明する。図１４は、ＭＢＥ装置１０を示す断面概略
図である。ＭＢＥ装置１０は、真空層１１、噴出源１４
〜１７、シャッタ１８、ヒーター２により構成されてい
る。真空層１１内は、ターボ分子ポンプ（図示せず）、
チタンサブリメーションポンプ（図示せず）等により高
真空に排気されている。この真空層１１内に噴出源１４
〜１７、シャッタ１８、ヒーター１２等が設置されてい
る。
【０００７】噴出源としては、それぞれシリコン（Ｓ
ｉ）噴出源１４、ゲルマニウム（Ｇｅ）噴出源１５、ア
ンチモン（Ｓｂ）噴出源１６、ガリウム（Ｇａ）噴出源
１７が設置されている。これらの噴出源の噴出口は、こ
れらの上部に設置されている基板１３に向けられてお
り、噴出源を加熱することにより、噴出口から噴出され
る層形成材料が基板１３上に照射される。この照射量を
調整するのが、噴出口上に設けられたシャッタ１８であ
る。そして、このシャッタ１８の開閉時間により、基板
１３上に形成される膜厚および不純物プロファイルが制
御される。基板１３の上部には、基板１３を加熱するた
めのヒーター１２が設置されており、基板１３温度を制
御している。
ｉ）噴出源１４、ゲルマニウム（Ｇｅ）噴出源１５、ア
ンチモン（Ｓｂ）噴出源１６、ガリウム（Ｇａ）噴出源
１７が設置されている。これらの噴出源の噴出口は、こ
れらの上部に設置されている基板１３に向けられてお
り、噴出源を加熱することにより、噴出口から噴出され
る層形成材料が基板１３上に照射される。この照射量を
調整するのが、噴出口上に設けられたシャッタ１８であ
る。そして、このシャッタ１８の開閉時間により、基板
１３上に形成される膜厚および不純物プロファイルが制
御される。基板１３の上部には、基板１３を加熱するた
めのヒーター１２が設置されており、基板１３温度を制
御している。
【０００８】上述のＭＢＥ装置を用いて、コレクタ層３
を形成した後、図９に示すように、コレクタ層３上にＭ
ＢＥ法を用いて厚さ１０００Å程度のベース層４を形成
する。このベース層４は、前述のシリコン（Ｓｉ）噴出
源１４、ゲルマニウム（Ｇｅ）噴出源１５およびガリウ
ム（Ｇａ）噴出源１７からシリコン（Ｓｉ）、ゲルマニ
ウム（Ｇｅ）およびガリウム（Ｇａ）を同時に基板１に
向けて照射することにより形成される。このとき、基板
１温度を適当な温度に保つことによって、ミスフィット
転位の発生を抑える。このようにして、不純物が導入さ
れたＳｉＧｅからなるベース層４が形成される。ベース
層４は、基板１に比べて格子定数は大きくバンドギャッ
プは小さい。ベース層４をＳｉＧｅで形成した場合のバ
ンドギャップの縮小は、ゲルマニウム（Ｇｅ）の比率が
１０％のときで約０．０５ｅＶである。このようにし
て、ベース領域が形成される。
を形成した後、図９に示すように、コレクタ層３上にＭ
ＢＥ法を用いて厚さ１０００Å程度のベース層４を形成
する。このベース層４は、前述のシリコン（Ｓｉ）噴出
源１４、ゲルマニウム（Ｇｅ）噴出源１５およびガリウ
ム（Ｇａ）噴出源１７からシリコン（Ｓｉ）、ゲルマニ
ウム（Ｇｅ）およびガリウム（Ｇａ）を同時に基板１に
向けて照射することにより形成される。このとき、基板
１温度を適当な温度に保つことによって、ミスフィット
転位の発生を抑える。このようにして、不純物が導入さ
れたＳｉＧｅからなるベース層４が形成される。ベース
層４は、基板１に比べて格子定数は大きくバンドギャッ
プは小さい。ベース層４をＳｉＧｅで形成した場合のバ
ンドギャップの縮小は、ゲルマニウム（Ｇｅ）の比率が
１０％のときで約０．０５ｅＶである。このようにし
て、ベース領域が形成される。
【０００９】ベース層４の形成後、図１０に示すよう
に、ベース層４上にＭＢＥ法を用いて、エミッタ層５と
なるＮ+ 層を形成する。エミッタ層５は、シリコン（Ｓ
ｉ）噴出源１４からのシリコン（Ｓｉ）の照射により形
成され、層形成後、イオン注入によりＮ型不純物を導入
する。このようにしてエミッタ領域が形成される。以上
のようにコレクタ層３、ベース層４およびエミッタ層５
を形成した後、図１１に示すように、窒化膜のパターニ
ングおよびエッチングによって、通常のバイポーラデバ
イスにおけるメサ構造を形成する。その後、図１２に示
すように、プラズマＣＶＤ法を用いて、メサ側壁にパッ
シベーション膜となるシリコン酸化膜６を形成する。
に、ベース層４上にＭＢＥ法を用いて、エミッタ層５と
なるＮ+ 層を形成する。エミッタ層５は、シリコン（Ｓ
ｉ）噴出源１４からのシリコン（Ｓｉ）の照射により形
成され、層形成後、イオン注入によりＮ型不純物を導入
する。このようにしてエミッタ領域が形成される。以上
のようにコレクタ層３、ベース層４およびエミッタ層５
を形成した後、図１１に示すように、窒化膜のパターニ
ングおよびエッチングによって、通常のバイポーラデバ
イスにおけるメサ構造を形成する。その後、図１２に示
すように、プラズマＣＶＤ法を用いて、メサ側壁にパッ
シベーション膜となるシリコン酸化膜６を形成する。
【００１０】その後、図１３に示すように、通常のリソ
グラフィ工程およびエッチングによってシリコン酸化膜
６にコンタクトホールを形成し、コンタクトホール形成
後、スパッタリング法を用いて全面にアルミニウム膜を
形成する。そのアルミニウム膜の不要部をフォトエッチ
ングを用いて除去することにより、アルミニウム電極７
を形成する。このアルミニウム電極７は、それぞれエミ
ッタ層５、ベース層４およびコレクタ層３に接続され、
それらの組合せによりバイポーラトランジスタを構成す
る。以上の工程を経てメサ構造のバイポーラトランジス
タが形成される。
グラフィ工程およびエッチングによってシリコン酸化膜
６にコンタクトホールを形成し、コンタクトホール形成
後、スパッタリング法を用いて全面にアルミニウム膜を
形成する。そのアルミニウム膜の不要部をフォトエッチ
ングを用いて除去することにより、アルミニウム電極７
を形成する。このアルミニウム電極７は、それぞれエミ
ッタ層５、ベース層４およびコレクタ層３に接続され、
それらの組合せによりバイポーラトランジスタを構成す
る。以上の工程を経てメサ構造のバイポーラトランジス
タが形成される。
【００１１】
【発明が解決しようとする課題】上述のように、ベース
層４への不純物ドーピングは、ベース層４形成と同時に
不純物原子を基板１上に照射することによって行なわれ
ていた。しかし、この方法を用いる場合は、不純物原子
の蒸発速度によって、不純物ドーピングに用いることが
できる不純物の種類が制限される。たとえば、砒素（Ａ
ｓ）の蒸発速度は３００℃において１０17（ａｔｏｍｓ
／ｃｍ2 ・ｓｅｃ）と極めて大きく、不純物濃度の制御
が困難である。また、ボロン（Ｂ）の蒸発速度は、１３
００℃において１０10（ａｔｏｍｓ／ｃｍ2 ・ｓｅｃ）
と小さすぎるため十分な不純物ドーピングが行なえな
い。そのため、通常ドーパント不純物として用いられる
ボロン（Ｂ）や砒素（Ａｓ）を用いるには問題がある。
層４への不純物ドーピングは、ベース層４形成と同時に
不純物原子を基板１上に照射することによって行なわれ
ていた。しかし、この方法を用いる場合は、不純物原子
の蒸発速度によって、不純物ドーピングに用いることが
できる不純物の種類が制限される。たとえば、砒素（Ａ
ｓ）の蒸発速度は３００℃において１０17（ａｔｏｍｓ
／ｃｍ2 ・ｓｅｃ）と極めて大きく、不純物濃度の制御
が困難である。また、ボロン（Ｂ）の蒸発速度は、１３
００℃において１０10（ａｔｏｍｓ／ｃｍ2 ・ｓｅｃ）
と小さすぎるため十分な不純物ドーピングが行なえな
い。そのため、通常ドーパント不純物として用いられる
ボロン（Ｂ）や砒素（Ａｓ）を用いるには問題がある。
【００１２】そこで、適当な蒸発速度を持つドーパント
不純物として、Ｐ型の不純物にはガリウム（Ｇａ）が用
いられ、Ｎ型の不純物にはアンチモン（Ｓｂ）が用いら
れている。しかし、ガリウム（Ｇａ）やアンチモン（Ｓ
ｂ）の固溶源（１２００℃において１０20（ｃｍ-3）以
下）は、ボロン（Ｂ）や砒素（Ａｓ）といった通常の半
導体製造に用いられる不純物の固溶源（ボロン（Ｂ）の
固溶源は１２００℃において４×１０20（ｃｍ-3）、砒
素（Ａｓ）の固溶源は１２００℃において２×１０
21（ｃｍ-3））に比べて小さいので、高濃度に不純物ド
ーピングが行なえないという問題点があった。
不純物として、Ｐ型の不純物にはガリウム（Ｇａ）が用
いられ、Ｎ型の不純物にはアンチモン（Ｓｂ）が用いら
れている。しかし、ガリウム（Ｇａ）やアンチモン（Ｓ
ｂ）の固溶源（１２００℃において１０20（ｃｍ-3）以
下）は、ボロン（Ｂ）や砒素（Ａｓ）といった通常の半
導体製造に用いられる不純物の固溶源（ボロン（Ｂ）の
固溶源は１２００℃において４×１０20（ｃｍ-3）、砒
素（Ａｓ）の固溶源は１２００℃において２×１０
21（ｃｍ-3））に比べて小さいので、高濃度に不純物ド
ーピングが行なえないという問題点があった。
【００１３】この発明は上記の課題を解決するためにな
されたものであり、ベース層に不純物を高濃度に導入し
得るバイポーラトランジスタの製造方法を提供すること
を目的とする。
されたものであり、ベース層に不純物を高濃度に導入し
得るバイポーラトランジスタの製造方法を提供すること
を目的とする。
【００１４】
【課題を解決するための手段】この発明に基づくバイポ
ーラトランジスタの製造方法は、半導体基板上にコレク
タ領域を形成する工程を備えている。そして、そのコレ
クタ領域上に分子線エピタキシャル成長法によって半導
体層を形成し、この半導体層中に不純物をイオン注入す
ることによってベース領域を形成する。そして、そのベ
ース領域上にエミッタ領域を形成する。
ーラトランジスタの製造方法は、半導体基板上にコレク
タ領域を形成する工程を備えている。そして、そのコレ
クタ領域上に分子線エピタキシャル成長法によって半導
体層を形成し、この半導体層中に不純物をイオン注入す
ることによってベース領域を形成する。そして、そのベ
ース領域上にエミッタ領域を形成する。
【００１５】
【作用】この発明によれば、ＭＢＥ法によりベース層を
形成した後、イオン注入法によりベース層中に不純物を
導入する。したがって、ベース層中にボロン（Ｂ）や砒
素（Ａｓ）等の固溶源の大きなドーパント不純物を高濃
度に導入することができる。
形成した後、イオン注入法によりベース層中に不純物を
導入する。したがって、ベース層中にボロン（Ｂ）や砒
素（Ａｓ）等の固溶源の大きなドーパント不純物を高濃
度に導入することができる。
【００１６】
【実施例】以下に、この発明に基づく実施例について、
図を参照して説明する。図１は、基板２１上にコレクタ
抵抗を避けるためのＮ+ 埋込層２２と、その上に形成さ
れたコレクタ層２３と、その上に形成されたベース層２
４とが形成されている様子を示す断面図である。この場
合のＮ+ 埋込層２２形成およびコレクタ層２３形成は、
従来と同様の方法を用いて行なわれるので説明は省略す
る。ベース層２４形成には、図５に示すＭＢＥ装置３０
が用いられる。図中、３１は真空層、３３は基板、３２
は基板加熱用ヒーター、３４はシリコン（Ｓｉ）噴出
源、３５はゲルマニウム（Ｇｅ）噴出源、３８は噴出源
からの原子の噴出量を制御するためのシャッタである。
なお、真空層３１内は、従来例と同様に高真空に排気さ
れている。
図を参照して説明する。図１は、基板２１上にコレクタ
抵抗を避けるためのＮ+ 埋込層２２と、その上に形成さ
れたコレクタ層２３と、その上に形成されたベース層２
４とが形成されている様子を示す断面図である。この場
合のＮ+ 埋込層２２形成およびコレクタ層２３形成は、
従来と同様の方法を用いて行なわれるので説明は省略す
る。ベース層２４形成には、図５に示すＭＢＥ装置３０
が用いられる。図中、３１は真空層、３３は基板、３２
は基板加熱用ヒーター、３４はシリコン（Ｓｉ）噴出
源、３５はゲルマニウム（Ｇｅ）噴出源、３８は噴出源
からの原子の噴出量を制御するためのシャッタである。
なお、真空層３１内は、従来例と同様に高真空に排気さ
れている。
【００１７】上記のＭＢＥ装置３０を用いて、シリコン
（Ｓｉ）噴出源３４およびゲルマニウム（Ｇｅ）噴出源
３５から同時にシリコン（Ｓｉ）およびゲルマニウム
（Ｇｅ）を、ＭＢＥ装置内に保持された基板２１に向け
て噴出することにより、膜厚約１０００Åのベース層２
４が形成される。その後、図２に示すように、ベース層
２４中にボロン（Ｂ）をイオン注入する。それにより、
高濃度に不純物が導入されたＰ型のベース領域が形成さ
れる。その後、図３に示すように、前述のシリコン（Ｓ
ｉ）噴出源３４からシリコン（Ｓｉ）のみの噴出を行な
うことにより、ベース層２４上にエミッタ層２５を形成
し、そのエミッタ層２５に砒素（Ａｓ）等をイオン注入
することによりエミッタ領域を形成する。その後、従来
と同様の工程を経て、図４に示すように、メサ構造のバ
イポーラトランジスタを形成する。
（Ｓｉ）噴出源３４およびゲルマニウム（Ｇｅ）噴出源
３５から同時にシリコン（Ｓｉ）およびゲルマニウム
（Ｇｅ）を、ＭＢＥ装置内に保持された基板２１に向け
て噴出することにより、膜厚約１０００Åのベース層２
４が形成される。その後、図２に示すように、ベース層
２４中にボロン（Ｂ）をイオン注入する。それにより、
高濃度に不純物が導入されたＰ型のベース領域が形成さ
れる。その後、図３に示すように、前述のシリコン（Ｓ
ｉ）噴出源３４からシリコン（Ｓｉ）のみの噴出を行な
うことにより、ベース層２４上にエミッタ層２５を形成
し、そのエミッタ層２５に砒素（Ａｓ）等をイオン注入
することによりエミッタ領域を形成する。その後、従来
と同様の工程を経て、図４に示すように、メサ構造のバ
イポーラトランジスタを形成する。
【００１８】以上の工程を経て形成されたバイポーラト
ランジスタのベース層２４には、イオン注入により不純
物が導入されるので、従来法を用いた場合よりも高濃度
に不純物が導入される。なお、上述の実施例では、ベー
ス層２４への不純物導入は、ベース層２４形成後に行な
った。しかし、図６に示すように、エミッタ層２５の形
成後にベース層２４へのイオン注入を行ない、引続きエ
ミッタ層２５へのイオン注入を行なってもよい。イオン
注入の際には、注入イオンのエネルギを調整し、その濃
度分布のピークがイオンを注入するべき層中にくるよう
にする。しかし、エミッタ層２５形成前にベース層２４
にイオン注入を行なうと、注入エネルギを小さくでき、
注入不純物の空間的な広がりを抑えることができるの
で、より急峻な接合が得られる。また、ドライエッチン
グ機構を真空層３１内に組込み、イオン注入後にベース
層２５の一部をエッチングすることにより、急峻な不純
物プロファイルを実現してもよい。
ランジスタのベース層２４には、イオン注入により不純
物が導入されるので、従来法を用いた場合よりも高濃度
に不純物が導入される。なお、上述の実施例では、ベー
ス層２４への不純物導入は、ベース層２４形成後に行な
った。しかし、図６に示すように、エミッタ層２５の形
成後にベース層２４へのイオン注入を行ない、引続きエ
ミッタ層２５へのイオン注入を行なってもよい。イオン
注入の際には、注入イオンのエネルギを調整し、その濃
度分布のピークがイオンを注入するべき層中にくるよう
にする。しかし、エミッタ層２５形成前にベース層２４
にイオン注入を行なうと、注入エネルギを小さくでき、
注入不純物の空間的な広がりを抑えることができるの
で、より急峻な接合が得られる。また、ドライエッチン
グ機構を真空層３１内に組込み、イオン注入後にベース
層２５の一部をエッチングすることにより、急峻な不純
物プロファイルを実現してもよい。
【００１９】また、不純物導入に用いるイオン注入装置
は、従来の汎用型イオン注入装置を用いてもよいが、Ｍ
ＢＥ装置中にイオン注入装置を組込んでもよい。さら
に、上述の実施例においては、エミッタ層２５をシリコ
ン（Ｓｉ）で形成したが、ＳｉＣ等のシリコン（Ｓｉ）
に比べて広いバンドギャップを持つ半導体でエミッタ層
２５を形成してもよい。また、ベース層２４としてバン
ドギャップの狭いＳｉＧｅからなる半導体層を形成した
が、その他のバンドギャップの狭い半導体層をベース層
２４として用いてもよい。
は、従来の汎用型イオン注入装置を用いてもよいが、Ｍ
ＢＥ装置中にイオン注入装置を組込んでもよい。さら
に、上述の実施例においては、エミッタ層２５をシリコ
ン（Ｓｉ）で形成したが、ＳｉＣ等のシリコン（Ｓｉ）
に比べて広いバンドギャップを持つ半導体でエミッタ層
２５を形成してもよい。また、ベース層２４としてバン
ドギャップの狭いＳｉＧｅからなる半導体層を形成した
が、その他のバンドギャップの狭い半導体層をベース層
２４として用いてもよい。
【００２０】
【発明の効果】この発明によれば、ＭＢＥ法を用いて形
成したベース層中に、イオン注入によってボロン（Ｂ）
等の通常用いられる固溶源の大きいドーパント不純物を
高濃度に導入することができる。それにより、ベース領
域の不純物濃度を高めることができ、優れた高周波特性
を有するバイポーラトランジスタを製造することができ
る。
成したベース層中に、イオン注入によってボロン（Ｂ）
等の通常用いられる固溶源の大きいドーパント不純物を
高濃度に導入することができる。それにより、ベース領
域の不純物濃度を高めることができ、優れた高周波特性
を有するバイポーラトランジスタを製造することができ
る。
【図１】この発明に基づくバイポーラトランジスタの製
造方法の第３工程を示す断面図である。
造方法の第３工程を示す断面図である。
【図２】この発明に基づくバイポーラトランジスタの製
造方法の第４工程を示す断面図である。
造方法の第４工程を示す断面図である。
【図３】この発明に基づくバイポーラトランジスタの製
造方法の第５工程を示す断面図である。
造方法の第５工程を示す断面図である。
【図４】この発明に基づくバイポーラトランジスタの製
造方法の第７工程を示す断面図である。
造方法の第７工程を示す断面図である。
【図５】この発明に基づくバイポーラトランジスタの製
造に用いたＭＢＥ装置を示す断面概略図である。
造に用いたＭＢＥ装置を示す断面概略図である。
【図６】エミッタ層形成後にベース層およびエミッタ層
中にイオン注入している様子を示す断面図およびその場
合の注入イオンの深さ方向の濃度分布を示す図である。
中にイオン注入している様子を示す断面図およびその場
合の注入イオンの深さ方向の濃度分布を示す図である。
【図７】従来のバイポーラトランジスタの製造方法の第
１工程を示す断面図である。
１工程を示す断面図である。
【図８】従来のバイポーラトランジスタの製造方法の第
２工程を示す断面図である。
２工程を示す断面図である。
【図９】従来のバイポーラトランジスタの製造方法の第
３工程を示す断面図である。
３工程を示す断面図である。
【図１０】従来のバイポーラトランジスタの製造方法の
第４工程を示す断面図である。
第４工程を示す断面図である。
【図１１】従来のバイポーラトランジスタの製造方法の
第５工程を示す断面図である。
第５工程を示す断面図である。
【図１２】従来のバイポーラトランジスタの製造方法の
第６工程を示す断面図である。
第６工程を示す断面図である。
【図１３】従来のバイポーラトランジスタの製造方法の
第７工程を示す断面図である。
第７工程を示す断面図である。
【図１４】従来のバイポーラトランジスタの製造に用い
たＭＢＥ装置を示す断面概略図である。
たＭＢＥ装置を示す断面概略図である。
１，２１ 基板 ２，２２ Ｎ+ 埋込層 ３，２３ コレクタ層 ４，２４ ベース層 ５，２５ エミッタ層 ６，２６ パッシベーション膜 ７，２７ アルミニウム電極 １０，３０ ＭＢＥ装置
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体基板上にコレクタ領域を形成する
工程と、 前記コレクタ領域上に分子線エピタキシャル成長法によ
って半導体層を形成する工程と、 前記半導体層中に不純物をイオン注入することによって
ベース領域を形成する工程と、 前記ベース領域上にエミッタ領域を形成する工程と、 を備えたバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18624691A JPH0529335A (ja) | 1991-07-25 | 1991-07-25 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18624691A JPH0529335A (ja) | 1991-07-25 | 1991-07-25 | バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529335A true JPH0529335A (ja) | 1993-02-05 |
Family
ID=16184910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18624691A Withdrawn JPH0529335A (ja) | 1991-07-25 | 1991-07-25 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529335A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003021683A1 (fr) * | 2001-08-28 | 2003-03-13 | Sony Corporation | Dispositif semiconducteur et procede de fabrication |
-
1991
- 1991-07-25 JP JP18624691A patent/JPH0529335A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003021683A1 (fr) * | 2001-08-28 | 2003-03-13 | Sony Corporation | Dispositif semiconducteur et procede de fabrication |
| US7064417B2 (en) | 2001-08-28 | 2006-06-20 | Sony Corporation | Semiconductor device including a bipolar transistor |
| US7271046B2 (en) | 2001-08-28 | 2007-09-18 | Sony Corporation | Method of making a semiconductor device in which a bipolar transistor and a metal silicide layer are formed on a substrate |
| CN100361312C (zh) * | 2001-08-28 | 2008-01-09 | 索尼株式会社 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582519B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| US5321301A (en) | Semiconductor device | |
| US6436781B2 (en) | High speed and low parasitic capacitance semiconductor device and method for fabricating the same | |
| US4771326A (en) | Composition double heterojunction transistor | |
| US6521974B1 (en) | Bipolar transistor and manufacturing method thereof | |
| US6362065B1 (en) | Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer | |
| US6265275B1 (en) | Method of selectively doping the intrinsic collector of a vertical bipolar transistor with epitaxial base | |
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| JP4391069B2 (ja) | ヘテロバイポーラトランジスタおよびその製造方法 | |
| US6087683A (en) | Silicon germanium heterostructure bipolar transistor with indium doped base | |
| JP2000031156A (ja) | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 | |
| US20020076871A1 (en) | Manufacturing method for semiconductor device | |
| JPH04264735A (ja) | 凹状のエピタキシャル成長固有ベース領域を有する垂直バイポーラ・トランジスタ及びその製造方法 | |
| US5177025A (en) | Method of fabricating an ultra-thin active region for high speed semiconductor devices | |
| US6861324B2 (en) | Method of forming a super self-aligned hetero-junction bipolar transistor | |
| JP3405766B2 (ja) | 半導体デバイスの製造方法 | |
| JPH0529335A (ja) | バイポーラトランジスタの製造方法 | |
| US7064361B1 (en) | NPN transistor having reduced extrinsic base resistance and improved manufacturability | |
| US7235861B1 (en) | NPN transistor having reduced extrinsic base resistance and improved manufacturability | |
| US6919253B2 (en) | Method of forming a semiconductor device including simultaneously forming a single crystalline epitaxial layer and a polycrystalline or amorphous layer | |
| US6521504B1 (en) | Semiconductor device and method of fabricating the same | |
| US5096840A (en) | Method of making a polysilicon emitter bipolar transistor | |
| JPH055170B2 (ja) | ||
| EP1610371A1 (en) | SiGe heterojunction bipolar transistors | |
| JP2705374B2 (ja) | Ｉｉｉ−ｖ化合物半導体上のｉｖ族元素半導体形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |